Manual Referensi Arty Z7
Arty Z7 minangka platform pangembangan sing siap digunakake sing dirancang ing Zynq-7000 ™ All Programmable System-on-Chip (AP SoC) saka Xilinx. Arsitektur Zynq-7000 kenceng nggabungake prosesor ARM Cortex-A650 kanthi dual-core, 9 MHz () kanthi logika Xilinx 7-seri Field Programmable Gate Array (FPGA). Pasangan iki menehi kemampuan kanggo ngubengi prosesor sing kuat kanthi macem-macem periferal lan kendali sing ditemtokake piranti lunak, sing disesuaikan karo sampeyan kanggo aplikasi target.
Alat Vivado, Petalinux, lan SDSoC masing-masing nyedhiyakake dalan sing bisa dicedhaki antarane netepake set periferal khusus lan fungsine nganti OS Linux () utawa program logam kosong sing mbukak prosesor. Kanggo sing golek pengalaman desain logika digital sing luwih tradisional, sampeyan uga kudu ora nggatekake prosesor ARM lan program FPGA Zynq kaya sing sampeyan alami karo Xilinx FPGA liyane. Digilent nyedhiyakake macem-macem bahan lan sumber daya kanggo Arty Z7 sing bakal siyap lan mbukak kanthi alat sing dipilih kanthi cepet.
Manual Referensi Arty Z7 [Referensi. Awas]
Download Manual Referensi Iki
- Manual referensi iki durung kasedhiya kanggo diunduh.
Fitur
Prosesor ZYNQ
- Prosesor Cortex-A650 dual-core 9MHz
- Kontroler memori DDR3 kanthi 8 saluran DMA lan 4 port budak AXI3 Kinerja Tinggi
- Kontroler periferal bandwidth amba: 1G Ethernet, USB 2.0, SDIO
- Kontroler periferal bandwidth rendah: SPI, UART, CAN, I2C
- Programmable saka JTAG, lampu kilat Quad-SPI, lan kertu microSD
- Logika sing bisa diprogram padha karo Artix-7 FPGA
Memori
- 512MB DDR3 kanthi bis 16-bit @ 1050Mbps
- 16MB Quad-SPI Flash kanthi 48-bit unik sing diprogram pabrik kanthi unik EUI-48/64 ™
- slot microSD
daya
- Didukung saka USB utawa sumber daya eksternal 7V-15V
USB lan Ethernet
- Gigabit Ethernet PHY
- USB-JTAG Sirkuit pemrograman
- Jembatan USB-UART
- USB OTG PHY (mung ndhukung host)
Audio lan Video
- Port sink HDMI (input)
- Port sumber HDMI (output)
- PWM ndamel output audio mono kanthi jack 3.5mm
Saklar, Tombol push, lan LED
- 4 push-tombol
- 2 ngalih slide
- 4 led
- 2 LED RGB
Konektor Ekspansi
- Loro port Pmod
- 16 Total FPGA I / O
- Konektor Shield Arduino / chipKIT
- Nganti 49 Total FPGA I / O (deleng tabel ing ngisor iki)
- 6 Input analog 0-3.3V Single-rampung menyang XADC
- 4 Diferensial 0-1.0V Input analog menyang XADC
Pilihan Tuku
Arty Z7 bisa dituku nganggo Zynq-7010 utawa Zynq-7020 sing dimuat. Rong varian produk Arty Z7 iki diarani Arty Z7-10 lan Arty Z7-20. Nalika dokumentasi Digilent nggambarake fungsi sing umum kanggo kalorone jinis kasebut, mula diarani "Arty Z7". Nalika njlentrehake babagan perkara sing umum kanggo varian tartamtu, varian kasebut kanthi jelas bakal diarani kanthi jeneng.
Bentenipun mung antarane Arty Z7-10 lan Arty Z7-20 yaiku kemampuan bagean Zynq lan jumlah I / O sing kasedhiya ing konektor tameng. Prosesor Zynq kalorone duwe kapabilitas sing padha, nanging -20 duwe FPGA internal 3 kali luwih gedhe tinimbang -10. Bedane rong jinis kasebut dirangkum ing ngisor iki:
| Varian Produk | Arty Z7-10 | Arty Z7-20 |
| Zynq Bagéan | XC7Z010-1CLG400C | XC7Z020-1CLG400C |
| 1 Chip MSPS ADC () | ya wis | ya wis |
| Tabel Goleki (LUT) | 17,600 | 53,200 |
| Flip-Flops | 35,200 | 106,400 |
| Blok RAM () | 270 KB | 630 KB |
| Kothak Manajemen Jam | 2 | 4 |
| Kasedhiya Shield Aku/O | 26 | 49 |
Ing Arty Z7-10, baris utama tameng digital (IO26-IO41) lan IOA (uga diarani IO42) ora nyambung karo FPGA, lan A0-A5 mung bisa digunakake minangka input analog. Iki ora bakal mengaruhi fungsionalitas tameng Arduino sing paling akeh, amarga sing paling ora nggunakake baris digital saka sinyal digital iki.
Papan kasebut bisa dituku kanthi mandiri utawa kanthi voucher kanggo mbukak kunci toolkit Xilinx SDSoC. Voucher SDSoC mbukak lisensi 1 taun lan mung bisa digunakake karo Arty Z7. Sawise lisensi kadaluwarsa, versi SDSoC sing dirilis sajrone periode 1 taun iki bisa terus digunakake tanpa wates wektu. Kanggo informasi luwih lengkap babagan tuku, waca Kaca Produk Arty Z7 (http://store.digilentinc.com/artyz7-apsoc-zynq-7000-development-board-for-makers-and-hobbyists/).
Nalika tuku, sampeyan uga bisa nambah kertu microSD ona, catu daya 12V 3A, lan kabel USB mikro kaya sing dibutuhake.
Elinga yen amarga FPGA sing luwih cilik ing Zynq-7010, mula ora cocog kanggo digunakake ing SDSoC kanggo aplikasi sesanti sing dipasang. Disaranake supaya wong tuku Arty Z7-20 yen kasengsem karo jinis aplikasi kasebut.
Bedane saka PYNQ-Z1
Arty Z7-20 nuduhake SoC sing padha karo PYNQ-Z1. Fitur khusus, Arty Z7-20 ora duwe input mikropon, nanging nambah tombol Reset Daya. Piranti lunak sing ditulis kanggo PYNQ-Z1 kudu ora owah kajaba karo input mikropon, sing pin FPGA isih ora sambung.
Dhukungan piranti lunak
Arty Z7 kompatibel karo Suite Desain Vivado performa tinggi Xilinx. Piranti alat iki nggabungake desain logika FPGA lan ngembangake piranti lunak ARM dadi aliran desain intuisi sing gampang digunakake. Bisa digunakake kanggo ngrancang sistem kanthi kompleksitas apa wae, saka sistem operasi lengkap sing mbukak macem-macem aplikasi server, nganti program logam kosong sing ngontrol sawetara LED.
Sampeyan uga bisa nambani Zynq AP SoC minangka FPGA mandiri kanggo sing ora kasengsem nggunakake prosesor ing desaine. Minangka Vivado release 2015.4, Logic Analyzer lan High-level Synthesis fitur Vivado gratis kanggo kabeh. WebTarget PACK, sing kalebu Arty Z7. Logic Analyzer mbantu karo logika debugging, lan alat HLS ngidini sampeyan ngumpulake kode C langsung menyang HDL.
Platform Zynq cocog banget kanggo target Linux sing dipasang, lan Arty Z7 ora liya. Kanggo mbantu sampeyan miwiti, Digilent nyedhiyakake proyek Petalinux sing bakal cepet lan mbukak karo sistem Linux. Kanggo informasi luwih lengkap, waca ing Pusat Sumber Daya Arty Z7 (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start).
Arty Z7 uga bisa digunakake ing lingkungan SDSoC Xilinx, sing ngidini sampeyan ngrancang program akselerasi FPGA lan pipa video kanthi gampang ing lingkungan C / C ++. Kanggo informasi luwih lengkap babagan SDSoC, waca ing Situs Xilinx SDSoC
(https://www.xilinx.com/products/design-tools/software-zone/sdsoc.html). Digilent bakal ngluncurake platform sing sanggup Video kanthi dhukungan Linux ing wektu rilis SDSoC 2017.1. Elinga yen amarga FPGA sing luwih cilik ing Arty Z7-10, mung demo pangolahan video dhasar sing kalebu ing platform kasebut. Digilent nyaranake Arty Z7-20 kanggo sing seneng ngolah video.
Sing wis ngerti toolet Xilinx ISE / EDK lawas sadurunge Vivado diluncurake uga bisa milih nggunakake Arty Z7 ing toolet kasebut. Digilent ora duwe akeh bahan kanggo ndhukung iki, nanging sampeyan bisa uga njaluk tulung babagan Forum Digilent (https://forum.digilentinc.com).
Power Supplies
Arty Z7 bisa didhukung saka Digilent USB-JTAG-UART port (J14) utawa saka sawetara jinis sumber daya liyane kayata baterei utawa sumber daya external. Jumper JP5 (cedhak saklar daya) nemtokake sumber daya sing digunakake.
Port USB 2.0 bisa ngirim arus maksimal 0.5A miturut spesifikasi. Iki kudu nyedhiyakake daya sing cukup kanggo desain kerumitan sing luwih murah. Aplikasi sing luwih nuntut, kalebu sing nyopir pirang-pirang papan periferal utawa piranti USB liyane, bisa uga mbutuhake daya luwih akeh tinimbang sing bisa diwenehake port USB. Ing kasus iki, konsumsi daya bakal mundhak nganti diwatesi dening host USB. Watesan iki beda-beda gumantung ing antarane pabrikan komputer host lan gumantung ing akeh faktor. Nalika ing watesan saiki, sapisan voltage ril mudhun ing ngisor nilai nominal, Zynq direset dening sinyal Power-on Reset lan konsumsi daya bali menyang Nilai meneng. Uga, sawetara aplikasi bisa uga kudu mbukak tanpa disambungake menyang port USB PC. Ing kasus kasebut, sumber daya eksternal utawa baterei bisa digunakake.
Sumber daya eksternal (contone, kutil tembok) bisa digunakake kanthi nyolok menyang jack daya (J18) lan nyetel jumper JP5 dadi "REG". Pasokan kudu nggunakake coax, tengah-positif 2.1mm internal-diameter plug, lan ngirim 7VDC kanggo 15VDC. Pasokan sing cocog bisa dituku saka Digilent websitus utawa liwat vendor katalog kaya DigiKey. Sumber daya voltagIng ndhuwur 15VDC bisa nimbulaké karusakan permanen. Pasokan daya eksternal sing cocog kalebu karo kit aksesoris Arty Z7.
Kaya nggunakake sumber daya eksternal, batere bisa digunakake kanggo nguatake Arty Z7 kanthi nempelake konektor tameng lan nyetel jumper JP5 dadi "REG". Terminal positif batere kudu disambungake menyang pin sing diwenehi label "VIN" ing J7, lan terminal negatif kudu disambungake menyang pin sing diwenehi label GND () ing J7.
Texas Instruments TPS65400 PMU ing pesawat nggawe perlengkapan 3.3V, 1.8V, 1.5V, lan 1.0V sing dibutuhake saka input daya utama. Tabel 1.1 nyedhiyakake informasi tambahan (arus khas gumantung banget karo konfigurasi Zynq lan nilai sing disedhiyakake khas desain ukuran medium / kacepetan).
Arty Z7 ora duwe saklar daya, dadi nalika sumber daya disambungake lan dipilih karo JP5 bakal tansah urip. Kanggo ngreset Zynq tanpa medhot lan nyambungake sumber daya, tombol SRST abang bisa digunakake. Indikator daya LED () (LD13) urip nalika kabeh ril sumber tekan vol nominaltage.
| Pasokan | Sirkuit | Current (max/typical) |
| 3.3V | FPGA I / O, port USB, Jam, Ethernet, slot SD, Flash, HDMI | 1.6A / 0.1A nganti 1.5A |
| 1.0V | FPGA, Inti Ethernet | 2.6A / 0.2A nganti 2.1A |
| 1.5V | DDR3 | 1.8A / 0.1A nganti 1.2A |
| 1.8V | FPGA Bantu, Ethernet I / O, Kontrol USB | 1.8A / 0.1A nganti 0.6A |
Tabel 1.1. Pasokan listrik Arty Z7.
Zynq APSoC Arsitektur
Zynq APSoC dipérang dadi rong subsistem sing béda: Sistem Pengolahan (PS) lan Logika Programmable (PL). Gambar 2.1 nuduhake liwatview saka arsitektur Zynq APSoC, karo PS colored cahya ijo lan PL ing kuning. Elinga yen pengontrol PCIe Gen2 lan transceiver Multi-gigabit ora kasedhiya ing piranti Zynq-7020 utawa Zynq-7010. 
(https://reference.digilentinc.com/_detail/zybo/zyng1.png?id=reference%3Aprogrammable-logic%3Aarty-z7%3Areference-manual)
Gambar 2.1 Arsitektur Zynq APSoC
PL meh podho rupo karo Xilinx 7-seri Artix FPGA, kajaba sing ngandhut sawetara bandar darmabakti lan bus sing tightly saperangan menyang PS. PL uga ora ngemot hardware konfigurasi sing padha karo FPGA 7-seri khas, lan kudu dikonfigurasi langsung dening prosesor utawa liwat J.TAG pelabuhan.
PS ngemot akeh komponen, kalebu Unit Pemrosesan Aplikasi (APU, sing kalebu 2 prosesor Cortex-A9), Interkoneksi Bus Mikrokontroler Lanjut (AMBA), kontrol Memori DDR3, lan macem-macem pengontrol periferal kanthi input lan output multiplexed dadi 54 khusus. pin (diarani Multiplexed I / O, utawa pin MIO). Kontroler periferal sing ora duwe input lan output sing ana gandhengane karo pin MIO, bisa uga rute I / O liwat PL, liwat antarmuka Extended-MIO (EMIO). Kontroler periferal disambungake karo pemroses minangka budak liwat sambungan AMBA lan ngemot register kontrol sing bisa diwaca / bisa ditulis sing bisa ditrapake ing papan memori prosesor. Logika sing bisa diprogram uga disambungake menyang interkoneksi minangka abdi, lan desain bisa ngetrapake macem-macem intine ing kain FPGA sing masing-masing uga ngemot register kontrol sing bisa ditangani. Kajaba iku, intine sing dileksanakake ing PL bisa nyebabake gangguan menyang prosesor (sambungan sing ora ditampilake ing Gambar 3) lan nindakake akses DMA menyang memori DDR3.
Ana akeh aspek arsitektur Zynq APSoC sing ngluwihi jangkoan dokumen iki. Kanggo katrangan lengkap lan lengkap, waca ing Manual Referensi Teknis Zynq ug585-Zynq-7000TRM [PDF]
Tabel 2.1 nggambarake komponen eksternal sing disambungake menyang pin MIO saka Arty Z7. Prasetel Zynq File ditemokake ing Pusat Sumber Daya Arty Z7 (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start) bisa diimpor menyang Desain EDK lan Vivado kanggo ngatur PS kanthi bener supaya bisa dienggo karo periferal kasebut.
| MIO 500 3.3 V | Peripheral |
| Pin | ENET 0 | SPI Flash | USB 0 | tameng | UART 0 |
| 0 (N / C) | |||||
| 1 | CS () | ||||
| 2 | DQ0 | ||||
| 3 | DQ1 | ||||
| 4 | DQ2 | ||||
| 5 | DQ3 | ||||
| 6 | SCLK () | ||||
| 7 (N / C) | |||||
| 8 | SLCK FB | ||||
| 9 | Ethernet Reset | ||||
| 10 | Ethernet Ngganggu | ||||
| 11 | USB Swara Saiki | ||||
| 12 | Reset Perisai | ||||
| 13 (N / C) | |||||
| 14 | Input UART | ||||
| 15 | Output UART |
| MIO 501 1.8V | Peripheral | ||
| Pin | ENET 0 | USB 0 | SDIO 0 |
| 16 | TXCK | ||
| 17 | TXD0 | ||
| 18 | TXD1 | ||
| 19 | TXD2 | ||
| 20 | TXD3 | ||
| 21 | TXCTL | ||
| 22 | RXCK | ||
| 23 | RXD0 | ||
| 24 | RXD1 | ||
| 25 | RXD2 | ||
| 26 | RXD3 | ||
| 27 | RXCTL | ||
| 28 | DATA4 | ||
| 29 | DIR | ||
| 30 | STP | ||
| 31 | NXT | ||
| 32 | DATA0 | ||
| 33 | DATA1 | ||
| 34 | DATA2 | ||
| 35 | DATA3 | ||
| 36 | CLK | ||
| 37 | DATA5 | ||
| 38 | DATA6 | ||
| 39 | DATA7 | ||
| 40 | CCLK | ||
| 41 | CMD | ||
| 42 | D0 | ||
| 43 | D1 | ||
| 44 | D2 | ||
| 45 | D3 | ||
| 46 | Pulihake | ||
| 47 | CD | ||
| 48 (N / C) | |||
| 49 (N / C) | |||
| 50 (N / C) | |||
| 51 (N / C) | |||
| 52 | MDC | ||
| 53 | MDIO |
Konfigurasi Zynq
Ora kaya piranti Xilinx FPGA, piranti APSoC kayata Zynq-7020 dirancang ing sekitar prosesor, sing dadi master kanggo kain logika sing bisa diprogram lan kabeh periferal on-chip liyane ing sistem pangolahan. Iki nyebabake proses boot Zynq luwih mirip karo mikrokontroler tinimbang FPGA. Proses iki kalebu prosesor loading lan nglakokaké Zynq Boot Image, sing kalebu First Stage Bootloader (FSBL), bitstream kanggo konfigurasi logika programmable (opsional), lan aplikasi pangguna. Proses boot dipérang dadi telung stages:
Stage 0
Sawise Arty Z7 diaktifake utawa Zynq disetel maneh (ing piranti lunak utawa kanthi mencet SRST), salah sawijining prosesor (CPU0) wiwit nglakokake kode internal mung diwaca sing diarani BootROM. Yen lan mung yen Zynq mung diaktifake, BootROM luwih dhisik bakal nyelehake negara pin mode menyang modhaptar (pin mode dipasang ing JP4 ing Arty Z7). Yen BootROM lagi dieksekusi amarga ana acara sing disetel maneh, mula pin mode ora dipasang, lan negara sadurunge ndhaptar mode digunakake. Iki tegese Arty Z7 butuh siklus daya kanggo ndhaptarake pangowahan mode jumper program (JP4). Sabanjure, BootROM nyalin FSBL saka wujud memori non-volatil sing ditemtokake dening modhaptar ndhaptar 256 KB RAM internal () ing APU (diarani On-Chip Memory, utawa OCM). FSBL kudu dibungkus karo Gambar Zynq Boot supaya BootROM bisa nyalin kanthi bener. Babagan pungkasan sing ditindakake BootROM yaiku mateni eksekusi menyang FSBL ing OCM.
Stage 1
Sajrone s ikitage, FSBL pisanan rampung configuring komponen PS, kayata controller memori DDR. Banjur, yen bitstream ana ing Zynq Boot Image, diwaca lan digunakake kanggo ngatur PL. Pungkasan, aplikasi pangguna dimuat menyang memori saka Zynq Boot Image, lan eksekusi dipasrahake.
Stage 2
Pungkasan stage yaiku eksekusi aplikasi pangguna sing dimuat dening FSBL. Iki bisa dadi program apa wae, saka desain "Hello World" sing prasaja menyang Second Stage Boot loader digunakake kanggo boot sistem operasi kaya Linux. Kanggo panjelasan luwih lengkap babagan proses boot, waca Bab 6 saka Manual Referensi Teknis Zynq (Dhukungan [PDF]).
Gambar Zynq Boot digawe sing Vivado lan Xilinx Software Development Kit (Xilinx SDK). Kanggo informasi babagan nggawe gambar iki, deleng dokumentasi Xilinx sing kasedhiya kanggo alat kasebut.
Arty Z7 ndhukung telung mode boot sing beda: microSD, Quad SPI Flash, lan JTAG. Mode boot dipilih nggunakake Mode jumper (JP4), sing mengaruhi negara pin konfigurasi Zynq sawise daya-on. Figure 3.1 nggambarake carane pin konfigurasi Zynq disambungake ing Arty Z7.
(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-config.png?d=reference%3Aprogrammable-ogic%3Aartyz7%3Areference-manual)
Gambar 3.1. Pin konfigurasi Arty Z7.
Telung mode boot kasebut diterangake ing bagean ing ngisor iki.
Mode Boot microSD
Arty Z7 ndhukung boot saka kertu microSD sing dipasang ing konektor J9. Prosedur ing ngisor iki bakal ngidini sampeyan boot Zynq saka microSD kanthi Gambar Zynq Boot standar sing digawe nganggo alat Xilinx:
- Format kertu microSD nganggo FAT32 file sistem.
- Salin Gambar Zynq Boot sing digawe nganggo Xilinx SDK menyang kertu microSD.
- Ganti jeneng Gambar Zynq Boot ing kertu microSD dadi BOOT.bin.
- Gulung kertu microSD saka komputer banjur lebokake menyang konektor J9 ing Arty Z7.
- Pasang sumber daya menyang Arty Z7 banjur pilih nggunakake JP5.
- Selehake jumper siji ing JP4, cekak loro pin ndhuwur (diwenehi label "SD").
- Nguripake papan. Papan saiki bakal boot gambar ing kertu microSD.
Mode Boot SPI Quad
Arty Z7 duwe 16MB Quad-SPI Flash Flash onboard sing bisa dijupuk saka Zynq. Dokumentasi sing kasedhiya saka Xilinx nggambarake cara nggunakake Xilinx SDK kanggo program Gambar Zynq Boot menyang piranti Flash sing dipasang ing Zynq. Sawise Quad SPI Flash wis dimuat karo Gambar Zynq Boot, langkah-langkah ing ngisor iki bisa ditindakake kanggo boot saka:
- Pasang sumber daya menyang Arty Z7 banjur pilih nggunakake JP5.
- Selehake jumper siji ing JP4, cekak loro pin tengah (diwenehi label "QSPI").
- Nguripake papan. Papan saiki bakal boot gambar sing disimpen ing lampu kilat Quad SPI.
JTAG Mode Boot
Nalika diselehake ing JTAG mode boot, prosesor bakal ngenteni nganti piranti lunak dimuat dening komputer inang nggunakake alat Xilinx. Sawise piranti lunak wis dimuat, bisa uga ngidini piranti lunak wiwit dieksekusi, utawa ngliwati baris kanthi nggunakake Xilinx SDK.
Sampeyan uga bisa langsung ngatur PL liwat JTAG, independen saka prosesor. Iki bisa ditindakake nggunakake Server Perangkat Keras Vivado.
Arty Z7 dikonfigurasi kanggo boot ing Cascaded JTAG mode, sing ngidini PS bisa diakses liwat JTAG port minangka PL. Sampeyan uga bisa boot Arty Z7 ing Independent JTAG mode dening loading jumper ing JP2 lan shorting iku. Iki bakal nyebabake PS ora bisa diakses saka onboard JTAG circuitry, lan mung PL bakal katon ing chain scan. Kanggo ngakses PS liwat JTAG nalika ing independen JTAG mode, kedhaftar kudu rute sinyal kanggo PJTAG peripheral liwat EMIO, lan nggunakake piranti njaba kanggo komunikasi karo.
Quad SPI Flash
Arty Z7 nampilake flash NOR serial Quad SPI. Spansion S25FL128S digunakake ing papan iki. Memori Multi-I / O SPI Flash digunakake kanggo nyedhiyakake kode lan panyimpenan data sing ora molah malih. Bisa digunakake kanggo miwiti subsistem PS uga ngonfigurasi subsistem PL. Atribut piranti sing relevan yaiku:
- 16 MB ()
- Dhukungan x1, x2, lan x4
- Bus nyepetake nganti 104 MHz (), ndhukung tarif konfigurasi Zynq @ 100 MHz (). Ing mode Quad SPI, iki jarene dadi 400Mbs
- Didukung saka 3.3V
SPI Flash nyambung menyang Zynq-7000 APSoC lan ndhukung antarmuka Quad SPI. Iki mbutuhake sambungan menyang pin tartamtu ing MIO Bank 0/500, khusus MIO [1: 6,8] kaya sing dijelasake ing lembar data Zynq. Mode umpan balik Quad-SPI digunakake, mula qspi_sclk_fb_out / MIO [8] ditinggalake kanthi bebas lan bisa nyambung mung karo resistor tarik 20K dadi 3.3V. Iki ngidini frekuensi jam Quad SPI luwih gedhe tinimbang FQSPICLK2 (Deleng manual Referensi Teknis Zynq
( ug585-Zynq-7000-TRM [PDF]) kanggo luwih lengkap babagan iki).
Memori DDR
Arty Z7 kalebu komponen memori IS43TR16256A-125KBL DDR3 sing nggawe rangking tunggal, antarmuka 16-bit, lan total kapasitas 512MiB. DDR3 disambungake menyang kontrol memori hard ing Subsystem Prosesor (PS), kaya sing dijelasake ing dokumentasi Zynq.
PS nggabungake antarmuka port memori AXI, kontroler DDR, PHY sing ana gandhengane, lan bank I / O khusus. Antarmuka memori DDR3 kecepatan nganti 533 MHz () / 1066 Mbps didhukung¹.
Arty Z7 dituntun nganggo impedansi lacak 40 ohm (+/- 10%) kanggo sinyal siji-sijine, lan jam lan stro diferensial disetel dadi 80 ohm (+/- 10%). Fitur sing diarani DCI (Digedally Controlled Impedance) digunakake kanggo cocog karo kekuwatan drive lan impedansi mandap saka pin PS menyang impedansi tilak. Ing sisih memori, saben chip kalibrasi mandap lan kekuatan drive nggunakake resistor 240-ohm ing pin ZQ.
Amarga alasan tata letak, rong klompok bait data (DQ [0-7], DQ [8-15]) diganti. Kanggo efek sing padha, bit data ing klompok bait uga diganti. Pangowahan kasebut transparan kanggo pangguna. Sajrone kabeh proses desain, pedoman Xilinx PCB ditindakake.
Kripik memori uga bank PS DDR didukung saka pasokan 1.5V. Referensi titik tengah 0.75V digawe kanthi divider resistor sing gampang lan kasedhiya ing Zynq minangka referensi eksternal.
Kanggo operasi sing tepat, penting yen pengontrol memori PS dikonfigurasi kanthi bener. Setelan sawetara saka roso memori nyata kanggo papan tundha tilak. Kanggo penak, prasetel Zynq file kanggo Arty Z7 kasedhiya ing pusat sumber daya
(https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start) lan kanthi otomatis ngonfigurasi inti IP System Processing Zynq kanthi paramèter sing bener.
Kanggo kinerja DDR3 sing paling apik, pelatihan DRAM diaktifake kanggo leveling nulis, maca gerbang, lan maca opsi mata data ing Alat Konfigurasi PS ing alat Xilinx. Latihan ditindakake kanthi dinamis dening kontroler kanggo akun telat dewan, variasi proses lan drift termal. Nilai wiwitan sing optimal kanggo proses latihan yaiku keterlambatan papan (telat panyebaran) kanggo sinyal memori tartamtu.
Penundaan dewan ditemtokake kanggo saben klompok bait. Parameter kasebut khusus kanggo papan lan diwilang saka laporan dawa tilas PCB. Nilai DQS nganti CLK Delay lan Board Delay diitung khusus kanggo desain PCB antarmuka memori Arty Z7.
Kanggo rincian liyane babagan operasi kontrol memori, waca Xilinx Manual Referensi Teknis Zynq ( ug585-Zynq-7000-TRM [PDF]).
¹ Frekuensi jam nyata maksimum yaiku 525 MHz () ing Arty Z7 amarga watesan PLL.
Jembatan USB UART (Pelabuhan Serial)
Arty Z7 kalebu jembatan FTDI FT2232HQ USB-UART (dipasang ing konektor J14) sing ngidini sampeyan nggunakake aplikasi PC menyang
komunikasi karo dewan nggunakake printah port COM standar (utawa antarmuka TTY ing Linux). Driver kanthi otomatis diinstal ing Windows lan versi Linux sing luwih anyar. Data port serial diganti karo Zynq nggunakake port serial loro-kabel (TXD / RXD). Sawise driver diinstal, perintah I / O bisa digunakake saka PC sing diarahake menyang port COM kanggo ngasilake lalu lintas data serial ing pin Zynq. Port kasebut diikat menyang pin PS (MIO) lan bisa digunakake bebarengan karo kontroler UART.
Zynq prasetel file (kasedhiya ing Pusat Sumber Daya Arty Z7 (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start))
ngurus pemetaan pin MIO sing bener menyang kontroler UART 0 lan nggunakake parameter protokol standar ing ngisor iki: 115200 tingkat baud, 1 stop bit, ora ana paritas, dawane karakter 8-bit.
Loro LED status onboard nyedhiyakake umpan balik visual babagan lalu lintas sing liwat port: LED ngirimake () (LD11) lan LED nampa () (LD10). Jeneng sinyal sing nuduhake arah yaiku saka titik-titikview saka DTE (Data Terminal Equipment), ing kasus iki PC.
FT2232HQ uga digunakake minangka controller kanggo Digilent USB-JTAG sirkuit, nanging USB-UART lan USB-JTAG fungsi tumindak kanthi bebas saka siji liyane. Programer sing kasengsem nggunakake fungsi UART saka FT2232 ing desaine ora perlu kuwatir babagan JTAG sirkuit ngganggu transfer data UART, lan kosok balene. Kombinasi saka rong fitur iki dadi piranti siji ngidini Arty Z7 bisa diprogram, disampekno liwat UART, lan powered saka komputer ditempelake karo kabel Micro USB siji.
Sinyal DTR saka kontrol UART ing FT2232HQ disambungake menyang MIO12 piranti Zynq liwat JP1. Yen IDE Arduino bakal diluncurake kanggo nggarap Arty Z7, jumper iki bisa dicekak lan MIO12 bisa digunakake kanggo nyelehake Arty Z7 ing "siap nampa sketsa anyar". Iki bakal niru tindak tanduk bootloader Arduino IDE sing khas.
Slot microSD
Arty Z7 nyedhiyakake slot MicroSD (J9) kanggo panyimpenan memori eksternal sing ora molah malih uga boot Zynq. Slot kasebut dipasang ing Bank 1/501 MIO [40-47], kalebu Card Detect. Ing sisih PS, SDIO 0 pinggiran dipetakan menyang pin kasebut lan ngontrol komunikasi karo kertu SD. Pinout bisa dideleng ing Tabel 7.1. Kontroler periferal ndhukung mode transfer SD 1-bit lan 4-bit nanging ora ndhukung mode SPI. Adhedasar saka Manual Referensi Teknis Zynq ( Dhukungan [PDF]), Mode host SDIO mung mode sing didhukung.
| Jeneng Sinyal | Katrangan | Pin Zynq | Pin Slot SD |
| SD_D0 | Data [0] | MIO42 | 7 |
| SD_D1 | Data [1] | MIO43 | 8 |
| SD_D2 | Data [2] | MIO44 | 1 |
| SD_D3 | Data [3] | MIO45 | 2 |
| SD_CCLK | jam | MIO40 | 5 |
| SD_CMD | dhawuh | MIO41 | 3 |
| SD_CD | Ndeteksi kertu | MIO47 | 9 |
Tabel 7.1. pinset microSD
Slot SD powered saka 3.3V nanging disambungake liwat MIO Bank 1/501 (1.8V). Mulane, shifter tingkat TI TXS02612 nindakake terjemahan iki. TXS02612 bener 2-port SDIO port expander, nanging mung fungsi shifter tingkat digunakake. Diagram sambungan bisa dideleng ing Gambar 7.1. Pemetaan pin sing bener lan konfigurasi antarmuka ditangani dening prasetel Arty 7 Zynq file, kasedhiya ing Pusat Sumber Daya Arty Z7 (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start).
(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-microsd.png?id=reference%3Aprogrammable-logic%3Aartyz7%3Areference-manual)
Gambar 7.1. sinyal slot microSD
Kertu kacepetan dhuwur lan kacepetan dhuwur didhukung, frekuensi jam maksimal 50 MHz (). Kertu Kelas 4 utawa luwih apik
dianjurake.
Deleng bagean 3.1 kanggo informasi babagan cara boot saka kertu SD. Kanggo informasi luwih lengkap, konsultasi karo Manual Referensi Teknis Zynq ( ug585-Zynq-7000-TRM [PDF]).
Host USB
Arty Z7 ngetrapake salah siji saka loro antarmuka OT USB PS sing kasedhiya ing piranti Zynq. Chip Transceiver Microchip USB3320 USB 2.0 kanthi antarmuka ALPI 8-bit digunakake minangka PHY. PHY nampilake kecepatan dhukungan HS-USB Physical Front-End lengkap nganti 480Mbs. PHY nyambung karo MIO Bank 1/501, sing didhukung ing 1.8V. Periferal usb0 digunakake ing PS, disambungake liwat MIO [28-39]. Antarmuka USB OTG dikonfigurasi kanggo tumindak minangka host sing dipasang. Mode piranti USB OTG lan USB ora didhukung.
Arty Z7 sacara teknis minangka "host tertanam" amarga ora nyedhiyakake 150 µF kapasitansi ing VBUS sing dibutuhake kanggo dadi tuan rumah kanthi tujuan umum. Sampeyan bisa ngowahi Arty Z7 supaya tundhuk karo syarat host USB tujuan umum kanthi ngemot C41 kanthi kapasitor 150 µF. Mung sing duwe pengalaman solder komponen cilik ing PCB sing kudu diowahi. Akeh piranti USB peripheral sing bisa digunakake kanthi apik tanpa ngemot C41. Apa Arty Z7 dikonfigurasi minangka host sing dipasang utawa host tujuan umum, bisa nyedhiyakake 500 mA ing baris 5V VBUS. Elinga yen ngemot C41 bisa uga nyebabake Arty Z7 direset nalika boot Linux sing dipasang nalika didukung saka port USB, ora preduli manawa ana piranti USB sing disambungake menyang port host. Iki disebabake dening arus terburu-buru sing ditindakake C41 nalika kontrol USB host diaktifake lan saklar daya VBUS (IC9) diuripake.
Elinga yen desain sampeyan nggunakake port USB Host (ditempelake utawa tujuan umum), mula Arty Z7 kudu didhukung liwat adaptor batere utawa tembok sing bisa menehi luwih akeh tenaga (kayata sing kalebu ing kit aksesori Arty Z7).
Ethernet PHY
Arty Z7 nggunakake Realtek RTL8211E-VL PHY kanggo ngleksanakake port 10/100/1000 Ethernet kanggo sambungan jaringan. PHY nyambung menyang MIO Bank 501 (1.8V) lan antarmuka menyang Zynq-7000 APSoC liwat RGMII kanggo data lan MDIO kanggo manajemen. Sinyal interupsi tambahan (INTB) lan reset (PHYRSTB) nyambung menyang pin MIO MIO10 lan MIO9.
Gambar 9.1. Sinyal Ethernet PHY
Sawise power-up, PHY diwiwiti kanthi Otomatis-Rembugan aktif, pariwara kacepetan link 10/100/1000 lan dupleks lengkap. Yen ana mitra sing nduweni Ethernet sing nyambung, PHY kanthi otomatis nggawe link, sanajan Zynq ora dikonfigurasi.
Rong LED indikator status ana ing papan cedhak konektor RJ-45 sing nuduhake lalu lintas (LD9) lan link-state sing valid (LD8). Tabel 9.1 nuduhake tumindak gawan.
| Fungsi | Desainer | negara | Katrangan |
| LINK | LD8 | Mantap | Link 10/100/1000 |
| Blinking 0.4s ON, 2s OFF | Link, mode Ethernet Efisiensi Energi (EEE) | ||
| ACT | LD9 | Kedhip-kedhip | Ngirim utawa Nampa |
Tabel 9.1. LED status Ethernet.
Zynq nggabungake rong Controller Gigabit Ethernet independen. Padha ngleksanakake 10/100/1000 setengah / full-duplex Ethernet MAC. Saka loro iki, GEM 0 bisa dipetakan menyang PIN MIO ing ngendi PHY disambungake. Wiwit bank MIO didhukung saka 1.8V, antarmuka RGMII nggunakake pembalap 1.8V HSTL Kelas 1. Kanggo standar I / O iki, referensi eksternal 0.9V diwenehake ing bank 501 (PS_MIO_VREF). Pemetaan pin sing bener lan konfigurasi antarmuka ditangani dening Arty Z7 Zynq Presets file, kasedhiya ing Pusat Sumber Daya Arty Z7 (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start).
Sanajan konfigurasi power-up standar PHY bisa uga cukup kanggo umume aplikasi, bus MDIO kasedhiya kanggo manajemen. RTL8211E-VL diwenehi alamat 5-bit 00001 ing bis MDIO. Kanthi printah maca lan nulis dhaptar sing gampang, informasi status bisa diwaca utawa konfigurasi diganti. Realtek PHY nderek peta dhaptar standar industri kanggo konfigurasi dhasar.
Spesifikasi RGMII njaluk sing nampa (RXC) lan ngirim jam (TXC) supaya tundha relatif karo sinyal data (RXD [0: 3], RXCTL lan TXD [0: 3], TXCTL). Pedoman Xilinx PCB uga mbutuhake wektu tundha iki supaya bisa ditambahake. RTL8211E-VL bisa nginstal wektu tundha 2ns ing TXC lan RXC, supaya jejak papan ora kudu digawe maneh.
PHY dipasang saka 50 sing padha MHz () osilator sing menehi Zynq PS. Kapasitansi parasit saka rong beban kasebut cukup sithik kanggo didorong saka siji sumber.
Ing jaringan Ethernet, saben simpul butuh alamat MAC sing unik. Kanggo tujuan iki, wilayah sing bisa diprogram (OTP) flash Quad-SPI wis diprogram ing pabrik kasebut kanthi identifikasi kompatibel EUI-48/48 ™ unik 64-bit. Kisaran alamat OTP [0x20; 0x25] ngemot pengenal kanthi byte pertama ing urutan byte transmisi yaiku ing alamat paling murah. Waca ing Lembar data memori flash (http://www.cypress.com/file/177966/download) kanggo informasi babagan cara ngakses wilayah OTP. Nalika nggunakake Petalinux, iki kanthi otomatis ditangani ing boot-loader U-boot, lan sistem Linux dikonfigurasi kanthi otomatis kanggo nggunakake alamat MAC unik iki.
Kanggo informasi luwih lengkap babagan nggunakake Gigabit Ethernet MAC, waca ing Manual Referensi Teknis Zynq
( ug585-Zynq-7000-TRM [PDF]).
HDMI
Arty Z7 ngemot rong port HDMI sing ora dibangun: siji port sumber J11 (output), lan siji port sink J10 (input). Loro-lorone port nggunakake jinis HDMI- A wadhah data lan sinyal jam mungkasi lan disambung langsung menyang Zynq PL.
Sistem HDMI lan DVI nggunakake standar sinyal TMDS sing padha, langsung didhukung dening infrastruktur I / O pangguna Zynq PL. Uga, sumber HDMI kompatibel mundur karo sinki DVI, lan uga kosok balene. Dadi, adaptor pasif sederhana (kasedhiya ing toko elektronik) bisa digunakake kanggo drive monitor DVI utawa nampa input DVI. Sambungan HDMI mung kalebu sinyal digital, mula mung mode DVI-D sing bisa ditindakake.
Konektor HDMI 19 pin kalebu telung saluran data diferensial, siji saluran jam diferensial lima GND () koneksi, bus Consumer Electronics Control (CEC) siji-kabel, bus loro-kabel Display Data Channel (DDC) sing intine bis I2C, sinyal Deteksi Plug Panas (HPD), sinyal 5V sing bisa ngirim nganti 50mA , lan siji pin sing dilindhungi undhang-undhang (RES). Kabeh sinyal non-listrik dipasang menyang Zynq PL, kajaba RES.
| Pin/Signal | J11 (sumber) | J10 (klelep) | ||
| Katrangan | FPGA pin | Katrangan | FPGA pin | |
| D [2] _P, D [2] _N | Output data | J18, H18 | Input data | N20, P20 |
| D [1] _P, D [1] _N | Output data | K19, J19 | Input data | T20, U20 |
| D [0] _P, D [0] _N | Output data | K17, K18 | Input data | V20, W20 |
| CLK_P, CLK_N | Output jam | L16, L17 | Input jam | N18, P19 |
| CEC | Kontrol Elektronik Konsumen bidirectional (opsional) | G15 | Kontrol Elektronik Konsumen bidirectional (opsional) | H17 |
| SCL, SDA | DDC bidirectional (opsional) | M17, M18 | DDC loro arah | U14, U15 |
| HPD / HPA | Hot-plug ndeteksi input (kuwalik, opsional) | R19 | Output negesake panas-plug | T19 |
Tabel 10.1. Deskripsi lan tugas pin HDMI.
Sinyal TMDS
HDMI / DVI minangka antarmuka stream video digital kecepatan tinggi nggunakake signaling diferensial minimalisasi (TMDS). Kanggo nggunakake salah siji saka port HDMI, pemancar utawa panrima sing cocog karo standar kudu dileksanakake ing Zynq PL. Rincian implementasine ora ana ing jangkoan manual iki. Priksa repositori IP Inti perpustakaan video ing Digilent GitHub (https://github.com/Digilent) kanggo IP referensi sing siap digunakake.
Sinyal tambahan
Yen sink wis siyap lan pengin ngumumake anané, bakal nyambung pin pasokan 5V0 menyang pin HPD. Ing Arty Z7, iki rampung kanthi nyopir sinyal Hot Plug Assert dhuwur. Elinga, iki mung kudu rampung sawise abdi saluran DDC wis dileksanakake ing Zynq PL lan siyap ngirim data tampilan.
Saluran Data Tampilan, utawa DDC, minangka kumpulan protokol sing mbisakake komunikasi antarane tampilan (sink) lan adaptor grafis (sumber). Varian DDC2B adhedhasar I2C, master bus dadi sumber lan bus bus sink. Nalika sumber ndeteksi level dhuwur ing pin HPD, bakal njaluk sink ing bis DDC kanggo kapabilitas video. Iki bakal nemtokake manawa sink yaiku DVI utawa HDMI-resolusi lan resolusi apa sing didhukung. Mung sawise iku transmisi video bakal diwiwiti. Deleng spesifikasi VESA E-DDC kanggo informasi lengkap.
Kontrol Elektronik Pelanggan, utawa CEC, minangka protokol opsional sing ngidini pesen kontrol ditularake ing rantai HDMI ing antarane produk sing beda-beda. Kasus panggunaan umum yaiku pesen kontrol TV sing diwiwiti saka remot universal menyang DVR utawa panrima satelit. Iki minangka protokol siji-kabel ing level 3.3V sing nyambung menyang pin I / O pangguna Zynq. Kawat kasebut bisa dikontrol kanthi mbukak saluran mbukak supaya sawetara piranti bisa nuduhake kabel CEC sing umum. Waca tambahan CEC HDMI 1.3 utawa spesifikasi sing luwih anyar kanggo informasi luwih lengkap.
Sumber Jam
Arty Z7 nyedhiyakake 50 MHz () jam menyang input Zynq PS_CLK, sing digunakake kanggo ngasilake jam kanggo saben subsistem PS. Sing 50 MHz () input ngidini prosesor bisa mlaku kanthi frekuensi maksimal 650 MHz () lan controller memori DDR3 kanggo operate ing maksimum 525 MHz () (1050 Mbps). Prasetel Arty Z7 Zynq file kasedhiya ing Pusat Sumber Daya Arty Z7 (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start) bisa diimpor menyang inti IP System Processing Zynq ing proyek Vivado kanggo ngonfigurasi Zynq kanthi bener supaya bisa digunakake karo 50 MHz () jam input.
PS duwe PLL khusus sing bisa ngasilake nganti patang jam referensi, sing masing-masing kanthi frekuensi sing bisa disetel, sing bisa digunakake kanggo ngetrapake logika kustom ing PL. Kajaba iku, Arty Z7 nyedhiyakake 125 eksternal MHz () jam referensi langsung menyang pin H16 PL. Jam referensi eksternal ngidini PL digunakake kanthi mandiri saka PS, sing bisa migunani kanggo aplikasi sederhana sing ora mbutuhake prosesor.
PL Zynq uga kalebu MMCM lan PLL sing bisa digunakake kanggo ngasilake jam kanthi frekuensi sing pas lan hubungan fase. Salah siji saka patang jam referensi PS utawa 125 MHz () jam referensi eksternal bisa digunakake minangka input menyang MMCM lan PLL. Arty Z7-10 kalebu 2 MMCM lan 2 PLL, lan Arty Z7-20 kalebu 4 MMCM lan 4 PLL. Kanggo njlentrehake babagan kapabilitas sumber daya jam Zynq PL, deleng "Pandhuan pangguna Jam 7 FPGAs Clocking Resources" sing kasedhiya saka Xilinx.
Gambar 11.1 negesake skema jam sing digunakake ing Arty Z7. Elinga yen output jam referensi saka Ethernet PHY digunakake minangka 125 MHz () jam referensi menyang PL, kanggo nyuda biaya kalebu osilator khusus kanggo maksud iki. Elinga yen CLK125 bakal dipateni nalika Ethernet PHY (IC1) ditahan ing piranti keras kanthi nyopir sinyal PHYRSTB sithik.
Gambar 11.1. Arty Z7 jam.
Dhasar I / O
Papan Arty Z7 kalebu loro LED warna telu, 2 saklar, 4 tombol tekan, lan 4 LED individu kaya sing ditampilake ing Gambar 12.1. Tombol tombol push lan slide digandhengake karo Zynq PL liwat resistor seri kanggo nyegah karusakan saka sirkuit cendhak sing ora sengaja (sirkuit cendhak bisa kedadeyan yen pin FPGA sing ditugasake tombol push utawa switch slide ditetepake kanthi ora sengaja minangka output). Papat tombol tombol "sakedap" sing biasane ngasilake output sing kurang nalika lagi ngaso, lan output sing dhuwur mung nalika dipencet. Geser geser ngasilake input sing dhuwur utawa sithik terus-terusan gumantung saka posisi.
Gambar 12.1. Arty Z7 GPIO ().
Papat individu LED efisiensi dhuwur anode-disambungake menyang Zynq PL liwat resistor 330-ohm, supaya padha bakal nguripake nalika vol dhuwur logika.tage ditrapake kanggo pin I / O pamilike. LED tambahan sing ora bisa diakses pangguna nuduhake daya-on, status pemrograman PL, lan status port USB lan Ethernet.
LED Tri-Warna
Papan Arty Z7 ngemot loro LED warna telu. Saben tri-warna LED () nduwe telung sinyal input sing nyurung katoda saka telung LED internal sing luwih cilik: siji abang, siji biru, lan siji ijo. Nyetir sinyal sing cocog karo salah sawijining warna sing dhuwur bakal madhangi internal LED (). Sinyal input didhukung dening Zynq PL liwat transistor, sing kuwalik sinyal kasebut. Mula, kanggo madhangi warna tri kasebut LED (), sinyal sing cocog kudu didhuwur. Warna tri LED () bakal mancarake warna sing gumantung saka kombinasi LED internal sing lagi dipadhangi. Kanggo example, yen sinyal abang lan biru mimpin dhuwur lan ijo mimpin kurang, tri-werna LED () bakal ngetokake warna ungu.
Digilent nyaranake panggunaan modulasi lebar pulsa (PWM) nalika nyopir LED warna telu. Nggawe input apa wae menyang logika sing tetep '1' bakal nyebabake LED () murup ing tataran padhang sing ora nyaman. Sampeyan bisa ngindhari iki kanthi njamin ora ana sinyal tri-warna sing didorong kanthi siklus tugas 50%. Nggunakake PWM uga ngembangake palet warna potensial sing dipimpin tri-warna. Nyetel saben siklus tugas saben warna ing antarane 50% lan 0% nyebabake warna sing beda-beda kanthi intensitas sing beda-beda, saengga meh kabeh warna ditampilake.
Output Audio Mono
Jack audio onboard (J13) didhukung dening Sallen-Key Butterworth Low-pass 4th Order Filter sing nyedhiyakake output audio mono. Sirkuit saringan low-pass ditampilake ing Figure 14.1. Input filter (AUD_PWM) disambungake menyang Zynq PL pin R18. Input digital biasane bakal dadi sinyal open-drain modulasi lebar pulsa (PWM) utawa modulasi kepadatan pulsa (PDM) sing diprodhuksi dening FPGA. Sinyal kasebut kudu didorong sithik kanggo logika '0' lan ditinggalake ing impedansi dhuwur kanggo logika '1'. Resistor pull-up on-board menyang rel 3.3V analog sing resik bakal netepake vol sing tepattage kanggo logika '1'. Filter low-pass ing input bakal tumindak minangka filter rekonstruksi kanggo ngowahi sinyal digital modulasi lebar pulsa dadi vol analog.tage ing output jack audio.
(Gambar 13.1. Sirkuit Output Audio.
Sinyal mati Audio (AUD_SD) digunakake kanggo nggawe bisu output audio. Kasambung menyang Zynq PL pin T17. Kanggo nggunakake output audio, sinyal iki kudu diarahake menyang logika sing dhuwur.
Tanggepan frekuensi saka SK Butterworth Low-Pass Filter ditampilake ing Gambar 13.2. Analisis AC sirkuit ditindakake nggunakake NI Multisim 12.0.
Gambar 13.2. Respon Frekuensi Output Audio.
Modulasi Jembar Pulsa
Sinyal pulse-width-modulated (PWM) minangka rantai pulsa ing sawetara frekuensi tetep, kanthi saben pulsa duweni potensi jembar sing beda. Sinyal digital iki bisa dilewati liwat filter low-pass prasaja sing nggabungake gelombang digital kanggo ngasilake vol analogtage proporsional kanggo rata-rata pulsa-jembaré liwat sawetara interval (interval ditemtokake dening 3dB cut-off frekuensi saka low-pass Filter lan frekuensi pulsa). Kanggo exampYen pulsa dhuwur rata-rata 10% saka periode pulsa sing kasedhiya, integrator bakal ngasilake nilai analog yaiku 10% saka Vdd vol.tage. Gambar 13.1.1 nuduhake wangun gelombang sing dituduhake minangka sinyal PWM.
Gambar 13.1.1. Gelombang PWM.
Sinyal PWM kudu digabungake kanggo nemtokake vol analogtage. Frekuensi 3dB filter low-pass kudu dadi urutan gedhene luwih murah tinimbang frekuensi PWM supaya energi sinyal ing frekuensi PWM disaring saka sinyal kasebut. Kanggo example, yen sinyal audio kudu ngemot nganti 5 kHz informasi frekuensi, banjur frekuensi PWM kudu paling 50 kHz (lan luwih malah luwih). Umumé, babagan kasetyan sinyal analog, sing luwih dhuwur frekuensi PWM, luwih apik. Gambar 13.1.2 nuduhake perwakilan saka integrator PWM sing ngasilake vol outputtage kanthi nggabungake sepur pulsa. Wigati sinyal output Filter kahanan ajeg amprasio litude kanggo Vdd padha karo siklus tugas jembaré pulsa (siklus tugas ditetepake minangka wektu pulsa-dhuwur dibagi wektu pulsa-jendhela).
Figure 13.1.2. PWM Output Voltage.
Reset Sumber
Ngatur maneh Power-on
Zynq PS ndhukung sinyal reset daya eksternal. Reset daya aktif minangka reset master kabeh chip. Sinyal iki ngreset saben dhaptar ing piranti sing bisa disetel maneh. Arty Z7 drive sinyal iki saka sinyal PGOOD saka regulator daya TPS65400 supaya sistem bisa disetel nganti kabeh pasokan listrik bener.
Ngalih Tombol Push Program
Saklar push PROG, kanthi label PROG, mateni Zynq PROG_B. Iki ngreset PL lan njalari DONE ora ditegesake. PL bakal tetep ora dikonfigurasi nganti diprogram maneh dening prosesor utawa liwat JTAG.
Prosesor Subsystem Reset
Reset sistem eksternal, kanthi label SRST, ngreset piranti Zynq tanpa ngganggu lingkungan debug. Kanggo exampNanging, breakpoints sadurunge sing disetel dening pangguna tetep bener sawise ngreset sistem. Amarga masalah keamanan, reset sistem mbusak kabeh isi memori ing PS, kalebu OCM. PL uga dibusak sak reset sistem. Reset sistem ora nyebabake pin strapping mode boot dadi re-sampdipimpin
Tombol SRST uga nyebabake sinyal CK_RST toggle supaya bisa nyebabake reset ing tameng sing dipasang.
Pelabuhan Pmod
Port Pmod yaiku konektor wanita 2 × 6, sudut tengen, 100 mil sing dipasang kanthi header 2 × 6 standar. Saben port Pmod 12 pin nyedhiyakake rong 3.3V VCC () sinyal (pin 6 lan 12), loro sinyal dhasar (pin 5 lan 11), lan wolung sinyal logika, kaya sing ditampilake ing Gambar 15.1. Ing VCC () lan Pin lemah bisa ngirim nganti 1A saiki, nanging kudu ati-ati supaya ora ngluwihi anggaran tenaga regulator onboard utawa pasokan listrik eksternal (waca watesan arus rel 3.3V sing didhaptar ing bagean "Pasokan Daya") .
(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-pmod.png?id=reference%3Aprogrammable-logic%3Aartyz7%3Areference-manual)
Gambar 15.1. Diagram Pmod Port
Digilent ngasilake koleksi akeh papan aksesori Pmod sing bisa dipasang ing konektor ekspansi Pmod kanggo nambah fungsi sing wis digawe kaya A / D's, D / A, driver motor, sensor, lan fungsi liyane. Waca www.digilentinc.com (http://www.digilentinc.com) kanggo informasi luwih lengkap.
Saben port Pmod sing ditemokake ing papan Digilent FPGA dadi salah sawijining patang kategori: standar, MIO sambung, XADC, utawa kecepatan tinggi. Arty Z7 duwe rong port Pmod, kalorone kalebu jinis kecepatan tinggi. Bagean ing ngisor iki nggambarake jinis port Pmod kanthi kecepatan tinggi.
Pmod Kacepetan Dhuwur
Pmods Kecepatan Tinggi duwe sinyal data diterusake minangka impedansi sing cocog karo pasangan diferensial kanggo kacepetan ngoper maksimum. Dheweke duwe bantalan kanggo mbukak resistor kanggo proteksi tambahan, nanging kapal Arty Z7 sing diunggahake shunts 0-Ohm. Kanthi resistor seri sing ora bisa dilalekake, Pmods iki ora menehi proteksi marang sirkuit cendhak, nanging luwih cepet nggunakake kacepetan. Sinyal kasebut dipasangake karo sinyal jejer ing baris sing padha: pin 1 lan 2, pin 3 lan 4, pin 7 lan 8, lan pin 9 lan 10.
Trek diuripake 100 ohm (+/- 10%) diferensial.
Yen pin ing port iki digunakake minangka sinyal siji, pasangan sing gegandhengan bisa uga nuduhake crosstalk. Ing aplikasi sing dadi masalah, salah sawijining sinyal kudu didhasarake (drive kurang saka FPGA) lan gunakake pasangane kanggo sinyal sing wis rampung.
Amarga Pmod Kecepatan Tinggi duwe shunts 0-ohm tinimbang resistor proteksi, operator kudu ngati-ati supaya ora nyebabake kathok cendhak.
Konektor Shield Arduino / chipKIT
Arty Z7 bisa disambungake menyang tameng Arduino lan chipKIT standar kanggo nambah fungsionalitas. Ati-ati khusus nalika ngrancang Arty Z7 kanggo mesthekake yen kompatibel karo mayoritas tameng Arduino lan chipKIT ing pasar. Konektor tameng duwe 49 pin sing disambungake menyang Zynq PL kanggo Digital I / O tujuan umum ing Arty Z7-20 lan 26 ing Arty Z7-10. Amarga fleksibilitas FPGA, sampeyan bisa nggunakake pin kasebut kanthi meh kabeh prekara kayata maca / nulis digital, sambungan SPI, sambungan UART, sambungan I2C, lan PWM. Enem pin kasebut (labeled AN0-AN5) uga bisa digunakake minangka input analog tunggal kanthi kisaran input 0V- 3.3V, lan enem liyane (labeled AN6-11) bisa digunakake minangka input analog diferensial.
Cathetan: Arty Z7 ora kompatibel karo tameng sing ngasilake sinyal digital utawa analog 5V. Pin nyopir ing konektor tameng Arty Z7 ing ndhuwur 5V bisa nyebabake kerusakan Zynq.
(https://reference.digilentinc.com/_media/reference/programmable-logic/arty-z7/arty-z7-shield.png)
Gambar 16.1. Diagram Pin Shield.
| Jeneng Pin | Fungsi Shield | Arty Z7 Sambungan |
| IO0–IO13 | Tujuan umum I / O pin | Deleng bagean kanthi judhul "Shield Digital I / O" |
| IO26–IO41, A (IO42) | Arty Z7-20 Pin tujuan umum I / O | Deleng bagean kanthi judhul "Shield Digital I / O" |
| SCL | Jam I2C | Deleng bagean kanthi judhul "Shield Digital I / O" |
| SDA | Data I2C | Deleng bagean kanthi judhul "Shield Digital I / O" |
| SCLK () | Jam SPI | Deleng bagean kanthi judhul "Shield Digital I / O" |
| MOSI () | SPI Data metu | Deleng bagean kanthi judhul "Shield Digital I / O" |
| MISO () | Data SPI ing | Deleng bagean kanthi judhul "Shield Digital I / O" |
| SS | Pilih Budhak SPI | Deleng bagean kanthi judhul "Shield Digital I / O" |
| A0–A5 | Input Analog Tunggal | Deleng bagean kanthi judhul "Shield Analog I / O" |
| A6–A11 | Input Analog Beda | Deleng bagean kanthi judhul "Shield Analog I / O" |
| Jeneng Pin | Fungsi Shield | Arty Z7 Sambungan |
| V_P, V_N | Input Analog Diferensial khusus | Deleng bagean kanthi judhul "Shield Analog I / O" |
| XGND | XADC Analog Ground | Sambung menyang net sing digunakake kanggo nyopot referensi lemah XADC ing Zynq (VREFN) |
| XVREF | XADC Analog Voltage Referensi | Disambungake menyang 1.25 V, 25mA ril digunakake kanggo drive XADC voltage referensi ing Zynq (VREFP) |
| N/C | Ora Nyambung | Ora Nyambung |
| IOREF | Digital I/O Voltage referensi | Disambungake menyang Arty Z7 3.3V Power Rail (Deleng bagean "Power Supply") |
| RST | Reset menyang Shield | Nyambung menyang tombol "SRST" abang lan pin MIO 12 saka Zynq. Nalika JP1 disingkat, uga disambungake karo sinyal DTR jembatan USB-UART FTDI. |
| 3V3 | 3.3V Rel Daya | Disambungake menyang Arty Z7 3.3V Power Rail (Deleng bagean "Power Supply") |
| 5V0 | 5.0V Rel Daya | Disambungake menyang Arty Z7 5.0V Power Rail (Deleng bagean "Power Supply") |
| GND (), G | lemah | Nyambung menyang pesawat dhasar Arty Z7 |
| VIN | Daya Input | Sambungake kanthi paralel karo konektor catu daya eksternal (J18). |
Tabel 16.1. Keterangan Pin Shield.
Shield Digital I / O
Pin sing disambungake langsung menyang Zynq PL bisa digunakake minangka input utawa output umum. Pin kasebut kalebu I2C, SPI, lan pin I/O tujuan umum. Ana resistor seri 200 Ohm ing antarane FPGA lan pin I/O digital kanggo mbantu nglindhungi sirkuit cendhak sing ora disengaja (kajaba sinyal AN5-AN0, sing ora duwe resistor seri, lan sinyal AN6-AN12, sing duwe Resistor seri 100 Ohm). Vol operasi maksimum absolut lan dianjuraketages kanggo lencana iki mbatesi ing Tabel ing ngisor iki.
IO26-IO41 lan A (IO42) ora bisa diakses ing Arty Z7-10. Uga, AN0-AN5 ora bisa digunakake minangka Digital I / O ing Arty Z7-10. Iki amarga pin I / O luwih sithik sing kasedhiya ing Zynq-7010 tinimbang ing Zynq-7020.
| Vol. Minimal Absoluttage | Dianjurake Minimum Operating Voltage | Disaranake Vol Operasi Maksimumtage | Maksimum Absolute Voltage | |
| Powered | -0.4 V | -0.2 V | 3.4 V | 3.75 V |
| Unpowered | -0.4 V | N/A | N/A | 0.55 V |
Tabel 16.1.1. Shield Digital Voltages.Kanggo informasi luwih lengkap ing ciri electrical saka lencana disambungake menyang Zynq PL, please ndeleng ing Lembar data Zynq-7000
(ds187-XC7Z010-XC7Z020-Data-Sheet) saka Xilinx.
Shield Analog I / O
Pins labeled A0-A11 lan V_P / V_N digunakake minangka input analog kanggo modul XADC saka Zynq. Zynq ngarepake yen input kalebu saka 0-1 V. Ing pin kanthi label A0-A5, kita nggunakake sirkuit eksternal kanggo nyuda volume input.tage saka 3.3V. Sirkuit iki ditampilake ing Figure 16.2.1. Sirkuit iki ngidini modul XADC kanthi akurat ngukur voltage antarane 0V lan 3.3V (relatif kanggo Arty Z7 kang GND ()) sing ditrapake ing pin kasebut. Yen sampeyan pengin nggunakake pin sing diwenehi label A0-A5 minangka input Digital utawa output, uga disambungake langsung menyang Zynq PL sadurunge sirkuit divider resistor (uga ditampilake ing Gambar 16.2.1) ing Arty Z7-20. Sambungan tambahan iki ora digawe ing Arty Z7-10, mulane sinyal kasebut mung bisa digunakake minangka input analog ing varian kasebut.
(https://reference.digilentinc.com/_media/reference/programmable-logic/arty-z7/arty-z7-shield-an.png)
Gambar 16.2.1. Input Analog Setunggal.
Pin sing dilabeli A6-A11 disambungake langsung menyang 3 pasang pin analog ing Zynq PL liwat saringan anti-aliasing. Sirkuit iki ditampilake ing Figure 16.2.2. Pasangan pin iki bisa digunakake minangka input analog diferensial kanthi voltage prabédan antarane 0-1V. Nomer genap disambungake menyang pin positif saka pasangan lan nomer ganjil disambungake menyang pin negatif (supaya A6 lan A7 mbentuk pasangan input analog karo A6 positif lan A7 negatif). Elinga yen sanajan bantalan kanggo kapasitor ana, ora dimuat kanggo pin kasebut. Wiwit pin analog FPGA uga bisa digunakake kaya pin FPGA digital normal, sampeyan uga bisa nggunakake pin iki kanggo Digital I / O.
Pins labeled V_P lan V_N disambungake menyang VP_0 lan VN_0 input analog darmabakti saka FPGA. Pasangan pin iki uga bisa digunakake minangka input analog diferensial karo voltage antarane 0-1V, nanging padha ora bisa digunakake minangka Digital I / O. Kapasitor ing sirkuit ditampilake ing Figure 16.2.2 kanggo pasangan iki lencana dimuat ing Arty Z7.
Gambar 16.2.2. Input Analog Beda.
Inti XADC ing Zynq minangka konverter analog-to-digital dual-channel 12-bit sing bisa digunakake ing 1 MSPS. Salah siji saluran bisa mimpin dening sembarang input analog disambungake menyang pin tameng. Inti XADC dikontrol lan diakses saka desain pangguna liwat Dynamic Reconfiguration Port (DRP). DRP uga nyedhiyakake akses menyang voltage monitor sing ana ing saben ril daya FPGA kang, lan sensor suhu sing internal kanggo FPGA. Kanggo informasi luwih lengkap babagan nggunakake inti XADC, waca dokumen Xilinx kanthi judhul "7 Series FPGAs lan Zynq-7000 All Programmable SoC XADC Dual 12-Bit 1 MSPS Analog-to-Digital Converter". Sampeyan uga bisa ngakses inti XADC langsung nggunakake PS, liwat antarmuka "PS-XADC". Antarmuka iki diterangake ing lengkap ing bab 30 saka Zynq
Manual Referensi Teknis ( ug585-Zynq-7000-TRM [PDF]). rm (https://reference.digilentinc.com/tag/rm?do=showtag&tag=rm), dok (https://reference.digilentinc.com/tag/doc?do=showtag&tag=doc), seni-z7
(https://reference.digilentinc.com/tag/arty-z7?do=showtag&tag=arty-z7)
Langganan Newsletter kita
| Jeneng pisanan |
| Jeneng mburi |
| Alamat Email |
| Mitra Kita Universitas Xilinx Program (https://store.digilentinc.com/partneuniversity-program/) Mitra Teknologi (https://store.digilentinc.com/technolpartners/) Distributor (https://store.digilentinc.com/ourdistributors/) |
Dhukungan Teknis Forum (https://forum.digilentinc.com) Wiki Rujukan (https://reference.digilentinc.com) Hubungi Kita (https://store.digilentinc.com/contactus/) |
| Info Pelanggan(https://youtube.com/user/digilentinc) FAQ (https://resource.digilentinc.com/verify) Info Toko (https://store.digilentinc.com/store-info/) |
Info Perusahaan
Babagan Kita |
Dokumen / Sumber Daya
 |
Dewan Pengembangan DIGILENT Arty Z7 [pdf] Manual pangguna Papan Pangembangan Arty Z7 |
