ਆਰਟੀ Z7 ਹਵਾਲਾ ਮੈਨੁਅਲ

ਆਰਟੀ ਜ਼ੈਡ 7 ਇੱਕ ਵਰਤੋਂ ਵਿੱਚ ਵਰਤੋਂ ਵਿੱਚ ਆਉਣ ਵਾਲਾ ਵਿਕਾਸ ਪਲੇਟਫਾਰਮ ਹੈ ਜੋ ਕਿ ਜ਼ਿਲਿਨਕਸ ਤੋਂ ਜ਼ਿਨਕ -7000 ™ ਆਲ ਪ੍ਰੋਗਰਾਮੇਬਲ ਸਿਸਟਮ-ਆਨ-ਚਿੱਪ (ਏਪੀ ਐਸਓਸੀ) ਦੇ ਦੁਆਲੇ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਹੈ. Zynq-7000 ਆਰਕੀਟੈਕਚਰ Xilinx 650- ਸੀਰੀਜ਼ ਫੀਲਡ ਪ੍ਰੋਗਰਾਮੇਬਲ ਗੇਟ ਐਰੇ (FPGA) ਤਰਕ ਦੇ ਨਾਲ ਇੱਕ ਡਿ dualਲ-ਕੋਰ, 9 MHz () ARM Cortex-A7 ਪ੍ਰੋਸੈਸਰ ਨੂੰ ਕੱਸ ਕੇ ਜੋੜਦਾ ਹੈ. ਇਹ ਜੋੜੀ ਇੱਕ ਸ਼ਕਤੀਸ਼ਾਲੀ ਪ੍ਰੋਸੈਸਰ ਨੂੰ ਘੇਰਣ ਦੀ ਸਮਰੱਥਾ ਪ੍ਰਦਾਨ ਕਰਦੀ ਹੈ ਜਿਸਦਾ ਟੀਚਾ ਐਪਲੀਕੇਸ਼ਨ ਲਈ ਤੁਹਾਡੇ ਦੁਆਰਾ ਤਿਆਰ ਕੀਤੇ ਗਏ ਸੌਫਟਵੇਅਰ ਦੁਆਰਾ ਪਰਿਭਾਸ਼ਤ ਪੈਰੀਫਿਰਲਸ ਅਤੇ ਨਿਯੰਤਰਕਾਂ ਦੇ ਵਿਲੱਖਣ ਸਮੂਹ ਦੇ ਨਾਲ ਹੈ.
ਵਿਵਾਡੋ, ਪੇਟਲਿਨਕਸ, ਅਤੇ ਐਸਡੀਐਸਓਸੀ ਟੂਲਸੈੱਟ ਹਰ ਇੱਕ ਤੁਹਾਡੇ ਕਸਟਮ ਪੈਰੀਫਿਰਲ ਸੈਟ ਨੂੰ ਪਰਿਭਾਸ਼ਤ ਕਰਨ ਅਤੇ ਇਸਦੀ ਕਾਰਜਸ਼ੀਲਤਾ ਨੂੰ ਲੀਨਕਸ ਓਐਸ () ਜਾਂ ਪ੍ਰੋਸੈਸਰ ਤੇ ਚੱਲ ਰਹੇ ਬੇਅਰ ਮੈਟਲ ਪ੍ਰੋਗਰਾਮ ਵਿੱਚ ਲਿਆਉਣ ਦੇ ਵਿਚਕਾਰ ਇੱਕ ਪਹੁੰਚਯੋਗ ਮਾਰਗ ਪ੍ਰਦਾਨ ਕਰਦੇ ਹਨ. ਵਧੇਰੇ ਰਵਾਇਤੀ ਡਿਜੀਟਲ ਤਰਕ ਡਿਜ਼ਾਈਨ ਤਜਰਬੇ ਦੀ ਭਾਲ ਕਰਨ ਵਾਲਿਆਂ ਲਈ, ਏਆਰਐਮ ਪ੍ਰੋਸੈਸਰਾਂ ਨੂੰ ਨਜ਼ਰ ਅੰਦਾਜ਼ ਕਰਨਾ ਅਤੇ ਜ਼ੈਨਕ ਦੇ ਐਫਪੀਜੀਏ ਨੂੰ ਪ੍ਰੋਗਰਾਮ ਕਰਨਾ ਵੀ ਸੰਭਵ ਹੈ ਜਿਵੇਂ ਕਿ ਤੁਸੀਂ ਕੋਈ ਹੋਰ ਜ਼ਿਲਿਨਕਸ ਐਫਪੀਜੀਏ ਕਰਦੇ ਹੋ. ਡਿਜੀਲੈਂਟ ਆਰਟੀ ਜ਼ੈਡ 7 ਲਈ ਬਹੁਤ ਸਾਰੀ ਸਮਗਰੀ ਅਤੇ ਸਰੋਤ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ ਜੋ ਤੁਹਾਨੂੰ ਆਪਣੀ ਪਸੰਦ ਦੇ ਸਾਧਨ ਦੇ ਨਾਲ ਤੇਜ਼ੀ ਨਾਲ ਚਲਾਏਗਾ.

(https://reference.digilentinc.com/_media/reference/programmable-logic/arty-z7/arty-z7_-_obl_-_600.png)

ਆਰਟੀ Z7 ਹਵਾਲਾ ਮੈਨੂਅਲ [ਹਵਾਲਾ. ਡਿਜਿਲੇਂਟੀਨਿਕ]

ਇਸ ਸੰਦਰਭ ਦਸਤਾਵੇਜ਼ ਨੂੰ ਡਾਉਨਲੋਡ ਕਰੋ

• ਇਹ ਸੰਦਰਭ ਦਸਤਾਵੇਜ਼ ਅਜੇ ਡਾਉਨਲੋਡ ਲਈ ਉਪਲਬਧ ਨਹੀਂ ਹੈ.

ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

ZYNQ ਪ੍ਰੋਸੈਸਰ

• 650MHz ਡਿ dualਲ-ਕੋਰ Cortex-A9 ਪ੍ਰੋਸੈਸਰ
• 3 DMA ਚੈਨਲਾਂ ਅਤੇ 8 ਹਾਈ ਪਰਫਾਰਮੈਂਸ AXI4 ਸਲੇਵ ਬੰਦਰਗਾਹਾਂ ਦੇ ਨਾਲ DDR3 ਮੈਮੋਰੀ ਕੰਟਰੋਲਰ
• ਹਾਈ-ਬੈਂਡਵਿਡਥ ਪੈਰੀਫਿਰਲ ਕੰਟਰੋਲਰ: 1 ਜੀ ਈਥਰਨੈੱਟ, USB 2.0, SDIO
• ਘੱਟ-ਬੈਂਡਵਿਡਥ ਪੈਰੀਫਿਰਲ ਕੰਟਰੋਲਰ: SPI, UART, CAN, I2C
• ਜੇ ਤੋਂ ਪ੍ਰੋਗਰਾਮੇਬਲTAG, ਕਵਾਡ-ਐਸਪੀਆਈ ਫਲੈਸ਼, ਅਤੇ ਮਾਈਕ੍ਰੋਐਸਡੀ ਕਾਰਡ
• ਆਰਟਿਕਸ -7 ਐਫਪੀਜੀਏ ਦੇ ਬਰਾਬਰ ਪ੍ਰੋਗਰਾਮੇਬਲ ਤਰਕ

ਮੈਮੋਰੀ

• 512MB DDR3 16-bit ਬੱਸ @ 1050Mbps ਦੇ ਨਾਲ
• ਫੈਕਟਰੀ-ਪ੍ਰੋਗ੍ਰਾਮਡ 16-ਬਿੱਟ ਵਿਸ਼ਵਵਿਆਪੀ ਵਿਲੱਖਣ EUI-48/48 ™ ਅਨੁਕੂਲ ਪਛਾਣਕਰਤਾ ਦੇ ਨਾਲ 64MB ਕਵਾਡ-ਐਸਪੀਆਈ ਫਲੈਸ਼
• microSD ਸਲਾਟ

ਸ਼ਕਤੀ

• USB ਜਾਂ ਕਿਸੇ 7V-15V ਬਾਹਰੀ ਪਾਵਰ ਸਰੋਤ ਤੋਂ ਸੰਚਾਲਿਤ

USB ਅਤੇ ਈਥਰਨੈੱਟ

• ਗੀਗਾਬਿਟ ਈਥਰਨੈੱਟ PHY
• USB- ਜੇTAG ਪ੍ਰੋਗਰਾਮਿੰਗ ਸਰਕਟਰੀ
• USB-UART ਪੁਲ
• USB OTG PHY (ਸਿਰਫ ਹੋਸਟ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ)

ਆਡੀਓ ਅਤੇ ਵੀਡੀਓ

• HDMI ਸਿੰਕ ਪੋਰਟ (ਇਨਪੁਟ)
• HDMI ਸਰੋਤ ਪੋਰਟ (ਆਉਟਪੁੱਟ)
• ਪੀਡਬਲਯੂਐਮ ਦੁਆਰਾ ਚਲਾਇਆ ਗਿਆ ਮੋਨੋ ਆਡੀਓ ਆਉਟਪੁੱਟ 3.5 ਮਿਲੀਮੀਟਰ ਜੈਕ ਦੇ ਨਾਲ

ਸਵਿੱਚ, ਪੁਸ਼-ਬਟਨ ਅਤੇ ਐਲ.ਈ.ਡੀ

• 4 ਪੁਸ਼-ਬਟਨ
• 2 ਸਲਾਈਡ ਸਵਿੱਚ
• 4 ਐਲ.ਈ.ਡੀ
• 2 ਆਰਜੀਬੀ ਐਲ.ਈ.ਡੀ.

ਵਿਸਤਾਰ ਕਨੈਕਟਰ

• ਦੋ ਪੀਐਮਓਡੀ ਪੋਰਟ
• 16 ਕੁੱਲ FPGA I/O
• ਅਰਡੁਇਨੋ/ਚਿੱਪਕੀਟ ਸ਼ੀਲਡ ਕਨੈਕਟਰ
• ਕੁੱਲ 49 FPGA I/O ਤੱਕ (ਹੇਠਾਂ ਸਾਰਣੀ ਵੇਖੋ)
• 6 XADC ਨੂੰ ਸਿੰਗਲ-ਐਂਡ 0-3.3V ਐਨਾਲੌਗ ਇਨਪੁਟਸ
• XADC ਨੂੰ 4 ਅੰਤਰ 0-1.0V ਐਨਾਲੌਗ ਇਨਪੁਟਸ

ਖਰੀਦਦਾਰੀ ਵਿਕਲਪ

ਆਰਟੀ Z7 ਨੂੰ ਜਾਂ ਤਾਂ Zynq-7010 ਜਾਂ Zynq-7020 ਲੋਡ ਨਾਲ ਖਰੀਦਿਆ ਜਾ ਸਕਦਾ ਹੈ. ਇਹ ਦੋ ਆਰਟੀ ਜ਼ੈਡ 7 ਉਤਪਾਦ ਰੂਪਾਂ ਨੂੰ ਕ੍ਰਮਵਾਰ ਆਰਟੀ ਜ਼ੈਡ 7-10 ਅਤੇ ਆਰਟੀ ਜ਼ੈਡ 7-20 ਵਜੋਂ ਜਾਣਿਆ ਜਾਂਦਾ ਹੈ. ਜਦੋਂ ਡਿਜੀਲੈਂਟ ਦਸਤਾਵੇਜ਼ ਕਾਰਜਕੁਸ਼ਲਤਾ ਦਾ ਵਰਣਨ ਕਰਦੇ ਹਨ ਜੋ ਇਹਨਾਂ ਦੋਵਾਂ ਰੂਪਾਂ ਲਈ ਆਮ ਹੈ, ਉਹਨਾਂ ਨੂੰ ਸਮੂਹਿਕ ਤੌਰ ਤੇ "ਆਰਟੀ ਜ਼ੈਡ 7" ਕਿਹਾ ਜਾਂਦਾ ਹੈ. ਜਦੋਂ ਕਿਸੇ ਅਜਿਹੀ ਚੀਜ਼ ਦਾ ਵਰਣਨ ਕਰਦੇ ਹੋ ਜੋ ਸਿਰਫ ਇੱਕ ਵਿਸ਼ੇਸ਼ ਰੂਪ ਲਈ ਆਮ ਹੁੰਦੀ ਹੈ, ਰੂਪ ਨੂੰ ਸਪਸ਼ਟ ਤੌਰ ਤੇ ਇਸਦੇ ਨਾਮ ਦੁਆਰਾ ਬੁਲਾਇਆ ਜਾਵੇਗਾ.
ਆਰਟੀ Z7-10 ਅਤੇ ਆਰਟੀ Z7-20 ਦੇ ਵਿੱਚ ਸਿਰਫ ਅੰਤਰ Zynq ਹਿੱਸੇ ਦੀ ਸਮਰੱਥਾ ਅਤੇ ਸ਼ੀਲਡ ਕਨੈਕਟਰ ਤੇ ਉਪਲਬਧ I/O ਦੀ ਮਾਤਰਾ ਹੈ. Zynq ਪ੍ਰੋਸੈਸਰ ਦੋਵਾਂ ਦੀ ਸਮਾਨ ਸਮਰੱਥਾ ਹੈ, ਪਰ -20 ਵਿੱਚ -3 ਨਾਲੋਂ ਲਗਭਗ 10 ਗੁਣਾ ਵੱਡਾ ਅੰਦਰੂਨੀ FPGA ਹੈ. ਦੋ ਰੂਪਾਂ ਦੇ ਵਿੱਚ ਅੰਤਰਾਂ ਦਾ ਸੰਖੇਪ ਹੇਠਾਂ ਦਿੱਤਾ ਗਿਆ ਹੈ:

ਆਰਟੀ Z7-10 ਤੇ, ਡਿਜੀਟਲ ਸ਼ੀਲਡ (IO26-IO41) ਅਤੇ IOA (ਜਿਸਨੂੰ IO42 ਵੀ ਕਿਹਾ ਜਾਂਦਾ ਹੈ) ਦੀ ਅੰਦਰਲੀ ਕਤਾਰ FPGA ਨਾਲ ਜੁੜੀ ਨਹੀਂ ਹੈ, ਅਤੇ A0-A5 ਸਿਰਫ ਐਨਾਲਾਗ ਇਨਪੁਟਸ ਦੇ ਤੌਰ ਤੇ ਵਰਤੇ ਜਾ ਸਕਦੇ ਹਨ. ਇਹ ਜ਼ਿਆਦਾਤਰ ਮੌਜੂਦਾ ਅਰਡੁਇਨੋ ieldsਾਲਾਂ ਦੀ ਕਾਰਜਸ਼ੀਲਤਾ ਨੂੰ ਪ੍ਰਭਾਵਤ ਨਹੀਂ ਕਰੇਗਾ, ਕਿਉਂਕਿ ਜ਼ਿਆਦਾਤਰ ਡਿਜੀਟਲ ਸਿਗਨਲਾਂ ਦੀ ਇਸ ਅੰਦਰਲੀ ਕਤਾਰ ਦੀ ਵਰਤੋਂ ਨਹੀਂ ਕਰਦੇ.
Xilinx SDSoC ਟੂਲਸੈਟ ਨੂੰ ਅਨਲੌਕ ਕਰਨ ਲਈ ਬੋਰਡ ਨੂੰ ਇਕੱਲੇ ਜਾਂ ਵਾouਚਰ ਨਾਲ ਖਰੀਦਿਆ ਜਾ ਸਕਦਾ ਹੈ. SDSoC ਵਾouਚਰ 1 ਸਾਲ ਦੇ ਲਾਇਸੈਂਸ ਨੂੰ ਖੋਲ੍ਹਦਾ ਹੈ ਅਤੇ ਸਿਰਫ ਆਰਟੀ Z7 ਨਾਲ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ. ਲਾਇਸੈਂਸ ਦੀ ਮਿਆਦ ਖਤਮ ਹੋਣ ਤੋਂ ਬਾਅਦ, SDSoC ਦਾ ਕੋਈ ਵੀ ਸੰਸਕਰਣ ਜੋ ਇਸ 1 ਸਾਲ ਦੀ ਮਿਆਦ ਦੇ ਦੌਰਾਨ ਜਾਰੀ ਕੀਤਾ ਗਿਆ ਸੀ, ਦੀ ਅਣਮਿੱਥੇ ਸਮੇਂ ਲਈ ਵਰਤੋਂ ਜਾਰੀ ਰੱਖੀ ਜਾ ਸਕਦੀ ਹੈ. ਖਰੀਦਦਾਰੀ ਬਾਰੇ ਵਧੇਰੇ ਜਾਣਕਾਰੀ ਲਈ, ਆਰਟੀ ਜ਼ੈਡ 7 ਉਤਪਾਦ ਪੰਨਾ ਵੇਖੋ  (http://store.digilentinc.com/artyz7-apsoc-zynq-7000-development-board-for-makers-and-hobbyists/).
ਖਰੀਦਣ ਦੇ ਸਮੇਂ, ਲੋੜ ਅਨੁਸਾਰ ਓਨਾ ਮਾਈਕ੍ਰੋ ਐਸਡੀ ਕਾਰਡ, 12 ਵੀ 3 ਏ ਪਾਵਰ ਸਪਲਾਈ, ਅਤੇ ਮਾਈਕਰੋ ਯੂਐਸਬੀ ਕੇਬਲ ਸ਼ਾਮਲ ਕਰਨਾ ਵੀ ਸੰਭਵ ਹੈ.
ਨੋਟ ਕਰੋ ਕਿ Zynq-7010 ਵਿੱਚ ਛੋਟੇ FPGA ਦੇ ਕਾਰਨ, ਇਹ ਏਮਬੇਡਡ ਵਿਜ਼ਨ ਐਪਲੀਕੇਸ਼ਨਾਂ ਲਈ SDSoC ਵਿੱਚ ਵਰਤਣ ਦੇ ਲਈ ਬਹੁਤ suitedੁਕਵਾਂ ਨਹੀਂ ਹੈ. ਅਸੀਂ ਲੋਕਾਂ ਨੂੰ ਆਰਟੀ Z7-20 ਖਰੀਦਣ ਦੀ ਸਿਫਾਰਸ਼ ਕਰਦੇ ਹਾਂ ਜੇ ਉਹ ਇਸ ਕਿਸਮ ਦੀਆਂ ਐਪਲੀਕੇਸ਼ਨਾਂ ਵਿੱਚ ਦਿਲਚਸਪੀ ਰੱਖਦੇ ਹਨ.

PYNQ-Z1 ਤੋਂ ਅੰਤਰ

ਆਰਟੀ Z7-20 PYNQ-Z1 ਦੇ ਨਾਲ ਬਿਲਕੁਲ ਉਹੀ ਐਸਓਸੀ ਸਾਂਝਾ ਕਰਦਾ ਹੈ. ਵਿਸ਼ੇਸ਼ਤਾ ਦੇ ਹਿਸਾਬ ਨਾਲ, ਆਰਟੀ ਜ਼ੈਡ 7-20 ਮਾਈਕ੍ਰੋਫੋਨ ਇੰਪੁੱਟ ਨੂੰ ਗੁਆ ਰਿਹਾ ਹੈ, ਪਰ ਪਾਵਰ-ਆਨ ਰੀਸੈਟ ਬਟਨ ਜੋੜਦਾ ਹੈ. PYNQ-Z1 ਲਈ ਲਿਖੇ ਸੌਫਟਵੇਅਰ ਨੂੰ ਮਾਈਕ੍ਰੋਫੋਨ ਇਨਪੁਟ ਦੇ ਅਪਵਾਦ ਦੇ ਨਾਲ ਬਿਨਾਂ ਕਿਸੇ ਬਦਲਾਅ ਦੇ ਚੱਲਣਾ ਚਾਹੀਦਾ ਹੈ, ਜਿਸਦਾ FPGA ਪਿੰਨ ਬਿਨਾਂ ਜੁੜਿਆ ਰਹਿ ਗਿਆ ਹੈ.

ਸਾਫਟਵੇਅਰ ਸਪੋਰਟ

ਆਰਟੀ Z7 Xilinx ਦੇ ਉੱਚ-ਪ੍ਰਦਰਸ਼ਨ ਵਾਲੇ ਵਿਵਾਡੋ ਡਿਜ਼ਾਈਨ ਸੂਟ ਦੇ ਨਾਲ ਪੂਰੀ ਤਰ੍ਹਾਂ ਅਨੁਕੂਲ ਹੈ. ਇਹ ਟੂਲਸੈੱਟ ਐਫਪੀਜੀਏ ਤਰਕ ਡਿਜ਼ਾਈਨ ਅਤੇ ਏਮਬੇਡਡ ਏਆਰਐਮ ਸੌਫਟਵੇਅਰ ਵਿਕਾਸ ਨੂੰ ਵਰਤੋਂ ਵਿੱਚ ਅਸਾਨ, ਅਨੁਭਵੀ ਡਿਜ਼ਾਈਨ ਪ੍ਰਵਾਹ ਵਿੱਚ ਜੋੜਦਾ ਹੈ. ਇਸਦੀ ਵਰਤੋਂ ਕਿਸੇ ਵੀ ਗੁੰਝਲਤਾ ਦੇ ਪ੍ਰਣਾਲੀਆਂ ਦੇ ਡਿਜ਼ਾਈਨਿੰਗ ਲਈ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ, ਇੱਕ ਸੰਪੂਰਨ ਓਪਰੇਟਿੰਗ ਸਿਸਟਮ ਤੋਂ ਲੈ ਕੇ ਕਈ ਸਰਵਰ ਐਪਲੀਕੇਸ਼ਨਾਂ ਦੇ ਨਾਲ, ਇੱਕ ਸਧਾਰਨ ਬੇਅਰ-ਮੈਟਲ ਪ੍ਰੋਗਰਾਮ ਤੱਕ ਜੋ ਕੁਝ ਐਲਈਡੀ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਦਾ ਹੈ.
Zynq AP SoC ਨੂੰ ਉਹਨਾਂ ਦੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਪ੍ਰੋਸੈਸਰ ਦੀ ਵਰਤੋਂ ਕਰਨ ਵਿੱਚ ਦਿਲਚਸਪੀ ਨਾ ਰੱਖਣ ਵਾਲਿਆਂ ਲਈ ਇੱਕਲੌਤੇ FPGA ਦੇ ਰੂਪ ਵਿੱਚ ਸਮਝਣਾ ਵੀ ਸੰਭਵ ਹੈ. ਵਿਵਾਡੋ ਰੀਲੀਜ਼ 2015.4 ਦੇ ਅਨੁਸਾਰ, ਵਿਵਾਡੋ ਦੀਆਂ ਤਰਕ ਵਿਸ਼ਲੇਸ਼ਕ ਅਤੇ ਉੱਚ ਪੱਧਰੀ ਸੰਸਲੇਸ਼ਣ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਸਾਰਿਆਂ ਲਈ ਵਰਤਣ ਲਈ ਸੁਤੰਤਰ ਹਨ Webਪੈਕ ਟੀਚੇ, ਜਿਸ ਵਿੱਚ ਆਰਟੀ ਜ਼ੈਡ 7 ਸ਼ਾਮਲ ਹੈ. ਤਰਕ ਵਿਸ਼ਲੇਸ਼ਕ ਡੀਬੱਗਿੰਗ ਤਰਕ ਨਾਲ ਸਹਾਇਤਾ ਕਰਦਾ ਹੈ, ਅਤੇ ਐਚਐਲਐਸ ਟੂਲ ਤੁਹਾਨੂੰ ਸੀ ਕੋਡ ਨੂੰ ਸਿੱਧਾ ਐਚਡੀਐਲ ਵਿੱਚ ਕੰਪਾਇਲ ਕਰਨ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ.
ਜ਼ੈਨਕ ਪਲੇਟਫਾਰਮ ਏਮਬੇਡ ਕੀਤੇ ਲੀਨਕਸ ਟੀਚਿਆਂ ਦੇ ਅਨੁਕੂਲ ਹਨ, ਅਤੇ ਆਰਟੀ ਜ਼ੈਡ 7 ਕੋਈ ਅਪਵਾਦ ਨਹੀਂ ਹੈ. ਤੁਹਾਨੂੰ ਅਰੰਭ ਕਰਨ ਵਿੱਚ ਸਹਾਇਤਾ ਲਈ, ਡਿਜੀਲੈਂਟ ਇੱਕ ਪੇਟਲਿਨਕਸ ਪ੍ਰੋਜੈਕਟ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ ਜੋ ਤੁਹਾਨੂੰ ਲੀਨਕਸ ਪ੍ਰਣਾਲੀ ਦੇ ਨਾਲ ਤੇਜ਼ੀ ਨਾਲ ਚਲਾਏਗਾ. ਵਧੇਰੇ ਜਾਣਕਾਰੀ ਲਈ, ਵੇਖੋ ਆਰਟੀ ਜ਼ੈਡ 7 ਰਿਸੋਰਸ ਸੈਂਟਰ (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start).
ਆਰਟੀ Z7 ਨੂੰ Xilinx ਦੇ SDSoC ਵਾਤਾਵਰਣ ਵਿੱਚ ਵੀ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ, ਜੋ ਤੁਹਾਨੂੰ FPGA ਐਕਸੀਲੇਰੇਟਡ ਪ੍ਰੋਗਰਾਮਾਂ ਅਤੇ ਵਿਡੀਓ ਪਾਈਪਲਾਈਨਾਂ ਨੂੰ ਪੂਰੀ ਤਰ੍ਹਾਂ C/C ++ ਵਾਤਾਵਰਣ ਵਿੱਚ ਅਸਾਨੀ ਨਾਲ ਡਿਜ਼ਾਈਨ ਕਰਨ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ. SDSoC ਬਾਰੇ ਵਧੇਰੇ ਜਾਣਕਾਰੀ ਲਈ, ਵੇਖੋ Xilinx SDSoC ਸਾਈਟ
(https://www.xilinx.com/products/design-tools/software-zone/sdsoc.html). ਡਿਜੀਲੈਂਟ SDSoC 2017.1 ਰੀਲੀਜ਼ ਲਈ ਸਮੇਂ ਦੇ ਨਾਲ ਲੀਨਕਸ ਸਮਰਥਨ ਦੇ ਨਾਲ ਇੱਕ ਵੀਡੀਓ ਸਮਰੱਥ ਪਲੇਟਫਾਰਮ ਜਾਰੀ ਕਰੇਗਾ. ਨੋਟ ਕਰੋ ਕਿ ਆਰਟੀ Z7-10 ਵਿੱਚ ਛੋਟੇ FPGA ਦੇ ਕਾਰਨ, ਉਸ ਪਲੇਟਫਾਰਮ ਦੇ ਨਾਲ ਸਿਰਫ ਬਹੁਤ ਹੀ ਬੁਨਿਆਦੀ ਵਿਡੀਓ ਪ੍ਰੋਸੈਸਿੰਗ ਡੈਮੋ ਸ਼ਾਮਲ ਕੀਤੇ ਗਏ ਹਨ. ਵਿਡੀਓ ਪ੍ਰੋਸੈਸਿੰਗ ਵਿੱਚ ਦਿਲਚਸਪੀ ਰੱਖਣ ਵਾਲਿਆਂ ਲਈ ਡਿਜੀਲੈਂਟ ਆਰਟੀ ਜ਼ੈਡ 7-20 ਦੀ ਸਿਫਾਰਸ਼ ਕਰਦਾ ਹੈ.
ਜਿਹੜੇ ਵੀਵਾਡੋ ਦੇ ਜਾਰੀ ਹੋਣ ਤੋਂ ਪਹਿਲਾਂ ਤੋਂ ਪੁਰਾਣੇ ਜ਼ਿਲਿਨਕਸ ਆਈਐਸਈ/ਈਡੀਕੇ ਟੂਲਸੈੱਟਸ ਤੋਂ ਜਾਣੂ ਹਨ ਉਹ ਵੀ ਉਸ ਟੂਲਸੈਟ ਵਿੱਚ ਆਰਟੀ ਜ਼ੈਡ 7 ਦੀ ਵਰਤੋਂ ਕਰਨਾ ਚੁਣ ਸਕਦੇ ਹਨ. ਡਿਜੀਲੈਂਟ ਕੋਲ ਇਸਦਾ ਸਮਰਥਨ ਕਰਨ ਲਈ ਬਹੁਤ ਸਾਰੀ ਸਮਗਰੀ ਨਹੀਂ ਹੈ, ਪਰ ਤੁਸੀਂ ਹਮੇਸ਼ਾਂ ਸਹਾਇਤਾ ਦੀ ਮੰਗ ਕਰ ਸਕਦੇ ਹੋ ਡਿਜੀਲੈਂਟ ਫੋਰਮ  (https://forum.digilentinc.com).

ਬਿਜਲੀ ਸਪਲਾਈ

ਆਰਟੀ Z7 ਨੂੰ ਡਿਜੀਲੈਂਟ USB-J ਤੋਂ ਚਲਾਇਆ ਜਾ ਸਕਦਾ ਹੈTAG-ਯੂਏਆਰਟੀ ਪੋਰਟ (ਜੇ 14) ਜਾਂ ਕਿਸੇ ਹੋਰ ਕਿਸਮ ਦੇ ਪਾਵਰ ਸ੍ਰੋਤ ਜਿਵੇਂ ਕਿ ਬੈਟਰੀ ਜਾਂ ਬਾਹਰੀ ਬਿਜਲੀ ਸਪਲਾਈ. ਜੰਪਰ ਜੇਪੀ 5 (ਪਾਵਰ ਸਵਿੱਚ ਦੇ ਨੇੜੇ) ਇਹ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ ਕਿ ਕਿਹੜਾ ਪਾਵਰ ਸ੍ਰੋਤ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ.
ਇੱਕ USB 2.0 ਪੋਰਟ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਅਨੁਸਾਰ ਵੱਧ ਤੋਂ ਵੱਧ 0.5A ਮੌਜੂਦਾ ਪ੍ਰਦਾਨ ਕਰ ਸਕਦਾ ਹੈ. ਇਸ ਨੂੰ ਘੱਟ ਗੁੰਝਲਦਾਰ ਡਿਜ਼ਾਈਨ ਲਈ ਲੋੜੀਂਦੀ ਸ਼ਕਤੀ ਪ੍ਰਦਾਨ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈ. ਵਧੇਰੇ ਮੰਗ ਵਾਲੀਆਂ ਐਪਲੀਕੇਸ਼ਨਾਂ, ਜਿਨ੍ਹਾਂ ਵਿੱਚ ਉਹ ਵੀ ਸ਼ਾਮਲ ਹਨ ਜੋ ਮਲਟੀਪਲ ਪੈਰੀਫਿਰਲ ਬੋਰਡਾਂ ਜਾਂ ਹੋਰ USB ਉਪਕਰਣਾਂ ਨੂੰ ਚਲਾਉਂਦੇ ਹਨ, ਨੂੰ USB ਪੋਰਟ ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੀ ਜਾਣ ਵਾਲੀ ਸ਼ਕਤੀ ਨਾਲੋਂ ਵਧੇਰੇ ਸ਼ਕਤੀ ਦੀ ਜ਼ਰੂਰਤ ਹੋ ਸਕਦੀ ਹੈ. ਇਸ ਸਥਿਤੀ ਵਿੱਚ, ਬਿਜਲੀ ਦੀ ਖਪਤ ਉਦੋਂ ਤੱਕ ਵਧੇਗੀ ਜਦੋਂ ਤੱਕ ਇਹ USB ਹੋਸਟ ਦੁਆਰਾ ਸੀਮਤ ਨਹੀਂ ਹੁੰਦਾ. ਇਹ ਸੀਮਾ ਹੋਸਟ ਕੰਪਿਟਰਾਂ ਦੇ ਨਿਰਮਾਤਾਵਾਂ ਦੇ ਵਿੱਚ ਬਹੁਤ ਵੱਖਰੀ ਹੁੰਦੀ ਹੈ ਅਤੇ ਬਹੁਤ ਸਾਰੇ ਕਾਰਕਾਂ ਤੇ ਨਿਰਭਰ ਕਰਦੀ ਹੈ. ਜਦੋਂ ਮੌਜੂਦਾ ਸੀਮਾ ਵਿੱਚ, ਇੱਕ ਵਾਰ ਵਾਲੀਅਮtagਈ ਰੇਲ ਉਹਨਾਂ ਦੇ ਮਾਮੂਲੀ ਮੁੱਲ ਤੋਂ ਹੇਠਾਂ ਡਿੱਗਦੀ ਹੈ, ਜ਼ੈਨਕ ਨੂੰ ਪਾਵਰ-ਆਨ ਰੀਸੈਟ ਸਿਗਨਲ ਦੁਆਰਾ ਰੀਸੈਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਅਤੇ ਬਿਜਲੀ ਦੀ ਖਪਤ ਇਸਦੇ ਵਿਹਲੇ ਮੁੱਲ ਤੇ ਵਾਪਸ ਆਉਂਦੀ ਹੈ. ਨਾਲ ਹੀ, ਕੁਝ ਐਪਲੀਕੇਸ਼ਨਾਂ ਨੂੰ ਪੀਸੀ ਦੇ ਯੂਐਸਬੀ ਪੋਰਟ ਨਾਲ ਜੁੜੇ ਬਿਨਾਂ ਚਲਾਉਣ ਦੀ ਜ਼ਰੂਰਤ ਹੋ ਸਕਦੀ ਹੈ. ਇਹਨਾਂ ਸਥਿਤੀਆਂ ਵਿੱਚ, ਇੱਕ ਬਾਹਰੀ ਬਿਜਲੀ ਸਪਲਾਈ ਜਾਂ ਬੈਟਰੀ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ.
ਇੱਕ ਬਾਹਰੀ ਬਿਜਲੀ ਦੀ ਸਪਲਾਈ (ਜਿਵੇਂ ਕਿ ਕੰਧ ਦੀ ਤਾਰ) ਨੂੰ ਪਾਵਰ ਜੈਕ (ਜੇ 18) ਵਿੱਚ ਜੋੜ ਕੇ ਅਤੇ ਜੰਪਰ ਜੇਪੀ 5 ਨੂੰ "ਆਰਈਜੀ" ਤੇ ਸੈਟ ਕਰਕੇ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ. ਸਪਲਾਈ ਵਿੱਚ ਇੱਕ ਕੋਐਕਸ, ਸੈਂਟਰ-ਸਕਾਰਾਤਮਕ 2.1 ਮਿਲੀਮੀਟਰ ਅੰਦਰੂਨੀ-ਵਿਆਸ ਵਾਲੇ ਪਲੱਗ ਦੀ ਵਰਤੋਂ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈ, ਅਤੇ 7VDC ਨੂੰ 15VDC ਤੱਕ ਪਹੁੰਚਾਉਣਾ ਚਾਹੀਦਾ ਹੈ. Suppliesੁਕਵੀਂ ਸਪਲਾਈ ਡਿਜੀਲੈਂਟ ਤੋਂ ਖਰੀਦੀ ਜਾ ਸਕਦੀ ਹੈ webਸਾਈਟ ਜਾਂ ਡਿਜੀਕੀ ਵਰਗੇ ਕੈਟਾਲਾਗ ਵਿਕਰੇਤਾਵਾਂ ਦੁਆਰਾ. ਪਾਵਰ ਸਪਲਾਈ ਵਾਲੀਅਮtag15VDC ਤੋਂ ਉੱਪਰ ਹੋਣ ਕਾਰਨ ਸਥਾਈ ਨੁਕਸਾਨ ਹੋ ਸਕਦਾ ਹੈ. ਆਰਟੀ ਜ਼ੈਡ 7 ਐਕਸੈਸਰੀ ਕਿੱਟ ਦੇ ਨਾਲ ਇੱਕ ਉਚਿਤ ਬਾਹਰੀ ਬਿਜਲੀ ਸਪਲਾਈ ਸ਼ਾਮਲ ਕੀਤੀ ਗਈ ਹੈ.
ਇੱਕ ਬਾਹਰੀ ਬਿਜਲੀ ਸਪਲਾਈ ਦੀ ਵਰਤੋਂ ਕਰਨ ਦੇ ਸਮਾਨ, ਇੱਕ ਬੈਟਰੀ ਨੂੰ ਆਰਟੀ ਜ਼ੈਡ 7 ਨੂੰ ਸ਼ੀਲਡ ਕਨੈਕਟਰ ਨਾਲ ਜੋੜ ਕੇ ਅਤੇ ਜੰਪਰ ਜੇਪੀ 5 ਨੂੰ "ਆਰਈਜੀ" ਤੇ ਸੈਟ ਕਰਨ ਲਈ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ. ਬੈਟਰੀ ਦਾ ਸਕਾਰਾਤਮਕ ਟਰਮੀਨਲ J7 ਤੇ "VIN" ਲੇਬਲ ਵਾਲੇ ਪਿੰਨ ਨਾਲ ਜੁੜਿਆ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ, ਅਤੇ ਨੈਗੇਟਿਵ ਟਰਮੀਨਲ J7 ਤੇ GND () ਲੇਬਲ ਵਾਲੇ ਪਿੰਨ ਨਾਲ ਜੁੜਿਆ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ.
ਆਨਬੋਰਡ ਟੈਕਸਾਸ ਇੰਸਟਰੂਮੈਂਟਸ TPS65400 PMU ਮੁੱਖ ਪਾਵਰ ਇਨਪੁਟ ਤੋਂ ਲੋੜੀਂਦੀ 3.3V, 1.8V, 1.5V ਅਤੇ 1.0V ਸਪਲਾਈ ਬਣਾਉਂਦਾ ਹੈ. ਸਾਰਣੀ 1.1 ਅਤਿਰਿਕਤ ਜਾਣਕਾਰੀ ਪ੍ਰਦਾਨ ਕਰਦੀ ਹੈ (ਆਮ ਧਾਰਾਵਾਂ ਜ਼ੈਨਕ ਸੰਰਚਨਾ 'ਤੇ ਬਹੁਤ ਜ਼ਿਆਦਾ ਨਿਰਭਰ ਕਰਦੀਆਂ ਹਨ ਅਤੇ ਪ੍ਰਦਾਨ ਕੀਤੇ ਮੁੱਲ ਦਰਮਿਆਨੇ ਆਕਾਰ/ਸਪੀਡ ਡਿਜ਼ਾਈਨ ਦੇ ਵਿਸ਼ੇਸ਼ ਹਨ).
ਆਰਟੀ ਜ਼ੈਡ 7 ਵਿੱਚ ਪਾਵਰ ਸਵਿੱਚ ਨਹੀਂ ਹੈ, ਇਸ ਲਈ ਜਦੋਂ ਪਾਵਰ ਸਰੋਤ ਜੁੜ ਜਾਂਦਾ ਹੈ ਅਤੇ ਜੇਪੀ 5 ਨਾਲ ਚੁਣਿਆ ਜਾਂਦਾ ਹੈ ਤਾਂ ਇਹ ਹਮੇਸ਼ਾਂ ਚਾਲੂ ਰਹੇਗਾ. ਬਿਜਲੀ ਸਪਲਾਈ ਨੂੰ ਕੱਟੇ ਅਤੇ ਦੁਬਾਰਾ ਕਨੈਕਟ ਕੀਤੇ ਬਿਨਾਂ ਜ਼ੈਨਕ ਨੂੰ ਰੀਸੈਟ ਕਰਨ ਲਈ, ਲਾਲ ਐਸਆਰਐਸਟੀ ਬਟਨ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ. ਪਾਵਰ ਇੰਡੀਕੇਟਰ LED () (LD13) ਚਾਲੂ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਸਾਰੀਆਂ ਸਪਲਾਈ ਰੇਲਜ਼ ਆਪਣੇ ਨਾਮਾਤਰ ਵੋਲਯੂਮ ਤੇ ਪਹੁੰਚ ਜਾਂਦੀਆਂ ਹਨtage.

ਟੇਬਲ 1.1. ਆਰਟੀ Z7 ਬਿਜਲੀ ਸਪਲਾਈ.

Zynq APSoC ਆਰਕੀਟੈਕਚਰ

Zynq APSoC ਨੂੰ ਦੋ ਵੱਖਰੇ ਉਪ ਪ੍ਰਣਾਲੀਆਂ ਵਿੱਚ ਵੰਡਿਆ ਗਿਆ ਹੈ: ਪ੍ਰੋਸੈਸਿੰਗ ਸਿਸਟਮ (PS) ਅਤੇ ਪ੍ਰੋਗਰਾਮੇਬਲ ਲੌਜਿਕ (PL). ਚਿੱਤਰ 2.1 ਇੱਕ ਓਵਰ ਦਿਖਾਉਂਦਾ ਹੈview Zynq APSoC ਆਰਕੀਟੈਕਚਰ ਦੇ, ਪੀਐਸ ਰੰਗ ਦੇ ਹਲਕੇ ਹਰੇ ਅਤੇ ਪੀਲੇ ਵਿੱਚ ਪੀਐਲ ਦੇ ਨਾਲ. ਨੋਟ ਕਰੋ ਕਿ PCIe Gen2 ਕੰਟਰੋਲਰ ਅਤੇ ਮਲਟੀ-ਗੀਗਾਬਿਟ ਟ੍ਰਾਂਸੀਵਰਸ Zynq-7020 ਜਾਂ Zynq-7010 ਡਿਵਾਈਸਾਂ ਤੇ ਉਪਲਬਧ ਨਹੀਂ ਹਨ.

(https://reference.digilentinc.com/_detail/zybo/zyng1.png?id=reference%3Aprogrammable-logic%3Aarty-z7%3Areference-manual)
ਚਿੱਤਰ 2.1 Zynq APSoC ਆਰਕੀਟੈਕਚਰ
ਪੀਐਲ ਇਕ ਜ਼ਿਲਿਨਕਸ 7-ਸੀਰੀਜ਼ ਆਰਟਿਕਸ ਐਫਪੀਜੀਏ ਦੇ ਲਗਭਗ ਇਕੋ ਜਿਹਾ ਹੈ, ਇਸ ਨੂੰ ਛੱਡ ਕੇ ਇਸ ਵਿਚ ਕਈ ਸਮਰਪਿਤ ਬੰਦਰਗਾਹਾਂ ਅਤੇ ਬੱਸਾਂ ਹਨ ਜੋ ਇਸ ਨੂੰ ਪੀਐਸ ਨਾਲ ਜੋੜਦੀਆਂ ਹਨ. PL ਵਿੱਚ ਇੱਕ ਆਮ 7-ਸੀਰੀਜ਼ FPGA ਵਰਗਾ ਸੰਰਚਨਾ ਹਾਰਡਵੇਅਰ ਸ਼ਾਮਲ ਨਹੀਂ ਹੁੰਦਾ, ਅਤੇ ਇਸਨੂੰ ਸਿੱਧਾ ਪ੍ਰੋਸੈਸਰ ਦੁਆਰਾ ਜਾਂ ਜੇ ਦੁਆਰਾ ਸੰਰਚਿਤ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ.TAG ਪੋਰਟ
PS ਵਿੱਚ ਬਹੁਤ ਸਾਰੇ ਭਾਗ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ, ਜਿਸ ਵਿੱਚ ਐਪਲੀਕੇਸ਼ਨ ਪ੍ਰੋਸੈਸਿੰਗ ਯੂਨਿਟ (APU, ਜਿਸ ਵਿੱਚ 2 ਕਾਰਟੇਕਸ-ਏ 9 ਪ੍ਰੋਸੈਸਰ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ), ਐਡਵਾਂਸਡ ਮਾਈਕ੍ਰੋ ਕੰਟਰੋਲਰ ਬੱਸ ਆਰਕੀਟੈਕਚਰ (ਐਮਬੀਏ) ਇੰਟਰਕਨੈਕਟ, ਡੀਡੀਆਰ 3 ਮੈਮੋਰੀ ਕੰਟਰੋਲਰ, ਅਤੇ ਵੱਖ-ਵੱਖ ਪੈਰੀਫਿਰਲ ਕੰਟਰੋਲਰ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ ਜਿਨ੍ਹਾਂ ਦੇ ਨਿਵੇਸ਼ ਅਤੇ ਆਉਟਪੁੱਟ 54 ਨੂੰ ਸਮਰਪਿਤ ਹੁੰਦੇ ਹਨ. ਪਿੰਨ (ਜਿਸਨੂੰ ਮਲਟੀਪਲੈਕਸਡ ਆਈ/ਓ, ਜਾਂ ਐਮਆਈਓ ਪਿੰਨ ਕਿਹਾ ਜਾਂਦਾ ਹੈ). ਪੈਰੀਫਿਰਲ ਕੰਟਰੋਲਰ ਜਿਨ੍ਹਾਂ ਦੇ ਐਮਆਈਓ ਪਿੰਨ ਨਾਲ ਜੁੜੇ ਇਨਪੁਟਸ ਅਤੇ ਆਉਟਪੁਟ ਨਹੀਂ ਹਨ ਉਹ ਇਸਦੀ ਬਜਾਏ ਆਪਣੇ ਆਈ/ਓ ਨੂੰ ਪੀਐਲ ਦੁਆਰਾ ਐਕਸਟੈਂਡਡ-ਐਮਆਈਓ (ਈਐਮਆਈਓ) ਇੰਟਰਫੇਸ ਦੁਆਰਾ ਭੇਜ ਸਕਦੇ ਹਨ. ਪੈਰੀਫਿਰਲ ਕੰਟਰੋਲਰ ਪ੍ਰੋਸੈਸਰਾਂ ਨਾਲ ਏਐਮਬੀਏ ਇੰਟਰਕਨੈਕਟ ਰਾਹੀਂ ਗੁਲਾਮ ਵਜੋਂ ਜੁੜੇ ਹੋਏ ਹਨ ਅਤੇ ਪੜ੍ਹਨਯੋਗ/ਲਿਖਣਯੋਗ ਨਿਯੰਤਰਣ ਰਜਿਸਟਰ ਹੁੰਦੇ ਹਨ ਜੋ ਪ੍ਰੋਸੈਸਰਾਂ ਦੀ ਮੈਮੋਰੀ ਸਪੇਸ ਵਿੱਚ ਸੰਬੋਧਿਤ ਹੁੰਦੇ ਹਨ. ਪ੍ਰੋਗਰਾਮੇਬਲ ਤਰਕ ਇੱਕ ਗੁਲਾਮ ਦੇ ਰੂਪ ਵਿੱਚ ਇੰਟਰਕਨੈਕਟ ਨਾਲ ਵੀ ਜੁੜਿਆ ਹੋਇਆ ਹੈ, ਅਤੇ ਡਿਜ਼ਾਈਨ ਐਫਪੀਜੀਏ ਫੈਬਰਿਕ ਵਿੱਚ ਮਲਟੀਪਲ ਕੋਰ ਨੂੰ ਲਾਗੂ ਕਰ ਸਕਦੇ ਹਨ ਜਿਨ੍ਹਾਂ ਵਿੱਚ ਹਰੇਕ ਵਿੱਚ ਪਤਾ ਲਗਾਉਣ ਯੋਗ ਨਿਯੰਤਰਣ ਰਜਿਸਟਰ ਵੀ ਹੁੰਦੇ ਹਨ. ਇਸ ਤੋਂ ਇਲਾਵਾ, ਪੀਐਲ ਵਿੱਚ ਲਾਗੂ ਕੀਤੇ ਗਏ ਕੋਰ ਪ੍ਰੋਸੈਸਰਾਂ (ਚਿੱਤਰ 3 ਵਿੱਚ ਨਹੀਂ ਦਿਖਾਇਆ ਗਿਆ ਕੁਨੈਕਸ਼ਨ) ਵਿੱਚ ਰੁਕਾਵਟ ਪੈਦਾ ਕਰ ਸਕਦੇ ਹਨ ਅਤੇ ਡੀਡੀਆਰ 3 ਮੈਮੋਰੀ ਵਿੱਚ ਡੀਐਮਏ ਐਕਸੈਸ ਕਰ ਸਕਦੇ ਹਨ.

Zynq APSoC ਆਰਕੀਟੈਕਚਰ ਦੇ ਬਹੁਤ ਸਾਰੇ ਪਹਿਲੂ ਹਨ ਜੋ ਇਸ ਦਸਤਾਵੇਜ਼ ਦੇ ਦਾਇਰੇ ਤੋਂ ਬਾਹਰ ਹਨ. ਸੰਪੂਰਨ ਅਤੇ ਸੰਪੂਰਨ ਵਰਣਨ ਲਈ, ਵੇਖੋ Zynq ਤਕਨੀਕੀ ਹਵਾਲਾ ਦਸਤਾਵੇਜ਼  ug585-Zynq-7000TRM  [PDF] 

ਸਾਰਣੀ 2.1 ਆਰਟੀ ਜ਼ੈਡ 7 ਦੇ ਐਮਆਈਓ ਪਿੰਨ ਨਾਲ ਜੁੜੇ ਬਾਹਰੀ ਹਿੱਸਿਆਂ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈ. ਜ਼ਿਨਕ ਪ੍ਰੀਸੈਟਸ File 'ਤੇ ਪਾਇਆ ਗਿਆ ਆਰਟੀ ਜ਼ੈਡ 7 ਰਿਸੋਰਸ ਸੈਂਟਰ (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start) ਇਹਨਾਂ ਉਪਕਰਣਾਂ ਦੇ ਨਾਲ ਕੰਮ ਕਰਨ ਲਈ PS ਨੂੰ ਸਹੀ configੰਗ ਨਾਲ ਕੌਂਫਿਗਰ ਕਰਨ ਲਈ EDK ਅਤੇ ਵਿਵਾਡੋ ਡਿਜ਼ਾਈਨਸ ਵਿੱਚ ਆਯਾਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ.

Zynq ਸੰਰਚਨਾ

ਜ਼ਿਲਿਨਕਸ ਐਫਪੀਜੀਏ ਉਪਕਰਣਾਂ ਦੇ ਉਲਟ, ਏਪੀਐਸਓਸੀ ਉਪਕਰਣ ਜਿਵੇਂ ਕਿ ਜ਼ੈਨਕ -7020 ਪ੍ਰੋਸੈਸਰ ਦੇ ਦੁਆਲੇ ਤਿਆਰ ਕੀਤੇ ਗਏ ਹਨ, ਜੋ ਪ੍ਰੋਸੈਸ ਕਰਨ ਯੋਗ ਤਰਕ ਫੈਬਰਿਕ ਅਤੇ ਪ੍ਰੋਸੈਸਿੰਗ ਪ੍ਰਣਾਲੀ ਦੇ ਹੋਰ ਸਾਰੇ ਆਨ-ਚਿੱਪ ਪੈਰੀਫਿਰਲਾਂ ਦੇ ਮਾਸਟਰ ਵਜੋਂ ਕੰਮ ਕਰਦੇ ਹਨ. ਇਹ Zynq ਬੂਟ ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਇੱਕ FPGA ਨਾਲੋਂ ਇੱਕ ਮਾਈਕ੍ਰੋ ਕੰਟਰੋਲਰ ਦੇ ਸਮਾਨ ਬਣਾਉਂਦਾ ਹੈ. ਇਸ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਪ੍ਰੋਸੈਸਰ ਸ਼ਾਮਲ ਹੁੰਦਾ ਹੈ ਅਤੇ ਜ਼ੈਨਕ ਬੂਟ ਚਿੱਤਰ ਨੂੰ ਚਲਾਉਣਾ ਸ਼ਾਮਲ ਹੁੰਦਾ ਹੈ, ਜਿਸ ਵਿੱਚ ਫਸਟ ਐਸ ਸ਼ਾਮਲ ਹੁੰਦਾ ਹੈtagਈ ਬੂਟਲੋਡਰ (ਐਫਐਸਬੀਐਲ), ਪ੍ਰੋਗਰਾਮੇਬਲ ਤਰਕ (ਵਿਕਲਪਿਕ), ਅਤੇ ਉਪਭੋਗਤਾ ਐਪਲੀਕੇਸ਼ਨ ਦੀ ਸੰਰਚਨਾ ਲਈ ਇੱਕ ਬਿੱਟਸਟ੍ਰੀਮ. ਬੂਟ ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਤਿੰਨ ਐਸ ਵਿੱਚ ਵੰਡਿਆ ਗਿਆ ਹੈtages:
Stage 0
ਆਰਟੀ ਜ਼ੈਡ 7 ਦੇ ਚਾਲੂ ਹੋਣ ਜਾਂ ਜ਼ੈਨਕ ਨੂੰ ਰੀਸੈਟ ਕਰਨ ਤੋਂ ਬਾਅਦ (ਸੌਫਟਵੇਅਰ ਵਿੱਚ ਜਾਂ ਐਸਆਰਐਸਟੀ ਦਬਾ ਕੇ), ਇੱਕ ਪ੍ਰੋਸੈਸਰ (ਸੀਪੀਯੂ 0) ਸਿਰਫ ਪੜ੍ਹਨ ਲਈ ਕੋਡ ਦੇ ਅੰਦਰੂਨੀ ਹਿੱਸੇ ਨੂੰ ਚਲਾਉਣਾ ਸ਼ੁਰੂ ਕਰਦਾ ਹੈ ਜਿਸਨੂੰ ਬੂਟ੍ਰੋਮ ਕਿਹਾ ਜਾਂਦਾ ਹੈ. ਜੇ ਅਤੇ ਸਿਰਫ ਜੇ Zynq ਹੁਣੇ ਚਾਲੂ ਕੀਤਾ ਗਿਆ ਸੀ, ਬੂਟਰੌਮ ਪਹਿਲਾਂ ਮੋਡ ਪਿੰਨ ਦੀ ਸਥਿਤੀ ਨੂੰ ਮੋਡ ਰਜਿਸਟਰ ਵਿੱਚ ਜੋੜ ਦੇਵੇਗਾ (ਮੋਡ ਪਿੰਨ ਆਰਟੀ Z4 ਤੇ JP7 ਨਾਲ ਜੁੜੇ ਹੋਏ ਹਨ). ਜੇ ਰੀਸੈਟ ਇਵੈਂਟ ਦੇ ਕਾਰਨ ਬੂਟ੍ਰੌਮ ਨੂੰ ਚਲਾਇਆ ਜਾ ਰਿਹਾ ਹੈ, ਤਾਂ ਮੋਡ ਪਿੰਨਸ ਲੇਟ ਨਹੀਂ ਹੋਏ ਹਨ, ਅਤੇ ਮੋਡ ਰਜਿਸਟਰ ਦੀ ਪਿਛਲੀ ਸਥਿਤੀ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਗਈ ਹੈ. ਇਸਦਾ ਅਰਥ ਇਹ ਹੈ ਕਿ ਪ੍ਰੋਗਰਾਮਿੰਗ ਮੋਡ ਜੰਪਰ (ਜੇਪੀ 7) ਵਿੱਚ ਕਿਸੇ ਵੀ ਤਬਦੀਲੀ ਨੂੰ ਰਜਿਸਟਰ ਕਰਨ ਲਈ ਆਰਟੀ ਜ਼ੈਡ 4 ਨੂੰ ਇੱਕ ਪਾਵਰ ਚੱਕਰ ਦੀ ਜ਼ਰੂਰਤ ਹੈ. ਅੱਗੇ, ਬੂਟਰੌਮ ਇੱਕ ਐਫਐਸਬੀਐਲ ਦੀ ਨਕਲ ਕਰਦਾ ਹੈ ਜੋ ਮੋਡ ਰਜਿਸਟਰ ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਗੈਰ-ਪਰਿਵਰਤਨਸ਼ੀਲ ਮੈਮੋਰੀ ਦੇ ਰੂਪ ਤੋਂ ਏਪੀਯੂ ਦੇ ਅੰਦਰ 256 ਕੇਬੀ ਦੀ ਅੰਦਰੂਨੀ ਰੈਮ () ਤੇ (ਜਿਸਨੂੰ Onਨ-ਚਿੱਪ ਮੈਮੋਰੀ ਕਿਹਾ ਜਾਂਦਾ ਹੈ, ਜਾਂ ਓਸੀਐਮ ਕਿਹਾ ਜਾਂਦਾ ਹੈ). FSBL ਨੂੰ ਇੱਕ Zynq ਬੂਟ ਚਿੱਤਰ ਵਿੱਚ ਲਪੇਟਿਆ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ ਤਾਂ ਜੋ ਬੂਟਰੌਮ ਇਸਦੀ ਸਹੀ ਤਰ੍ਹਾਂ ਨਕਲ ਕਰ ਸਕੇ. ਆਖ਼ਰੀ ਗੱਲ ਜੋ ਬੂਟਰੋਮ ਕਰਦਾ ਹੈ ਉਹ ਹੈ ਓਸੀਐਮ ਵਿੱਚ ਐਫਐਸਬੀਐਲ ਨੂੰ ਐਗਜ਼ੀਕਿਸ਼ਨ ਸੌਂਪਣਾ.
Stage 1
ਇਸ ਦੌਰਾਨ ਐੱਸtage, ਐਫਐਸਬੀਐਲ ਪਹਿਲਾਂ ਪੀਐਸ ਕੰਪੋਨੈਂਟਸ ਦੀ ਸੰਰਚਨਾ ਖਤਮ ਕਰਦਾ ਹੈ, ਜਿਵੇਂ ਕਿ ਡੀਡੀਆਰ ਮੈਮੋਰੀ ਕੰਟਰੋਲਰ. ਫਿਰ, ਜੇ ਇੱਕ ਬਿੱਟਸਟ੍ਰੀਮ ਜ਼ੈਨਕ ਬੂਟ ਚਿੱਤਰ ਵਿੱਚ ਮੌਜੂਦ ਹੈ, ਤਾਂ ਇਸਨੂੰ ਪੜ੍ਹਿਆ ਜਾਂਦਾ ਹੈ ਅਤੇ ਪੀਐਲ ਦੀ ਸੰਰਚਨਾ ਕਰਨ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ. ਅੰਤ ਵਿੱਚ, ਉਪਭੋਗਤਾ ਐਪਲੀਕੇਸ਼ਨ ਨੂੰ ਜ਼ੈਨਕ ਬੂਟ ਚਿੱਤਰ ਤੋਂ ਮੈਮੋਰੀ ਵਿੱਚ ਲੋਡ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਅਤੇ ਇਸ ਨੂੰ ਚਲਾਇਆ ਜਾਂਦਾ ਹੈ.

Stage 2
ਪਿਛਲੇ ਐੱਸtage ਉਪਭੋਗਤਾ ਐਪਲੀਕੇਸ਼ਨ ਨੂੰ ਲਾਗੂ ਕਰਨਾ ਹੈ ਜੋ FSBL ਦੁਆਰਾ ਲੋਡ ਕੀਤਾ ਗਿਆ ਸੀ. ਇਹ ਕਿਸੇ ਵੀ ਕਿਸਮ ਦਾ ਪ੍ਰੋਗਰਾਮ ਹੋ ਸਕਦਾ ਹੈ, ਇੱਕ ਸਧਾਰਨ "ਹੈਲੋ ਵਰਲਡ" ਡਿਜ਼ਾਈਨ ਤੋਂ ਸੈਕਿੰਡ ਐਸ ਤੱਕtagਈ ਬੂਟ ਲੋਡਰ ਲੀਨਕਸ ਵਰਗੇ ਓਪਰੇਟਿੰਗ ਸਿਸਟਮ ਨੂੰ ਬੂਟ ਕਰਨ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ. ਬੂਟ ਪ੍ਰਕਿਰਿਆ ਦੀ ਵਧੇਰੇ ਵਿਸਤ੍ਰਿਤ ਵਿਆਖਿਆ ਲਈ, ਦਾ ਅਧਿਆਇ 6 ਵੇਖੋ Zynq ਤਕਨੀਕੀ ਹਵਾਲਾ ਦਸਤਾਵੇਜ਼ (ਸਪੋਰਟ [PDF])। 

Zynq ਬੂਟ ਚਿੱਤਰ ਗਾਇਆ ਗਿਆ Vivado ਅਤੇ Xilinx ਸਾਫਟਵੇਅਰ ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ (Xilinx SDK) ਦੁਆਰਾ ਬਣਾਇਆ ਗਿਆ ਹੈ. ਇਸ ਚਿੱਤਰ ਨੂੰ ਬਣਾਉਣ ਬਾਰੇ ਜਾਣਕਾਰੀ ਲਈ ਕਿਰਪਾ ਕਰਕੇ ਇਹਨਾਂ ਸਾਧਨਾਂ ਲਈ ਉਪਲਬਧ Xilinx ਦਸਤਾਵੇਜ਼ ਵੇਖੋ.
ਆਰਟੀ ਜ਼ੈਡ 7 ਤਿੰਨ ਵੱਖਰੇ ਬੂਟ ਮੋਡਸ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ: ਮਾਈਕ੍ਰੋਐਸਡੀ, ਕਵਾਡ ਐਸਪੀਆਈ ਫਲੈਸ਼, ਅਤੇ ਜੇTAG. ਬੂਟ ਮੋਡ ਮੋਡ ਜੰਪਰ (ਜੇਪੀ 4) ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਚੁਣਿਆ ਗਿਆ ਹੈ, ਜੋ ਪਾਵਰ-afterਨ ਤੋਂ ਬਾਅਦ ਜ਼ੈਨਕ ਸੰਰਚਨਾ ਪਿੰਨ ਦੀ ਸਥਿਤੀ ਨੂੰ ਪ੍ਰਭਾਵਤ ਕਰਦਾ ਹੈ. ਚਿੱਤਰ 3.1 ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਕਿਵੇਂ Zynq ਸੰਰਚਨਾ ਪਿੰਨ ਆਰਟੀ Z7 ਤੇ ਜੁੜੇ ਹੋਏ ਹਨ.

(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-config.png?d=reference%3Aprogrammable-ogic%3Aartyz7%3Areference-manual)
ਚਿੱਤਰ 3.1. ਆਰਟੀ Z7 ਸੰਰਚਨਾ ਪਿੰਨ.
ਹੇਠਾਂ ਦਿੱਤੇ ਭਾਗਾਂ ਵਿੱਚ ਤਿੰਨ ਬੂਟ ਮੋਡਾਂ ਦਾ ਵਰਣਨ ਕੀਤਾ ਗਿਆ ਹੈ.

ਮਾਈਕ੍ਰੋ ਐਸਡੀ ਬੂਟ ਮੋਡ
ਆਰਟੀ Z7 ਕੁਨੈਕਟਰ ਜੇ 9 ਵਿੱਚ ਪਾਈ ਇੱਕ ਮਾਈਕਰੋ ਐਸਡੀ ਕਾਰਡ ਤੋਂ ਬੂਟ ਕਰਨ ਲਈ ਸਹਿਯੋਗੀ ਹੈ. ਹੇਠ ਦਿੱਤੀ ਵਿਧੀ ਤੁਹਾਨੂੰ ਮਾਈਕਰੋ ਐਸਡੀ ਤੋਂ ਜ਼ੈਨਿਕ ਬੂਟ ਕਰਨ ਦੀ ਇਜ਼ਾਜ਼ਤ ਦੇਵੇਗੀ ਜ਼ੀਲਿੰਕਸ ਟੂਲਜ਼ ਨਾਲ ਬਣੇ ਇਕ ਮਿਆਰੀ ਜ਼ੈਨਕ ਬੂਟ ਚਿੱਤਰ ਨਾਲ:

1.  FAT32 ਨਾਲ ਮਾਈਕ੍ਰੋਐਸਡੀ ਕਾਰਡ ਨੂੰ ਫਾਰਮੈਟ ਕਰੋ file ਸਿਸਟਮ.
2.  Xilinx SDK ਨਾਲ ਬਣਾਏ ਗਏ Zynq ਬੂਟ ਚਿੱਤਰ ਨੂੰ ਮਾਈਕ੍ਰੋਐਸਡੀ ਕਾਰਡ ਤੇ ਕਾਪੀ ਕਰੋ.
3. ਮਾਈਕ੍ਰੋਐਸਡੀ ਕਾਰਡ 'ਤੇ Zynq ਬੂਟ ਚਿੱਤਰ ਦਾ ਨਾਂ ਬਦਲ ਕੇ BOOT.bin ਕਰੋ.
4. ਆਪਣੇ ਕੰਪਿ computerਟਰ ਤੋਂ ਮਾਈਕ੍ਰੋਐਸਡੀ ਕਾਰਡ ਕੱjectੋ ਅਤੇ ਇਸਨੂੰ ਆਰਟੀ ਜ਼ੈਡ 9 ਤੇ ਕਨੈਕਟਰ ਜੇ 7 ਵਿੱਚ ਪਾਓ.
5.  ਆਰਟੀ ਜ਼ੈਡ 7 ਨਾਲ ਪਾਵਰ ਸ੍ਰੋਤ ਨੱਥੀ ਕਰੋ ਅਤੇ ਜੇਪੀ 5 ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਇਸਨੂੰ ਚੁਣੋ.
6.  JP4 ਤੇ ਇੱਕ ਸਿੰਗਲ ਜੰਪਰ ਰੱਖੋ, ਦੋ ਚੋਟੀ ਦੇ ਪਿੰਨ ("SD" ਲੇਬਲ ਵਾਲਾ) ਛੋਟਾ ਕਰੋ.
7.  ਬੋਰਡ ਨੂੰ ਚਾਲੂ ਕਰੋ. ਬੋਰਡ ਹੁਣ ਮਾਈਕ੍ਰੋਐਸਡੀ ਕਾਰਡ 'ਤੇ ਚਿੱਤਰ ਨੂੰ ਬੂਟ ਕਰੇਗਾ.

ਕਵਾਡ ਐਸਪੀਆਈ ਬੂਟ ਮੋਡ

ਆਰਟੀ ਜ਼ੈਡ 7 ਵਿੱਚ 16 ਐਮਬੀ ਕਵਾਡ-ਐਸਪੀਆਈ ਫਲੈਸ਼ ਹੈ ਜਿਸ ਤੋਂ ਜ਼ੈਨਕ ਬੂਟ ਕਰ ਸਕਦਾ ਹੈ. Xilinx ਤੋਂ ਉਪਲਬਧ ਦਸਤਾਵੇਜ਼ੀਕਰਨ ਦੱਸਦਾ ਹੈ ਕਿ Zynq ਨਾਲ ਜੁੜੇ ਫਲੈਸ਼ ਉਪਕਰਣ ਵਿੱਚ Zynq ਬੂਟ ਚਿੱਤਰ ਨੂੰ ਪ੍ਰੋਗਰਾਮ ਕਰਨ ਲਈ Xilinx SDK ਦੀ ਵਰਤੋਂ ਕਿਵੇਂ ਕੀਤੀ ਜਾਵੇ. ਇੱਕ ਵਾਰ ਕਵਾਡ ਐਸਪੀਆਈ ਫਲੈਸ਼ ਨੂੰ ਜ਼ੈਨਕ ਬੂਟ ਚਿੱਤਰ ਨਾਲ ਲੋਡ ਕਰ ਦਿੱਤਾ ਗਿਆ, ਇਸ ਤੋਂ ਬੂਟ ਕਰਨ ਲਈ ਹੇਠਾਂ ਦਿੱਤੇ ਕਦਮਾਂ ਦੀ ਪਾਲਣਾ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ:

1. ਆਰਟੀ ਜ਼ੈਡ 7 ਨਾਲ ਪਾਵਰ ਸ੍ਰੋਤ ਨੱਥੀ ਕਰੋ ਅਤੇ ਜੇਪੀ 5 ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਇਸਨੂੰ ਚੁਣੋ.
2.  JP4 ਤੇ ਇੱਕ ਸਿੰਗਲ ਜੰਪਰ ਰੱਖੋ, ਦੋ ਸੈਂਟਰ ਪਿੰਨ ("QSPI" ਲੇਬਲ ਵਾਲਾ) ਛੋਟਾ ਕਰੋ.
3.  ਬੋਰਡ ਨੂੰ ਚਾਲੂ ਕਰੋ. ਬੋਰਡ ਹੁਣ ਕਵਾਡ ਐਸਪੀਆਈ ਫਲੈਸ਼ ਵਿੱਚ ਸਟੋਰ ਕੀਤੀ ਤਸਵੀਰ ਨੂੰ ਬੂਟ ਕਰੇਗਾ.

JTAG ਬੂਟ ਮੋਡ

ਜਦੋਂ J ਵਿੱਚ ਰੱਖਿਆ ਜਾਂਦਾ ਹੈTAG ਬੂਟ ਮੋਡ ਵਿੱਚ, ਪ੍ਰੋਸੈਸਰ ਉਡੀਕ ਕਰੇਗਾ ਜਦੋਂ ਤੱਕ Xilinx ਟੂਲਸ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਇੱਕ ਹੋਸਟ ਕੰਪਿਟਰ ਦੁਆਰਾ ਸੌਫਟਵੇਅਰ ਲੋਡ ਨਹੀਂ ਹੁੰਦਾ. ਸੌਫਟਵੇਅਰ ਦੇ ਲੋਡ ਹੋਣ ਤੋਂ ਬਾਅਦ, ਜਾਂ ਤਾਂ ਸੌਫਟਵੇਅਰ ਨੂੰ ਚਲਾਉਣਾ ਅਰੰਭ ਕਰਨਾ ਸੰਭਵ ਹੈ, ਜਾਂ ਜ਼ਿਲਿਨਕਸ ਐਸਡੀਕੇ ਦੀ ਵਰਤੋਂ ਕਰਦਿਆਂ ਲਾਈਨ ਦੁਆਰਾ ਇਸ ਦੁਆਰਾ ਲਾਈਨ ਰਾਹੀਂ ਅੱਗੇ ਵਧਣਾ ਸੰਭਵ ਹੈ.
PL ਉੱਤੇ J ਨੂੰ ਸਿੱਧਾ ਸੰਰਚਿਤ ਕਰਨਾ ਵੀ ਸੰਭਵ ਹੈTAG, ਪ੍ਰੋਸੈਸਰ ਤੋਂ ਸੁਤੰਤਰ. ਇਹ ਵਿਵਾਡੋ ਹਾਰਡਵੇਅਰ ਸਰਵਰ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ.
ਆਰਟੀ ਜ਼ੈਡ 7 ਨੂੰ ਕੈਸਕੇਡ ਜੇ ਵਿੱਚ ਬੂਟ ਕਰਨ ਲਈ ਕੌਂਫਿਗਰ ਕੀਤਾ ਗਿਆ ਹੈTAG ਮੋਡ, ਜੋ ਪੀਐਸ ਨੂੰ ਉਸੇ ਜੇ ਦੁਆਰਾ ਐਕਸੈਸ ਕਰਨ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈTAG PL ਦੇ ਰੂਪ ਵਿੱਚ ਪੋਰਟ. ਸੁਤੰਤਰ ਜੇ ਵਿੱਚ ਆਰਟੀ ਜ਼ੈਡ 7 ਨੂੰ ਬੂਟ ਕਰਨਾ ਵੀ ਸੰਭਵ ਹੈTAG JP2 ਵਿੱਚ ਇੱਕ ਜੰਪਰ ਲੋਡ ਕਰਕੇ ਅਤੇ ਇਸਨੂੰ ਛੋਟਾ ਕਰਕੇ ਮੋਡ. ਇਸ ਨਾਲ PS ਜਹਾਜ਼ J ਤੋਂ ਪਹੁੰਚਯੋਗ ਨਹੀਂ ਹੋਵੇਗਾTAG ਸਰਕਟਰੀ, ਅਤੇ ਸਿਰਫ PL ਸਕੈਨ ਚੇਨ ਵਿੱਚ ਦਿਖਾਈ ਦੇਵੇਗਾ. ਜੇ ਉੱਤੇ ਪੀਐਸ ਨੂੰ ਐਕਸੈਸ ਕਰਨ ਲਈTAG ਜਦੋਂ ਕਿ ਸੁਤੰਤਰ ਜੇTAG ਮੋਡ, ਉਪਭੋਗਤਾਵਾਂ ਨੂੰ ਪੀਜੇ ਲਈ ਸੰਕੇਤਾਂ ਨੂੰ ਰੂਟ ਕਰਨਾ ਪਏਗਾTAG EMIO ਤੇ ਪੈਰੀਫਿਰਲ, ਅਤੇ ਇਸਦੇ ਨਾਲ ਸੰਚਾਰ ਕਰਨ ਲਈ ਇੱਕ ਬਾਹਰੀ ਉਪਕਰਣ ਦੀ ਵਰਤੋਂ ਕਰੋ.

ਕਵਾਡ ਐਸਪੀਆਈ ਫਲੈਸ਼

ਆਰਟੀ ਜ਼ੈਡ 7 ਵਿੱਚ ਕਵਾਡ ਐਸਪੀਆਈ ਸੀਰੀਅਲ ਨੌਰ ਫਲੈਸ਼ ਦਿੱਤੀ ਗਈ ਹੈ. ਇਸ ਬੋਰਡ 'ਤੇ ਸਪ੍ਰੈਪੈਂਟ ਐਸ 25 ਐਫ ਐਲ 128 ਐਸ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ. ਮਲਟੀ- I / O SPI ਫਲੈਸ਼ ਮੈਮੋਰੀ ਨੂੰ ਗੈਰ-ਪਰਿਵਰਤਨਸ਼ੀਲ ਕੋਡ ਅਤੇ ਡਾਟਾ ਸਟੋਰੇਜ ਪ੍ਰਦਾਨ ਕਰਨ ਲਈ ਵਰਤੀ ਜਾਂਦੀ ਹੈ. ਇਹ ਪੀਐਸ ਸਬ ਸਿਸਟਮ ਨੂੰ ਆਰੰਭ ਕਰਨ ਦੇ ਨਾਲ ਨਾਲ ਪੀ ਐਲ ਸਬ ਸਿਸਟਮ ਨੂੰ ਸੰਰਚਿਤ ਕਰਨ ਲਈ ਵੀ ਵਰਤੀ ਜਾ ਸਕਦੀ ਹੈ. ਸੰਬੰਧਿਤ ਜੰਤਰ ਗੁਣ ਹਨ:

• 16 ਮੈਬਾ ()
• x1, x2, ਅਤੇ x4 ਸਮਰਥਨ
• ਬੱਸ ਦੀ ਗਤੀ 104 MHz () ਤੱਕ ਹੈ, ਜੋ Zynq ਸੰਰਚਨਾ ਦਰਾਂ supporting 100 MHz () ਦਾ ਸਮਰਥਨ ਕਰਦੀ ਹੈ. ਕਵਾਡ ਐਸਪੀਆਈ ਮੋਡ ਵਿੱਚ, ਇਹ 400 ਐਮਬੀਐਸ ਵਿੱਚ ਅਨੁਵਾਦ ਕਰਦਾ ਹੈ
• 3.3V ਤੋਂ ਸੰਚਾਲਿਤ

SPI ਫਲੈਸ਼ Zynq-7000 APSoC ਨਾਲ ਜੁੜਦਾ ਹੈ ਅਤੇ Quad SPI ਇੰਟਰਫੇਸ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ. ਇਸ ਲਈ ਐਮਆਈਓ ਬੈਂਕ 0/500, ਖਾਸ ਕਰਕੇ ਐਮਆਈਓ [1: 6,8] ਵਿੱਚ ਖਾਸ ਪਿੰਨਸ ਨਾਲ ਕੁਨੈਕਸ਼ਨ ਦੀ ਲੋੜ ਹੈ ਜਿਵੇਂ ਕਿ ਜ਼ੈਨਕ ਡਾਟਾਸ਼ੀਟ ਵਿੱਚ ਦੱਸਿਆ ਗਿਆ ਹੈ. ਕਵਾਡ-ਐਸਪੀਆਈ ਫੀਡਬੈਕ ਮੋਡ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਇਸ ਪ੍ਰਕਾਰ qspi_sclk_fb_out/MIO [8] ਨੂੰ ਸੁਤੰਤਰ ਤੌਰ 'ਤੇ ਟੌਗਲ ਕਰਨ ਲਈ ਛੱਡ ਦਿੱਤਾ ਜਾਂਦਾ ਹੈ ਅਤੇ ਸਿਰਫ 20K ਪੁਲ-ਅਪ ਰੋਧਕ ਨਾਲ 3.3V ਨਾਲ ਜੁੜਿਆ ਹੁੰਦਾ ਹੈ. ਇਹ FQSPICLK2 ਤੋਂ ਵੱਧ ਇੱਕ Quad SPI ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ (Zynq ਤਕਨੀਕੀ ਸੰਦਰਭ ਦਸਤਾਵੇਜ਼ ਵੇਖੋ

( ug585-Zynq-7000-TRM [PDF]) ਇਸ ਬਾਰੇ ਹੋਰ ਜਾਣਕਾਰੀ ਲਈ).

DDR ਮੈਮੋਰੀ

ਆਰਟੀ ਜ਼ੈਡ 7 ਵਿੱਚ IS43TR16256A-125KBL DDR3 ਮੈਮੋਰੀ ਹਿੱਸੇ ਸ਼ਾਮਲ ਹਨ ਜੋ ਇੱਕ ਸਿੰਗਲ ਰੈਂਕ, 16-ਬਿੱਟ ਚੌੜਾ ਇੰਟਰਫੇਸ ਅਤੇ ਕੁੱਲ 512MiB ਸਮਰੱਥਾ ਬਣਾਉਂਦੇ ਹਨ. DDR3 ਪ੍ਰੋਸੈਸਰ ਸਬਸਿਸਟਮ (PS) ਵਿੱਚ ਹਾਰਡ ਮੈਮੋਰੀ ਕੰਟਰੋਲਰ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ, ਜਿਵੇਂ ਕਿ Zynq ਦਸਤਾਵੇਜ਼ਾਂ ਵਿੱਚ ਦੱਸਿਆ ਗਿਆ ਹੈ.
PS ਵਿੱਚ ਇੱਕ AXI ਮੈਮੋਰੀ ਪੋਰਟ ਇੰਟਰਫੇਸ, ਇੱਕ DDR ਕੰਟਰੋਲਰ, ਸੰਬੰਧਿਤ PHY, ਅਤੇ ਇੱਕ ਸਮਰਪਿਤ I/O ਬੈਂਕ ਸ਼ਾਮਲ ਹਨ. DDR3 ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ 533 MHz ()/1066 Mbps ਤੱਕ ਦੀ ਸਪੀਡ ਸਮਰਥਿਤ ਹੈ.
ਆਰਟੀ ਜ਼ੈਡ 7 ਨੂੰ ਸਿੰਗਲ-ਐਂਡ ਸਿਗਨਲਾਂ ਲਈ 40 ਓਹਮਸ (+/- 10%) ਟਰੇਸ ਇਮਪੀਡੈਂਸ, ਅਤੇ ਅੰਤਰ ਘੜੀ ਅਤੇ ਸਟ੍ਰੌਬਸ ਨੂੰ 80 ਓਐਮਐਸ (+/- 10%) ਨਾਲ ਸੈਟ ਕੀਤਾ ਗਿਆ ਸੀ. ਡੀਸੀਆਈ (ਡਿਜੀਟਲਲੀ ਕੰਟ੍ਰੋਲਡ ਇਮਪੀਡੈਂਸ) ਨਾਂ ਦੀ ਇੱਕ ਵਿਸ਼ੇਸ਼ਤਾ ਦੀ ਵਰਤੋਂ ਡਰਾਈਵ ਦੀ ਤਾਕਤ ਅਤੇ ਪੀਐਸ ਪਿੰਨਾਂ ਦੀ ਸਮਾਪਤੀ ਰੁਕਾਵਟ ਨੂੰ ਟਰੇਸ ਇਮਪੀਡੈਂਸ ਨਾਲ ਮੇਲ ਕਰਨ ਲਈ ਕੀਤੀ ਜਾਂਦੀ ਹੈ. ਮੈਮੋਰੀ ਵਾਲੇ ਪਾਸੇ, ਹਰੇਕ ਚਿੱਪ ZQ ਪਿੰਨ 'ਤੇ 240-ਓਹਮ ਰੇਸਿਸਟਰ ਦੀ ਵਰਤੋਂ ਕਰਦਿਆਂ ਆਪਣੀ ਮਰਨ ਵਾਲੀ ਸਮਾਪਤੀ ਅਤੇ ਡਰਾਈਵ ਤਾਕਤ ਨੂੰ ਕੈਲੀਬਰੇਟ ਕਰਦੀ ਹੈ.

ਲੇਆਉਟ ਕਾਰਨਾਂ ਕਰਕੇ, ਦੋ ਡੇਟਾ ਬਾਈਟ ਸਮੂਹਾਂ (DQ [0-7], DQ [8-15]) ਦੀ ਅਦਲਾ-ਬਦਲੀ ਕੀਤੀ ਗਈ। ਇਸੇ ਪ੍ਰਭਾਵ ਦੇ ਲਈ, ਬਾਈਟ ਸਮੂਹਾਂ ਦੇ ਅੰਦਰ ਡਾਟਾ ਬਿੱਟਾਂ ਨੂੰ ਵੀ ਬਦਲਿਆ ਗਿਆ. ਇਹ ਬਦਲਾਅ ਉਪਭੋਗਤਾ ਲਈ ਪਾਰਦਰਸ਼ੀ ਹਨ. ਪੂਰੀ ਡਿਜ਼ਾਈਨ ਪ੍ਰਕਿਰਿਆ ਦੇ ਦੌਰਾਨ, ਜ਼ਿਲਿਨਕਸ ਪੀਸੀਬੀ ਦਿਸ਼ਾ ਨਿਰਦੇਸ਼ਾਂ ਦੀ ਪਾਲਣਾ ਕੀਤੀ ਗਈ.

ਦੋਵੇਂ ਮੈਮੋਰੀ ਚਿਪਸ ਅਤੇ PS DDR ਬੈਂਕ 1.5V ਸਪਲਾਈ ਤੋਂ ਸੰਚਾਲਿਤ ਹਨ. 0.75V ਦਾ ਮੱਧ-ਬਿੰਦੂ ਸੰਦਰਭ ਇੱਕ ਸਧਾਰਨ ਰੋਧਕ ਵਿਭਾਜਕ ਨਾਲ ਬਣਾਇਆ ਗਿਆ ਹੈ ਅਤੇ ਬਾਹਰੀ ਸੰਦਰਭ ਦੇ ਰੂਪ ਵਿੱਚ ਜ਼ੈਨਕ ਨੂੰ ਉਪਲਬਧ ਹੈ.
ਸਹੀ ਕਾਰਵਾਈ ਲਈ, ਇਹ ਜ਼ਰੂਰੀ ਹੈ ਕਿ ਪੀਐਸ ਮੈਮੋਰੀ ਕੰਟਰੋਲਰ ਨੂੰ ਸਹੀ ਤਰ੍ਹਾਂ ਸੰਰਚਿਤ ਕੀਤਾ ਜਾਵੇ. ਸੈਟਿੰਗਾਂ ਅਸਲ ਮੈਮੋਰੀ ਸੁਆਦ ਤੋਂ ਲੈ ਕੇ ਬੋਰਡ ਟਰੇਸ ਦੇਰੀ ਤੱਕ ਹੁੰਦੀਆਂ ਹਨ. ਤੁਹਾਡੀ ਸਹੂਲਤ ਲਈ, ਜ਼ੈਨਕ ਪ੍ਰੀਸੈਟਸ file ਆਰਟੀ ਜ਼ੈਡ 7 ਲਈ ਪ੍ਰਦਾਨ ਕੀਤਾ ਗਿਆ ਹੈ ਸਰੋਤ ਕੇਂਦਰ 
(https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start) ਅਤੇ Zynq ਪ੍ਰੋਸੈਸਿੰਗ ਸਿਸਟਮ IP ਕੋਰ ਨੂੰ ਆਪਣੇ ਆਪ ਹੀ ਸਹੀ ਮਾਪਦੰਡਾਂ ਨਾਲ ਸੰਰਚਿਤ ਕਰਦਾ ਹੈ.
ਸਭ ਤੋਂ ਵਧੀਆ ਡੀਡੀਆਰ 3 ਪ੍ਰਦਰਸ਼ਨ ਲਈ, ਡੀਆਰਐਮ ਸਿਖਲਾਈ ਨੂੰ ਜ਼ਿਲਿਨੈਕਸ ਟੂਲਜ਼ ਵਿਚ ਪੀਐਸ ਕੌਨਫਿਗਰੇਸ਼ਨ ਟੂਲ ਵਿਚ ਲਿਖਣ ਦੇ ਪੱਧਰ ਨੂੰ, ਗੇਟ ਨੂੰ ਪੜ੍ਹਨ ਅਤੇ ਡਾਟਾ ਅੱਖਾਂ ਦੇ ਵਿਕਲਪਾਂ ਨੂੰ ਪੜ੍ਹਨ ਦੇ ਯੋਗ ਬਣਾਇਆ ਗਿਆ ਹੈ. ਕੰਟਰੋਲਿੰਗ ਦੁਆਰਾ ਬੋਰਡ ਦੇਰੀ, ਪ੍ਰਕਿਰਿਆ ਦੇ ਭਿੰਨਤਾਵਾਂ ਅਤੇ ਥਰਮਲ ਰੁਕਾਵਟ ਦੇ ਲੇਖੇ ਲਗਾਉਣ ਲਈ ਸਿਖਲਾਈ ਗਤੀਸ਼ੀਲਤਾ ਨਾਲ ਕੀਤੀ ਜਾਂਦੀ ਹੈ. ਸਿਖਲਾਈ ਪ੍ਰਕਿਰਿਆ ਲਈ ਸਰਬੋਤਮ ਸ਼ੁਰੂਆਤੀ ਮੁੱਲ ਕੁਝ ਯਾਦਦਾਸ਼ਤ ਸਿਗਨਲਾਂ ਲਈ ਬੋਰਡ ਦੇਰੀ (ਪ੍ਰਸਾਰ ਪ੍ਰਸਾਰ).
ਬੋਰਡ ਦੇਰੀ ਹਰੇਕ ਬਾਈਟ ਸਮੂਹਾਂ ਲਈ ਨਿਰਧਾਰਤ ਕੀਤੀ ਗਈ ਹੈ. ਇਹ ਮਾਪਦੰਡ ਬੋਰਡ-ਵਿਸ਼ੇਸ਼ ਹਨ ਅਤੇ ਪੀਸੀਬੀ ਟਰੇਸ ਲੰਬਾਈ ਰਿਪੋਰਟਾਂ ਤੋਂ ਗਣਨਾ ਕੀਤੇ ਗਏ ਸਨ. DQS ਤੋਂ CLK ਦੇਰੀ ਅਤੇ ਬੋਰਡ ਦੇਰੀ ਦੇ ਮੁੱਲ ਖਾਸ ਤੌਰ ਤੇ ਆਰਟੀ Z7 ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ PCB ਡਿਜ਼ਾਈਨ ਦੇ ਹਿਸਾਬ ਨਾਲ ਗਿਣੇ ਜਾਂਦੇ ਹਨ.
ਮੈਮੋਰੀ ਕੰਟਰੋਲਰ ਓਪਰੇਸ਼ਨ ਬਾਰੇ ਵਧੇਰੇ ਜਾਣਕਾਰੀ ਲਈ, Xilinx ਵੇਖੋ Zynq ਤਕਨੀਕੀ ਹਵਾਲਾ ਦਸਤਾਵੇਜ਼ ( ug585-Zynq-7000-TRM [PDF])।
- ਪੀਐਲਐਲ ਸੀਮਾ ਦੇ ਕਾਰਨ ਆਰਟੀ Z525 ਤੇ ਮੈਕਸਿimumਮ ਅਸਲ ਅਸਲ ਘੜੀ ਬਾਰੰਬਾਰਤਾ 7 ਮੈਗਾਹਰਟਜ਼ () ਹੈ.

USB UART ਬ੍ਰਿਜ (ਸੀਰੀਅਲ ਪੋਰਟ)

ਆਰਟੀ Z7 ਵਿੱਚ ਇੱਕ FTDI FT2232HQ USB-UART ਬ੍ਰਿਜ (ਕਨੈਕਟਰ J14 ਨਾਲ ਜੁੜਿਆ) ਸ਼ਾਮਲ ਹੈ ਜੋ ਤੁਹਾਨੂੰ ਪੀਸੀ ਐਪਲੀਕੇਸ਼ਨਾਂ ਦੀ ਵਰਤੋਂ ਕਰਨ ਦਿੰਦਾ ਹੈ
ਮਿਆਰੀ COM ਪੋਰਟ ਕਮਾਂਡਾਂ (ਜਾਂ ਲੀਨਕਸ ਵਿੱਚ ਟੀਟੀਵਾਈ ਇੰਟਰਫੇਸ) ਦੀ ਵਰਤੋਂ ਕਰਦਿਆਂ ਬੋਰਡ ਨਾਲ ਸੰਚਾਰ ਕਰੋ. ਡਰਾਈਵਰ ਆਪਣੇ ਆਪ ਵਿੰਡੋਜ਼ ਅਤੇ ਲੀਨਕਸ ਦੇ ਨਵੇਂ ਸੰਸਕਰਣਾਂ ਵਿੱਚ ਸਥਾਪਤ ਹੋ ਜਾਂਦੇ ਹਨ. ਸੀਰੀਅਲ ਪੋਰਟ ਡੇਟਾ ਨੂੰ ਦੋ-ਤਾਰ ਸੀਰੀਅਲ ਪੋਰਟ (TXD/RXD) ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ Zynq ਨਾਲ ਬਦਲਿਆ ਜਾਂਦਾ ਹੈ. ਡਰਾਈਵਰ ਸਥਾਪਤ ਹੋਣ ਤੋਂ ਬਾਅਦ, Zynq ਪਿੰਨ ਤੇ ਸੀਰੀਅਲ ਡਾਟਾ ਟ੍ਰੈਫਿਕ ਪੈਦਾ ਕਰਨ ਲਈ COM ਪੋਰਟ ਵੱਲ ਨਿਰਦੇਸ਼ਤ ਪੀਸੀ ਤੋਂ I/O ਕਮਾਂਡਾਂ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ. ਪੋਰਟ PS (MIO) ਪਿੰਨ ਨਾਲ ਬੰਨ੍ਹਿਆ ਹੋਇਆ ਹੈ ਅਤੇ UART ਕੰਟਰੋਲਰ ਦੇ ਨਾਲ ਜੋੜ ਕੇ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ.

ਜ਼ੈਨਕ ਪ੍ਰੀਸੈਟਸ file (ਵਿੱਚ ਉਪਲਬਧ ਹੈ ਆਰਟੀ ਜ਼ੈਡ 7 ਰਿਸੋਰਸ ਸੈਂਟਰ (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start))
UART 0 ਕੰਟਰੋਲਰ ਨੂੰ ਸਹੀ MIO ਪਿੰਨ ਦਾ ਮੈਪਿੰਗ ਕਰਨ ਦਾ ਧਿਆਨ ਰੱਖਦਾ ਹੈ ਅਤੇ ਹੇਠਾਂ ਦਿੱਤੇ ਮੂਲ ਪ੍ਰੋਟੋਕੋਲ ਮਾਪਦੰਡਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ: 115200 ਬੌਡ ਰੇਟ, 1 ਸਟੌਪ ਬਿੱਟ, ਕੋਈ ਸਮਾਨਤਾ, 8-ਬਿੱਟ ਅੱਖਰ ਲੰਬਾਈ.

ਦੋ -ਨ-ਬੋਰਡ ਸਟੇਟਸ ਐਲਈਡੀ ਪੋਰਟ ਰਾਹੀਂ ਵਹਿਣ ਵਾਲੀ ਆਵਾਜਾਈ ਬਾਰੇ ਵਿਜ਼ੁਅਲ ਫੀਡਬੈਕ ਪ੍ਰਦਾਨ ਕਰਦੇ ਹਨ: ਟ੍ਰਾਂਸਮਿਟ LED () (LD11) ਅਤੇ ਪ੍ਰਾਪਤ LED () (LD10). ਸਿਗਨਲ ਨਾਮ ਜੋ ਦਿਸ਼ਾ ਦਾ ਸੰਕੇਤ ਦਿੰਦੇ ਹਨ ਉਹ ਬਿੰਦੂ ਦੇ ਹਨ-view ਡੀਟੀਈ (ਡੇਟਾ ਟਰਮੀਨਲ ਉਪਕਰਣ) ਦੇ, ਇਸ ਸਥਿਤੀ ਵਿੱਚ ਪੀਸੀ.

FT2232HQ ਨੂੰ ਡਿਜੀਲੈਂਟ USB-J ਦੇ ਕੰਟਰੋਲਰ ਵਜੋਂ ਵੀ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈTAG ਸਰਕਟਰੀ, ਪਰ USB-UART ਅਤੇ USB-JTAG ਫੰਕਸ਼ਨ ਇੱਕ ਦੂਜੇ ਤੋਂ ਪੂਰੀ ਤਰ੍ਹਾਂ ਸੁਤੰਤਰ ਰੂਪ ਵਿੱਚ ਵਿਵਹਾਰ ਕਰਦੇ ਹਨ. ਉਨ੍ਹਾਂ ਦੇ ਡਿਜ਼ਾਈਨ ਦੇ ਅੰਦਰ ਐਫਟੀ 2232 ਦੀ ਯੂਏਆਰਟੀ ਕਾਰਜਕੁਸ਼ਲਤਾ ਦੀ ਵਰਤੋਂ ਕਰਨ ਵਿੱਚ ਦਿਲਚਸਪੀ ਰੱਖਣ ਵਾਲੇ ਪ੍ਰੋਗਰਾਮਰ ਨੂੰ ਜੇ ਬਾਰੇ ਚਿੰਤਾ ਕਰਨ ਦੀ ਜ਼ਰੂਰਤ ਨਹੀਂ ਹੈTAG ਸਰਕਟਰੀ UART ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਵਿੱਚ ਦਖਲ ਦੇ ਰਹੀ ਹੈ, ਅਤੇ ਇਸਦੇ ਉਲਟ. ਇਨ੍ਹਾਂ ਦੋਵਾਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਇੱਕ ਸਿੰਗਲ ਉਪਕਰਣ ਵਿੱਚ ਸੁਮੇਲ ਆਰਟੀ ਜ਼ੈਡ 7 ਨੂੰ ਪ੍ਰੋਗ੍ਰਾਮ ਕਰਨ, ਯੂਏਆਰਟੀ ਦੁਆਰਾ ਸੰਚਾਰ ਕਰਨ ਅਤੇ ਇੱਕ ਸਿੰਗਲ ਮਾਈਕਰੋ ਯੂਐਸਬੀ ਕੇਬਲ ਨਾਲ ਜੁੜੇ ਕੰਪਿਟਰ ਤੋਂ ਸੰਚਾਲਿਤ ਕਰਨ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ.
FT2232HQ ਤੇ UART ਕੰਟਰੋਲਰ ਤੋਂ DTR ਸਿਗਨਲ JP12 ਰਾਹੀਂ Zynq ਡਿਵਾਈਸ ਦੇ MIO1 ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ. ਕੀ ਆਰਟਿinoਨੋ ਆਈਡੀਈ ਨੂੰ ਆਰਟੀ ਜ਼ੈਡ 7 ਦੇ ਨਾਲ ਕੰਮ ਕਰਨ ਲਈ ਪੋਰਟ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ, ਇਸ ਜੰਪਰ ਨੂੰ ਛੋਟਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਅਤੇ ਐਮਆਈਓ 12 ਦੀ ਵਰਤੋਂ ਆਰਟੀ ਜ਼ੈਡ 7 ਨੂੰ "ਇੱਕ ਨਵਾਂ ਸਕੈਚ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ ਤਿਆਰ" ਸਥਿਤੀ ਵਿੱਚ ਰੱਖਣ ਲਈ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ. ਇਹ ਆਮ Arduino IDE ਬੂਟ-ਲੋਡਰਾਂ ਦੇ ਵਿਵਹਾਰ ਦੀ ਨਕਲ ਕਰੇਗਾ.

ਮਾਈਕਰੋ SD ਡਾਂਟ

ਆਰਟੀ ਜ਼ੈਡ 7 ਗੈਰ-ਪਰਿਵਰਤਨਸ਼ੀਲ ਬਾਹਰੀ ਮੈਮੋਰੀ ਸਟੋਰੇਜ ਦੇ ਨਾਲ ਨਾਲ ਜ਼ੈਨਕ ਨੂੰ ਬੂਟ ਕਰਨ ਲਈ ਇੱਕ ਮਾਈਕ੍ਰੋਐਸਡੀ ਸਲਾਟ (ਜੇ 9) ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ. ਇਹ ਕਾਰਡ ਕਾਰਡ ਡਿਟੈਕਟ ਸਮੇਤ ਬੈਂਕ 1/501 MIO [40-47] ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ. PS ਸਾਈਡ 'ਤੇ, ਪੈਰੀਫਿਰਲ SDIO 0 ਨੂੰ ਇਨ੍ਹਾਂ ਪਿੰਨਸ ਨਾਲ ਮੈਪ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਅਤੇ SD ਕਾਰਡ ਨਾਲ ਸੰਚਾਰ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਦਾ ਹੈ. ਪਿੰਨਆਉਟ ਸਾਰਣੀ 7.1 ਵਿੱਚ ਵੇਖਿਆ ਜਾ ਸਕਦਾ ਹੈ. ਪੈਰੀਫਿਰਲ ਕੰਟਰੋਲਰ 1-ਬਿੱਟ ਅਤੇ 4-ਬਿੱਟ SD ਟ੍ਰਾਂਸਫਰ ਮੋਡਸ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ ਪਰ ਐਸਪੀਆਈ ਮੋਡ ਦਾ ਸਮਰਥਨ ਨਹੀਂ ਕਰਦਾ. ਦੇ ਅਧਾਰ ਤੇ Zynq ਤਕਨੀਕੀ ਹਵਾਲਾ ਦਸਤਾਵੇਜ਼ ( ਸਪੋਰਟ [PDF]), SDIO ਹੋਸਟ ਮੋਡ ਸਮਰਥਿਤ ਸਿਰਫ ਮੋਡ ਹੈ.

ਸਾਰਣੀ 7.1. ਮਾਈਕ੍ਰੋਐਸਡੀ ਪਿੰਨਆਉਟ
SD ਸਲਾਟ 3.3V ਤੋਂ ਸੰਚਾਲਿਤ ਹੈ ਪਰ MIO ਬੈਂਕ 1/501 (1.8V) ਦੁਆਰਾ ਜੁੜਿਆ ਹੋਇਆ ਹੈ. ਇਸ ਲਈ, ਇੱਕ TI TXS02612 ਪੱਧਰ ਦਾ ਸ਼ਿਫਟਰ ਇਹ ਅਨੁਵਾਦ ਕਰਦਾ ਹੈ. TXS02612 ਅਸਲ ਵਿੱਚ ਇੱਕ 2-ਪੋਰਟ SDIO ਪੋਰਟ ਐਕਸਪੈਂਡਰ ਹੈ, ਪਰ ਸਿਰਫ ਇਸਦੇ ਲੈਵਲ ਸ਼ਿਫਟਰ ਫੰਕਸ਼ਨ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ. ਕੁਨੈਕਸ਼ਨ ਚਿੱਤਰ ਚਿੱਤਰ 7.1 ਤੇ ਵੇਖਿਆ ਜਾ ਸਕਦਾ ਹੈ. ਸਹੀ ਪਿੰਨ ਦਾ ਮੈਪਿੰਗ ਕਰਨਾ ਅਤੇ ਇੰਟਰਫੇਸ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਨਾ ਆਰਟੀ 7 ਜ਼ਿਨਕ ਪ੍ਰੀਸੈਟਸ ਦੁਆਰਾ ਸੰਭਾਲਿਆ ਜਾਂਦਾ ਹੈ file, 'ਤੇ ਉਪਲਬਧ ਆਰਟੀ ਜ਼ੈਡ 7 ਰਿਸੋਰਸ ਸੈਂਟਰ (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start).

(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-microsd.png?id=reference%3Aprogrammable-logic%3Aartyz7%3Areference-manual)
ਚਿੱਤਰ 7.1. ਮਾਈਕ੍ਰੋਐਸਡੀ ਸਲਾਟ ਸਿਗਨਲ
ਦੋਵੇਂ ਘੱਟ-ਸਪੀਡ ਅਤੇ ਹਾਈ-ਸਪੀਡ ਕਾਰਡ ਸਹਿਯੋਗੀ ਹਨ, ਵੱਧ ਤੋਂ ਵੱਧ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ 50 ਮੈਗਾਹਰਟਜ਼ () ਹੈ. ਕਲਾਸ 4 ਦਾ ਕਾਰਡ ਜਾਂ ਬਿਹਤਰ ਹੈ
ਸਿਫਾਰਸ਼ ਕੀਤੀ.
SD ਕਾਰਡ ਤੋਂ ਬੂਟ ਕਰਨ ਦੇ ਤਰੀਕੇ ਬਾਰੇ ਜਾਣਕਾਰੀ ਲਈ ਭਾਗ 3.1 ਵੇਖੋ. ਵਧੇਰੇ ਜਾਣਕਾਰੀ ਲਈ, ਨਾਲ ਸਲਾਹ ਕਰੋ Zynq ਤਕਨੀਕੀ ਹਵਾਲਾ ਦਸਤਾਵੇਜ਼ ( ug585-Zynq-7000-TRM [PDF])।

USB ਹੋਸਟ

ਆਰਟੀ Z7 Zynq ਡਿਵਾਈਸ ਤੇ ਦੋ ਉਪਲਬਧ PS USB OTG ਇੰਟਰਫੇਸਾਂ ਵਿੱਚੋਂ ਇੱਕ ਨੂੰ ਲਾਗੂ ਕਰਦਾ ਹੈ. ਇੱਕ ਮਾਈਕ੍ਰੋਚਿੱਪ USB3320 USB 2.0 ਟ੍ਰਾਂਸੀਵਰ ਚਿੱਪ 8-ਬਿੱਟ ALPI ਇੰਟਰਫੇਸ ਦੇ ਨਾਲ PHY ਵਜੋਂ ਵਰਤੀ ਜਾਂਦੀ ਹੈ. PHY ਵਿੱਚ 480Mbs ਤੱਕ ਦੀ ਇੱਕ ਸੰਪੂਰਨ HS-USB ਭੌਤਿਕ ਫਰੰਟ-ਐਂਡ ਸਮਰਥਨ ਦੀ ਗਤੀ ਹੈ. PHY MIO ਬੈਂਕ 1/501 ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ, ਜੋ ਕਿ 1.8V ਤੇ ਸੰਚਾਲਿਤ ਹੈ. Usb0 ਪੈਰੀਫਿਰਲ PS ਤੇ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ, ਜੋ MIO [28-39] ਦੁਆਰਾ ਜੁੜਿਆ ਹੋਇਆ ਹੈ. USB OTG ਇੰਟਰਫੇਸ ਨੂੰ ਇੱਕ ਏਮਬੇਡਡ ਹੋਸਟ ਦੇ ਰੂਪ ਵਿੱਚ ਕੰਮ ਕਰਨ ਲਈ ਸੰਰਚਿਤ ਕੀਤਾ ਗਿਆ ਹੈ. USB OTG ਅਤੇ USB ਡਿਵਾਈਸ ਮੋਡਸ ਸਮਰਥਿਤ ਨਹੀਂ ਹਨ.
ਆਰਟੀ ਜ਼ੈਡ 7 ਤਕਨੀਕੀ ਤੌਰ ਤੇ ਇੱਕ "ਏਮਬੇਡਡ ਹੋਸਟ" ਹੈ ਕਿਉਂਕਿ ਇਹ VBUS ਤੇ ਲੋੜੀਂਦੀ 150 µF ਸਮਰੱਥਾ ਪ੍ਰਦਾਨ ਨਹੀਂ ਕਰਦਾ ਜੋ ਇੱਕ ਆਮ ਉਦੇਸ਼ ਹੋਸਟ ਵਜੋਂ ਯੋਗਤਾ ਪੂਰੀ ਕਰਨ ਲਈ ਲੋੜੀਂਦਾ ਹੈ. ਆਰਟੀ ਜ਼ੈਡ 7 ਨੂੰ ਸੋਧਣਾ ਸੰਭਵ ਹੈ ਤਾਂ ਜੋ ਇਹ 41 µF ਕੈਪੀਸੀਟਰ ਨਾਲ ਸੀ 150 ਨੂੰ ਲੋਡ ਕਰਕੇ ਆਮ ਉਦੇਸ਼ ਵਾਲੀ ਯੂਐਸਬੀ ਹੋਸਟ ਜ਼ਰੂਰਤਾਂ ਦੀ ਪਾਲਣਾ ਕਰੇ. ਪੀਸੀਬੀ 'ਤੇ ਛੋਟੇ ਭਾਗਾਂ ਨੂੰ ਸੋਲਡਰ ਕਰਨ ਦੇ ਤਜਰਬੇਕਾਰ ਲੋਕਾਂ ਨੂੰ ਹੀ ਇਸ ਦੁਬਾਰਾ ਕੰਮ ਦੀ ਕੋਸ਼ਿਸ਼ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈ. ਬਹੁਤ ਸਾਰੇ USB ਪੈਰੀਫਿਰਲ ਉਪਕਰਣ C41 ਨੂੰ ਲੋਡ ਕੀਤੇ ਬਿਨਾਂ ਬਿਲਕੁਲ ਵਧੀਆ ਕੰਮ ਕਰਨਗੇ. ਚਾਹੇ ਆਰਟੀ ਜ਼ੈਡ 7 ਨੂੰ ਇੱਕ ਏਮਬੇਡਡ ਹੋਸਟ ਜਾਂ ਇੱਕ ਆਮ-ਉਦੇਸ਼ ਹੋਸਟ ਦੇ ਰੂਪ ਵਿੱਚ ਕੌਂਫਿਗਰ ਕੀਤਾ ਗਿਆ ਹੋਵੇ, ਇਹ 500V ਵੀਬੀਯੂਐਸ ਲਾਈਨ ਤੇ 5 ਐਮਏ ਪ੍ਰਦਾਨ ਕਰ ਸਕਦਾ ਹੈ. ਨੋਟ ਕਰੋ ਕਿ C41 ਨੂੰ ਲੋਡ ਕਰਨ ਨਾਲ USB ਪੋਰਟ ਤੋਂ ਸੰਚਾਲਿਤ ਹੁੰਦਿਆਂ ਐਮਬੇਡਡ ਲੀਨਕਸ ਨੂੰ ਬੂਟ ਕਰਨ ਵੇਲੇ ਆਰਟੀ Z7 ਨੂੰ ਰੀਸੈਟ ਕਰਨ ਦਾ ਕਾਰਨ ਬਣ ਸਕਦਾ ਹੈ, ਚਾਹੇ ਕੋਈ ਵੀ USB ਉਪਕਰਣ ਹੋਸਟ ਪੋਰਟ ਨਾਲ ਜੁੜਿਆ ਹੋਵੇ. ਇਹ ਇਨ-ਰਸ਼ ਕਰੰਟ ਦੇ ਕਾਰਨ ਹੁੰਦਾ ਹੈ ਜੋ C41 ਦੇ ਕਾਰਨ ਹੁੰਦਾ ਹੈ ਜਦੋਂ USB ਹੋਸਟ ਕੰਟਰੋਲਰ ਸਮਰੱਥ ਹੁੰਦਾ ਹੈ ਅਤੇ VBUS ਪਾਵਰ ਸਵਿੱਚ (IC9) ਚਾਲੂ ਹੁੰਦਾ ਹੈ.

ਨੋਟ ਕਰੋ ਕਿ ਜੇ ਤੁਹਾਡਾ ਡਿਜ਼ਾਇਨ USB ਹੋਸਟ ਪੋਰਟ (ਏਮਬੇਡਡ ਜਾਂ ਸਧਾਰਨ-ਉਦੇਸ਼) ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ, ਤਾਂ ਆਰਟੀ Z7 ਨੂੰ ਇੱਕ ਬੈਟਰੀ ਜਾਂ ਕੰਧ ਅਡੈਪਟਰ ਦੁਆਰਾ ਸੰਚਾਲਿਤ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ ਜੋ ਵਧੇਰੇ ਸ਼ਕਤੀ ਪ੍ਰਦਾਨ ਕਰਨ ਦੇ ਸਮਰੱਥ ਹੋਵੇ (ਜਿਵੇਂ ਕਿ ਆਰਟੀ Z7 ਐਕਸੈਸਰੀ ਕਿੱਟ ਵਿੱਚ ਸ਼ਾਮਲ).

ਈਥਰਨੈੱਟ PHY

ਆਰਟੀ Z7 ਨੈੱਟਵਰਕ ਕਨੈਕਸ਼ਨ ਲਈ 8211/10/100 ਈਥਰਨੈੱਟ ਪੋਰਟ ਨੂੰ ਲਾਗੂ ਕਰਨ ਲਈ ਰੀਅਲਟੈਕ RTL1000E-VL PHY ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ. PHY MIO ਬੈਂਕ 501 (1.8V) ਨਾਲ ਜੁੜਦਾ ਹੈ ਅਤੇ ਪ੍ਰਬੰਧਨ ਲਈ ਡਾਟਾ ਅਤੇ MDIO ਲਈ RGMII ਰਾਹੀਂ Zynq-7000 APSoC ਨਾਲ ਇੰਟਰਫੇਸ ਕਰਦਾ ਹੈ. ਸਹਾਇਕ ਵਿਘਨ (INTB) ਅਤੇ ਰੀਸੈਟ (PHYRSTB) ਸੰਕੇਤ ਕ੍ਰਮਵਾਰ MIO ਪਿੰਨ MIO10 ਅਤੇ MIO9 ਨਾਲ ਜੁੜਦੇ ਹਨ.

(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-eth.png?id=reference%3Aprogrammable-logic%3Aartyz7%3Areference-manual)

ਚਿੱਤਰ 9.1. ਈਥਰਨੈੱਟ PHY ਸੰਕੇਤ

ਪਾਵਰ-ਅਪ ਤੋਂ ਬਾਅਦ, PHY ਆਟੋ-ਨੈਗੋਸ਼ੀਏਸ਼ਨ ਸਮਰੱਥ, ਵਿਗਿਆਪਨ 10/100/1000 ਲਿੰਕ ਸਪੀਡ ਅਤੇ ਫੁੱਲ-ਡੁਪਲੈਕਸ ਨਾਲ ਅਰੰਭ ਹੁੰਦਾ ਹੈ. ਜੇ ਕੋਈ ਈਥਰਨੈੱਟ-ਸਮਰੱਥ ਸਾਥੀ ਜੁੜਿਆ ਹੋਇਆ ਹੈ, ਤਾਂ PHY ਸਵੈਚਲਿਤ ਤੌਰ ਤੇ ਇਸਦੇ ਨਾਲ ਇੱਕ ਲਿੰਕ ਸਥਾਪਤ ਕਰ ਲੈਂਦਾ ਹੈ, ਭਾਵੇਂ ਜ਼ੈਨਕ ਦੀ ਸੰਰਚਨਾ ਨਹੀਂ ਕੀਤੀ ਜਾਂਦੀ.

ਆਰਜੇ -45 ਕਨੈਕਟਰ ਦੇ ਕੋਲ ਦੋ ਸਥਿਤੀ ਸੂਚਕ ਐਲਈਡੀ ਆਨ-ਬੋਰਡ ਹਨ ਜੋ ਟ੍ਰੈਫਿਕ (ਐਲਡੀ 9) ਅਤੇ ਵੈਧ ਲਿੰਕ-ਸਟੇਟ (ਐਲਡੀ 8) ਨੂੰ ਦਰਸਾਉਂਦੇ ਹਨ. ਸਾਰਣੀ 9.1 ਮੂਲ ਵਿਵਹਾਰ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈ.

ਸਾਰਣੀ 9.1. ਈਥਰਨੈੱਟ ਸਥਿਤੀ LEDs.

Zynq ਦੋ ਸੁਤੰਤਰ ਗੀਗਾਬਿਟ ਈਥਰਨੈੱਟ ਕੰਟਰੋਲਰ ਸ਼ਾਮਲ ਕਰਦਾ ਹੈ. ਉਹ 10/100/1000 ਅੱਧਾ/ਫੁੱਲ-ਡੁਪਲੈਕਸ ਈਥਰਨੈੱਟ ਐਮਏਸੀ ਲਾਗੂ ਕਰਦੇ ਹਨ. ਇਨ੍ਹਾਂ ਦੋਵਾਂ ਵਿੱਚੋਂ, ਜੀਈਐਮ 0 ਨੂੰ ਐਮਆਈਓ ਪਿੰਨਸ ਨਾਲ ਮੈਪ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਜਿੱਥੇ PHY ਜੁੜਿਆ ਹੋਇਆ ਹੈ. ਕਿਉਂਕਿ MIO ਬੈਂਕ 1.8V ਤੋਂ ਚਲਾਇਆ ਜਾਂਦਾ ਹੈ, RGMII ਇੰਟਰਫੇਸ 1.8V HSTL ਕਲਾਸ 1 ਡਰਾਈਵਰਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ. ਇਸ I/O ਮਿਆਰ ਲਈ, ਬੈਂਕ 0.9 (PS_MIO_VREF) ਵਿੱਚ 501V ਦਾ ਬਾਹਰੀ ਸੰਦਰਭ ਪ੍ਰਦਾਨ ਕੀਤਾ ਗਿਆ ਹੈ. ਸਹੀ ਪਿੰਨ ਦਾ ਮੈਪਿੰਗ ਕਰਨਾ ਅਤੇ ਇੰਟਰਫੇਸ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਨਾ ਆਰਟੀ ਜ਼ੈਡ 7 ਜ਼ੈਨਕ ਪ੍ਰੀਸੈਟਸ ਦੁਆਰਾ ਸੰਭਾਲਿਆ ਜਾਂਦਾ ਹੈ file, 'ਤੇ ਉਪਲਬਧ ਆਰਟੀ ਜ਼ੈਡ 7 ਰਿਸੋਰਸ ਸੈਂਟਰ (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start).

ਹਾਲਾਂਕਿ PHY ਦੀ ਡਿਫੌਲਟ ਪਾਵਰ-ਅਪ ਕੌਂਫਿਗਰੇਸ਼ਨ ਜ਼ਿਆਦਾਤਰ ਐਪਲੀਕੇਸ਼ਨਾਂ ਵਿੱਚ ਕਾਫ਼ੀ ਹੋ ਸਕਦੀ ਹੈ, MDIO ਬੱਸ ਪ੍ਰਬੰਧਨ ਲਈ ਉਪਲਬਧ ਹੈ. RTL8211E-VL ਨੂੰ MDIO ਬੱਸ ਵਿੱਚ 5-ਬਿੱਟ ਐਡਰੈੱਸ 00001 ਨਿਰਧਾਰਤ ਕੀਤਾ ਗਿਆ ਹੈ. ਸਧਾਰਨ ਰਜਿਸਟਰ ਪੜ੍ਹਨ ਅਤੇ ਲਿਖਣ ਦੇ ਆਦੇਸ਼ਾਂ ਨਾਲ, ਸਥਿਤੀ ਦੀ ਜਾਣਕਾਰੀ ਨੂੰ ਪੜ੍ਹਿਆ ਜਾ ਸਕਦਾ ਹੈ ਜਾਂ ਸੰਰਚਨਾ ਨੂੰ ਬਦਲਿਆ ਜਾ ਸਕਦਾ ਹੈ. ਰੀਅਲਟੈਕ PHY ਬੁਨਿਆਦੀ ਸੰਰਚਨਾ ਲਈ ਇੱਕ ਉਦਯੋਗ-ਮਿਆਰੀ ਰਜਿਸਟਰ ਨਕਸ਼ੇ ਦੀ ਪਾਲਣਾ ਕਰਦਾ ਹੈ.

RGMII ਸਪੈਸੀਫਿਕੇਸ਼ਨ ਡਾਟਾ ਸੰਕੇਤਾਂ (RXD [0: 3], RXCTL ਅਤੇ TXD [0: 3], TXCTL) ਦੇ ਸੰਬੰਧ ਵਿੱਚ ਪ੍ਰਾਪਤ ਕਰਨ (RXC) ਅਤੇ ਘੜੀ (TXC) ਨੂੰ ਦੇਰੀ ਨਾਲ ਭੇਜਣ ਦੀ ਮੰਗ ਕਰਦਾ ਹੈ। Xilinx PCB ਦਿਸ਼ਾ ਨਿਰਦੇਸ਼ਾਂ ਵਿੱਚ ਵੀ ਇਸ ਦੇਰੀ ਨੂੰ ਜੋੜਨ ਦੀ ਲੋੜ ਹੈ. RTL8211E-VL TXC ਅਤੇ RXC ਦੋਵਾਂ 'ਤੇ 2ns ਦੀ ਦੇਰੀ ਪਾਉਣ ਦੇ ਸਮਰੱਥ ਹੈ ਤਾਂ ਜੋ ਬੋਰਡ ਦੇ ਨਿਸ਼ਾਨਾਂ ਨੂੰ ਲੰਬਾ ਕਰਨ ਦੀ ਲੋੜ ਨਾ ਪਵੇ.

PHY ਉਸੇ 50 ਤੋਂ ਘੜੀ ਗਈ ਹੈ MHz () oscਸਿਲੇਟਰ ਜੋ ਜ਼ੈਨਕ ਪੀਐਸ ਨੂੰ ਘੜੀਦਾ ਹੈ. ਦੋ ਲੋਡਾਂ ਦੀ ਪਰਜੀਵੀ ਸਮਰੱਥਾ ਇੱਕ ਸਿੰਗਲ ਸਰੋਤ ਤੋਂ ਚਲਾਉਣ ਲਈ ਕਾਫ਼ੀ ਘੱਟ ਹੈ.

ਈਥਰਨੈੱਟ ਨੈਟਵਰਕ ਤੇ, ਹਰੇਕ ਨੋਡ ਨੂੰ ਇੱਕ ਵਿਲੱਖਣ MAC ਪਤੇ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ. ਇਸ ਲਈ, ਕੁਆਡ-ਐਸਪੀਆਈ ਫਲੈਸ਼ ਦੇ ਇੱਕ-ਵਾਰ-ਪ੍ਰੋਗ੍ਰਾਮੇਬਲ (ਓਟੀਪੀ) ਖੇਤਰ ਨੂੰ ਫੈਕਟਰੀ ਵਿੱਚ 48-ਬਿੱਟ ਵਿਸ਼ਵਵਿਆਪੀ ਵਿਲੱਖਣ ਈਯੂਆਈ -48/64 ™ ਅਨੁਕੂਲ ਪਛਾਣਕਰਤਾ ਦੇ ਨਾਲ ਪ੍ਰੋਗਰਾਮ ਕੀਤਾ ਗਿਆ ਹੈ. ਓਟੀਪੀ ਐਡਰੈੱਸ ਰੇਂਜ [0x20; 0x25] ਵਿੱਚ ਪਛਾਣਕਰਤਾ ਸ਼ਾਮਲ ਹੁੰਦਾ ਹੈ ਜਿਸ ਵਿੱਚ ਟ੍ਰਾਂਸਮਿਸ਼ਨ ਬਾਇਟ ਆਰਡਰ ਵਿੱਚ ਪਹਿਲੇ ਬਾਈਟ ਸਭ ਤੋਂ ਘੱਟ ਪਤੇ ਤੇ ਹੁੰਦੇ ਹਨ. ਦਾ ਹਵਾਲਾ ਦਿਓ ਫਲੈਸ਼ ਮੈਮੋਰੀ ਡਾਟਾਸ਼ੀਟ (http://www.cypress.com/file/177966/download) OTP ਖੇਤਰਾਂ ਤੱਕ ਕਿਵੇਂ ਪਹੁੰਚਣਾ ਹੈ ਇਸ ਬਾਰੇ ਜਾਣਕਾਰੀ ਲਈ. ਪੈਟਾਲਿਨਕਸ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਸਮੇਂ, ਇਸਨੂੰ ਯੂ-ਬੂਟ ਬੂਟ-ਲੋਡਰ ਵਿੱਚ ਆਪਣੇ ਆਪ ਸੰਭਾਲਿਆ ਜਾਂਦਾ ਹੈ, ਅਤੇ ਲੀਨਕਸ ਸਿਸਟਮ ਇਸ ਵਿਲੱਖਣ ਮੈਕ ਪਤੇ ਦੀ ਵਰਤੋਂ ਕਰਨ ਲਈ ਆਪਣੇ ਆਪ ਸੰਰਚਿਤ ਹੋ ਜਾਂਦਾ ਹੈ.

ਗੀਗਾਬਿਟ ਈਥਰਨੈੱਟ ਐਮਏਸੀ ਦੀ ਵਰਤੋਂ ਬਾਰੇ ਵਧੇਰੇ ਜਾਣਕਾਰੀ ਲਈ, ਵੇਖੋ Zynq ਤਕਨੀਕੀ ਹਵਾਲਾ ਦਸਤਾਵੇਜ਼
( ug585-Zynq-7000-TRM [PDF])।

HDMI

ਆਰਟੀ ਜ਼ੈਡ 7 ਵਿੱਚ ਦੋ ਅਣ -ਬਫਰਡ ਐਚਡੀਐਮਆਈ ਪੋਰਟ ਸ਼ਾਮਲ ਹਨ: ਇੱਕ ਸਰੋਤ ਪੋਰਟ ਜੇ 11 (ਆਉਟਪੁੱਟ), ਅਤੇ ਇੱਕ ਸਿੰਕ ਪੋਰਟ ਜੇ 10 (ਇਨਪੁਟ). ਦੋਵੇਂ ਬੰਦਰਗਾਹਾਂ HDMI ਕਿਸਮ ਦੀ ਵਰਤੋਂ ਕਰਦੀਆਂ ਹਨ- ਡਾਟਾ ਅਤੇ ਘੜੀ ਦੇ ਸੰਕੇਤਾਂ ਦੇ ਨਾਲ ਇੱਕ ਪ੍ਰਾਪਤੀ ਸਮਾਪਤ ਅਤੇ ਸਿੱਧਾ ਜ਼ੈਨਕ ਪੀਐਲ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ.

HDMI ਅਤੇ DVI ਦੋਵੇਂ ਸਿਸਟਮ ਇੱਕੋ TMDS ਸਿਗਨਲਿੰਗ ਸਟੈਂਡਰਡ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ, ਜੋ ਸਿੱਧਾ Zynq PL ਦੇ ਉਪਭੋਗਤਾ I/O ਬੁਨਿਆਦੀ byਾਂਚੇ ਦੁਆਰਾ ਸਮਰਥਤ ਹੈ. ਨਾਲ ਹੀ, ਐਚਡੀਐਮਆਈ ਸਰੋਤ ਡੀਵੀਆਈ ਸਿੰਕ ਦੇ ਨਾਲ ਪਛੜੇ ਅਨੁਕੂਲ ਹਨ, ਅਤੇ ਇਸਦੇ ਉਲਟ. ਇਸ ਤਰ੍ਹਾਂ, ਸਧਾਰਨ ਪੈਸਿਵ ਅਡੈਪਟਰ (ਜ਼ਿਆਦਾਤਰ ਇਲੈਕਟ੍ਰੌਨਿਕਸ ਸਟੋਰਾਂ ਤੇ ਉਪਲਬਧ) ਦੀ ਵਰਤੋਂ ਡੀਵੀਆਈ ਮਾਨੀਟਰ ਚਲਾਉਣ ਜਾਂ ਡੀਵੀਆਈ ਇਨਪੁਟ ਸਵੀਕਾਰ ਕਰਨ ਲਈ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ. HDMI ਪ੍ਰਾਪਤੀ ਵਿੱਚ ਸਿਰਫ ਡਿਜੀਟਲ ਸਿਗਨਲ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ, ਇਸ ਲਈ ਸਿਰਫ DVI-D ਮੋਡ ਹੀ ਸੰਭਵ ਹੈ.

19-ਪਿੰਨ ਐਚਡੀਐਮਆਈ ਕਨੈਕਟਰਸ ਵਿੱਚ ਤਿੰਨ ਅੰਤਰ ਡਾਟਾ ਚੈਨਲ, ਇੱਕ ਅੰਤਰ ਘੜੀ ਚੈਨਲ ਪੰਜ ਸ਼ਾਮਲ ਹਨ GND () ਕੁਨੈਕਸ਼ਨ, ਇੱਕ-ਤਾਰ ਕੰਜ਼ਿmerਮਰ ਇਲੈਕਟ੍ਰੌਨਿਕਸ ਕੰਟਰੋਲ (ਸੀਈਸੀ) ਬੱਸ, ਇੱਕ ਦੋ-ਤਾਰ ਡਿਸਪਲੇਅ ਡਾਟਾ ਚੈਨਲ (ਡੀਡੀਸੀ) ਬੱਸ ਜੋ ਕਿ ਜ਼ਰੂਰੀ ਤੌਰ ਤੇ ਇੱਕ ਆਈ 2 ਸੀ ਬੱਸ, ਇੱਕ ਹੌਟ ਪਲੱਗ ਡਿਟੈਕਟ (ਐਚਪੀਡੀ) ਸਿਗਨਲ, ਇੱਕ 5 ਵੀ ਸਿਗਨਲ ਹੈ ਜੋ 50 ਐਮਏ ਤੱਕ ਪਹੁੰਚਾਉਣ ਦੇ ਸਮਰੱਥ ਹੈ , ਅਤੇ ਇੱਕ ਰਿਜ਼ਰਵਡ (RES) ਪਿੰਨ. RES ਦੇ ਅਪਵਾਦ ਦੇ ਨਾਲ ਸਾਰੇ ਗੈਰ-ਪਾਵਰ ਸਿਗਨਲ Zynq PL ਨਾਲ ਜੁੜੇ ਹੋਏ ਹਨ.

ਟੇਬਲ 10.1. HDMI ਪਿੰਨ ਵੇਰਵਾ ਅਤੇ ਅਸਾਈਨਮੈਂਟ.

TMDS ਸਿਗਨਲ

ਐਚਡੀਐਮਆਈ/ਡੀਵੀਆਈ ਇੱਕ ਹਾਈ-ਸਪੀਡ ਡਿਜੀਟਲ ਵਿਡੀਓ ਸਟ੍ਰੀਮ ਇੰਟਰਫੇਸ ਹੈ ਜੋ ਟ੍ਰਾਂਜਿਸ਼ਨ-ਮਿਨੀਮਾਈਜ਼ਡ ਡਿਫਰੈਂਸ਼ੀਅਲ ਸਿਗਨਲਿੰਗ (ਟੀਐਮਡੀਐਸ) ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ. HDMI ਪੋਰਟਾਂ ਵਿੱਚੋਂ ਕਿਸੇ ਇੱਕ ਦੀ ਸਹੀ ਵਰਤੋਂ ਕਰਨ ਲਈ, Zynq PL ਵਿੱਚ ਇੱਕ ਮਿਆਰੀ-ਅਨੁਕੂਲ ਟ੍ਰਾਂਸਮੀਟਰ ਜਾਂ ਰਿਸੀਵਰ ਲਾਗੂ ਕਰਨ ਦੀ ਜ਼ਰੂਰਤ ਹੈ. ਲਾਗੂ ਕਰਨ ਦੇ ਵੇਰਵੇ ਇਸ ਮੈਨੁਅਲ ਦੇ ਦਾਇਰੇ ਤੋਂ ਬਾਹਰ ਹਨ. 'ਤੇ ਵੀਡੀਓ-ਲਾਇਬ੍ਰੇਰੀ ਆਈਪੀ ਕੋਰ ਰਿਪੋਜ਼ਟਰੀ ਦੀ ਜਾਂਚ ਕਰੋ ਡਿਜੀਲੈਂਟ ਗੀਟਹਬ (https://github.com/Digilent) ਵਰਤੋਂ ਲਈ ਤਿਆਰ ਸੰਦਰਭ IP ਲਈ.

ਸਹਾਇਕ ਸੰਕੇਤ

ਜਦੋਂ ਵੀ ਇੱਕ ਸਿੰਕ ਤਿਆਰ ਹੁੰਦਾ ਹੈ ਅਤੇ ਆਪਣੀ ਮੌਜੂਦਗੀ ਦਾ ਐਲਾਨ ਕਰਨਾ ਚਾਹੁੰਦਾ ਹੈ, ਇਹ 5V0 ਸਪਲਾਈ ਪਿੰਨ ਨੂੰ ਐਚਪੀਡੀ ਪਿੰਨ ਨਾਲ ਜੋੜਦਾ ਹੈ. ਆਰਟੀ ਜ਼ੈਡ 7 ਤੇ, ਇਹ ਹੌਟ ਪਲੱਗ ਅਸਾਰਟ ਸਿਗਨਲ ਨੂੰ ਉੱਚਾ ਚਲਾ ਕੇ ਕੀਤਾ ਜਾਂਦਾ ਹੈ. ਨੋਟ ਕਰੋ ਕਿ ਇਹ ਉਦੋਂ ਹੀ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ ਜਦੋਂ ਇੱਕ ਡੀਡੀਸੀ ਚੈਨਲ ਸਲੇਵ ਨੂੰ ਜ਼ੈਨਕ ਪੀਐਲ ਵਿੱਚ ਲਾਗੂ ਕੀਤਾ ਗਿਆ ਹੋਵੇ ਅਤੇ ਡਿਸਪਲੇਅ ਡੇਟਾ ਪ੍ਰਸਾਰਿਤ ਕਰਨ ਲਈ ਤਿਆਰ ਹੋਵੇ.

ਡਿਸਪਲੇਅ ਡੇਟਾ ਚੈਨਲ, ਜਾਂ ਡੀਡੀਸੀ, ਪ੍ਰੋਟੋਕੋਲ ਦਾ ਸੰਗ੍ਰਹਿ ਹੈ ਜੋ ਡਿਸਪਲੇ (ਸਿੰਕ) ਅਤੇ ਗ੍ਰਾਫਿਕਸ ਅਡੈਪਟਰ (ਸਰੋਤ) ਦੇ ਵਿਚਕਾਰ ਸੰਚਾਰ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਂਦਾ ਹੈ. DDC2B ਵੇਰੀਐਂਟ I2C 'ਤੇ ਅਧਾਰਤ ਹੈ, ਬੱਸ ਮਾਸਟਰ ਸਰੋਤ ਹੈ ਅਤੇ ਬੱਸ ਨੌਕਰ ਸਿੰਕ ਹੈ. ਜਦੋਂ ਕੋਈ ਸਰੋਤ ਐਚਪੀਡੀ ਪਿੰਨ 'ਤੇ ਉੱਚ ਪੱਧਰੀ ਖੋਜ ਕਰਦਾ ਹੈ, ਤਾਂ ਇਹ ਵਿਡੀਓ ਸਮਰੱਥਾਵਾਂ ਲਈ ਡੀਡੀਸੀ ਬੱਸ ਦੇ ਸਿੰਕ ਬਾਰੇ ਪੁੱਛਗਿੱਛ ਕਰਦਾ ਹੈ. ਇਹ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ ਕਿ ਸਿੰਕ DVI ਹੈ ਜਾਂ HDMI- ਸਮਰੱਥ ਹੈ ਅਤੇ ਕਿਹੜੇ ਮਤੇ ਸਮਰਥਿਤ ਹਨ. ਇਸਦੇ ਬਾਅਦ ਹੀ ਵੀਡੀਓ ਪ੍ਰਸਾਰਣ ਸ਼ੁਰੂ ਹੋਵੇਗਾ. ਵਧੇਰੇ ਜਾਣਕਾਰੀ ਲਈ VESA E-DDC ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਵੇਖੋ.

ਖਪਤਕਾਰ ਇਲੈਕਟ੍ਰੌਨਿਕਸ ਨਿਯੰਤਰਣ, ਜਾਂ ਸੀਈਸੀ, ਇੱਕ ਵਿਕਲਪਿਕ ਪ੍ਰੋਟੋਕੋਲ ਹੈ ਜੋ ਨਿਯੰਤਰਣ ਸੰਦੇਸ਼ਾਂ ਨੂੰ ਵੱਖ -ਵੱਖ ਉਤਪਾਦਾਂ ਦੇ ਵਿਚਕਾਰ ਇੱਕ ਐਚਡੀਐਮਆਈ ਚੇਨ ਦੇ ਦੁਆਲੇ ਭੇਜਣ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ. ਇੱਕ ਆਮ ਵਰਤੋਂ ਦਾ ਕੇਸ ਇੱਕ ਟੀਵੀ ਪਾਸਿੰਗ ਨਿਯੰਤਰਣ ਸੰਦੇਸ਼ ਹੈ ਜੋ ਇੱਕ ਯੂਨੀਵਰਸਲ ਰਿਮੋਟ ਤੋਂ ਇੱਕ ਡੀਵੀਆਰ ਜਾਂ ਉਪਗ੍ਰਹਿਣ ਪ੍ਰਾਪਤ ਕਰਨ ਵਾਲੇ ਤੱਕ ਪਹੁੰਚਦਾ ਹੈ. ਇਹ ਇੱਕ Zynq PL ਉਪਭੋਗਤਾ I/O ਪਿੰਨ ਨਾਲ ਜੁੜੇ 3.3V ਪੱਧਰ ਤੇ ਇੱਕ-ਤਾਰ ਪ੍ਰੋਟੋਕੋਲ ਹੈ. ਤਾਰ ਨੂੰ ਓਪਨ-ਡਰੇਨ fashionੰਗ ਨਾਲ ਨਿਯੰਤਰਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਜਿਸ ਨਾਲ ਬਹੁਤ ਸਾਰੇ ਉਪਕਰਣ ਸਾਂਝੇ ਸੀਈਸੀ ਤਾਰ ਨੂੰ ਸਾਂਝਾ ਕਰ ਸਕਦੇ ਹਨ. ਵਧੇਰੇ ਜਾਣਕਾਰੀ ਲਈ HDMI 1.3 ਜਾਂ ਬਾਅਦ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ CEC ਸੰਸ਼ੋਧਨ ਵੇਖੋ.

ਘੜੀ ਸਰੋਤ

ਆਰਟੀ Z7 ਇੱਕ 50 ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ MHz () Zynq PS_CLK ਇਨਪੁਟ ਦੀ ਘੜੀ, ਜਿਸਦੀ ਵਰਤੋਂ ਹਰੇਕ PS ਉਪ -ਪ੍ਰਣਾਲੀਆਂ ਲਈ ਘੜੀਆਂ ਬਣਾਉਣ ਲਈ ਕੀਤੀ ਜਾਂਦੀ ਹੈ. 50 MHz () ਇੰਪੁੱਟ ਪ੍ਰੋਸੈਸਰ ਨੂੰ ਵੱਧ ਤੋਂ ਵੱਧ 650 ਦੀ ਬਾਰੰਬਾਰਤਾ ਤੇ ਕੰਮ ਕਰਨ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ MHz () ਅਤੇ DDR3 ਮੈਮਰੀ ਕੰਟਰੋਲਰ ਵੱਧ ਤੋਂ ਵੱਧ 525 MHz () (1050 Mbps) ਤੇ ਕੰਮ ਕਰਨ ਲਈ. ਆਰਟੀ ਜ਼ੈਡ 7 ਜ਼ੈਨਕ ਪ੍ਰੀਸੈਟਸ file 'ਤੇ ਉਪਲਬਧ ਹੈ ਆਰਟੀ ਜ਼ੈਡ 7 ਰਿਸੋਰਸ ਸੈਂਟਰ (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start) 50 ਦੇ ਨਾਲ ਕੰਮ ਕਰਨ ਲਈ Zynq ਨੂੰ ਸਹੀ ਤਰ੍ਹਾਂ ਸੰਰਚਿਤ ਕਰਨ ਲਈ ਇੱਕ ਵਿਵਾਡੋ ਪ੍ਰੋਜੈਕਟ ਵਿੱਚ Zynq ਪ੍ਰੋਸੈਸਿੰਗ ਸਿਸਟਮ IP ਕੋਰ ਵਿੱਚ ਆਯਾਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ. MHz () ਇਨਪੁਟ ਘੜੀ.

ਪੀਐਸ ਕੋਲ ਇੱਕ ਸਮਰਪਿਤ ਪੀਐਲਐਲ ਹੈ ਜੋ ਚਾਰ ਸੰਦਰਭ ਘੜੀਆਂ ਪੈਦਾ ਕਰਨ ਦੇ ਸਮਰੱਥ ਹੈ, ਹਰ ਇੱਕ ਨਿਰਧਾਰਤ ਫ੍ਰੀਕੁਐਂਸੀ ਦੇ ਨਾਲ, ਜਿਸਦੀ ਵਰਤੋਂ ਪੀਐਲ ਵਿੱਚ ਲਾਗੂ ਕੀਤੇ ਕਸਟਮ ਤਰਕ ਨੂੰ ਵੇਖਣ ਲਈ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ. ਇਸ ਤੋਂ ਇਲਾਵਾ, ਆਰਟੀ ਜ਼ੈਡ 7 ਬਾਹਰੀ 125 ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ MHz () PL ਦੇ H16 ਨੂੰ ਸਿੱਧਾ ਪਿੰਨ ਕਰਨ ਲਈ ਘੜੀ ਦਾ ਹਵਾਲਾ ਦਿਓ. ਬਾਹਰੀ ਸੰਦਰਭ ਘੜੀ PL ਨੂੰ ਪੀਐਸ ਤੋਂ ਪੂਰੀ ਤਰ੍ਹਾਂ ਸੁਤੰਤਰ ਰੂਪ ਵਿੱਚ ਵਰਤਣ ਦੀ ਆਗਿਆ ਦਿੰਦੀ ਹੈ, ਜੋ ਸਧਾਰਨ ਐਪਲੀਕੇਸ਼ਨਾਂ ਲਈ ਉਪਯੋਗੀ ਹੋ ਸਕਦੀ ਹੈ ਜਿਨ੍ਹਾਂ ਲਈ ਪ੍ਰੋਸੈਸਰ ਦੀ ਜ਼ਰੂਰਤ ਨਹੀਂ ਹੁੰਦੀ.

ਜ਼ਿਨਕ ਦੇ ਪੀਐਲ ਵਿੱਚ ਐਮਐਮਸੀਐਮ ਅਤੇ ਪੀਐਲਐਲ ਵੀ ਸ਼ਾਮਲ ਹਨ ਜੋ ਕਿ ਸਹੀ ਬਾਰੰਬਾਰਤਾ ਅਤੇ ਪੜਾਅ ਦੇ ਸੰਬੰਧਾਂ ਨਾਲ ਘੜੀਆਂ ਬਣਾਉਣ ਲਈ ਵਰਤੇ ਜਾ ਸਕਦੇ ਹਨ. ਚਾਰ ਪੀਐਸ ਸੰਦਰਭ ਘੜੀਆਂ ਵਿੱਚੋਂ ਕੋਈ ਵੀ ਜਾਂ 125 MHz () ਬਾਹਰੀ ਸੰਦਰਭ ਘੜੀ ਨੂੰ ਐਮਐਮਸੀਐਮਜ਼ ਅਤੇ ਪੀਐਲਐਲਜ਼ ਦੇ ਇਨਪੁਟ ਵਜੋਂ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ. ਆਰਟੀ Z7-10 ਵਿੱਚ 2 MMCM ਅਤੇ 2 PLL ਸ਼ਾਮਲ ਹਨ, ਅਤੇ ਆਰਟੀ Z7-20 ਵਿੱਚ 4 MMCM ਅਤੇ 4 PLL ਸ਼ਾਮਲ ਹਨ. Zynq PL ਕਲੋਕਿੰਗ ਸਰੋਤਾਂ ਦੀ ਸਮਰੱਥਾਵਾਂ ਦੇ ਪੂਰੇ ਵੇਰਵੇ ਲਈ, Xilinx ਤੋਂ ਉਪਲਬਧ "7 ਸੀਰੀਜ਼ FPGAs ਕਲੌਕਿੰਗ ਰਿਸੋਰਸਜ਼ ਯੂਜ਼ਰ ਗਾਈਡ" ਵੇਖੋ.

ਚਿੱਤਰ 11.1 ਆਰਟੀ ਜ਼ੈਡ 7 ਤੇ ਵਰਤੀ ਜਾਣ ਵਾਲੀ ਘੜੀ ਯੋਜਨਾ ਦੀ ਰੂਪ ਰੇਖਾ ਦੱਸਦਾ ਹੈ. ਨੋਟ ਕਰੋ ਕਿ ਈਥਰਨੈੱਟ PHY ਤੋਂ ਸੰਦਰਭ ਘੜੀ ਆਉਟਪੁੱਟ 125 ਦੇ ਤੌਰ ਤੇ ਵਰਤੀ ਜਾਂਦੀ ਹੈ MHz () ਇਸ ਉਦੇਸ਼ ਲਈ ਇੱਕ ਸਮਰਪਿਤ oscਸਿਲੇਟਰ ਸ਼ਾਮਲ ਕਰਨ ਦੀ ਲਾਗਤ ਵਿੱਚ ਕਟੌਤੀ ਕਰਨ ਲਈ, ਪੀਐਲ ਦਾ ਹਵਾਲਾ. ਯਾਦ ਰੱਖੋ ਕਿ CLK125 ਅਯੋਗ ਹੋ ਜਾਵੇਗਾ ਜਦੋਂ ਈਥਰਨੈੱਟ PHY (IC1) ਨੂੰ PHYRSTB ਸਿਗਨਲ ਘੱਟ ਚਲਾ ਕੇ ਹਾਰਡਵੇਅਰ ਰੀਸੈਟ ਵਿੱਚ ਰੱਖਿਆ ਜਾਂਦਾ ਹੈ.

(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-clocking.png?id=reference%3Aprogrammable-logic%3Aartyz7%3Areference-manual)

ਚਿੱਤਰ 11.1. ਆਰਟੀ ਜ਼ੈਡ 7 ਕਲੌਕਿੰਗ. 

ਮੁੱ Iਲਾ I / O

ਆਰਟੀ ਜ਼ੈਡ 7 ਬੋਰਡ ਵਿੱਚ ਦੋ ਟ੍ਰਾਈ ਕਲਰ ਐਲਈਡੀ, 2 ਸਵਿੱਚ, 4 ਪੁਸ਼ਬਟਨ ਅਤੇ 4 ਵਿਅਕਤੀਗਤ ਐਲਈਡੀ ਸ਼ਾਮਲ ਹਨ ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 12.1 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ. ਪੁਸ਼ਬਟਨ ਅਤੇ ਸਲਾਈਡ ਸਵਿੱਚ ਲੜੀਵਾਰ ਪ੍ਰਤੀਰੋਧਕਾਂ ਦੁਆਰਾ ਜ਼ੈਨਕ ਪੀਐਲ ਨਾਲ ਜੁੜੇ ਹੋਏ ਹਨ ਤਾਂ ਜੋ ਅਣਜਾਣੇ ਵਿੱਚ ਸ਼ਾਰਟ ਸਰਕਟਾਂ ਤੋਂ ਨੁਕਸਾਨ ਨੂੰ ਰੋਕਿਆ ਜਾ ਸਕੇ (ਇੱਕ ਸ਼ੌਰਟ ਸਰਕਟ ਹੋ ਸਕਦਾ ਹੈ ਜੇ ਇੱਕ ਐਫਪੀਜੀਏ ਪਿੰਨ ਨੂੰ ਪੁਸ਼ ਬਟਨ ਜਾਂ ਸਲਾਈਡ ਸਵਿੱਚ ਨੂੰ ਸੌਂਪਿਆ ਗਿਆ ਸੀ ਅਣਜਾਣੇ ਵਿੱਚ ਆਉਟਪੁੱਟ ਵਜੋਂ ਪਰਿਭਾਸ਼ਤ ਕੀਤਾ ਗਿਆ ਹੋਵੇ). ਚਾਰ ਪੁਸ਼ਬਟਨ "ਪਲ" ਦੇ ਸਵਿੱਚ ਹੁੰਦੇ ਹਨ ਜੋ ਆਮ ਤੌਰ 'ਤੇ ਘੱਟ ਆ outputਟਪੁਟ ਪੈਦਾ ਕਰਦੇ ਹਨ ਜਦੋਂ ਉਹ ਆਰਾਮ ਕਰਦੇ ਹਨ, ਅਤੇ ਉੱਚ ਆਉਟਪੁਟ ਸਿਰਫ ਉਦੋਂ ਜਦੋਂ ਉਹ ਦਬਾਏ ਜਾਂਦੇ ਹਨ. ਸਲਾਈਡ ਸਵਿੱਚ ਉਹਨਾਂ ਦੀ ਸਥਿਤੀ ਦੇ ਅਧਾਰ ਤੇ ਨਿਰੰਤਰ ਉੱਚ ਜਾਂ ਘੱਟ ਇਨਪੁਟ ਤਿਆਰ ਕਰਦੇ ਹਨ.

(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-gpio.png?id=reference%3Aprogrammable-logic%3Aarty-z7%3Areference-manual)

ਚਿੱਤਰ 12.1. ਆਰਟੀ ਜ਼ੈਡ 7 GPIO ().

ਚਾਰ ਵਿਅਕਤੀਗਤ ਉੱਚ-ਕੁਸ਼ਲਤਾ ਵਾਲੀਆਂ ਐਲਈਡੀਜ਼ 330-ਓਹਮ ਪ੍ਰਤੀਰੋਧਕਾਂ ਦੁਆਰਾ ਜ਼ੈਨਕ ਪੀਐਲ ਨਾਲ ਐਨੋਡ ਨਾਲ ਜੁੜੀਆਂ ਹੋਈਆਂ ਹਨ, ਇਸ ਲਈ ਉਹ ਉਦੋਂ ਚਾਲੂ ਹੋ ਜਾਣਗੀਆਂ ਜਦੋਂ ਇੱਕ ਤਰਕ ਉੱਚ ਵਾਲੀਅਮtage ਉਹਨਾਂ ਦੇ ਸੰਬੰਧਤ I/O ਪਿੰਨ ਤੇ ਲਾਗੂ ਹੁੰਦਾ ਹੈ. ਅਤਿਰਿਕਤ ਐਲਈਡੀ ਜੋ ਉਪਭੋਗਤਾ ਦੁਆਰਾ ਪਹੁੰਚਯੋਗ ਨਹੀਂ ਹਨ ਉਹ ਪਾਵਰ-,ਨ, ਪੀਐਲ ਪ੍ਰੋਗ੍ਰਾਮਿੰਗ ਸਥਿਤੀ ਅਤੇ ਯੂਐਸਬੀ ਅਤੇ ਈਥਰਨੈੱਟ ਪੋਰਟ ਸਥਿਤੀ ਦਰਸਾਉਂਦੇ ਹਨ.

ਟ੍ਰਾਈ-ਕਲਰ ਐਲ.ਈ.ਡੀ

ਆਰਟੀ ਜ਼ੈਡ 7 ਬੋਰਡ ਵਿੱਚ ਦੋ ਟ੍ਰਾਈ ਕਲਰ ਐਲਈਡੀ ਸ਼ਾਮਲ ਹਨ. ਹਰ ਇੱਕ ਤਿਕੋਣੀ ਰੰਗ ਅਗਵਾਈ () ਤਿੰਨ ਇਨਪੁਟ ਸਿਗਨਲ ਹਨ ਜੋ ਤਿੰਨ ਛੋਟੇ ਅੰਦਰੂਨੀ LEDs ਦੇ ਕੈਥੋਡਸ ਨੂੰ ਚਲਾਉਂਦੇ ਹਨ: ਇੱਕ ਲਾਲ, ਇੱਕ ਨੀਲਾ ਅਤੇ ਇੱਕ ਹਰਾ. ਇਹਨਾਂ ਵਿੱਚੋਂ ਇੱਕ ਉੱਚ ਰੰਗ ਦੇ ਅਨੁਕੂਲ ਸਿਗਨਲ ਨੂੰ ਚਲਾਉਣਾ ਅੰਦਰੂਨੀ ਨੂੰ ਪ੍ਰਕਾਸ਼ਤ ਕਰੇਗਾ LED (). ਇਨਪੁਟ ਸਿਗਨਲ Zynq PL ਦੁਆਰਾ ਇੱਕ ਟ੍ਰਾਂਜਿਸਟਰ ਦੁਆਰਾ ਚਲਾਏ ਜਾਂਦੇ ਹਨ, ਜੋ ਕਿ ਸਿਗਨਲਾਂ ਨੂੰ ਉਲਟਾਉਂਦਾ ਹੈ. ਇਸ ਲਈ, ਤ੍ਰੈ-ਰੰਗ ਨੂੰ ਪ੍ਰਕਾਸ਼ਮਾਨ ਕਰਨ ਲਈ LED (), ਅਨੁਸਾਰੀ ਸੰਕੇਤਾਂ ਨੂੰ ਉੱਚਾ ਚਲਾਉਣ ਦੀ ਜ਼ਰੂਰਤ ਹੈ. ਤ੍ਰੈ-ਰੰਗ ਅਗਵਾਈ () ਅੰਦਰੂਨੀ ਐਲਈਡੀ ਦੇ ਸੁਮੇਲ 'ਤੇ ਨਿਰਭਰ ਰੰਗ ਨਿਰਧਾਰਤ ਕਰੇਗਾ ਜੋ ਇਸ ਵੇਲੇ ਪ੍ਰਕਾਸ਼ਤ ਹੋ ਰਹੇ ਹਨ. ਸਾਬਕਾ ਲਈampਲੇ, ਜੇ ਲਾਲ ਅਤੇ ਨੀਲੇ ਸਿਗਨਲ ਉੱਚੇ ਅਤੇ ਹਰਾ ਘੱਟ ਵੱਲ ਚਲਾਏ ਜਾਂਦੇ ਹਨ, ਤਿਕੋਣੀ ਅਗਵਾਈ () ਜਾਮਨੀ ਰੰਗ ਦਾ ਨਿਕਾਸ ਕਰੇਗਾ.

ਡਿਜੀਲੈਂਟ ਟ੍ਰਾਈ-ਕਲਰ ਐਲਈਡੀ ਚਲਾਉਂਦੇ ਸਮੇਂ ਪਲਸ-ਚੌੜਾਈ ਮੋਡੂਲੇਸ਼ਨ (ਪੀਡਬਲਯੂਐਮ) ਦੀ ਵਰਤੋਂ ਦੀ ਜ਼ੋਰਦਾਰ ਸਿਫਾਰਸ਼ ਕਰਦਾ ਹੈ. ਕਿਸੇ ਵੀ ਇਨਪੁਟ ਨੂੰ ਸਥਿਰ ਤਰਕ '1' ਤੇ ਚਲਾਉਣ ਦੇ ਨਤੀਜੇ ਵਜੋਂ ਅਗਵਾਈ () ਇੱਕ ਅਸੁਵਿਧਾਜਨਕ ਚਮਕਦਾਰ ਪੱਧਰ ਤੇ ਪ੍ਰਕਾਸ਼ਮਾਨ ਹੋਣਾ. ਤੁਸੀਂ ਇਹ ਸੁਨਿਸ਼ਚਿਤ ਕਰਕੇ ਇਸ ਤੋਂ ਬਚ ਸਕਦੇ ਹੋ ਕਿ ਕੋਈ ਵੀ ਟ੍ਰਾਈ-ਕਲਰ ਸਿਗਨਲ 50% ਤੋਂ ਵੱਧ ਡਿ dutyਟੀ ਚੱਕਰ ਨਾਲ ਨਹੀਂ ਚੱਲਦਾ. ਪੀਡਬਲਯੂਐਮ ਦੀ ਵਰਤੋਂ ਨਾਲ ਟ੍ਰਾਈ-ਕਲਰ ਐਲਈਡੀ ਦੇ ਸੰਭਾਵੀ ਕਲਰ ਪੈਲੇਟ ਦਾ ਬਹੁਤ ਵਿਸਤਾਰ ਹੁੰਦਾ ਹੈ. 50% ਅਤੇ 0% ਦੇ ਵਿਚਕਾਰ ਹਰੇਕ ਰੰਗ ਦੇ ਡਿ dutyਟੀ ਚੱਕਰ ਨੂੰ ਵਿਅਕਤੀਗਤ ਰੂਪ ਨਾਲ ਵਿਵਸਥਿਤ ਕਰਨ ਨਾਲ ਵੱਖੋ ਵੱਖਰੇ ਰੰਗਾਂ ਤੇ ਵੱਖੋ ਵੱਖਰੇ ਰੰਗਾਂ ਨੂੰ ਪ੍ਰਕਾਸ਼ਮਾਨ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਜਿਸ ਨਾਲ ਲਗਭਗ ਕਿਸੇ ਵੀ ਰੰਗ ਨੂੰ ਪ੍ਰਦਰਸ਼ਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ.

ਮੋਨੋ ਆਡੀਓ ਆਉਟਪੁੱਟ

ਆਨਬੋਰਡ ਆਡੀਓ ਜੈਕ (ਜੇ 13) ਇੱਕ ਸੈਲੇਨ-ਕੀ ਬਟਰਵਰਥ ਲੋ-ਪਾਸ 4 ਵੇਂ ਆਰਡਰ ਫਿਲਟਰ ਦੁਆਰਾ ਚਲਾਇਆ ਜਾਂਦਾ ਹੈ ਜੋ ਮੋਨੋ ਆਡੀਓ ਆਉਟਪੁੱਟ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ. ਲੋ-ਪਾਸ ਫਿਲਟਰ ਦਾ ਸਰਕਟ ਚਿੱਤਰ 14.1 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ. ਫਿਲਟਰ ਦਾ ਇਨਪੁਟ (AUD_PWM) Zynq PL ਪਿੰਨ R18 ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ. ਇੱਕ ਡਿਜੀਟਲ ਇਨਪੁਟ ਆਮ ਤੌਰ ਤੇ ਇੱਕ ਪਲਸ-ਚੌੜਾਈ ਮਾਡਿulatedਲੇਟਡ (ਪੀਡਬਲਯੂਐਮ) ਜਾਂ ਪਲਸ ਡੈਨਸਿਟੀ ਮੋਡਿulatedਲੇਟਡ (ਪੀਡੀਐਮ) ਓਪਨ-ਡਰੇਨ ਸਿਗਨਲ ਹੋਵੇਗਾ ਜੋ ਐਫਪੀਜੀਏ ਦੁਆਰਾ ਤਿਆਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ. ਸਿਗਨਲ ਨੂੰ ਤਰਕ '0' ਲਈ ਘੱਟ ਚਲਾਉਣ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ ਅਤੇ ਤਰਕ '1' ਲਈ ਉੱਚ-ਰੁਕਾਵਟ ਵਿੱਚ ਛੱਡ ਦਿੱਤਾ ਜਾਂਦਾ ਹੈ. ਇੱਕ ਸਾਫ਼ ਐਨਾਲਾਗ 3.3V ਰੇਲ ਲਈ ਇੱਕ boardਨ-ਬੋਰਡ ਪੁਲ-ਅਪ ਰੋਧਕ ਸਹੀ ਵਾਲੀਅਮ ਸਥਾਪਤ ਕਰੇਗਾtage ਤਰਕ '1' ਲਈ. ਇਨਪੁਟ 'ਤੇ ਲੋ-ਪਾਸ ਫਿਲਟਰ ਪਲਸ-ਚੌੜਾਈ ਦੇ ਸੰਚਾਲਿਤ ਡਿਜੀਟਲ ਸਿਗਨਲ ਨੂੰ ਐਨਾਲਾਗ ਵੋਲ ਵਿੱਚ ਬਦਲਣ ਲਈ ਪੁਨਰ ਨਿਰਮਾਣ ਫਿਲਟਰ ਵਜੋਂ ਕੰਮ ਕਰੇਗਾ.tage ਆਡੀਓ ਜੈਕ ਆਉਟਪੁੱਟ ਤੇ.

(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-audio-sch.png?id=reference%3Aprogrammable-logic%3Aartyz7%3Areference-manual)

ਚਿੱਤਰ 13.1. ਆਡੀਓ ਆਉਟਪੁੱਟ ਸਰਕਟ.

ਆਡੀਓ ਆਉਟਪੁੱਟ ਨੂੰ ਮਿuteਟ ਕਰਨ ਲਈ ਆਡੀਓ ਸ਼ਟ-ਡਾ signalਨ ਸਿਗਨਲ (AUD_SD) ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ. ਇਹ Zynq PL pin T17 ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ. ਆਡੀਓ ਆਉਟਪੁੱਟ ਦੀ ਵਰਤੋਂ ਕਰਨ ਲਈ, ਇਹ ਸੰਕੇਤ ਉੱਚ ਤਰਕ ਵੱਲ ਚਲਾਇਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ.

ਐਸਕੇ ਬਟਰਵਰਥ ਲੋ-ਪਾਸ ਫਿਲਟਰ ਦੀ ਬਾਰੰਬਾਰਤਾ ਪ੍ਰਤੀਕਿਰਿਆ ਚਿੱਤਰ 13.2 ਵਿੱਚ ਦਿਖਾਈ ਗਈ ਹੈ. ਸਰਕਟ ਦਾ ਏਸੀ ਵਿਸ਼ਲੇਸ਼ਣ ਐਨਆਈ ਮਲਟੀਸਿਮ 12.0 ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਕੀਤਾ ਜਾਂਦਾ ਹੈ.

(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-audio-chart-nolabel.png?id=reference%3Aprogrammablelogic%3Aarty-z7%3Areference-manual)

ਚਿੱਤਰ 13.2. ਆਡੀਓ ਆਉਟਪੁੱਟ ਬਾਰੰਬਾਰਤਾ ਜਵਾਬ.

 ਪਲਸ-ਚੌੜਾਈ ਮੋਡੂਲੇਸ਼ਨ

ਇੱਕ ਪਲਸ-ਚੌੜਾਈ-ਸੰਚਾਲਿਤ (ਪੀਡਬਲਯੂਐਮ) ਸਿਗਨਲ ਕੁਝ ਨਿਸ਼ਚਤ ਬਾਰੰਬਾਰਤਾ ਤੇ ਦਾਲਾਂ ਦੀ ਇੱਕ ਲੜੀ ਹੁੰਦੀ ਹੈ, ਜਿਸ ਵਿੱਚ ਹਰੇਕ ਨਬਜ਼ ਦੀ ਸੰਭਾਵਤ ਤੌਰ ਤੇ ਇੱਕ ਵੱਖਰੀ ਚੌੜਾਈ ਹੁੰਦੀ ਹੈ. ਇਹ ਡਿਜੀਟਲ ਸਿਗਨਲ ਇੱਕ ਸਧਾਰਨ ਲੋ-ਪਾਸ ਫਿਲਟਰ ਦੁਆਰਾ ਪਾਸ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਜੋ ਇੱਕ ਐਨਾਲਾਗ ਵਾਲੀਅਮ ਬਣਾਉਣ ਲਈ ਡਿਜੀਟਲ ਵੇਵਫਾਰਮ ਨੂੰ ਜੋੜਦਾ ਹੈtage ਕੁਝ ਅੰਤਰਾਲਾਂ ਤੇ pulਸਤ ਪਲਸ-ਚੌੜਾਈ ਦੇ ਅਨੁਪਾਤਕ (ਅੰਤਰਾਲ ਘੱਟ-ਪਾਸ ਫਿਲਟਰ ਦੀ 3dB ਕੱਟ-ਆਵਿਰਤੀ ਅਤੇ ਨਬਜ਼ ਦੀ ਬਾਰੰਬਾਰਤਾ ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ). ਸਾਬਕਾ ਲਈample, ਜੇਕਰ ਉਪਲੱਬਧ ਪਲਸ ਅਵਧੀ ਦੇ %ਸਤਨ 10% ਲਈ ਦਾਲਾਂ ਉੱਚੀਆਂ ਹਨ, ਤਾਂ ਇੱਕ ਇੰਟੀਗ੍ਰੇਟਰ ਇੱਕ ਐਨਾਲਾਗ ਮੁੱਲ ਤਿਆਰ ਕਰੇਗਾ ਜੋ Vdd ਵਾਲੀਅਮ ਦਾ 10% ਹੈtage. ਚਿੱਤਰ 13.1.1 ਇੱਕ ਤਰੰਗ ਰੂਪ ਨੂੰ ਇੱਕ PWM ਸਿਗਨਲ ਦੇ ਰੂਪ ਵਿੱਚ ਦਰਸਾਉਂਦਾ ਹੈ.

(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-audio-pdm.png?id=reference%3Aprogrammable-logic%3Aartyz7%3Areference-manual)

ਚਿੱਤਰ 13.1.1. ਪੀਡਬਲਯੂਐਮ ਵੇਵਫਾਰਮ.

ਇੱਕ ਐਨਾਲਾਗ ਵਾਲੀਅਮ ਨੂੰ ਪਰਿਭਾਸ਼ਤ ਕਰਨ ਲਈ PWM ਸਿਗਨਲ ਨੂੰ ਏਕੀਕ੍ਰਿਤ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈtage. ਘੱਟ-ਪਾਸ ਫਿਲਟਰ 3dB ਬਾਰੰਬਾਰਤਾ PWM ਬਾਰੰਬਾਰਤਾ ਨਾਲੋਂ ਘੱਟ ਤੀਬਰਤਾ ਦਾ ਕ੍ਰਮ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ ਤਾਂ ਜੋ PWM ਬਾਰੰਬਾਰਤਾ ਤੇ ਸਿਗਨਲ energyਰਜਾ ਸਿਗਨਲ ਤੋਂ ਫਿਲਟਰ ਕੀਤੀ ਜਾ ਸਕੇ. ਸਾਬਕਾ ਲਈampਉਦਾਹਰਣ ਵਜੋਂ, ਜੇ ਕਿਸੇ ਆਡੀਓ ਸਿਗਨਲ ਵਿੱਚ 5 kHz ਤੱਕ ਦੀ ਬਾਰੰਬਾਰਤਾ ਜਾਣਕਾਰੀ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ, ਤਾਂ PWM ਬਾਰੰਬਾਰਤਾ ਘੱਟੋ ਘੱਟ 50 kHz (ਅਤੇ ਤਰਜੀਹੀ ਤੌਰ ਤੇ ਵਧੇਰੇ) ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ. ਆਮ ਤੌਰ ਤੇ, ਐਨਾਲਾਗ ਸਿਗਨਲ ਵਫ਼ਾਦਾਰੀ ਦੇ ਰੂਪ ਵਿੱਚ, ਪੀਡਬਲਯੂਐਮ ਦੀ ਬਾਰੰਬਾਰਤਾ ਜਿੰਨੀ ਉੱਚੀ ਹੋਵੇਗੀ, ਉੱਨਾ ਵਧੀਆ. ਚਿੱਤਰ 13.1.2 ਇੱਕ ਪੀਡਬਲਯੂਐਮ ਇੰਟੀਗ੍ਰੇਟਰ ਦੀ ਪ੍ਰਤੀਨਿਧਤਾ ਦਿਖਾਉਂਦਾ ਹੈ ਜੋ ਇੱਕ ਆਉਟਪੁੱਟ ਵਾਲੀਅਮ ਪੈਦਾ ਕਰਦਾ ਹੈtage ਪਲਸ ਟ੍ਰੇਨ ਨੂੰ ਏਕੀਕ੍ਰਿਤ ਕਰਕੇ. ਸਥਿਰ-ਰਾਜ ਫਿਲਟਰ ਆਉਟਪੁੱਟ ਸਿਗਨਲ ਨੂੰ ਨੋਟ ਕਰੋ ampVdd ਦਾ ਲਿਟਿ ratioਡ ਅਨੁਪਾਤ ਪਲਸ-ਚੌੜਾਈ ਦੇ ਡਿ dutyਟੀ ਚੱਕਰ ਦੇ ਬਰਾਬਰ ਹੈ (ਡਿ dutyਟੀ ਚੱਕਰ ਨੂੰ ਪਲਸ-ਹਾਈ ਟਾਈਮ ਨੂੰ ਪਲਸ-ਵਿੰਡੋ ਟਾਈਮ ਦੁਆਰਾ ਵੰਡਿਆ ਗਿਆ ਹੈ).

(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-audio-pwm.png?id=reference%3Aprogrammable-logic%3Aartyz7%3Areference-manual)

Figure 13.1.2. PWM Output Voltage.

ਸਰੋਤ ਮੁੜ ਸੈੱਟ ਕਰੋ

ਪਾਵਰ-ਆਨ ਰੀਸੈਟ

ਜ਼ੈਨਕ ਪੀਐਸ ਬਾਹਰੀ ਪਾਵਰ-ਆਨ ਰੀਸੈਟ ਸਿਗਨਲਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ. ਪਾਵਰ-ਆਨ ਰੀਸੈੱਟ ਪੂਰੇ ਚਿੱਪ ਦਾ ਮਾਸਟਰ ਰੀਸੈਟ ਹੈ. ਇਹ ਸਿਗਨਲ ਡਿਵਾਈਸ ਵਿੱਚ ਹਰੇਕ ਰਜਿਸਟਰ ਨੂੰ ਰੀਸੈਟ ਕਰਨ ਦੇ ਸਮਰੱਥ ਕਰਦਾ ਹੈ. ਆਰਟੀ ਜ਼ੈਡ 7 ਇਸ ਸਿਗਨਲ ਨੂੰ ਟੀਪੀਐਸ 65400 ਪਾਵਰ ਰੈਗੂਲੇਟਰ ਦੇ ਪੀਜੀਓਡੀ ਸਿਗਨਲ ਤੋਂ ਚਲਾਉਂਦਾ ਹੈ ਤਾਂ ਜੋ ਸਿਸਟਮ ਨੂੰ ਰੀਸੈਟ ਵਿਚ ਰੱਖੇ ਜਾ ਸਕਣ ਜਦ ਤਕ ਸਾਰੀ ਬਿਜਲੀ ਸਪਲਾਈ ਯੋਗ ਨਹੀਂ ਹੁੰਦੀ.

ਪ੍ਰੋਗਰਾਮ ਪੁਸ਼ ਬਟਨ ਸਵਿਚ

ਇੱਕ PROG ਪੁਸ਼ ਸਵਿੱਚ, ਲੇਬਲ ਵਾਲਾ PROG, Zynq PROG_B ਨੂੰ ਟੌਗਲ ਕਰਦਾ ਹੈ। ਇਹ PL ਨੂੰ ਰੀਸੈਟ ਕਰਦਾ ਹੈ ਅਤੇ DONE ਨੂੰ ਅਸਪਸ਼ਟ ਹੋਣ ਦਾ ਕਾਰਨ ਬਣਦਾ ਹੈ. PL ਉਦੋਂ ਤੱਕ ਅਸੰਰਚਿਤ ਰਹੇਗਾ ਜਦੋਂ ਤੱਕ ਇਸਨੂੰ ਪ੍ਰੋਸੈਸਰ ਦੁਆਰਾ ਜਾਂ J ਦੁਆਰਾ ਦੁਬਾਰਾ ਪ੍ਰੋਗਰਾਮ ਨਹੀਂ ਕੀਤਾ ਜਾਂਦਾTAG.

ਪ੍ਰੋਸੈਸਰ ਸਬਸਿਸਟਮ ਰੀਸੈਟ

ਬਾਹਰੀ ਸਿਸਟਮ ਰੀਸੈਟ, ਜਿਸਦਾ ਲੇਬਲ SRST ਹੈ, ਡੀਬੱਗ ਵਾਤਾਵਰਣ ਨੂੰ ਪਰੇਸ਼ਾਨ ਕੀਤੇ ਬਗੈਰ ਜ਼ੈਨਕ ਡਿਵਾਈਸ ਨੂੰ ਰੀਸੈਟ ਕਰਦਾ ਹੈ. ਸਾਬਕਾ ਲਈampਜਿਵੇਂ, ਉਪਭੋਗਤਾ ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਪਿਛਲੇ ਬ੍ਰੇਕਪੁਆਇੰਟ ਸਿਸਟਮ ਰੀਸੈਟ ਦੇ ਬਾਅਦ ਵੈਧ ਰਹਿੰਦੇ ਹਨ. ਸੁਰੱਖਿਆ ਚਿੰਤਾਵਾਂ ਦੇ ਕਾਰਨ, ਸਿਸਟਮ ਰੀਸੈਟ OCM ਸਮੇਤ PS ਦੇ ਅੰਦਰ ਸਾਰੀ ਮੈਮੋਰੀ ਸਮਗਰੀ ਨੂੰ ਮਿਟਾ ਦਿੰਦਾ ਹੈ. ਪੀਐਲ ਨੂੰ ਸਿਸਟਮ ਰੀਸੈਟ ਦੇ ਦੌਰਾਨ ਵੀ ਸਾਫ਼ ਕੀਤਾ ਜਾਂਦਾ ਹੈ. ਸਿਸਟਮ ਰੀਸੈਟ ਕਾਰਨ ਬੂਟ ਮੋਡ ਸਟ੍ਰੈਪਿੰਗ ਪਿੰਨ ਮੁੜ-ਐੱਸ ਨਹੀਂ ਹੁੰਦੇampਅਗਵਾਈ.

SRST ਬਟਨ CK_RST ਸਿਗਨਲ ਨੂੰ ਟੌਗਲ ਕਰਨ ਦਾ ਕਾਰਨ ਬਣਦਾ ਹੈ ਤਾਂ ਜੋ ਕਿਸੇ ਵੀ ਜੁੜੇ ਹੋਏ ieldsਾਲਾਂ ਤੇ ਰੀਸੈਟ ਚਾਲੂ ਕੀਤਾ ਜਾ ਸਕੇ.

Pmod ਪੋਰਟਸ

ਪੀਐਮਓਡੀ ਪੋਰਟ 2 × 6, ਸੱਜੇ-ਕੋਣ, 100-ਮੀਲ ਦੇ ਫਾਸਲੇ ਵਾਲੀ connectਰਤ ਕਨੈਕਟਰ ਹਨ ਜੋ ਮਿਆਰੀ 2 × 6 ਪਿੰਨ ਸਿਰਲੇਖਾਂ ਨਾਲ ਮੇਲ ਖਾਂਦੀਆਂ ਹਨ. ਹਰੇਕ 12-ਪਿੰਨ Pmod ਪੋਰਟ ਦੋ 3.3V ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ ਵੀ.ਸੀ.ਸੀ () ਸੰਕੇਤ (ਪਿੰਨ 6 ਅਤੇ 12), ਦੋ ਜ਼ਮੀਨੀ ਸੰਕੇਤ (ਪਿੰਨ 5 ਅਤੇ 11), ਅਤੇ ਅੱਠ ਤਰਕ ਸੰਕੇਤ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 15.1 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ. ਦੇ ਵੀ.ਸੀ.ਸੀ () ਅਤੇ ਗਰਾਂਡ ਪਿੰਨ 1 ਏ ਤੱਕ ਦਾ ਕਰੰਟ ਦੇ ਸਕਦੇ ਹਨ, ਪਰ ਧਿਆਨ ਰੱਖਣਾ ਚਾਹੀਦਾ ਹੈ ਕਿ ਆਨਬੋਰਡ ਰੈਗੂਲੇਟਰਾਂ ਜਾਂ ਬਾਹਰੀ ਬਿਜਲੀ ਸਪਲਾਈ ਦੇ ਕਿਸੇ ਵੀ ਪਾਵਰ ਬਜਟ ਤੋਂ ਵੱਧ ਨਾ ਹੋਵੇ ("ਬਿਜਲੀ ਸਪਲਾਈ" ਭਾਗ ਵਿੱਚ ਸੂਚੀਬੱਧ 3.3V ਰੇਲ ਮੌਜੂਦਾ ਸੀਮਾ ਵੇਖੋ) .

(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-pmod.png?id=reference%3Aprogrammable-logic%3Aartyz7%3Areference-manual)
ਚਿੱਤਰ 15.1. Pmod ਪੋਰਟ ਚਿੱਤਰ

ਡਿਜੀਲੈਂਟ ਪੀਐਮਓਡੀ ਐਕਸੈਸਰੀ ਬੋਰਡਾਂ ਦਾ ਇੱਕ ਵਿਸ਼ਾਲ ਸੰਗ੍ਰਹਿ ਤਿਆਰ ਕਰਦਾ ਹੈ ਜੋ ਏਡੀ/ਡੀ, ਡੀ/ਏ, ਮੋਟਰ ਡਰਾਈਵਰ, ਸੈਂਸਰ ਅਤੇ ਹੋਰ ਫੰਕਸ਼ਨਾਂ ਵਰਗੇ ਤਿਆਰ ਕੀਤੇ ਫੰਕਸ਼ਨਾਂ ਨੂੰ ਜੋੜਨ ਲਈ ਪੀਐਮਓਡੀ ਵਿਸਥਾਰ ਕਨੈਕਟਰਾਂ ਨਾਲ ਜੁੜ ਸਕਦਾ ਹੈ. ਵੇਖੋ www.digilentinc.com (http://www.digilentinc.com) ਹੋਰ ਜਾਣਕਾਰੀ ਲਈ.

ਡਿਜੀਲੈਂਟ ਐਫਪੀਜੀਏ ਬੋਰਡਾਂ ਤੇ ਪਾਇਆ ਗਿਆ ਹਰ ਪੀਐਮਓਡੀ ਪੋਰਟ ਚਾਰ ਸ਼੍ਰੇਣੀਆਂ ਵਿੱਚੋਂ ਇੱਕ ਵਿੱਚ ਆਉਂਦਾ ਹੈ: ਮਿਆਰੀ, ਐਮਆਈਓ ਨਾਲ ਜੁੜਿਆ, ਐਕਸਏਡੀਸੀ, ਜਾਂ ਉੱਚ-ਗਤੀ. ਆਰਟੀ ਜ਼ੈਡ 7 ਦੇ ਦੋ ਪੀਮੋਡ ਪੋਰਟ ਹਨ, ਇਹ ਦੋਵੇਂ ਹਾਈ ਸਪੀਡ ਕਿਸਮ ਹਨ. ਹੇਠਲਾ ਭਾਗ ਪੀਐਮਓਡੀ ਪੋਰਟ ਦੀ ਹਾਈ-ਸਪੀਡ ਕਿਸਮ ਦਾ ਵਰਣਨ ਕਰਦਾ ਹੈ.

ਹਾਈ ਸਪੀਡ Pmods

ਹਾਈ-ਸਪੀਡ ਪੀਐਮਓਡੀਜ਼ ਦੇ ਆਪਣੇ ਡਾਟਾ ਸਿਗਨਲ ਹੁੰਦੇ ਹਨ ਕਿਉਂਕਿ ਵੱਧ ਤੋਂ ਵੱਧ ਸਵਿਚਿੰਗ ਸਪੀਡਾਂ ਲਈ ਪ੍ਰਤੀਬਿੰਬ ਮੇਲ ਖਾਂਦੇ ਵਿਭਿੰਨ ਜੋੜੇ ਹੁੰਦੇ ਹਨ. ਉਨ੍ਹਾਂ ਕੋਲ ਵਾਧੂ ਸੁਰੱਖਿਆ ਲਈ ਲੋਡ ਕਰਨ ਵਾਲੇ ਰੋਧਕਾਂ ਲਈ ਪੈਡ ਹਨ, ਪਰ ਆਰਟੀ ਜ਼ੈਡ 7 ਸਮੁੰਦਰੀ ਜਹਾਜ਼ਾਂ ਨੂੰ 0-ਓਹਮ ਸ਼ੰਟ ਵਜੋਂ ਲੋਡ ਕੀਤਾ ਗਿਆ ਹੈ. ਲੜੀਵਾਰ ਵਿਰੋਧੀਆਂ ਦੇ ਬੰਦ ਹੋਣ ਦੇ ਨਾਲ, ਇਹ ਪੀਐਮਓਡੀਜ਼ ਸ਼ਾਰਟ ਸਰਕਟਾਂ ਤੋਂ ਕੋਈ ਸੁਰੱਖਿਆ ਪ੍ਰਦਾਨ ਨਹੀਂ ਕਰਦੇ ਪਰ ਬਹੁਤ ਤੇਜ਼ ਸਵਿਚਿੰਗ ਗਤੀ ਦੀ ਆਗਿਆ ਦਿੰਦੇ ਹਨ. ਸਿਗਨਲਾਂ ਨੂੰ ਉਸੇ ਕਤਾਰ ਦੇ ਨਾਲ ਲੱਗਦੇ ਸਿਗਨਲਾਂ ਨਾਲ ਜੋੜਿਆ ਜਾਂਦਾ ਹੈ: ਪਿੰਨ 1 ਅਤੇ 2, ਪਿੰਨ 3 ਅਤੇ 4, ਪਿੰਨ 7 ਅਤੇ 8, ਅਤੇ ਪਿੰਨ 9 ਅਤੇ 10.

ਨਿਸ਼ਾਨ 100 ਓਹਮ (+/- 10%) ਦੇ ਅੰਤਰ ਨਾਲ ਰੂਟ ਕੀਤੇ ਜਾਂਦੇ ਹਨ.

ਜੇ ਇਸ ਬੰਦਰਗਾਹ 'ਤੇ ਪਿੰਨ ਨੂੰ ਸਿੰਗਲ-ਐਂਡ ਸਿਗਨਲਾਂ ਵਜੋਂ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਜੋੜੇ ਜੋੜੇ ਕ੍ਰੌਸਟਾਲਕ ਪ੍ਰਦਰਸ਼ਤ ਕਰ ਸਕਦੇ ਹਨ. ਐਪਲੀਕੇਸ਼ਨਾਂ ਵਿੱਚ ਜਿੱਥੇ ਇਹ ਚਿੰਤਾ ਦਾ ਵਿਸ਼ਾ ਹੈ, ਸਿਗਨਲਾਂ ਵਿੱਚੋਂ ਇੱਕ ਨੂੰ ਆਧਾਰ ਬਣਾਇਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ (ਇਸਨੂੰ ਐਫਪੀਜੀਏ ਤੋਂ ਹੇਠਾਂ ਚਲਾਓ) ਅਤੇ ਇਸਦੇ ਜੋੜੇ ਨੂੰ ਸਿਗਨਲ-ਸਮਾਪਤ ਸਿਗਨਲ ਲਈ ਵਰਤੋ.

ਕਿਉਂਕਿ ਹਾਈ-ਸਪੀਡ ਪੀਐਮਓਡੀਜ਼ ਵਿੱਚ ਸੁਰੱਖਿਆ ਪ੍ਰਤੀਰੋਧਕਾਂ ਦੀ ਬਜਾਏ 0-ਓਮ ਸ਼ੰਟ ਹੁੰਦੇ ਹਨ, ਇਸ ਲਈ ਆਪਰੇਟਰ ਨੂੰ ਇਹ ਸੁਨਿਸ਼ਚਿਤ ਕਰਨ ਲਈ ਸਾਵਧਾਨੀਆਂ ਵਰਤਣੀਆਂ ਚਾਹੀਦੀਆਂ ਹਨ ਕਿ ਉਹ ਕਿਸੇ ਸ਼ਾਰਟਸ ਦਾ ਕਾਰਨ ਨਾ ਬਣਨ.

ਅਰਡੁਇਨੋ/ਚਿੱਪਕੀਟ ਸ਼ੀਲਡ ਕਨੈਕਟਰ

ਵਿਸਤ੍ਰਿਤ ਕਾਰਜਸ਼ੀਲਤਾ ਨੂੰ ਜੋੜਨ ਲਈ ਆਰਟੀ ਜ਼ੈਡ 7 ਨੂੰ ਮਿਆਰੀ ਅਰਡੁਇਨੋ ਅਤੇ ਚਿੱਪਕੀਟ ਸ਼ੀਲਡਾਂ ਨਾਲ ਜੋੜਿਆ ਜਾ ਸਕਦਾ ਹੈ. ਆਰਟੀ ਜ਼ੈਡ 7 ਨੂੰ ਡਿਜ਼ਾਈਨ ਕਰਦੇ ਸਮੇਂ ਵਿਸ਼ੇਸ਼ ਧਿਆਨ ਰੱਖਿਆ ਗਿਆ ਸੀ ਤਾਂ ਜੋ ਇਹ ਸੁਨਿਸ਼ਚਿਤ ਕੀਤਾ ਜਾ ਸਕੇ ਕਿ ਇਹ ਮਾਰਕੀਟ ਵਿੱਚ ਅਰਡਿਨੋ ਅਤੇ ਚਿੱਪਕਿੱਟ ਸ਼ੀਲਡ ਦੇ ਬਹੁਗਿਣਤੀ ਦੇ ਅਨੁਕੂਲ ਹੈ. ਸ਼ੀਲਡ ਕਨੈਕਟਰ ਵਿੱਚ ਆਰਟੀ Z49-7 ਤੇ 20 ਅਤੇ ਆਰਟੀ Z26-7 ਤੇ ਸਧਾਰਨ-ਉਦੇਸ਼ ਡਿਜੀਟਲ I/O ਲਈ Zynq PL ਨਾਲ ਜੁੜੇ 10 ਪਿੰਨ ਹਨ. ਐਫਪੀਜੀਏ ਦੀ ਲਚਕਤਾ ਦੇ ਕਾਰਨ, ਇਹਨਾਂ ਪਿੰਨਸ ਦੀ ਵਰਤੋਂ ਡਿਜੀਟਲ ਰੀਡ/ਰਾਈਟ, ਐਸਪੀਆਈ ਕਨੈਕਸ਼ਨਾਂ, ਯੂਏਆਰਟੀ ਕਨੈਕਸ਼ਨਾਂ, ਆਈ 2 ਸੀ ਕਨੈਕਸ਼ਨਾਂ ਅਤੇ ਪੀਡਬਲਯੂਐਮ ਸਮੇਤ ਕਿਸੇ ਵੀ ਚੀਜ਼ ਲਈ ਕਰਨਾ ਸੰਭਵ ਹੈ. ਇਹਨਾਂ ਵਿੱਚੋਂ ਛੇ ਪਿੰਨ (AN0-AN5 ਲੇਬਲ) ਨੂੰ 0V-3.3V ਦੀ ਇਨਪੁਟ ਰੇਂਜ ਦੇ ਨਾਲ ਸਿੰਗਲ-ਐਂਡ ਐਨਾਲਾਗ ਇਨਪੁਟਸ ਦੇ ਤੌਰ ਤੇ ਵੀ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ, ਅਤੇ ਹੋਰ ਛੇ (AN6-11 ਲੇਬਲ ਵਾਲੇ) ਨੂੰ ਅੰਤਰ ਐਨਾਲੌਗ ਇਨਪੁਟਸ ਦੇ ਤੌਰ ਤੇ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ.

ਨੋਟ: ਆਰਟੀ Z7 shਾਲਾਂ ਦੇ ਅਨੁਕੂਲ ਨਹੀਂ ਹੈ ਜੋ 5V ਡਿਜੀਟਲ ਜਾਂ ਐਨਾਲਾਗ ਸਿਗਨਲਾਂ ਨੂੰ ਆਉਟਪੁੱਟ ਕਰਦੇ ਹਨ. ਆਰਟੀ ਜ਼ੈਡ 7 ਸ਼ੀਲਡ ਕਨੈਕਟਰ ਤੇ 5 ਵੀ ਤੋਂ ਉੱਪਰ ਡ੍ਰਾਈਵਿੰਗ ਪਿੰਨ ਜ਼ੈਨਕ ਨੂੰ ਨੁਕਸਾਨ ਪਹੁੰਚਾ ਸਕਦੇ ਹਨ.

(https://reference.digilentinc.com/_media/reference/programmable-logic/arty-z7/arty-z7-shield.png)

ਚਿੱਤਰ 16.1. ਸ਼ੀਲਡ ਪਿੰਨ ਚਿੱਤਰ.

 ਟੇਬਲ 16.1. ਸ਼ੀਲਡ ਪਿੰਨ ਵੇਰਵਾ.

ਸ਼ੀਲਡ ਡਿਜੀਟਲ ਆਈ/ਓ

Zynq PL ਨਾਲ ਸਿੱਧੇ ਜੁੜੇ ਪਿੰਨ ਨੂੰ ਆਮ ਉਦੇਸ਼ਾਂ ਦੇ ਇਨਪੁਟਸ ਜਾਂ ਆਉਟਪੁੱਟ ਦੇ ਤੌਰ ਤੇ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ. ਇਹਨਾਂ ਪਿੰਨਸ ਵਿੱਚ I2C, SPI, ਅਤੇ ਆਮ-ਉਦੇਸ਼ ਵਾਲੇ I/O ਪਿੰਨ ਸ਼ਾਮਲ ਹਨ. ਐਫਪੀਜੀਏ ਅਤੇ ਡਿਜੀਟਲ ਆਈ/ਓ ਪਿੰਨ ਦੇ ਵਿਚਕਾਰ 200 ਓਹਮ ਸੀਰੀਜ਼ ਰੋਧਕ ਹਨ ਜੋ ਦੁਰਘਟਨਾਤਮਕ ਸ਼ਾਰਟ ਸਰਕਟਾਂ ਤੋਂ ਸੁਰੱਖਿਆ ਪ੍ਰਦਾਨ ਕਰਨ ਵਿੱਚ ਸਹਾਇਤਾ ਕਰਦੇ ਹਨ (ਏਐਨ 5-ਏਐਨ 0 ਸਿਗਨਲਾਂ ਨੂੰ ਛੱਡ ਕੇ, ਜਿਨ੍ਹਾਂ ਵਿੱਚ ਕੋਈ ਸੀਰੀਜ਼ ਰੋਧਕ ਨਹੀਂ ਹੁੰਦੇ, ਅਤੇ ਏਐਨ 6-ਏਐਨ 12 ਸਿਗਨਲ, ਜਿਨ੍ਹਾਂ ਕੋਲ 100 ਓਹਮ ਸੀਰੀਜ਼ ਰੋਧਕ). ਪੂਰਨ ਅਧਿਕਤਮ ਅਤੇ ਸਿਫਾਰਸ਼ ਕੀਤੀ ਓਪਰੇਟਿੰਗ ਵਾਲੀਅਮtagਇਹਨਾਂ ਪਿੰਨਸ ਲਈ es ਹੇਠਾਂ ਦਿੱਤੀ ਸਾਰਣੀ ਵਿੱਚ ਦੱਸੇ ਗਏ ਹਨ.

IO26-IO41 ਅਤੇ A (IO42) ਆਰਟੀ Z7-10 ਤੇ ਪਹੁੰਚਯੋਗ ਨਹੀਂ ਹਨ. ਨਾਲ ਹੀ, AN0-AN5 ਨੂੰ ਆਰਟੀ Z7-10 ਤੇ ਡਿਜੀਟਲ I/O ਵਜੋਂ ਨਹੀਂ ਵਰਤਿਆ ਜਾ ਸਕਦਾ. ਇਹ Zynq-7010 'ਤੇ Zynq-7020 ਦੇ ਮੁਕਾਬਲੇ ਘੱਟ I/O ਪਿੰਨ ਉਪਲਬਧ ਹੋਣ ਦੇ ਕਾਰਨ ਹੈ.

ਸਾਰਣੀ 16.1.1. ਸ਼ੀਲਡ ਡਿਜੀਟਲ ਵਾਲੀਅਮtages. Zynq PL ਨਾਲ ਜੁੜੇ ਪਿੰਨ ਦੀ ਬਿਜਲੀ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਬਾਰੇ ਵਧੇਰੇ ਜਾਣਕਾਰੀ ਲਈ, ਕਿਰਪਾ ਕਰਕੇ ਵੇਖੋ Zynq-7000 ਡਾਟਾਸ਼ੀਟ
(ds187-XC7Z010-XC7Z020-Data-Sheet) Xilinx ਤੋਂ.

ਸ਼ੀਲਡ ਐਨਾਲਾਗ I/O

A0-A11 ਅਤੇ V_P/V_N ਲੇਬਲ ਵਾਲੇ ਪਿੰਨ ਨੂੰ Zynq ਦੇ XADC ਮੋਡੀuleਲ ਦੇ ਐਨਾਲੌਗ ਇਨਪੁਟ ਵਜੋਂ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ. Zynq ਉਮੀਦ ਕਰਦਾ ਹੈ ਕਿ ਇਨਪੁਟਸ 0-1 V ਤੱਕ ਹੁੰਦੇ ਹਨ. A0-A5 ਲੇਬਲ ਵਾਲੇ ਪਿੰਨ ਤੇ ਅਸੀਂ ਇਨਪੁਟ ਵੋਲ ਨੂੰ ਘਟਾਉਣ ਲਈ ਇੱਕ ਬਾਹਰੀ ਸਰਕਟ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਾਂ.tage 3.3V ਤੋਂ. ਇਹ ਸਰਕਟ ਚਿੱਤਰ 16.2.1 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ. ਇਹ ਸਰਕਟ XADC ਮੋਡੀuleਲ ਨੂੰ ਕਿਸੇ ਵੀ ਵੋਲਯੂਮ ਨੂੰ ਸਹੀ measureੰਗ ਨਾਲ ਮਾਪਣ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈtage 0V ਅਤੇ 3.3V ਦੇ ਵਿਚਕਾਰ (ਆਰਟੀ Z7 ਦੇ ਅਨੁਸਾਰੀ ਜੀ.ਐਨ.ਡੀ ()) ਜੋ ਇਹਨਾਂ ਵਿੱਚੋਂ ਕਿਸੇ ਵੀ ਪਿੰਨ ਤੇ ਲਾਗੂ ਹੁੰਦਾ ਹੈ. ਜੇ ਤੁਸੀਂ A0-A5 ਲੇਬਲ ਵਾਲੇ ਪਿੰਨ ਨੂੰ ਡਿਜੀਟਲ ਇਨਪੁਟਸ ਜਾਂ ਆਉਟਪੁੱਟ ਦੇ ਰੂਪ ਵਿੱਚ ਵਰਤਣਾ ਚਾਹੁੰਦੇ ਹੋ, ਤਾਂ ਉਹ ਆਰਟੀ Z16.2.1-7 ਤੇ ਰੇਸਿਸਟਰ ਡਿਵਾਈਡਰ ਸਰਕਟ (ਚਿੱਤਰ 20 ਵਿੱਚ ਵੀ ਦਿਖਾਇਆ ਗਿਆ ਹੈ) ਤੋਂ ਪਹਿਲਾਂ ਸਿੱਧੇ ਜ਼ੈਨਕ ਪੀਐਲ ਨਾਲ ਜੁੜੇ ਹੋਏ ਹਨ. ਇਹ ਵਾਧੂ ਕੁਨੈਕਸ਼ਨ ਆਰਟੀ Z7-10 ਤੇ ਨਹੀਂ ਬਣਾਇਆ ਗਿਆ ਹੈ, ਇਸੇ ਕਰਕੇ ਇਹ ਸੰਕੇਤ ਸਿਰਫ ਉਸ ਰੂਪ ਤੇ ਐਨਾਲਾਗ ਇਨਪੁਟਸ ਦੇ ਤੌਰ ਤੇ ਵਰਤੇ ਜਾ ਸਕਦੇ ਹਨ.

(https://reference.digilentinc.com/_media/reference/programmable-logic/arty-z7/arty-z7-shield-an.png)

ਚਿੱਤਰ 16.2.1. ਸਿੰਗਲ-ਐਂਡਡ ਐਨਾਲੌਗ ਇਨਪੁਟਸ.

ਏ 6-ਏ 11 ਲੇਬਲ ਵਾਲੇ ਪਿੰਨ ਸਿੱਧੇ ਐਂਟੀ-ਅਲਿਆਸਿੰਗ ਫਿਲਟਰ ਦੁਆਰਾ ਜ਼ੈਨਕ ਪੀਐਲ ਦੇ ਐਨਾਲਾਗ ਸਮਰੱਥ ਪਿੰਨ ਦੇ 3 ਜੋੜੇ ਨਾਲ ਜੁੜੇ ਹੋਏ ਹਨ. ਇਹ ਸਰਕਟ ਚਿੱਤਰ 16.2.2 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ. ਪਿੰਨ ਦੇ ਇਹਨਾਂ ਜੋੜਿਆਂ ਨੂੰ ਇੱਕ ਵੋਲਯੂਮ ਦੇ ਨਾਲ ਅੰਤਰ ਐਨਾਲਾਗ ਇਨਪੁਟਸ ਦੇ ਤੌਰ ਤੇ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈtag0-1V ਦੇ ਵਿੱਚ ਅੰਤਰ. ਸਮਾਨ ਸੰਖਿਆ ਜੋੜੇ ਦੇ ਸਕਾਰਾਤਮਕ ਪਿੰਨ ਨਾਲ ਜੁੜੇ ਹੋਏ ਹਨ ਅਤੇ dਡ ਨੰਬਰ ਨਕਾਰਾਤਮਕ ਪਿੰਨ ਨਾਲ ਜੁੜੇ ਹੋਏ ਹਨ (ਇਸ ਲਈ ਏ 6 ਅਤੇ ਏ 7 ਏਨਾਲੌਗ ਇਨਪੁਟ ਜੋੜੀ ਬਣਾਉਂਦੇ ਹਨ ਜਿਸ ਵਿੱਚ ਏ 6 ਸਕਾਰਾਤਮਕ ਹੁੰਦਾ ਹੈ ਅਤੇ ਏ 7 ਨਕਾਰਾਤਮਕ ਹੁੰਦਾ ਹੈ). ਨੋਟ ਕਰੋ ਕਿ ਹਾਲਾਂਕਿ ਕੈਪੀਸੀਟਰ ਲਈ ਪੈਡ ਮੌਜੂਦ ਹਨ, ਉਹ ਇਹਨਾਂ ਪਿੰਨਸ ਲਈ ਲੋਡ ਨਹੀਂ ਕੀਤੇ ਗਏ ਹਨ. ਕਿਉਂਕਿ ਐਫਪੀਜੀਏ ਦੇ ਐਨਾਲਾਗ-ਸਮਰੱਥ ਪਿੰਨਸ ਨੂੰ ਵੀ ਆਮ ਡਿਜੀਟਲ ਐਫਪੀਜੀਏ ਪਿੰਨ ਦੀ ਤਰ੍ਹਾਂ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ, ਇਸ ਲਈ ਡਿਜੀਟਲ ਆਈ/ਓ ਲਈ ਇਹਨਾਂ ਪਿੰਨਸ ਦੀ ਵਰਤੋਂ ਕਰਨਾ ਵੀ ਸੰਭਵ ਹੈ.

V_P ਅਤੇ V_N ਲੇਬਲ ਵਾਲੇ ਪਿੰਨ FPGA ਦੇ VP_0 ਅਤੇ VN_0 ਸਮਰਪਿਤ ਐਨਾਲੌਗ ਇਨਪੁਟਸ ਨਾਲ ਜੁੜੇ ਹੋਏ ਹਨ. ਪਿੰਨ ਦੀ ਇਸ ਜੋੜੀ ਨੂੰ ਇੱਕ ਵਾਲੀਅਮ ਦੇ ਨਾਲ ਇੱਕ ਅੰਤਰ ਐਨਾਲਾਗ ਇੰਪੁੱਟ ਦੇ ਤੌਰ ਤੇ ਵੀ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈtage 0-1V ਦੇ ਵਿਚਕਾਰ, ਪਰ ਉਹਨਾਂ ਨੂੰ ਡਿਜੀਟਲ I/O ਦੇ ਤੌਰ ਤੇ ਨਹੀਂ ਵਰਤਿਆ ਜਾ ਸਕਦਾ. ਪਿੰਨ ਦੀ ਇਸ ਜੋੜੀ ਲਈ ਚਿੱਤਰ 16.2.2 ਵਿੱਚ ਦਰਸਾਏ ਗਏ ਸਰਕਟ ਵਿੱਚ ਕੈਪੀਸੀਟਰ ਆਰਟੀ ਜ਼ੈਡ 7 ਤੇ ਲੋਡ ਕੀਤਾ ਗਿਆ ਹੈ.

(https://reference.digilentinc.com/_media/reference/programmable-logic/arty-z7/arty-z7-shield-diff-an.png)

ਚਿੱਤਰ 16.2.2. ਵਿਭਿੰਨ ਐਨਾਲੌਗ ਇਨਪੁਟਸ.

ਜ਼ੈਨਕ ਦੇ ਅੰਦਰ ਐਕਸਏਡੀਸੀ ਕੋਰ ਇੱਕ ਦੋਹਰਾ-ਚੈਨਲ 12-ਬਿੱਟ ਐਨਾਲਾਗ-ਤੋਂ-ਡਿਜੀਟਲ ਕਨਵਰਟਰ ਹੈ ਜੋ 1 ਐਮਐਸਪੀਐਸ ਤੇ ਕੰਮ ਕਰਨ ਦੇ ਸਮਰੱਥ ਹੈ. ਕਿਸੇ ਵੀ ਚੈਨਲ ਨੂੰ ieldਾਲ ਪਿੰਨ ਨਾਲ ਜੁੜੇ ਕਿਸੇ ਵੀ ਐਨਾਲਾਗ ਇਨਪੁਟ ਦੁਆਰਾ ਚਲਾਇਆ ਜਾ ਸਕਦਾ ਹੈ. ਐਕਸਏਡੀਸੀ ਕੋਰ ਨੂੰ ਇੱਕ ਉਪਭੋਗਤਾ ਡਿਜ਼ਾਈਨ ਤੋਂ ਡਾਇਨਾਮਿਕ ਪੁਨਰ ਸੰਰਚਨਾ ਪੋਰਟ (ਡੀਆਰਪੀ) ਦੁਆਰਾ ਨਿਯੰਤਰਿਤ ਅਤੇ ਐਕਸੈਸ ਕੀਤਾ ਜਾਂਦਾ ਹੈ. ਡੀਆਰਪੀ ਵੀ ਵਾਲੀਅਮ ਤੱਕ ਪਹੁੰਚ ਪ੍ਰਦਾਨ ਕਰਦੀ ਹੈtagਈ ਮਾਨੀਟਰ ਜੋ ਐਫਪੀਜੀਏ ਦੇ ਹਰੇਕ ਪਾਵਰ ਰੇਲ ਤੇ ਮੌਜੂਦ ਹੁੰਦੇ ਹਨ, ਅਤੇ ਇੱਕ ਤਾਪਮਾਨ ਸੂਚਕ ਜੋ ਐਫਪੀਜੀਏ ਦੇ ਅੰਦਰੂਨੀ ਹੁੰਦਾ ਹੈ. XADC ਕੋਰ ਦੀ ਵਰਤੋਂ ਬਾਰੇ ਵਧੇਰੇ ਜਾਣਕਾਰੀ ਲਈ, "7 ਸੀਰੀਜ਼ FPGAs ਅਤੇ Zynq-7000 All Programmable SoC XADC Dual 12-Bit 1 MSPS Analog-to-Digital Converter" ਸਿਰਲੇਖ ਵਾਲੇ Xilinx ਦਸਤਾਵੇਜ਼ ਨੂੰ ਵੇਖੋ। "PS-XADC" ਇੰਟਰਫੇਸ ਦੁਆਰਾ, PS ਦੀ ਸਿੱਧੀ ਵਰਤੋਂ ਕਰਦਿਆਂ XADC ਕੋਰ ਤੱਕ ਪਹੁੰਚਣਾ ਵੀ ਸੰਭਵ ਹੈ. ਇਸ ਇੰਟਰਫੇਸ ਦਾ ਅਧਿਆਇ 30 ਵਿੱਚ ਪੂਰਾ ਵਰਣਨ ਕੀਤਾ ਗਿਆ ਹੈ ਜ਼ਿੰਕ
ਤਕਨੀਕੀ ਸੰਦਰਭ ਦਸਤਾਵੇਜ਼ ( ug585-Zynq-7000-TRM [PDF])। rm (https://reference.digilentinc.com/tag/rm?do=showtag&tag=rm), ਦਸਤਾਵੇਜ਼ (https://reference.digilentinc.com/tag/doc?do=showtag&tag=doc), ਆਰਟੀ-ਜ਼ੈਡ 7
(https://reference.digilentinc.com/tag/arty-z7?do=showtag&tag=arty-z7)

ਸਾਡੇ ਨਿਊਜ਼ਲੈਟਰ ਦੇ ਗਾਹਕ ਬਣੋ

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

ਡਿਜੀਲੈਂਟ ਡਿਵੈਲਪਮੈਂਟ ਬੋਰਡ ਆਰਟੀ ਜ਼ੈਡ 7 [pdf] ਯੂਜ਼ਰ ਮੈਨੂਅਲ ਵਿਕਾਸ ਬੋਰਡ ਆਰਟੀ ਜ਼ੈਡ 7

ਹਵਾਲੇ

• ਯੂਜ਼ਰ ਮੈਨੂਅਲ