Boky torolalana momba ny Arty Z7
Ny Arty Z7 dia sehatra fampandrosoana efa vonona novolavolaina manodidina ny Zynq-7000™ All Programmable System-on-Chip (AP SoC) avy amin'ny Xilinx. Ny maritrano Zynq-7000 dia mampiditra mafy ny processeur roa-core, 650 MHz () ARM Cortex-A9 miaraka amin'ny lojika Xilinx 7-series Field Programmable Gate Array (FPGA). Ity fampiarahana ity dia manome fahafahana manodidina processeur mahery miaraka amin'ny andiana periferika sy mpanara-maso voafaritra manokana amin'ny rindrambaiko, namboarinao ho an'ny fampiharana kendrena.
Ny fitaovana Vivado, Petalinux, ary SDSoC dia samy manome lalana azo hatonina eo anelanelan'ny famaritana ny seta periferika mahazatra anao sy ny fampiakarana azy ho amin'ny Linux OS () na programa metaly tsy misy pentina mandeha amin'ny processeur. Ho an'ireo izay mitady traikefa amin'ny famolavolana lojika nomerika nentim-paharazana kokoa, dia azo atao ihany koa ny tsy miraharaha ny processeur ARM ary manomana ny FPGA an'i Zynq tahaka ny ataonao amin'ny Xilinx FPGA hafa. Digilent dia manome fitaovana sy loharano maromaro ho an'ny Arty Z7 izay hampiakatra anao sy hampandeha haingana ny fitaovana tianao.
Boky torolalana momba ny Arty Z7 [Reference.Digilentinc]
Ampidino ity boky torolalana ity
- Ity boky torolalana ity dia tsy mbola azo alaina.
Toetoetra
ZYNQ processeur
- 650MHz roa-fototra Cortex-A9 processeur
- Mpandrindra fahatsiarovana DDR3 misy fantsona DMA 8 ary seranan-tsambo 4 High Performance AXI3 Slave
- Ireo mpanara-maso periferika avo lenta: 1G Ethernet, USB 2.0, SDIO
- Fanaraha-maso periferika ambany-bandwidth: SPI, UART, CAN, I2C
- Programmable avy amin'i JTAG, tselatra Quad-SPI, ary karatra microSD
- Lojika azo zahana mitovy amin'ny Artix-7 FPGA
fahatsiarovana
- 512MB DDR3 miaraka amin'ny bus 16-bit @ 1050Mbps
- 16MB Quad-SPI Flash miaraka amin'ny 48-bit 48-bit tsy manam-paharoa maneran-tany mifanentana amin'ny EUI-64/XNUMX ™
- slot microSD
fahefana
- Powered avy amin'ny USB na loharano 7V-15V ivelany
USB sy Ethernet
- Gigabit Ethernet PHY
- USB-JTAG Programming circuit
- USB-UART tetezana
- USB OTG PHY (manohana mpampiantrano ihany)
Audio sy Video
- seranan-tsambo HDMI (fampidirana)
- seranana loharano HDMI (famoahana)
- Famoahana feo mono entin'ny PWM miaraka amin'ny jack 3.5mm
Switches, Push-buttons ary LED
- 4 bokotra
- 2 slide switch
- 4 LED
- 2 RGB LED
Expansion Connectors
- seranana roa Pmod
- 16 Total FPGA I/O
- Arduino/chipKIT Shield connector
- Hatramin'ny 49 Total FPGA I/O (jereo ny tabilao etsy ambany)
- 6 Fampidirana Analog 0-3.3V tokana amin'ny XADC
- 4 Differential 0-1.0V Analog inputs amin'ny XADC
Safidy fividianana
Ny Arty Z7 dia azo vidiana amin'ny Zynq-7010 na Zynq-7020 feno. Ireo karazana vokatra Arty Z7 roa ireo dia antsoina hoe Arty Z7-10 sy Arty Z7-20. Rehefa mamaritra ny fiasa mahazatra amin'ireo variana roa ireo ny antontan-taratasin'i Digilent, dia antsoina hoe "Arty Z7" izy ireo. Rehefa manoritsoritra zavatra izay mahazatra amin'ny variana manokana iray ihany, dia hantsoina mazava tsara amin'ny anarany ilay variana.
Ny hany maha samy hafa ny Arty Z7-10 sy ny Arty Z7-20 dia ny fahaiza-manaon'ny ampahany Zynq sy ny habetsahan'ny I/O misy eo amin'ny ampinga connector. Ny processeur Zynq dia samy manana ny fahaiza-manao mitovy, fa ny -20 dia manana FPGA anatiny in-3 avo kokoa noho ny -10. Ny fahasamihafana misy eo amin'ireo variana roa ireo dia fintinina eto ambany:
| Variant vokatra | Arty Z7-10 | Arty Z7-20 |
| Zynq Part | Ampahany XC7Z010-1CLG400C | Ampahany XC7Z020-1CLG400C |
| 1 MSPS On-chip ADC () | ENY | ENY |
| Tabilao fitadiavana (LUT) | 17,600 | 53,200 |
| Kapa | 35,200 | 106,400 |
| andian-tsoratra RAM () | 270 KB | 630 KB |
| Taila fitantanana famantaranandro | 2 | 4 |
| Misy Shield I/O | 26 | 49 |
Ao amin'ny Arty Z7-10, ny andalana anatiny amin'ny ampinga nomerika (IO26-IO41) sy IOA (antsoina koa hoe IO42) dia tsy mifandray amin'ny FPGA, ary ny A0-A5 dia tsy azo ampiasaina amin'ny fampidirana analog fotsiny. Tsy hisy fiantraikany amin'ny fiasan'ny ankamaroan'ny ampinga Arduino efa misy izany, satria ny ankamaroany dia tsy mampiasa an'ity laharana anatiny amin'ny famantarana nomerika ity.
Ny birao dia azo vidiana irery na miaraka amin'ny voucher hamahana ny fitaovana Xilinx SDSoC. Ny voucher SDSoC dia manokatra fahazoan-dàlana 1 taona ary tsy azo ampiasaina afa-tsy amin'ny Arty Z7. Rehefa tapitra ny fahazoan-dàlana, ny kinova SDSoC rehetra navoaka nandritra ity fe-potoana 1 taona ity dia azo ampiasaina mandritra ny fotoana tsy voafetra. Raha mila fanazavana fanampiny momba ny fividianana dia jereo ny Pejy vokatra Arty Z7 (http://store.digilentinc.com/artyz7-apsoc-zynq-7000-development-board-for-makers-and-hobbyists/).
Amin'ny fotoana hividianana dia azo atao ihany koa ny manampy amin'ny karatra microSD, famatsiana herinaratra 12V 3A ary tariby micro USB raha ilaina.
Mariho fa noho ny FPGA kely kokoa ao amin'ny Zynq-7010, dia tsy dia mety loatra ampiasaina amin'ny SDSoC ho an'ny fampiharana fahitana mipetaka. Manoro hevitra ny olona hividy ny Arty Z7-20 izahay raha liana amin'ireo karazana fampiharana ireo.
Ireo singa mifandraika amin'ny PYNQ-Z1
Arty Z7-20 dia mizara ny SoC mitovy amin'ny PYNQ-Z1. Raha ny endri-javatra, Arty Z7-20 dia tsy ampy ny fampidirana mikrô, fa manampy bokotra Power-on Reset. Ny logiciel nosoratana ho an'ny PYNQ-Z1 dia tokony tsy hiova afa-tsy ny fampidirana mikrô, izay tsy mifandray ny pin FPGA.
Software Support
Ny Arty Z7 dia mifanaraka tanteraka amin'ny Vivado Design Suite an'i Xilinx. Ity fitaovana ity dia mampifangaro ny famolavolana lojika FPGA ary ny fampivoarana rindrambaiko ARM tafiditra ao anatin'ny fikorianan'ny famolavolana mora ampiasaina sy intuitive. Izy io dia azo ampiasaina amin'ny famolavolana rafitra misy fahasarotana rehetra, manomboka amin'ny rafitra fiasana feno mitantana rindranasa mpizara maromaro miaraka, midina amin'ny programa vy tsy misy metaly tsotra izay mifehy ny LED sasany.
Azo atao ihany koa ny mitondra ny Zynq AP SoC ho FPGA irery ho an'ireo tsy liana amin'ny fampiasana ny processeur amin'ny famolavolana azy. Hatramin'ny famoahana ny Vivado 2015.4, ny Logic Analyzer sy ny endri-javatra Synthesis avo lenta an'ny Vivado dia maimaim-poana ho an'ny rehetra. WebKendrena PACK, izay ahitana ny Arty Z7. Ny Logic Analyzer dia manampy amin'ny fametahana lojika, ary ny fitaovana HLS dia ahafahanao manangona kaody C mivantana ao amin'ny HDL.
Ny sehatra Zynq dia mifanentana tsara amin'ny lasibatra Linux, ary tsy maningana ny Arty Z7. Mba hanampiana anao hanomboka, Digilent dia manome tetikasa Petalinux izay hampiakatra anao sy hampandeha haingana ny rafitra Linux. Raha mila fanazavana fanampiny dia jereo ny Arty Z7 Resource Center (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start).
Ny Arty Z7 dia azo ampiasaina amin'ny tontolo SDSoC an'i Xilinx ihany koa, izay ahafahanao mamolavola programa manafaingana FPGA sy fantsona horonan-tsary amin'ny alàlan'ny tontolo C/C++ manontolo. Raha mila fanazavana fanampiny momba ny SDSoC, jereo ny Site Xilinx SDSoC
(https://www.xilinx.com/products/design-tools/software-zone/sdsoc.html). Digilent dia hamoaka sehatra afaka Video miaraka amin'ny fanohanana Linux ara-potoana ho an'ny famoahana SDSoC 2017.1. Mariho fa noho ny FPGA kely kokoa ao amin'ny Arty Z7-10, ny demo fanodinana horonan-tsary tena fototra ihany no ampidirina amin'io sehatra io. Digilent dia manoro ny Arty Z7-20 ho an'ireo liana amin'ny fanodinana horonan-tsary.
Ireo izay mahafantatra ireo fitaovana Xilinx ISE/EDK taloha talohan'ny namoahana an'i Vivado dia afaka misafidy ihany koa ny hampiasa ny Arty Z7 ao anatin'io fitaovana io. Tsy manana fitaovana maro hanohanana izany i Digilent, saingy afaka mangataka fanampiana foana ianao amin'ny Digilent Forum (https://forum.digilentinc.com).
Famatsiana herinaratra
Ny Arty Z7 dia azo ampiasaina amin'ny Digilent USB-JTAG-UART port (J14) na avy amin'ny karazana loharano hafa toy ny bateria na famatsiana herinaratra ivelany. Ny Jumper JP5 (eo akaikin'ny fametahana herinaratra) dia mamaritra izay loharano ampiasaina.
Ny seranan-tsambo USB 2.0 dia afaka manome 0.5A ambony indrindra amin'izao fotoana izao araka ny fepetra. Izany dia tokony hanome hery ampy ho an'ny famolavolana sarotra kokoa. Ny rindranasa mitaky fitakiana bebe kokoa, ao anatin'izany izay rehetra mitondra boards periferika maromaro na fitaovana USB hafa, dia mety mitaky hery bebe kokoa noho ny omen'ny seranan-tsambo USB. Amin'ity tranga ity, hitombo ny fanjifana herinaratra mandra-pametra azy amin'ny mpampiantrano USB. Ity fetra ity dia miovaova be eo amin'ny mpanamboatra solosaina mpampiantrano ary miankina amin'ny anton-javatra maro. Rehefa ao amin'ny fetra ankehitriny, indray mandeha ny voltagEo ambanin'ny sanda nomena azy ny lalamby, ny Zynq dia averina amin'ny alàlan'ny famantarana Power-on Reset ary miverina amin'ny sandany tsy miasa ny fanjifana herinaratra. Ary koa, mety mila mandeha ny fampiharana sasany nefa tsy mifandray amin'ny seranan-tsambo USB an'ny PC. Amin'ireny tranga ireny dia azo ampiasaina ny famatsiana herinaratra ivelany na bateria.
Azo ampiasaina ny famatsiana herinaratra ivelany (ohatra ny rindrina rindrina) amin'ny alàlan'ny fampifandraisana azy amin'ny sokay herinaratra (J18) ary ny fametrahana ny jumper JP5 amin'ny "REG". Ny famatsiana dia tsy maintsy mampiasa plug coax, afovoany-positive 2.1mm savaivony anatiny, ary manolotra 7VDC ho 15VDC. Ny fitaovana mety dia azo vidiana amin'ny Digilent webtranokala na amin'ny alàlan'ny mpivarotra katalaogy toa an'i DigiKey. Famatsiana herinaratra voltagNy mihoatra ny 15VDC dia mety hiteraka fahavoazana maharitra. Ny famatsiana herinaratra ivelany mety dia ampidirina amin'ny kitapo fanampin'ny Arty Z7.
Mitovy amin'ny fampiasana famatsiana herinaratra ivelany, ny bateria dia azo ampiasaina hanamafisana ny Arty Z7 amin'ny fametahana azy amin'ny mpampitohy ampinga sy ny fametrahana jumper JP5 amin'ny "REG". Ny terminal tsara amin'ny bateria dia tsy maintsy mifandray amin'ny pin misy soratra hoe "VIN" amin'ny J7, ary ny terminal ratsy dia tsy maintsy mifandray amin'ny pin misy soratra GND () amin'ny J7.
Ny onboard Texas Instruments TPS65400 PMU dia mamorona ny famatsiana 3.3V, 1.8V, 1.5V ary 1.0V ilaina avy amin'ny fampidirana herinaratra lehibe. Ny tabilao 1.1 dia manome fampahalalana fanampiny (miankina mafy amin'ny firafitry ny Zynq ny tondra-drano mahazatra ary ny soatoavina omena dia mahazatra amin'ny endrika antonony / hafainganam-pandeha).
Ny Arty Z7 dia tsy manana fampandehanana herinaratra, ka rehefa misy loharanon-jiro iray mifandray sy voafantina amin'ny JP5 dia ho velona foana. Mba hamerenana ny Zynq nefa tsy manapaka sy mampifandray indray ny famatsiana herinaratra dia azo ampiasaina ny bokotra mena SRST. Ny LED famantarana herinaratra () (LD13) dia mandeha rehefa mahatratra ny voly nominal ny lalamby famatsiana rehetratage.
| Famatsiana | faritra | Current (max/typical) |
| 3.3V | FPGA I/O, seranan-tsambo USB, famantaranandro, Ethernet, slot SD, Flash, HDMI | 1.6A / 0.1A hatramin'ny 1.5A |
| 1.0V | FPGA, Ethernet Core | 2.6A / 0.2A hatramin'ny 2.1A |
| 1.5V | DDR3 | 1.8A / 0.1A hatramin'ny 1.2A |
| 1.8V | FPGA Auxiliary, Ethernet I/O, USB Controller | 1.8A / 0.1A hatramin'ny 0.6A |
Tabilao 1.1. Arty Z7 famatsiana herinaratra.
Zynq APSoC Architecture
Ny Zynq APSoC dia mizara ho subsystem roa miavaka: Ny System Processing (PS) sy ny Logic Programmable (PL). Ny sary 2.1 dia mampiseho ny fihoaram-pefyview amin'ny maritrano Zynq APSoC, miaraka amin'ny PS miloko maitso maitso ary ny PL amin'ny mavo. Mariho fa tsy hita ao amin'ny fitaovana Zynq-2 na Zynq-7020 ny controller PCIe Gen7010 sy ny transceiver Multi-gigabit. 
(https://reference.digilentinc.com/_detail/zybo/zyng1.png?id=reference%3Aprogrammable-logic%3Aarty-z7%3Areference-manual)
Sary 2.1 Zynq APSoC architecture
Ny PL dia saika mitovy amin'ny Xilinx 7-series Artix FPGA, afa-tsy ny misy seranan-tsambo sy fiara fitateram-bahoaka maromaro izay mampifandray azy amin'ny PS. Ny PL koa dia tsy ahitana fitaovana fanamafisam-peo mitovy amin'ny FPGA andiany 7 mahazatra, ary tsy maintsy amboarina mivantana amin'ny processeur na amin'ny JTAG seranana.
Ny PS dia misy singa maro, ao anatin'izany ny Unit Processing Application (APU, izay misy 2 Cortex-A9 processeurs), Advanced Microcontroller Bus Architecture (AMBA) Interconnect, DDR3 Memory controller, ary ireo mpanara-maso periferika isan-karazany miaraka amin'ny fampidirana sy ny famoahana azy ireo amin'ny 54 voatokana. pins (antsoina hoe Multiplexed I/O, na MIO pins). Ireo mpanara-maso periferika izay tsy manana ny fidirana sy ny vokatra mifandray amin'ny tsipika MIO dia afaka mandefa ny I/O amin'ny alàlan'ny PL, amin'ny alàlan'ny interface Extended-MIO (EMIO). Ny mpanara-maso periferika dia mifandray amin'ny processeurs ho andevo amin'ny alàlan'ny fifandraisana AMBA ary misy rejisitra fanaraha-maso azo vakiana / azo soratana izay azo alaina ao amin'ny habaka fahatsiarovana ny processeur. Ny lojikan'ny programmable dia mifandray amin'ny interconnect amin'ny maha-andevo azy, ary ny famolavolana dia afaka mametraka cores maro ao amin'ny lamba FPGA izay misy ny rejisitra fanaraha-maso azo ampiasaina. Fanampin'izay, ny cores ampidirina ao amin'ny PL dia mety hiteraka fahatapahana amin'ny processeurs (fifandraisana tsy hita ao amin'ny sary 3) ary hanao DMA fidirana amin'ny fahatsiarovana DDR3.
Misy lafiny maro amin'ny maritrano Zynq APSoC izay tsy voafehin'ity antontan-taratasy ity. Raha mila fanazavana feno sy feno dia jereo ny Zynq Technical Reference manual ug585-Zynq-7000TRM [PDF]
Ny tabilao 2.1 dia mampiseho ireo singa ivelany mifandray amin'ny tsipika MIO an'ny Arty Z7. Ny Zynq Presets File hita amin'ny Arty Z7 Resource Center (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start) azo ampidirina ao amin'ny EDK sy Vivado Designs mba hanamboarana tsara ny PS mba hiasa amin'ireo periferika ireo.
| MIO 500 3.3 V | peripherals |
| Pin | ENET 0 | SPI Flash | USB 0 | ampinga lehibe | UART 0 |
| 0 (N/C) | |||||
| 1 | CS () | ||||
| 2 | DQ0 | ||||
| 3 | DQ1 | ||||
| 4 | DQ2 | ||||
| 5 | DQ3 | ||||
| 6 | SCLK () | ||||
| 7 (N/C) | |||||
| 8 | SLCK FB | ||||
| 9 | Ethernet Reset | ||||
| 10 | Ethernet Interrupt | ||||
| 11 | USB Over Current | ||||
| 12 | Shield Reset | ||||
| 13 (N/C) | |||||
| 14 | UART Input | ||||
| 15 | UART Output |
| MIO 501 1.8V | peripherals | ||
| Pin | ENET 0 | USB 0 | SDIO 0 |
| 16 | TXCK | ||
| 17 | TXD0 | ||
| 18 | TXD1 | ||
| 19 | TXD2 | ||
| 20 | TXD3 | ||
| 21 | TXCTL | ||
| 22 | RXCK | ||
| 23 | Sary RXD0 | ||
| 24 | Sary RXD1 | ||
| 25 | Sary RXD2 | ||
| 26 | Sary RXD3 | ||
| 27 | RXCTL | ||
| 28 | Takelaka data4 | ||
| 29 | Lal | ||
| 30 | STP | ||
| 31 | NXT | ||
| 32 | Takelaka data0 | ||
| 33 | Takelaka data1 | ||
| 34 | Takelaka data2 | ||
| 35 | Takelaka data3 | ||
| 36 | CLK | ||
| 37 | Takelaka data5 | ||
| 38 | Takelaka data6 | ||
| 39 | Takelaka data7 | ||
| 40 | CCLK | ||
| 41 | CMD | ||
| 42 | D0 | ||
| 43 | D1 | ||
| 44 | D2 | ||
| 45 | D3 | ||
| 46 | RESETN | ||
| 47 | CD | ||
| 48 (N/C) | |||
| 49 (N/C) | |||
| 50 (N/C) | |||
| 51 (N/C) | |||
| 52 | MDC | ||
| 53 | MDIO |
Zynq Configuration
Tsy sahala amin'ny fitaovana Xilinx FPGA, ny fitaovana APSoC toa ny Zynq-7020 dia natao manodidina ny processeur, izay miasa ho toy ny tompon'ny lamba lozika azo zahana sy ny periferika rehetra amin'ny chip ao amin'ny rafitra fanodinana. Izany dia mahatonga ny fizotry ny baotin'i Zynq ho mitovy kokoa amin'ny an'ny microcontroller noho ny FPGA. Ity dingana ity dia misy ny fametrahana ny processeur sy ny fanatanterahana ny Zynq Boot Image, izay misy ny First Stage Bootloader (FSBL), bitstream ho an'ny fanamboarana ny lojika azo zahana (tsy voatery), ary ny rindranasa mpampiasa. Ny dingana boot dia tapaka ho telo stages:
Stage 0
Rehefa mandeha ny Arty Z7 na averina ny Zynq (amin'ny rindrambaiko na amin'ny fanindriana ny SRST), ny iray amin'ireo processeur (CPU0) dia manomboka manatanteraka ampahany anatiny amin'ny kaody vakiana fotsiny antsoina hoe BootROM. Raha toa ary raha vao mandeha ny Zynq, ny BootROM dia hametraka aloha ny toetry ny maodely ao amin'ny rejisitra mode (ny mode pin dia mifatotra amin'ny JP4 amin'ny Arty Z7). Raha toa ka novonoina ny BootROM noho ny hetsika famerenana, dia tsy mipetaka ny tsipika maody, ary ampiasaina ny toetry ny rejisitra teo aloha. Midika izany fa mila tsingerin'ny herinaratra ny Arty Z7 mba hanoratana ny fiovana rehetra ao amin'ny jumper mode fandaharana (JP4). Manaraka, ny BootROM dia mandika ny FSBL avy amin'ny endriky ny fitadidiana tsy miovaova voafaritry ny rejisitra maody mankany amin'ny 256 KB an'ny RAM anatiny () ao anatin'ny APU (antsoina hoe On-Chip Memory, na OCM). Ny FSBL dia tsy maintsy fonosina amin'ny Zynq Boot Image mba hahafahan'ny BootROM handika azy tsara. Ny zavatra farany ataon'i BootROM dia ny famonoana ny FSBL ao amin'ny OCM.
Stage 1
Nandritra ity stage, ny FSBL dia mamarana ny fanamboarana ny singa PS, toy ny fanaraha-maso fahatsiarovana DDR. Avy eo, raha misy bitstream ao amin'ny Zynq Boot Image, dia vakiana sy ampiasaina hanamboarana ny PL. Farany, ampidirina ao anaty fitadidiana ny fampiharana mpampiasa avy amin'ny Zynq Boot Image, ary atolotra azy ny famonoana.
Stage 2
Ny farany stage dia ny fanatanterahana ny rindranasa mpampiasa izay nampidirin'ny FSBL. Ity dia mety ho karazana programa rehetra, manomboka amin'ny endrika tsotra "Hello World" mankany amin'ny Second Stage Boot loader nampiasaina hanokafana rafitra fandidiana toa ny Linux. Raha mila fanazavana bebe kokoa momba ny fizotry ny boot dia jereo ny Toko 6 amin'ny Zynq Technical Reference manual (MANAMPY [PDF]).
Ny Zynq Boot Image dia noforonina mihira Vivado sy Xilinx Software Development Kit (Xilinx SDK). Raha mila fanazavana momba ny famoronana ity sary ity dia jereo ny antontan-taratasy Xilinx misy ho an'ireo fitaovana ireo.
Ny Arty Z7 dia manohana maodely boot telo samihafa: microSD, Quad SPI Flash, ary JTAG. Ny maody boot dia nofantenana amin'ny alalan'ny Mode jumper (JP4), izay misy fiantraikany amin'ny toetry ny tsimatra Zynq aorian'ny herinaratra. Ny sary 3.1 dia mampiseho ny fomba ifandraisan'ny tsimatra Zynq amin'ny Arty Z7.
(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-config.png?d=reference%3Aprogrammable-ogic%3Aartyz7%3Areference-manual)
Sary 3.1. Arty Z7 config.
Ireo maodely boot telo dia voalaza ao amin'ny fizarana manaraka.
microSD Boot Mode
Ny Arty Z7 dia manohana booting avy amin'ny karatra microSD ampidirina amin'ny connector J9. Ity dingana manaraka ity dia ahafahanao mametaka ny Zynq avy amin'ny microSD miaraka amin'ny Zynq Boot Image mahazatra noforonina tamin'ny fitaovana Xilinx:
- Amboary ny karatra microSD amin'ny FAT32 file rafitra.
- Adikao amin'ny karatra microSD ny Zynq Boot Image noforonina tamin'ny Xilinx SDK.
- Avereno anarana ny Zynq Boot Image amin'ny karatra microSD ho BOOT.bin.
- Esory amin'ny solosainao ny karatra microSD ary ampidiro ao amin'ny connector J9 amin'ny Arty Z7.
- Asio loharanon-jiro amin'ny Arty Z7 ary fidio amin'ny JP5 izany.
- Mametraha jumper tokana amin'ny JP4, manafohy ny tsimatra roa ambony (milaza hoe "SD").
- Velomy ny solaitrabe. Ny birao izao dia hametraka ny sary amin'ny karatra microSD.
Quad SPI Boot Mode
Ny Arty Z7 dia manana tselatra 16MB Quad-SPI an-tsambo izay azon'ny Zynq atao. Ny antontan-taratasy azo avy amin'ny Xilinx dia manoritsoritra ny fomba fampiasana Xilinx SDK hanomanana Zynq Boot Image ho fitaovana Flash miraikitra amin'ny Zynq. Rehefa feno Zynq Boot Image ny Quad SPI Flash dia azo arahina ireto dingana manaraka ireto mba hialana amin'izany:
- Asio loharanon-jiro amin'ny Arty Z7 ary fidio amin'ny JP5 izany.
- Asio jumper tokana eo amin'ny JP4, manafohy ny tsimatra afovoany roa (milaza hoe "QSPI").
- Velomy ny solaitrabe. Ny birao izao dia handroaka ny sary voatahiry ao amin'ny tselatra Quad SPI.
JTAG Boot Mode
Rehefa napetraka tao amin'ny JTAG boot mode, ny processeur dia hiandry mandra-pahatongan'ny lozisialy entin'ny solosaina mpampiantrano mampiasa ny fitaovana Xilinx. Aorian'ny fametrahana ny lozisialy dia azo atao ny mamela ny rindrankajy hanomboka manatanteraka, na mamakivaky azy andalana amin'ny alàlan'ny Xilinx SDK.
Azo atao ihany koa ny manamboatra mivantana ny PL amin'ny JTAG, tsy miankina amin'ny processeur. Azo atao izany amin'ny alàlan'ny Vivado Hardware Server.
Ny Arty Z7 dia namboarina ho boot ao amin'ny Cascaded JTAG mode, izay mamela ny PS hidirana amin'ny JTAG port ho PL. Azo atao ihany koa ny manomboka ny Arty Z7 amin'ny Independent JTAG amin'ny alàlan'ny fametrahana jumper ao amin'ny JP2 ary manafoana azy. Izany dia hahatonga ny PS tsy ho azo avy amin'ny onboard JTAG circuitry, ary ny PL ihany no ho hita ao amin'ny rojo scan. Mba hidirana amin'ny PS amin'ny JTAG raha ao amin'ny tsy miankina JTAG fomba, ny mpampiasa dia tsy maintsy mitondra ny famantarana ho an'ny PJTAG periferika amin'ny EMIO, ary mampiasa fitaovana ivelany hifandraisana aminy.
Quad SPI Flash
Ny Arty Z7 dia manana tselatra NOR tselatra Quad SPI. Ny Spansion S25FL128S dia ampiasaina amin'ity tabilao ity. Ny fahatsiarovana Flash Multi-I/O SPI dia ampiasaina mba hanomezana kaody tsy miovaova sy fitahirizana angon-drakitra. Azo ampiasaina amin'ny fanombohana ny subsystem PS ary koa ny fanamboarana ny subsystem PL. Ny toetra mampiavaka ny fitaovana dia:
- 16 MB ()
- x1, x2, ary x4 fanohanana
- Ny fiara fitateram-bahoaka dia mahatratra 104 MHz (), manohana ny tahan'ny fanamafisana Zynq @ 100 MHz (). Amin'ny fomba Quad SPI, izany dia midika ho 400Mbs
- Powered avy amin'ny 3.3V
Ny SPI Flash dia mifandray amin'ny Zynq-7000 APSoC ary manohana ny interface Quad SPI. Mitaky fifandraisana amin'ny pin manokana ao amin'ny MIO Bank 0/500 izany, indrindra MIO[1:6,8] araka ny voalaza ao amin'ny datasheet pAAA Zynq. Ny fomba fanehoan-kevitra Quad-SPI dia ampiasaina, ka ny qspi_sclk_fb_out/MIO [8] dia avela hivezivezy malalaka ary mifandray amin'ny resistor 20K amin'ny 3.3V ihany. Izany dia mamela ny famantaran'ny famantaranandro Quad SPI mihoatra ny FQSPICLK2 (Jereo ny boky torolalana momba ny Zynq Technical Reference
( ug585-Zynq-7000-TRM [PDF]) raha mila fanazavana bebe kokoa momba an'io).
DDR Memory
Ny Arty Z7 dia ahitana singa fitadidiana IS43TR16256A-125KBL DDR3 mamorona laharana tokana, interface tsara 16-bit, ary 512MiB ny totaliny. Ny DDR3 dia mifandray amin'ny fanaraha-maso fitadidiana mafy ao amin'ny Processor Subsystem (PS), araka ny voalaza ao amin'ny tahirin-kevitra Zynq.
Ny PS dia misy seranan-tsambo fahatsiarovana AXI, mpanara-maso DDR, PHY mifandraika, ary banky I/O natokana. Hafainganam-pandeha hatramin'ny 3 MHz ()/533 Mbps ny interface tsara DDR1066.
Arty Z7 dia nalefa tamin'ny 40 ohms (+/- 10%) trace impedance ho an'ny famantarana tokana, ary ny famantaranandro sy ny strobes dia napetraka amin'ny 80 ohms (+/- 10%). Ny endri-javatra iray antsoina hoe DCI (Digitally Controlled Impedance) dia ampiasaina mba hampifanaraka ny tanjaky ny fiara sy ny fiatoan'ny tsipika PS amin'ny impedance trace. Eo amin'ny lafiny fitadidiana, ny chip tsirairay dia manitsy ny fiafaran'ny maty sy ny tanjaky ny fiara amin'ny alàlan'ny resistor 240-ohm amin'ny pin ZQ.
Noho ny anton'ny fandrafetana dia nifamadihana ireo vondrona byte data roa (DQ[0-7], DQ[8-15]). Torak'izany ihany koa, ny bits data ao anatin'ny vondrona byte dia navadika ihany koa. Mangarahara amin'ny mpampiasa ireo fanovana ireo. Nandritra ny dingan'ny famolavolana manontolo, ny torolàlana Xilinx PCB dia narahina.
Samy avy amin'ny famatsiana 1.5V avokoa na ny puce fahatsiarovana sy ny banky PS DDR. Ny references afovoany amin'ny 0.75V dia noforonina miaraka amin'ny mpizara resistor tsotra ary azo alaina amin'ny Zynq ho fanondro ivelany.
Ho an'ny fampandehanana araka ny tokony ho izy dia tsy maintsy amboarina tsara ny mpanara-maso fahatsiarovana PS. Manomboka amin'ny tsiron'ny fitadidiana tena izy ka hatramin'ny fahatarana ny fanaraha-maso ny board. Ho fanamorana anao, ny Zynq preset file fa ny Arty Z7 dia omena amin'ny foibe loharanon-karena
(https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start) ary amboary ho azy ny fototry ny Zynq Processing System IP miaraka amin'ny mari-pamantarana marina.
Ho an'ny fampisehoana DDR3 tsara indrindra, ny fanofanana DRAM dia azo atao amin'ny fanoratana leveling, famakiana vavahady, ary famakiana safidy maso data ao amin'ny PS Configuration Tool amin'ny fitaovana Xilinx. Ny fanofanana dia ataon'ny mpanara-maso amin'ny fomba mavitrika mba hijerena ny fahataran'ny board, ny fiovaovan'ny dingana ary ny fifindran'ny hafanana. Ny soatoavina fanombohana tsara indrindra ho an'ny dingan'ny fanofanana dia ny fahatarana eo amin'ny solaitrabe (fahataran'ny fampielezana) ho an'ny famantarana fitadidiana sasany.
Ny fahataran'ny birao dia voafaritra ho an'ny vondrona byte tsirairay. Ireo mari-pamantarana ireo dia voafaritra manokana ary nokajiana avy amin'ny tatitra momba ny halavan'ny PCB. Ny sandan'ny DQS mankany CLK Delay sy Board Delay dia kajy manokana amin'ny famolavolana PCB fahatsiarovana ny Arty Z7.
Raha mila fanazavana fanampiny momba ny fiasan'ny mpanara-maso fahatsiarovana, jereo ny Xilinx Zynq Technical Reference manual ( ug585-Zynq-7000-TRM [PDF]).
¹Ny famantaranandro ambony indrindra dia 525 MHz () amin'ny Arty Z7 noho ny famerana ny PLL.
USB UART Bridge (Serial Port)
Ny Arty Z7 dia misy tetezana FTDI FT2232HQ USB-UART (mifamatotra amin'ny mpampitohy J14) izay ahafahanao mampiasa rindranasa PC
mifandray amin'ny birao mampiasa baiko seranan-tsambo COM (na ny interface TTY amin'ny Linux). Ny mpamily dia apetraka ho azy amin'ny Windows sy ny dikan-teny Linux vaovao kokoa. Ny angon-drakitra seranan-tsambo dia mifanakalo amin'ny Zynq amin'ny alàlan'ny seranan-tsambo tariby roa (TXD/RXD). Aorian'ny fametrahana ny mpamily dia azo ampiasaina avy amin'ny PC mankany amin'ny seranan-tsambo COM ny baiko I/O mba hamokarana fifamoivoizana angon-drakitra amin'ny tsipika Zynq. Ny seranana dia mifamatotra amin'ny tsipika PS (MIO) ary azo ampiasaina miaraka amin'ny mpifehy UART.
Ny Zynq preset file (misy ao amin'ny Arty Z7 Resource Center (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start))
dia mikarakara ny fanaovana sarintany ny tsipika MIO marina amin'ny UART 0 controller ary mampiasa ireto mari-pamantarana protocol default manaraka ireto: 115200 baud rate, 1 stop bit, tsy misy parity, 8 bit ny halavany.
LED sata roa an-tsambo dia manome valiny hita maso momba ny fifamoivoizana mikoriana amin'ny seranan-tsambo: ny LED transmit () (LD11) ary ny LED () (LD10). Ny anarana famantarana izay milaza ny tari-dalana dia avy amin'ny point-of-view ny DTE (Data Terminal Equipment), amin'ity tranga ity ny PC.
Ny FT2232HQ dia ampiasaina ho toy ny controller ho an'ny Digilent USB-JTAG circuitry, fa ny USB-UART sy USB-JTAG miasa tsy miankina tanteraka amin'ny tsirairay. Ireo mpandrindra liana amin'ny fampiasana ny fiasan'ny UART an'ny FT2232 ao anatin'ny famolavolana azy dia tsy mila manahy momba ny JTAG circuitry manelingelina ny famindrana angon-drakitra UART, ary ny mifamadika amin'izany. Ny fampifangaroana ireo endri-javatra roa ireo ho fitaovana tokana dia mamela ny Arty Z7 ho voarindra, mifandray amin'ny alalan'ny UART, ary mandeha amin'ny solosaina mipetaka amin'ny tariby Micro USB tokana.
Ny famantarana DTR avy amin'ny mpifehy UART amin'ny FT2232HQ dia mifandray amin'ny MIO12 amin'ny fitaovana Zynq amin'ny alàlan'ny JP1. Raha ny Arduino IDE dia alefa hiasa amin'ny Arty Z7, ity jumper ity dia mety ho fohy ary MIO12 dia azo ampiasaina hametrahana ny Arty Z7 amin'ny fanjakana "vonona handray sketch vaovao". Izany dia maka tahaka ny fitondran-tenan'ny Arduino IDE boot-loaders.
MicroSD Slot
Ny Arty Z7 dia manome slot MicroSD (J9) ho an'ny fitahirizana fitahirizana ivelany tsy miovaova ary koa booting ny Zynq. Ny slot dia mifandray amin'ny Bank 1/501 MIO [40-47], ao anatin'izany ny Card Detect. Eo amin'ny lafiny PS, ny periferika SDIO 0 dia aseho amin'ireo pins ireo ary mifehy ny fifandraisana amin'ny karatra SD. Ny pinout dia azo jerena ao amin'ny tabilao 7.1. Ny fanaraha-maso periferika dia manohana ny maodely famindrana SD 1-bit sy 4-bit saingy tsy manohana ny maody SPI. Mifototra amin'ny Zynq Technical Reference manual ( MANAMPY [PDF]), SDIO host mode no hany fomba tohana.
| Anarana famantarana | Description | Zynq Pin | SD Slot Pin |
| SD_D0 | Data[0] | MIO42 | 7 |
| SD_D1 | Data[1] | MIO43 | 8 |
| SD_D2 | Data[2] | MIO44 | 1 |
| SD_D3 | Data[3] | MIO45 | 2 |
| SD_CCLK | famantaranandro | MIO40 | 5 |
| SD_CMD | didy | MIO41 | 3 |
| SD_CD | Card Detect | MIO47 | 9 |
Tabilao 7.1. karatra microSD
Ny slot SD dia mandeha amin'ny 3.3V fa mifandray amin'ny MIO Bank 1/501 (1.8V). Noho izany, ny TI TXS02612 level shifter dia manao ity fandikan-teny ity. Ny TXS02612 dia raha ny marina dia 2-port SDIO seranan-tsambo expander, fa ny haavon'ny shifter asa ihany no ampiasaina. Ny kisary fifandraisana dia azo jerena amin'ny sary 7.1. Ny fametahana ny tsipìka marina sy ny fanamafisana ny interface dia karakarain'ny Arty 7 Zynq presets file, azo alaina amin'ny Arty Z7 Resource Center (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start).
(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-microsd.png?id=reference%3Aprogrammable-logic%3Aartyz7%3Areference-manual)
Sary 7.1. famantarana slot microSD
Samy tohanana avokoa na karatra haingam-pandeha ambany sy avo lenta, ny famantaran'ny famantaranandro ambony indrindra dia 50 MHz (). Ny karatra Class 4 na tsara kokoa dia
soso-kevitra.
Jereo ny fizarana 3.1 raha mila fanazavana momba ny fomba boot amin'ny karatra SD. Raha mila fanazavana fanampiny dia jereo ny Zynq Technical Reference manual ( ug585-Zynq-7000-TRM [PDF]).
USB Host
Ny Arty Z7 dia mametraka ny iray amin'ireo roa misy PS USB OTG interface tsara amin'ny fitaovana Zynq. Ny Microchip USB3320 USB 2.0 Transceiver Chip miaraka amin'ny interface 8-bit ALPI dia ampiasaina ho PHY. Ny PHY dia manana HS-USB Physical Front-End feno manohana haingana hatramin'ny 480Mbs. Ny PHY dia mifandray amin'ny MIO Bank 1/501, izay mandeha amin'ny 1.8V. Ny periferika usb0 dia ampiasaina amin'ny PS, mifandray amin'ny MIO[28-39]. Ny interface USB OTG dia namboarina ho toy ny mpampiantrano tafiditra. USB OTG sy USB fitaovana maody dia tsy tohanana.
Ny Arty Z7 dia ara-teknika dia "mpampiantrano tafiditra" satria tsy manome ny capacitance 150 µF takiana amin'ny VBUS ilaina mba hahafeno fepetra ho mpampiantrano tanjona ankapobeny. Azo atao ny manova ny Arty Z7 mba hifanaraka amin'ny fepetra takian'ny mpampiantrano USB amin'ny alàlan'ny fametahana C41 miaraka amin'ny capacitor 150 µF. Ireo efa za-draharaha amin'ny fametahana singa kely amin'ny PCBs ihany no tokony hanandrana ity fanavaozana ity. Betsaka ny fitaovana periferika USB no hiasa tsara raha tsy misy ny C41. Na ny Arty Z7 dia namboarina ho mpampiantrano tafiditra na mpampiantrano tanjona ankapobeny, dia afaka manome 500 mA amin'ny tsipika 5V VBUS. Mariho fa ny fametahana C41 dia mety hahatonga ny Arty Z7 hamerenana indray rehefa mandroaka ny Linux efa napetraka rehefa mandeha amin'ny seranana USB, na inona na inona fitaovana USB mifandray amin'ny seranan-tsambo mpampiantrano. Izany dia vokatry ny rivo-mahery izay ateraky ny C41 rehefa alefa ny mpandrindra mpampiantrano USB ary mihodina ny switch VBUS (IC9).
Mariho fa raha mampiasa ny seranan-tsambo USB Host (napetraka na tanjona ankapobeny) ny endrikao, dia tokony hampiasaina amin'ny alalan'ny batterie na adaptatera rindrina afaka manome hery bebe kokoa ny Arty Z7.
Ethernet PHY
Ny Arty Z7 dia mampiasa Realtek RTL8211E-VL PHY hampihatra seranan-tsambo 10/100/1000 Ethernet ho an'ny fifandraisana amin'ny tambajotra. Ny PHY dia mifandray amin'ny MIO Bank 501 (1.8V) ary mifandray amin'ny Zynq-7000 APSoC amin'ny alàlan'ny RGMII ho an'ny data ary MDIO ho an'ny fitantanana. Ny famantarana fampitandremana fanampiny (INTB) sy ny famerenana (PHYRSTB) dia mifandray amin'ny PIN MIO MIO10 sy MIO9, tsirairay avy.
Sary 9.1. Ethernet PHY signal
Aorian'ny fampakarana herinaratra dia manomboka amin'ny alàlan'ny fifampiraharahana mandeha ho azy ny PHY, manao dokam-barotra hafainganam-pandeha 10/100/1000 ary duplex feno. Raha misy mpiara-miasa mahay Ethernet mifandray, ny PHY dia mametraka rohy miaraka aminy, na dia tsy voarindra aza ny Zynq.
LED famantarana famantarana roa no eo an-tsambo eo akaikin'ny mpampitohy RJ-45 izay manondro ny fifamoivoizana (LD9) sy ny fanjakana rohy manan-kery (LD8). Ny tabilao 9.1 dia mampiseho ny fihetsika mahazatra.
| asa | Mpamorona | FANJAKANA | Description |
| ROHINY | LD8 | Maharitra | Rohy 10/100/1000 |
| Mitselatra 0.4s ON, 2s OFF | Rohy, maodely Ethernet Efficient Energy (EEE). | ||
| zavatra | LD9 | Mamirapiratra | Mampita na mandray |
Tabilao 9.1. LED status Ethernet.
Ny Zynq dia mampiditra Gigabit Ethernet Controller roa tsy miankina. Mampihatra 10/100/1000 half/full-duplex Ethernet MAC izy ireo. Amin'ireo roa ireo, ny GEM 0 dia azo sarihina amin'ny tsipika MIO izay mampifandray ny PHY. Satria ny banky MIO dia mandeha amin'ny 1.8V, ny interface RGMII dia mampiasa mpamily 1.8V HSTL Class 1. Ho an'ity fenitra I/O ity dia misy reference ivelany amin'ny 0.9V ao amin'ny banky 501 (PS_MIO_VREF). Ny fametahana ny tsipìka marina sy ny fametrahana ny interface dia karakarain'ny Arty Z7 Zynq Presets file, azo alaina amin'ny Arty Z7 Resource Center (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start).
Na dia mety ho ampy amin'ny ankamaroan'ny rindranasa aza ny fanefena fanamafisam-pahefana mahazatra an'ny PHY, dia azo ampiasaina amin'ny fitantanana ny fiara fitateram-bahoaka MDIO. Ny RTL8211E-VL dia nomena ny adiresy 5-bit 00001 amin'ny bus MDIO. Miaraka amin'ny baiko mamaky sy manoratra rejistra tsotra, azo vakiana na ovaina ny mombamomba ny sata. Ny Realtek PHY dia manaraka ny sarintany rejistra manara-penitra indostrialy ho an'ny fanamafisana fototra.
Ny fanondroana RGMII dia mitaky ny fandraisana (RXC) ary ny fampitana famantaranandro (TXC) ho tara amin'ny famantarana angon-drakitra (RXD[0:3], RXCTL ary TXD[0:3], TXCTL). Ny torolàlana Xilinx PCB dia mitaky ihany koa io fahatarana io mba hanampiana. Ny RTL8211E-VL dia afaka mampiditra fanemorana 2ns amin'ny TXC sy RXC ka tsy mila atao lava kokoa ny dian'ny board.
Ny PHY dia voamarika amin'ny 50 mitovy MHz () oscillator izay famantaranandro ny Zynq PS. Ny capacitance parasitika amin'ireo entana roa dia ambany ampy mba handroahana avy amin'ny loharano tokana.
Amin'ny tambajotra Ethernet, ny node tsirairay dia mila adiresy MAC tokana. Ho an'ity tanjona ity, ny faritra indray mandeha-programmable (OTP) an'ny tselatra Quad-SPI dia novolavolaina tao amin'ny orinasa miaraka amin'ny famantarana mifanaraka amin'ny EUI-48/48 ™ 64-bit tokana manerantany. Ny isan'ny adiresy OTP [0x20;0x25] dia ahitana ny famantarana miaraka amin'ny byte voalohany amin'ny filaharan'ny byte fampitana dia ao amin'ny adiresy ambany indrindra. Jereo ny Taratasy fitadidiana tselatra (http://www.cypress.com/file/177966/download) ho fampahalalana momba ny fomba hidirana amin'ny faritra OTP. Rehefa mampiasa Petalinux, dia mandeha ho azy ao amin'ny U-boot boot-loader izany, ary ny rafitra Linux dia namboarina ho azy hampiasa io adiresy MAC tokana io.
Raha mila fanazavana fanampiny momba ny fampiasana ny Gigabit Ethernet MAC, jereo ny Zynq Technical Reference manual
( ug585-Zynq-7000-TRM [PDF]).
HDMI
Ny Arty Z7 dia misy seranan-tsambo HDMI roa tsy voafehy: seranan-tsambo iray J11 (famoahana), ary seranan-tsambo J10 (fampidirana). Ireo seranana roa ireo dia samy mampiasa HDMI karazana- A fitoeran-drano misy ny angon-drakitra sy famantarana famantaranandro tapaka ary mifandray mivantana amin'ny Zynq PL.
Samy mampiasa ny fenitry ny famantarana TMDS mitovy ny rafitra HDMI sy DVI, tohanan'ny fotodrafitrasa I/O mpampiasa Zynq PL mivantana. Ary koa, ny loharano HDMI dia mifanaraka amin'ny DVI milentika, ary ny mifamadika amin'izany. Noho izany, ny adaptatera passive tsotra (misy any amin'ny ankamaroan'ny fivarotana elektronika) dia azo ampiasaina hitondrana ny DVI monitor na hanaiky ny fampidirana DVI. Ny fitoeran'ny HDMI dia tsy misy afa-tsy famantarana nomerika, ka ny fomba DVI-D ihany no azo atao.
Ny mpampitohy HDMI 19-pin dia misy fantsona angon-drakitra telo samihafa, fantsona famantaranandro dimy GND () fifandraisana, fiara fitateram-bahoaka Consumer Electronics Control (CEC), fiara fitateram-bahoaka Display Data Channel (DDC) roa-tariby izay bisy I2C amin'ny ankapobeny, famantarana Hot Plug Detect (HPD), famantarana 5V afaka manolotra hatramin'ny 50mA. , ary pin iray voatokana (RES). Ny famantarana tsy misy herinaratra rehetra dia alefa amin'ny Zynq PL afa-tsy ny RES.
| Pin/Signal | J11 (loharano) | J10 (fantsona) | ||
| Description | FPGA pin | Description | FPGA pin | |
| D[2]_P, D[2]_N | Output data | J18, H18 | Fampidirana data | N20, P20 |
| D[1]_P, D[1]_N | Output data | K19, J19 | Fampidirana data | T20, U20 |
| D[0]_P, D[0]_N | Output data | K17, K18 | Fampidirana data | V20, W20 |
| CLK_P, CLK_N | Fivoahan'ny famantaranandro | L16, L17 | Fampidirana famantaranandro | N18, P19 |
| CEC | Consumer Electronics Control bidirectional (tsy voatery) | G15 | Consumer Electronics Control bidirectional (tsy voatery) | H17 |
| SCL, SDA | DDC bidirectional (tsy voatery) | M17, M18 | DDC bidirectional | U14, U15 |
| HPD/HPA | Hot-plug detect input (mivadika, tsy voatery) | R19 | Hot-plug assert Output | T19 |
Tabilao 10.1. Famaritana sy fanendrena HDMI pin.
TMDS Signals
HDMI/DVI dia rindran-tsary dizitaly haingam-pandeha amin'ny alàlan'ny famantaran'ny diviziona kely indrindra (TMDS). Mba hampiasana araka ny tokony ho izy ny iray amin'ireo seranan-tsambo HDMI, dia mila apetraka ao amin'ny Zynq PL ny mpandefa na mpandray mifanaraka amin'ny fenitra. Ny antsipirian'ny fampiharana dia ivelan'ny faritry ity boky ity. Zahao ny tahiry IP Core tranomboky video amin'ny Digilent GitHub (https://github.com/Digilent) ho an'ny adiresy IP azo ampiasaina.
Famantarana fanampiny
Isaky ny vonona ny sodina iray ary maniry ny hanambara ny fisiany, dia mampifandray ny pin famatsiana 5V0 amin'ny pin HPD. Ao amin'ny Arty Z7, izany dia atao amin'ny alàlan'ny familiana ny mari-pamantarana Hot Plug Assert avo. Mariho fa aorian'ny fametrahana andevo fantsona DDC ao amin'ny Zynq PL ihany no tokony hanaovana izany ary vonona ny handefa angon-drakitra.
Ny Channel Data Display, na DDC, dia fitambarana protocoles izay ahafahan'ny fifandraisana eo amin'ny fampisehoana (sink) sy ny adaptatera grafika (loharano). Ny variana DDC2B dia mifototra amin'ny I2C, ny tompon'ny fiara fitateram-bahoaka no loharanon'ny fiara ary ny andevo bisy ny sodina. Rehefa misy loharano iray mahita haavo avo amin'ny tsipika HPD, dia manontany ny sodina eo ambonin'ny fiara fitateram-bahoaka DDC izy mba hahitana ny fahaiza-manao video. Izy io no mamaritra raha DVI na HDMI ny dobo ary inona ny fanapahan-kevitra tohana. Aorian'izay vao manomboka ny fandefasana horonan-tsary. Jereo ny famaritana VESA E-DDC raha mila fanazavana fanampiny.
Ny Consumer Electronics Control, na CEC, dia protocole azo atao izay ahafahan'ny hafatra fanaraha-maso alefa amin'ny rojo HDMI eo anelanelan'ny vokatra samihafa. Ny tranga fampiasa mahazatra dia hafatra fanaraha-maso mandeha amin'ny fahitalavitra avy amin'ny lavitr'ezaka ho an'ny DVR na mpandray zanabolana. Izy io dia protocole tokana amin'ny haavo 3.3V mifandray amin'ny pin I/O mpampiasa Zynq PL. Ny tariby dia azo fehezina amin'ny fomba misokatra malalaka ahafahan'ny fitaovana maro mizara tariby CEC mahazatra. Jereo ny fanampim-panazavana CEC an'ny HDMI 1.3 na aoriana raha mila fanazavana fanampiny.
Loharanom-pamantaranandro
Ny Arty Z7 dia manome 50 MHz () famantaranandro mankany amin'ny fampidirana Zynq PS_CLK, izay ampiasaina hamokarana ny famantaranandro ho an'ny zana-rafitra PS tsirairay. Ny 50 MHz () Ny fampidirana dia ahafahan'ny processeur miasa amin'ny frequence ambony indrindra 650 MHz () ary ny mpanara-maso fitadidiana DDR3 miasa amin'ny 525 MHz () (1050 Mbps) fara-fahakeliny. Ny Arty Z7 Zynq Presets file azo alaina amin'ny Arty Z7 Resource Center (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start) dia azo ampidirina ao amin'ny Zynq Processing System IP core ao amin'ny tetikasa Vivado mba handrindrana tsara ny Zynq hiasa amin'ny 50 MHz () famantaranandro fampidirana.
Ny PS dia manana PLL voatokana afaka mamokatra famantaranandro reference efatra, izay samy manana ny frequences azo apetraka, izay azo ampiasaina amin'ny famantaranandro ny lojika mahazatra ampiharina ao amin'ny PL. Ankoatr'izay, ny Arty Z7 dia manome 125 ivelany MHz () famantaranandro mivantana mankany amin'ny pin H16 an'ny PL. Ny famantaranandro fanondro ivelany dia ahafahan'ny PL ampiasaina tsy miankina tanteraka amin'ny PS, izay mety ilaina amin'ny fampiharana tsotra izay tsy mitaky processeur.
Ny PL an'ny Zynq dia misy koa ny MMCM sy ny PLL izay azo ampiasaina hamokarana famantaranandro miaraka amin'ny habe sy ny fifandraisan'ny dingana. Ny iray amin'ireo famantaranandro famantarana PS efatra na ny 125 MHz () Ny famantaranandro fanondro ivelany dia azo ampiasaina ho fampidirana ny MMCM sy PLL. Ny Arty Z7-10 dia misy 2 MMCM sy 2 PLL, ary ny Arty Z7-20 dia misy 4 MMCM sy 4 PLL. Raha mila fanazavana feno momba ny fahaiza-manaon'ny Zynq PL dia jereo ny "7 Series FPGAs Clocking Resources Guide Guide" azo avy amin'ny Xilinx.
Ny sary 11.1 dia mamaritra ny rafitra famantaranandro ampiasaina amin'ny Arty Z7. Mariho fa ny famoahana famantaranandro famantarana avy amin'ny Ethernet PHY dia ampiasaina ho 125 MHz () famantaranandro fanondro amin'ny PL, mba hampihenana ny vidin'ny fampidirana oscillator natokana ho an'ity tanjona ity. Ataovy ao an-tsaina fa ny CLK125 dia ho kilemaina rehefa mihazona ny Ethernet PHY (IC1) amin'ny famerenana ny fitaovana amin'ny alàlan'ny fampidinana ny famantarana PHYRSTB ambany.
Sary 11.1. Arty Z7 famantaranandro.
I/O fototra
Ny birao Arty Z7 dia ahitana LED telo-loko roa, switch 2, bokotra 4 ary LED tsirairay 4 araka ny aseho amin'ny sary 12.1. Ampifandraisina amin'ny Zynq PL amin'ny alalan'ny resistors andiam-panoherana ny bokotra fanerena sy ny sliding mba hisorohana ny fahasimbana avy amin'ny circuits fohy tsy nahy (mety hitranga ny tsipika fohy raha toa ka nofaritana tsy nahy ho toy ny vokatra ny pin FPGA voatendry amin'ny bokotra fanindriana na sliding switch). Ireo bokotra efatra dia switch "fotoana fohy" izay mazàna mamoaka vokatra ambany rehefa miala sasatra izy ireo, ary vokatra avo lenta raha tsy voatsindry. Ny switch switch dia miteraka fampidirana avo na ambany tsy tapaka arakaraka ny toerana misy azy.
Sary 12.1. Arty Z7 GPIO ().
Ny LED efatra avo lenta dia mifandray amin'ny Zynq PL amin'ny alàlan'ny 330-ohm resistors, ka hitodika izy ireo rehefa misy lojika avo lenta.tage dia ampiharina amin'ny pin I/O tsirairay avy. Ny LED fanampiny izay tsy azon'ny mpampiasa dia manondro ny herinaratra, ny sata fandaharana PL, ary ny satan'ny seranan-tsambo USB sy Ethernet.
LED telo loko
Ny birao Arty Z7 dia misy LED telo loko roa. Tsirairay tri-loko LED () dia manana famantarana fampidirana telo izay mitondra ny cathodes amin'ny LED anatiny telo kely kokoa: mena iray, manga iray ary maitso iray. Ny fitondrana ny famantarana mifanaraka amin'ny iray amin'ireo loko avo dia hanazava ny anatiny LED (). Ny famantarana fampidirana dia tarihin'ny Zynq PL amin'ny alalan'ny transistor iray, izay mamadika ny famantarana. Noho izany, mba hanazava ny tri-loko LED (), ny famantarana mifanaraka amin'izany dia mila atosiky ny avo. Ny tri-loko LED () dia hamoaka loko miankina amin'ny fitambaran'ny LED anatiny izay hazavaina amin'izao fotoana izao. Ho an'ny example, raha ny mena sy manga famantarana no atosiky ny avo ary maitso dia atosiky ny ambany, ny tri-loko LED () dia hamoaka loko volomparasy.
Digilent dia manoro hevitra mafy ny fampiasana ny pulse-width modulation (PWM) rehefa mitondra ny LED tri-loko. Ny fitarihana ny iray amin'ireo fampidirana mankany amin'ny lojika tsy miovaova '1' dia miteraka ny LED () hazavaina amin'ny haavo mamirapiratra tsy mahazo aina. Azonao atao ny misoroka izany amin'ny alàlan'ny fiantohana fa tsy misy na dia iray amin'ireo famantarana tri-loko entina miaraka amin'ny tsingerin'ny adidy mihoatra ny 50%. Ny fampiasana PWM dia manitatra be ihany koa ny palette loko mety amin'ny led tri-color. Ny fanitsiana tsirairay ny tsingerin'ny adidy amin'ny loko tsirairay eo anelanelan'ny 50% sy 0% dia mahatonga ny loko isan-karazany hazava amin'ny hamafin'ny hafa, mamela ny loko rehetra aseho.
Mono Audio Output
Ny jack audio onboard (J13) dia tarihin'ny Sallen-Key Butterworth Low-pass 4th Order Filter izay manome vokatra audio mono. Aseho ao amin'ny sary 14.1 ny fizaran'ny sivana ambany-pass. Ny fampidirana ny sivana (AUD_PWM) dia mifandray amin'ny Zynq PL pin R18. Ny fampidirana nomerika dia mazàna dia famantarana mivelatra amin'ny alàlan'ny pulse-width modulated (PWM) na pulse density modulated (PDM) novokarin'ny FPGA. Ny famantarana dia mila atosiky ny lojika '0' ary avela amin'ny impedance avo lenta ho an'ny lojika '1'. Ny resistor misintona an-tsambo mankany amin'ny lalamby 3.3V madio dia hametraka ny voltage ho an'ny lojika '1'. Ny sivana ambany-pass eo amin'ny fidirana dia hiasa ho toy ny sivana fanarenana hanovana ny famantarana nomerika modulated pulse-width ho lasa vol analogtage amin'ny output jack audio.
(Sary 13.1. Circuit Output Audio.
Ny mari-pamantarana fanakatonana Audio (AUD_SD) dia ampiasaina hampangina ny famoahana feo. Izy io dia mifandray amin'ny Zynq PL pin T17. Mba hampiasana ny famoahana feo, ity famantarana ity dia tsy maintsy atosiky ny lojika avo.
Ny valin-kafatra amin'ny SK Butterworth Low-Pass Filter dia aseho amin'ny sary 13.2. Ny famakafakana AC ny faritra dia atao amin'ny fampiasana NI Multisim 12.0.
Sary 13.2. Valiny matetika amin'ny Output Audio.
Pulse-Width Modulation
Ny mari-pamantarana pulse-width-modulated (PWM) dia rojo pulses amin'ny fatran'ny raikitra sasany, ary ny pulse tsirairay dia mety manana sakany hafa. Ity mari-pamantarana nomerika ity dia azo ampitaina amin'ny sivana ambany-pass tsotra izay mampiditra ny onjam-peo nomerika mba hamokarana vol analogtage mifanitsy amin'ny sakan'ny pulso amin'ny elanelam-potoana sasany (ny elanelana dia voafaritra amin'ny alàlan'ny fatran'ny 3dB tapaka amin'ny sivana ambany sy ny fatran'ny pulse). Ho an'ny example, raha avo ny pulses amin'ny salan'isa 10% amin'ny vanim-potoanan'ny pulse misy, dia hamokatra sanda analoga ny integrator iray izay 10% amin'ny Vdd vol.tage. Ny sary 13.1.1 dia mampiseho onjam-peo aseho ho famantarana PWM.
Sary 13.1.1. PWM Waveform.
Ny famantarana PWM dia tsy maintsy ampidirina mba hamaritana voltage. Ny fatran'ny sivana ambany 3dB dia tokony ho filaharana lehibe kokoa noho ny fatran'ny PWM mba ho voasivana avy amin'ny famantarana ny angovo famantarana amin'ny fatran'ny PWM. Ho an'ny exampRaha toa ka tsy maintsy misy fampahalalam-baovao matetika hatrany amin'ny 5 kHz ny mari-peo iray, dia tokony ho 50 kHz fara-fahakeliny ny fatran'ny PWM (ary na dia avo kokoa aza). Amin'ny ankapobeny, amin'ny resaka fahatokiana famantarana analoga, ny avo kokoa ny fatran'ny PWM, ny tsara kokoa. Ny sary 13.1.2 dia mampiseho fanehoana ny PWM integrator mamokatra voltage amin'ny fampidirana ny fiaran-dalamby pulse. Mariho ny mari-pamantarana famoahana sivana tsy miovaova ampNy tahan'ny litude amin'ny Vdd dia mitovy amin'ny tsingerin'ny adidy amin'ny sakan'ny pulse (ny tsingerin'ny adidy dia faritana ho fotoana avo be nozaraina amin'ny fotoanan'ny varavarankely).
Figure 13.1.2. PWM Output Voltage.
Reset Sources
Famerenana amin'ny herinaratra
Ny Zynq PS dia manohana famantarana famerenam-pahefana ivelany. Ny famerenam-pahefana dia ny famerenan'ny tompony ny puce manontolo. Io famantarana io dia mamerina ny rejisitra rehetra ao amin'ny fitaovana azo averina. Ny Arty Z7 dia mitondra an'io famantarana io avy amin'ny mari-pamantarana PGOOD an'ny mpandrindra herinaratra TPS65400 mba hitazonana ny rafitra amin'ny reset mandra-pahatongan'ny famatsiana herinaratra rehetra.
Programa Push Button Switch
Ny solo-panosika PROG, misy marika PROG, dia mamadika ny Zynq PROG_B. Mamerina ny PL izany ary mahatonga ny DONE ho de-asserted. Ny PL dia hijanona ho tsy voarindra mandra-pandaminana azy amin'ny processeur na amin'ny alàlan'ny JTAG.
Famerenana ny subsystem processeur
Ny famerenana ny rafitra ivelany, misy marika SRST, dia mamerina ny fitaovana Zynq tsy manelingelina ny tontolo iainana debug. Ho an'ny example, mijanona ho manan-kery ny teboka teo aloha napetraky ny mpampiasa aorian'ny famerenana ny rafitra. Noho ny olana momba ny fiarovana, ny famerenana ny rafitra dia mamafa ny atiny fitadidiana rehetra ao anatin'ny PS, anisan'izany ny OCM. Esorina ihany koa ny PL mandritra ny famerenana ny rafitra. Ny famerenan'ny rafitra dia tsy mahatonga ny tsimatra fametahana baotin'ny bootampLED.
Ny bokotra SRST ihany koa dia mahatonga ny famantarana CK_RST hivezivezy mba hamerenana indray ny ampinga rehetra.
Pmod Ports
Ny seranan-tsambo Pmod dia 2 × 6, zoro havanana, 100-mil misy elanelana vehivavy mpampitohy izay manambady miaraka amin'ny lohapejy 2 × 6 mahazatra. Ny seranan-tsambo Pmod 12-pin tsirairay dia manome 3.3V roa VCC () famantarana (pins 6 sy 12), famantarana roa Ground (pins 5 sy 11), ary famantarana lojika valo, araka ny aseho amin'ny sary 15.1. ny VCC () ary ny zana-tany dia afaka manolotra hatramin'ny 1A amin'izao fotoana izao, saingy tsy maintsy tandremana ny tsy hihoatra ny teti-bolan'ny herinaratra an'ny mpandrindra an-tsambo na ny famatsiana herinaratra ivelany (jereo ny fetran'ny lalamby 3.3V voatanisa ao amin'ny fizarana "Power Supplies") .
(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-pmod.png?id=reference%3Aprogrammable-logic%3Aartyz7%3Areference-manual)
Sary 15.1. Pmod Port Diagram
Digilent dia mamokatra famoriam-bola be dia be amin'ny takelaka fanampiny Pmod izay afaka mipetaka amin'ny mpampitohy fanitarana Pmod mba hanampiana asa efa vita toy ny A / D's, D / A's, mpamily maotera, sensor ary asa hafa. JEREO NY www.digilentinc.com (http://www.digilentinc.com) raha mila fanazavana fanampiny.
Ny seranan-tsambo Pmod tsirairay hita ao amin'ny boards Digilent FPGA dia tafiditra ao anatin'ny iray amin'ireo sokajy efatra: mahazatra, MIO mifandray, XADC, na haingam-pandeha. Ny Arty Z7 dia manana seranan-tsambo roa Pmod, izay samy karazana haingam-pandeha. Ity fizarana manaraka ity dia mamaritra ny karazana seranan-tsambo Pmod haingam-pandeha.
Pmods haingam-pandeha
Ny Pmods Haingam-pandeha ambony dia manana ny mari-pamantarana angon-dry zareo satria ny impedance dia mifanandrify amin'ny mpivady tsy mitovy amin'ny hafainganam-pandeha ambony indrindra. Manana pads izy ireo amin'ny fametahana resistors ho fiarovana fanampiny, fa ny sambo Arty Z7 miaraka amin'ireo entana ireo ho 0-Ohm shunt. Miaraka amin'ny fanoherana ny andiany dia tsy misy fiarovana amin'ny circuits fohy ireo Pmods ireo fa mamela haingana kokoa ny hafainganam-pandeha. Ny famantarana dia ampiarahina amin'ny famantarana mifanakaiky amin'ny laharana mitovy: tsimatra 1 sy 2, tsimatra 3 sy 4, tsimatra 7 sy 8, ary tsimatra 9 sy 10.
Ny traces dia mandeha amin'ny 100 ohms (+/- 10%) differential.
Raha ny tsimatra amin'ity seranan-tsambo ity no ampiasaina ho famantarana tokana, dia mety hampiseho crosstalk ny mpivady mitambatra. Amin'ny fampiharana izay mampanahy azy, ny iray amin'ireo famantarana dia tokony hapetraka amin'ny tany (mandroaka azy ambany avy amin'ny FPGA) ary ampiasao ny mpivady ho an'ny famantarana efa tapitra.
Satria ny Pmods Haingam-pandeha dia manana 0-ohm shunts fa tsy resistors fiarovana, ny mpandraharaha dia tsy maintsy mitandrina mba hahazoana antoka fa tsy miteraka short.
Arduino/chipKIT Shield Connector
Ny Arty Z7 dia azo ampifandraisina amin'ny Arduino mahazatra sy ampinga chipKIT mba hanampiana fampiasa fanampiny. Nokarakaraina manokana ny fikarakarana ny Arty Z7 mba hahazoana antoka fa mifanaraka amin'ny ankamaroan'ny ampinga Arduino sy chipKIT eny an-tsena. Ny mpampitohy ampinga dia manana tsipìka 49 mifandray amin'ny Zynq PL ho an'ny I/O Digital tanjona ankapobeny amin'ny Arty Z7-20 ary 26 amin'ny Arty Z7-10. Noho ny fahafahan'ny FPGA dia azo atao ny mampiasa ireo tsimatra ireo amin'ny zavatra rehetra ao anatin'izany ny famakiana / fanoratana nomerika, ny fifandraisana SPI, ny fifandraisana UART, ny fifandraisana I2C ary ny PWM. Ny enina amin'ireo tsimatra ireo (misy marika AN0-AN5) dia azo ampiasaina koa ho toy ny fampidirana analogue tokana miaraka amin'ny salan'isa 0V- 3.3V, ary ny enina hafa (voasoratra anarana AN6-11) dia azo ampiasaina ho fampidiran-dresaka analogue differential.
Fanamarihana: Ny Arty Z7 dia tsy mifanaraka amin'ny ampinga izay mamoaka famantarana nomerika na analoga 5V. Mety hiteraka fahasimbana amin'ny Zynq ny tsimatra mitondra fiara amin'ny mpampitohy Arty Z7 ampinga ambonin'ny 5V.
(https://reference.digilentinc.com/_media/reference/programmable-logic/arty-z7/arty-z7-shield.png)
Sary 16.1. Diagram Pin Shield.
| Anaran'ny Pin | Shield Function | Arty Z7 fifandraisana |
| IO0–IO13 | Pins I/O tanjona ankapobeny | Jereo ny fizarana mitondra ny lohateny hoe “I/O Ampinga Digital” |
| IO26–IO41, A (IO42) | Arty Z7-20 Pins I/O tanjona ankapobeny | Jereo ny fizarana mitondra ny lohateny hoe “I/O Ampinga Digital” |
| SCL | Clock I2C | Jereo ny fizarana mitondra ny lohateny hoe “I/O Ampinga Digital” |
| SDA | Data I2C | Jereo ny fizarana mitondra ny lohateny hoe “I/O Ampinga Digital” |
| SCLK () | Famantaranandro SPI | Jereo ny fizarana mitondra ny lohateny hoe “I/O Ampinga Digital” |
| MOSI () | Takelaka data SPI | Jereo ny fizarana mitondra ny lohateny hoe “I/O Ampinga Digital” |
| MISO () | Takelaka data SPI | Jereo ny fizarana mitondra ny lohateny hoe “I/O Ampinga Digital” |
| SS | SPI Slave Select | Jereo ny fizarana mitondra ny lohateny hoe “I/O Ampinga Digital” |
| A0–A5 | Input Analog tokana tokana | Jereo ny fizarana mitondra ny lohateny hoe “I/O Analog Shield” |
| A6–A11 | Differential Analog Input | Jereo ny fizarana mitondra ny lohateny hoe “I/O Analog Shield” |
| Anaran'ny Pin | Shield Function | Arty Z7 fifandraisana |
| V_P, V_N | Fampidirana Analog Differential Natokana | Jereo ny fizarana mitondra ny lohateny hoe “I/O Analog Shield” |
| XGND | XADC Analog Ground | Ampifandraisina amin'ny harato entina mitondra ny reference ground XADC amin'ny Zynq (VREFN) |
| XVREF | XADC Analog Voltage Reference | Mifandray amin'ny 1.25 V, 25mA rail ampiasaina hitondra ny XADC voltage reference amin'ny Zynq (VREFP) |
| N/C | Tsy mifandray | Tsy mifandray |
| IOREF | Digital I/O Voltage referansa | Ampifandraisina amin'ny Arty Z7 3.3V Power Rail (Jereo ny fizarana "Power Supplies") |
| voalohany | Hiverina any amin'ny Shield | Mifandray amin'ny bokotra mena "SRST" sy MIO pin 12 an'ny Zynq. Rehefa fohy ny JP1, dia mifandray amin'ny famantarana DTR amin'ny tetezana FTDI USB-UART ihany koa. |
| 3V3 | 3.3V Power Rail | Ampifandraisina amin'ny Arty Z7 3.3V Power Rail (Jereo ny fizarana "Power Supplies") |
| 5V0 | 5.0V Power Rail | Ampifandraisina amin'ny Arty Z7 5.0V Power Rail (Jereo ny fizarana "Power Supplies") |
| GND (), G | tany | Mifandray amin'ny fiaramanidina Ground an'ny Arty Z7 |
| vin, | Fampidirana herinaratra | Ampifandraisina amin'ny mpampitohy famatsiana herinaratra ivelany (J18). |
Tabilao 16.1. Filazana Pin Shield.
Shield Digital I/O
Ireo tsipìka mifandray mivantana amin'ny Zynq PL dia azo ampiasaina ho fampidirana na famoahana tanjona ankapobeny. Anisan'izany ny pin I2C, SPI, ary I/O tanjona ankapobeny. Misy andian-dahatsoratra 200 Ohm eo anelanelan'ny FPGA sy ny tsipika I/O nomerika mba hanampy amin'ny fiarovana amin'ny circuits fohy tsy nahy (afa-tsy ny mari-pamantarana AN5-AN0, izay tsy misy fanoherana andiany, ary ny famantarana AN6-AN12, izay manana 100 Ohm série resistors). Voltagho an'ireo tsimatra ireo dia voasoritra ao amin'ny tabilao etsy ambany.
IO26-IO41 sy A (IO42) dia tsy azo idirana amin'ny Arty Z7-10. Ary koa, AN0-AN5 dia tsy azo ampiasaina ho Digital I/O amin'ny Arty Z7-10. Izany dia noho ny tsipìka I/O vitsy kokoa hita ao amin'ny Zynq-7010 noho ny amin'ny Zynq-7020.
| Voltage | Recommended Minimum Operating Voltage | Recommended Maximum Operating Voltage | Volan'ny Maximum tanterakatage | |
| Powered | -0.4 V | -0.2 V | 3.4 V | 3.75 V |
| Unpowered | -0.4 V | N / A | N / A | 0.55 V |
Tabilao 16.1.1. Shield Digital Voltages. Raha mila fanazavana fanampiny momba ny toetra elektrônika ny tsimatra mifandray amin'ny Zynq PL, azafady jereo ny Takelaka data Zynq-7000
(ds187-XC7Z010-XC7Z020-Data-Sheet) avy amin'ny Xilinx.
Shield Analog I/O
Ny tsimatra misy soratra hoe A0-A11 sy V_P/V_N dia ampiasaina ho toy ny fampidirana analogue amin'ny maody XADC an'ny Zynq. Ny Zynq dia manantena fa ny fidirana dia manomboka amin'ny 0-1 V. Amin'ny tsipìka misy marika A0-A5 dia mampiasa circuit ivelany isika mba hampihenana ny vol miditra.tage ny 3.3v. Ity faritra ity dia aseho amin'ny sary 16.2.1. Ity faritra ity dia mamela ny XADC module mba handrefesana tsara ny voltage eo anelanelan'ny 0V sy 3.3V (mifanaraka amin'ny Arty Z7's GND ()) izay ampiharina amin'ny iray amin'ireo pin. Raha te hampiasa ny tsimatra misy soratra hoe A0-A5 ho toy ny fampidirana na vokatra nomerika ianao, dia mifandray mivantana amin'ny Zynq PL ihany koa izy ireo alohan'ny fizaran'ny mpizara resistor (aseho ao amin'ny sary 16.2.1) amin'ny Arty Z7-20. Ity fifandraisana fanampiny ity dia tsy natao amin'ny Arty Z7-10, ka izany no mahatonga ireo famantarana ireo tsy azo ampiasaina afa-tsy ho fampidirana analogue amin'io variana io.
(https://reference.digilentinc.com/_media/reference/programmable-logic/arty-z7/arty-z7-shield-an.png)
Sary 16.2.1. Fidirana Analog tokana tokana.
Ireo tsipìka misy soratra A6-A11 dia mifandray mivantana amin'ny tsipika 3 azo ananalog amin'ny Zynq PL amin'ny alàlan'ny sivana anti-aliasing. Ity faritra ity dia aseho amin'ny sary 16.2.2. Ireo tsipìka tsiroaroa ireo dia azo ampiasaina ho fampidiran-dresaka analogue amin'ny voltage ny fahasamihafana eo amin'ny 0-1V. Ny isa mitovy dia mifandray amin'ny tsimatra tsara amin'ny mpivady ary ny isa hafahafa dia mifandray amin'ny tsimatra miiba (ka A6 sy A7 dia mamorona mpivady input analog miaraka amin'ny A6 ho tsara ary A7 ho ratsy). Mariho fa na dia eo aza ny pads ho an'ny capacitor, dia tsy misy entana ho an'ireo tsimatra ireo. Koa satria azo ampiasaina toy ny tsimatra FPGA nomerika mahazatra ihany koa ny tsimatra analogue an'ny FPGA, dia azo atao koa ny mampiasa ireo tsimatra ireo ho an'ny Digital I/O.
Ny tsimatra misy soratra hoe V_P sy V_N dia mifandray amin'ny VP_0 sy VN_0 natokana analogue inputs an'ny FPGA. Ity paompy roa ity dia azo ampiasaina ho toy ny fampidirana analogue differential miaraka amin'ny voltage eo anelanelan'ny 0-1V, saingy tsy azo ampiasaina ho Digital I/O izy ireo. Ny capacitor ao amin'ny fizaran-tany aseho amin'ny sary 16.2.2 ho an'ity tsimatra roa ity dia entina amin'ny Arty Z7.
Sary 16.2.2. Differential Analog Inputs.
Ny fototra XADC ao anatin'ny Zynq dia mpanova 12-bit analog-to-digital roa-channel afaka miasa amin'ny 1 MSPS. Ny fantsona tsirairay dia azo tarihin'ny iray amin'ireo fampidirana analogue mifandray amin'ny tsimatra ampinga. Ny fototra XADC dia fehezina sy idirana amin'ny endrika mpampiasa amin'ny alàlan'ny Dynamic Reconfiguration Port (DRP). Ny DRP koa dia manome fidirana amin'ny voltage manara-maso izay misy eo amin'ny làlam-pamokarana tsirairay an'ny FPGA, ary sensor mari-pana ao anatiny ao amin'ny FPGA. Raha mila fanazavana fanampiny momba ny fampiasana ny fototra XADC dia jereo ny antontan-taratasy Xilinx mitondra ny lohateny hoe "7 Series FPGAs sy Zynq-7000 All Programmable SoC XADC Dual 12-Bit 1 MSPS Analog-to-Digital Converter". Azo atao ihany koa ny miditra mivantana amin'ny XADC core mampiasa ny PS, amin'ny alàlan'ny interface "PS-XADC". Ity interface ity dia voafaritra feno ao amin'ny toko faha-30 amin'ny Zynq
Torolàlana ara-teknika ( ug585-Zynq-7000-TRM [PDF]). rm (https://reference.digilentinc.com/tag/rm?do=showtag&tag=rm), doc (https://reference.digilentinc.com/tag/doc?do=showtag&tag=doc), arty-z7
(https://reference.digilentinc.com/tag/arty-z7?do=showtag&tag=arty-z7)
Misoratra anarana amin'ny gazetinay
| Fanampin'anarana |
| Anarana |
| Adiresy mailaka |
| Ny mpiara-miasa amintsika Xilinx University FANDAHARAM-POTOANA (https://store.digilentinc.com/partneuniversity-program/) Teknolojia mpiara-miasa (https://store.digilentinc.com/technolpartners/) mpizara (https://store.digilentinc.com/ourdistributors/) |
Tohana ara-teknika Forum (https://forum.digilentinc.com) Reference Wiki (https://reference.digilentinc.com) Mifandraisa aminay (https://store.digilentinc.com/contactus/) |
| Info mpanjifa(https://youtube.com/user/digilentinc) FAQ(https://resource.digilentinc.com/verify) Store Info (https://store.digilentinc.com/store-info/) |
Company Info
Momba anay |
Documents / Loharano
 |
Birao fampandrosoana DIGILENT Arty Z7 [pdf] Boky Torolàlana Birao fampandrosoana Arty Z7 |
