د هنر Z7 د حوالې لاسي کتاب
د آرټي Z7 د چمتو کولو لپاره پرمختللي پلیټ فارم دی چې د زینق - 7000 شاوخوا چاپ شوی ™ د ټولو برنامه وړ سیسټم آن چپ (AP SoC) له زیلینیکس څخه. د زینق 7000 architect architect جوړښت د ډبل کور ، 650 M میګاهرتز () ارم آرم کورټیکس -9 process پروسیسر د زیلینکس--لړۍ فیلډ برنامې وړ ګیټ اري (FPGA) منطق سره مدغم کوي. دا جوړه کول د سافټویر ټاکل شوي پیرویفورونو او کنټرولرونو ځانګړي سیټ سره د ځواکمن پروسیسر شاوخوا کې وړتیا وړتیا ورکوي ، د هدف غوښتنلیک لپاره ستاسو لخوا چمتو شوی.
د ویواډو ، پیټالینکس ، او SDSoC توکیټونه هر یو د خپل کسټم پیرفیریل سیټ تعریف کولو تر مینځ د لاسرسي وړ لاره چمتو کوي او دا د لینکس OS () یا پرویرسر کې بېره فلزي برنامې پرمخ وړلو ته فعالیت راوړي. د هغو کسانو لپاره چې د دودیز ډیجیټل منطق ډیزاین تجربې په لټه کې دي ، دا هم امکان لري چې د ARM پروسیسرونو څخه سترګې پټې کړئ او د Zynq FPGA برنامه وکړئ لکه چې تاسو به کوم بل Xilinx FPGA وي. ډیجیټل د Arty Z7 لپاره یو شمیر توکي او سرچینې چمتو کوي چې تاسو به پورته او ستاسو د انتخاب کولو وسیله سره ژر تر ژره پرمخ بوځي.
د هنر Z7 د لارښود لارښود [حواله. ډاګلیټینټک]
د دې حوالې لارښود ډاونلوډ کړئ
- د دې حوالې لارښود لاهم د ډاونلوډ لپاره شتون نلري.
ځانګړتیاوې
د ZYNQ پروسیسر
- د 650MHz ډبل کور کورټیکس - A9 پروسیسر
- د DDR3 حافظه کنټرولر د 8 DMA چینلونو او 4 لوړ فعالیت AXI3 غلام بندرونو سره
- د لوړ بینډ ویتو پیروی کنټرولران: 1G ایترنیټ ، USB 2.0 ، SDIO
- د ټیټ - بینډ ویتھ پیرویریل کنټرولر: SPI، UART، CAN، I2C
- د پروګرام وړ JTAG، Quad-SPI فلش، او microSD کارت
- د آرټیکس -7 FPGA سره برابر د برنامه وړ منطق
حافظه
- 512MB DDR3 د 16-bit بس @ 1050MBS سره
- د فابریکې برنامه شوي 16-بټ په نړیواله کچه ځانګړی EUI-48/48 ™ مناسب پیژندونکی سره د 64MB Quad-SPI فلش
- د مایکرو ایس ډی سلاټ
ځواک
- د USB یا کوم 7V-15V بهرني بریښنا سرچینې څخه پیاوړی شوی
USB او ایترنیټ
- ګیګابایټ ایترنیټ PHY
- USB-JTAG د پروګرام کولو سرکټري
- د USB-UART پل
- USB OTG PHY (یوازې کوربه ملاتړ کوي)
آډیو او ویډیو
- د HDMI سنک بندر (نښې)
- د HDMI سرچینې بندر (محصول)
- PWM د 3.5mm جیک سره مونو آډیو آوټیوټ چلوي
سویچونه ، پش ت -ۍ ، او ایل ای ډي
- 4 د فشار تڼۍ
- sl سلایډ سویچونه
- 4 LEDs
- 2 د RGB LEDs
د غزونې نښلونکي
- دوه پوډم بندرګی
- 16 د FPGA ټولټال I / O
- ایردوینو / چپ چپ شیل نښلونکی
- تر 49 ټول FPGA I / O (لاندې جدول وګورئ)
- 6 واحد پای 0 3.3V XADC ته د انلاګ معلومات
- 4 توپیر 0-1.0V XADC ته د انلاګ معلومات
د پیرود اختیارونه
هنر Z7 د زینق - 7010 یا زیینک ق 7020 سره پیرود کیدی شي. دا دوه د آرټي Z7 محصول ډولونه په ترتیب سره د Arty Z7-10 او Arty Z7-20 په نوم یادیږي. کله چې د ډیجیلینټ سند فعالیت بیانوي چې د دې دواړو ډولونو لپاره عام دی ، دوی په ګډه د "هنر Z7" په توګه راجع کیږي. کله چې د یو څه تشریح کول چې یوازې یو ځانګړی ډول لپاره عام دی ، نو ډول به یې په واضح ډول د هغې نوم لخوا وبلل شي.
د آرټي Z7-10 او آرټي Z7-20 ترمنځ یوازینۍ توپیر د زینق برخې وړتیاوې دي او د I / نښلونکي باندې د I / O اندازه اندازه ده. د زینق پروسیسر دواړه دواړه ورته وړتیاوې لري ، مګر -20 د -3 په پرتله شاوخوا 10 ځله لوی داخلي FPGA لري. د دوه ډولونو ترمینځ توپیرونه لاندې لنډیز شوي:
| د محصول ډول | هنر Z7-10 | هنر Z7-20 |
| د زینک برخه | XC7Z010-1CLG400C | XC7Z020-1CLG400C |
| 1 د MSPS آن چپ ADC () | هو | هو |
| د کتنې میزونه (LUTs) | 17,600 | 53,200 |
| فلیپ فلپس | 35,200 | 106,400 |
| بلاک رام () | 270 KB | 630 KB |
| د ساعت مدیریت ټایلونه | 2 | 4 |
| موجود پوښ I/O | 26 | 49 |
په آرټي Z7-10 کې ، د ډیجیټل شیل داخلي قطار (IO26-IO41) او IOA (د IO42 په نوم هم پیژندل شوي) د FPGA سره ندي تړلي ، او A0-A5 یوازې د انلاګ انبارونو په توګه کارول کیدی شي. دا به د ډیری موجود اردوینو شیلونو فعالیت اغیزه ونلري ، ځکه چې ډیری یې د ډیجیټل سیګنالونو دا داخلي قطار نه کاروي.
بورډ کولی شي په اڪيلو یا د واؤچر سره د Xilinx SDSoC ٹولسیټ خلاصولو لپاره وپیرل شي. د SDSoC واؤچر د 1-کال جواز خلاصوي او یوازې د آرټي Z7 سره کارول کیدی شي. د جواز پای ته رسیدو وروسته ، د SDSoC هره نسخه چې د دې 1 کال مودې په جریان کې خپره شوې کیدی شي د نامعلوم وخت لپاره وکارول شي. د پیرود کولو په اړه د نورو معلوماتو لپاره ، د آرټي Z7 محصول پا seeه وګورئ (http://store.digilentinc.com/artyz7-apsoc-zynq-7000-development-board-for-makers-and-hobbyists/).
د پیرودلو په وخت کې ، دا هم امکان لري چې د اړتیا په توګه د آنا مایکرو ایس ډی کارت ، 12V 3A بریښنا رسولو ، او مایکرو USB کیبل اضافه کړئ.
په یاد ولرئ چې په زینک - 7010 کې د کوچني FPGA له امله ، دا خورا مناسب نه دی چې د ایمبیډ شوي لید غوښتنلیکونو لپاره په SDSoC کې وکارول شي. موږ خلکو ته سپارښتنه کوو چې د هنر Z7-20 واخلي که دوی د دې ډول غوښتنلیکونو سره علاقه ولري.
د PYNQ-Z1 سره توپیرونه
آرټي Z7-20 ورته ورته SoC د PYNQ-Z1 سره شریکوي. د ب -ې سره سم ، آرټي Z7-20 د مایکروفون ننوت ورک دی ، مګر د بریښنا پر ریسټ ت buttonۍ اضافه کوي. د PYNQ-Z1 لپاره لیکل شوي سافټویر باید د مایکروفون انپټ استثنا سره بدله شي ، چیرې چې د FPGA پن لا تړلی پاتې وي.
د سافټویر ملاتړ
د آرټي Z7 په بشپړ ډول د Xilinx د لوړ فعالیت ویوډو ډیزاین سویټ سره مطابقت لري. دا وسیله د FPGA منطق ډیزاین melds او د کارولو اسانه ، ارادي ډیزاین جریان کې د ARM سافټویر پرمختیا ضمیمه کوي. دا د هر ډول پیچلتیا سیسټمونو ډیزاین کولو لپاره کارول کیدی شي ، د بشپړ عملیاتي سیسټم څخه چې په سرور کې ډیری سرور غوښتنلیکونه پرمخ وړي ، یو ساده بېیر - فلزي برنامې ته چې ځینې LEDs کنټرولوي.
دا هم امکان لري چې د Zynq AP SoC سره د یو واحد FPGA په توګه چلند وکړئ د هغو کسانو لپاره چې د دوی ډیزاین کې د پروسیسر کارولو سره علاقه نلري. د ویواډو د 2015.4 خوشې کیدو پورې ، د ویواډو منطق تحلیل کونکی او د لوړې کچې ترکیب ځانګړتیاوې د ټولو لپاره د کارولو لپاره وړیا دي Webد پیک هدفونه، چې پکې آرټي Z7 شامل دي. د منطق تحلیل کونکی د منطق د ډیبګ کولو سره مرسته کوي، او د HLS وسیله تاسو ته اجازه درکوي چې د C کوډ مستقیم HDL ته تالیف کړي.
د زینق پلیټ فارمونه د ځای په ځای شوي لینکس هدفونو لپاره مناسب دي ، او آرټي Z7 استثنا ندي. تاسو د پیل کولو کې د مرستې لپاره ، ډیجیلینټ د پیټیلینکس پروژه چمتو کوي چې تاسو به پورته او ګړندي د لینکس سیسټم سره پرمخ بوځي. د نورو معلوماتو لپاره ، وګورئ د هنر Z7 سرچینې مرکز (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start).
Arty Z7 د Xilinx په SDSoC چاپیریال کې هم کارول کیدی شي ، کوم چې تاسو ته اجازه درکوي په بشپړ ډول C / C ++ چاپیریال کې په اسانۍ سره د FPGA ګړندی برنامې او ویډیو پایپ لاینونه ډیزاین کړئ. د SDSoC په اړه د نورو معلوماتو لپاره ، وګورئ د زیلینیکس SDSoC سایټ
(https://www.xilinx.com/products/design-tools/software-zone/sdsoc.html). ډیجیټل به د SDSoC 2017.1 خوشې کولو لپاره په وخت کې د لینکس ملاتړ سره د ویډیو وړ پلیټ فارم خپور کړي. په یاد ولرئ چې په آرټي Z7-10 کې د کوچني FPGA له امله ، یوازې خورا لومړني ویډیو پروسس ډیمو د دې پلیټ فارم سره شامل شوي. ډیجیلینټ د هغو کسانو لپاره چې د ویډیو پروسس کولو کې لیوالتیا لري د هنر Z7-20 وړاندیز کوي.
هغه کسان چې د زایلینیکس ISE / EDK ټولسیټونو سره اشنا دي د ویوډو خوشې کیدو دمخه هم کولی شي پدې آلیټسیټ کې د آرټي Z7 کارولو غوره کړي. ډیجیټل د دې ملاتړ کولو لپاره ډیری توکي نلري ، مګر تاسو تل کولی شئ د مرستې لپاره غوښتنه وکړئ د ډیجیلینټ فورم (https://forum.digilentinc.com).
د بریښنا تجهیزات
آرټي Z7 د ډیجیلنټ USB-J څخه ځواکمن کیدی شيTAG-UART پورټ (J14) یا د کوم بل ډول بریښنا سرچینې څخه لکه بیټرۍ یا بهرنۍ بریښنا رسول. جمپر JP5 (د بریښنا سویچ ته نږدې) ټاکي چې د بریښنا کومه سرچینه کارول کیږي.
د USB 2.0 پورټ کولی شي د ځانګړتیاو سره سم د اوسني اعظمي حد 0.5A وړاندې کړي. دا باید د ټیټ پیچلتیا ډیزاینونو لپاره کافي ځواک چمتو کړي. ډیر غوښتونکي غوښتنلیکونه ، پشمول هر هغه څوک چې ډیری پردی بورډونه یا نور USB وسیلې چلوي ، ممکن د USB پورټ چمتو کولو څخه ډیر بریښنا ته اړتیا ولري. په دې حالت کې، د بریښنا مصرف به ډیر شي تر هغه چې دا د USB کوربه لخوا محدود نه وي. دا حد د کوربه کمپیوټرونو جوړونکو ترمنځ ډیر توپیر لري او په ډیری فکتورونو پورې اړه لري. کله چې په اوسني حد کې، یو ځل د والیتtage ریلونه د خپل نومي ارزښت څخه ښکته دي، Zynq د پاور آن ریسیټ سیګنال لخوا تنظیم شوی او د بریښنا مصرف بیرته خپل غیر فعال ارزښت ته راستون کیږي. همچنان ، ځینې غوښتنلیکونه ممکن د کمپیوټر USB پورټ سره وصل کیدو پرته چلولو ته اړتیا ولري. په دې حالتونو کې، د بهرنۍ بریښنا رسولو یا بیټرۍ کارول کیدی شي.
بهرنۍ بریښنا رسول (د مثال دیوال وارټ) د بریښنا جیک (J18) کې د پلګ کولو او د جمپر JP5 په "REG" کې تنظیم کولو سره کارول کیدی شي. اکمالات باید د کوکس، مرکز-مثبت 2.1mm داخلي قطر پلګ وکاروي، او 7VDC ته 15VDC وړاندې کړي. مناسب توکي د ډیجیلنټ څخه پیرود کیدی شي webسایټ یا د کتلاګ پلورونکو له لارې لکه DigiKey. د بریښنا رسولو حجمtagد 15VDC څخه پورته کیدی شي د دایمي زیان لامل شي. د آرټي Z7 لاسرسي کټ سره مناسب بهرنۍ بریښنا رسول شامل دي.
د بهرني بریښنا رسولو کارولو ته ورته ، یو بیټرۍ د شیل نښلونکي سره ضمیمه کولو او د جمپر JP7 ته "REG" ترتیبولو سره د Arty Z5 بریښنا لپاره کارول کیدی شي. د بیټرۍ مثبت ټرمینل باید په J7 کې د "VIN" لیبل شوي پن سره وصل شي ، او منفي ټرمینل باید په J7 کې د GND () لیبل شوي پن سره وصل شي.
د آنکراس ټیکساس وسیلې TPS65400 PMU د اصلي بریښنا ان پټ څخه اړین 3.3V ، 1.8V ، 1.5V ، او 1.0V عرضه کوي. جدول 1.1 اضافي معلومات چمتو کوي (عادي کرینټونه د قوي زینق ترتیباتو پورې اړه لري او چمتو شوي ارزښتونه د منځني اندازې / سرعت ډیزاینونو ځانګړي دي).
آرټي Z7 د بریښنا سویچ نلري ، نو کله چې د بریښنا سرچینه وصل شي او د JP5 سره غوره شي دا به تل فعال وي. د بریښنا رسولو منحل او بیا وصل کولو پرته د زینق بیا تنظیم کولو لپاره ، د سور SRST تڼۍ کارول کیدی شي. د بریښنا شاخص LED () (LD13) هغه وخت فعال وي کله چې ټول اکمالاتي ریلونه خپل نومول شوي حجم ته ورسیږيtage.
| عرضه | سرکونه | Current (max/typical) |
| 3.3V | د FPGA I / O ، USB بندرګاهونه ، ساعتونه ، ایترنیټ ، SD سلاټ ، فلش ، HDMI | 1.6A / 0.1A تر 1.5A پورې |
| 1.0V | FPGA ، ایترنیټ کور | 2.6A / 0.2A تر 2.1A پورې |
| 1.5V | DDR3 | 1.8A / 0.1A تر 1.2A پورې |
| 1.8V | د FPGA معاون ، ایترنیټ I / O ، د USB کنټرولر | 1.8A / 0.1A تر 0.6A پورې |
جدول 1.1. د آرټي Z7 بریښنا رسونه.
د زینکق APSoC ارشیف
د Zynq APSoC په دوه جلا فرعي سیسټمونو ویشل شوی: د پروسس کولو سیسټم (PS) او د پروګرام وړ منطق (PL). 2.1 شکل یو اوور ښیيview د Zynq APSoC جوړښت، د PS رنګ سره روښانه شنه او PL په ژیړ کې. په یاد ولرئ چې د PCIe Gen2 کنټرولر او ملټي ګیګابایټ لیږدونکي په Zynq-7020 یا Zynq-7010 وسیلو کې شتون نلري. 
(https://reference.digilentinc.com/_detail/zybo/zyng1.png?id=reference%3Aprogrammable-logic%3Aarty-z7%3Areference-manual)
عکس 2.1 Zynq APSoC جوړښت
PL نږدې د Xilinx 7-series Artix FPGA سره ورته دی، پرته لدې چې دا ډیری وقف شوي بندرونه او بسونه لري چې دا په کلکه سره PS سره یوځای کوي. PL هم د عادي 7 لړۍ FPGA په څیر ورته ترتیب هارډویر نلري ، او دا باید په مستقیم ډول د پروسیسر یا J له لارې تنظیم شي.TAG بندر
PS د ډیری اجزاو څخه جوړ دی ، پشمول د غوښتنلیک پروسس کولو واحد (APU ، چې پکې 2 Cortex-A9 پروسیسرونه شامل دي) ، پرمختللي مایکرو کنټرولر بس آرکیټیکچر (AMBA) انټرنیټ ، DDR3 میموري کنټرولر ، او بیلابیل پیریفیریل کنټرولرونه د دوی آوټونو او محصولاتو ته ډیری 54 ته وقف شوي پنونه (ملټيپلکسید I / O ، یا MIO پنونه). د پردې کنټرولران چې د MIO پنونو سره د دوی ننوتې او پایله نه لري کولی شي خپل I / O د PL له لارې ، د توسع شوي - MIO (EMIO) انٹرفیس له لارې واړوي. د پردې کنټرولران د AMBA د یو بل له لارې د غلامانو په توګه د پروسیجرونو سره وصل شوي او د لوستلو وړ / وړ وړ کنټرول ثبتونه لري چې د پروسیجرونو حافظې ځای کې د پام وړ دي. د برنامه وړ منطق هم د غلام په توګه په یو له بل سره وصل دی ، او ډیزاین کولی شي په FPGA پارچه کې ډیری کورونه پلي کړي چې هر یو یې د کنټرول وړ پته هم لري. سربیره پردې ، په PL کې پلي شوي کورونه کولی شي پروسس کونکو ته مداخلې رامینځته کړي (اړیکې په شکل 3 کې ندي ښودل شوي) او د DDR3 حافظې ته د DMA لاس رسۍ ترسره کوي.
د Zynq APSoC معمارۍ ډیری اړخونه شتون لري چې د دې سند پراخه دي. د بشپړ او بشپړ وضاحت لپاره ، وګورئ د زینق تخنیکي حوالې لارښود ug585-Zynq-7000TRM [PDF]
جدول 2.1 د آرټي Z7 د MIO پنونو سره وصل بهرنۍ برخې انځوروي. د Zynq presets File په کې وموندل شو د هنر Z7 سرچینې مرکز (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start) کولی شي EDK او Vivado ډیزاینونو ته وارد شي ترڅو د دې پردې سره کار کولو لپاره PS په مناسب ډول تنظیم کړي.
| MIO 500 3.3 V | پردیو |
| پن | ENET 0 | د ایس پی آی فلش | USB 0 | ډال | UART 0 |
| 0 (N / C) | |||||
| 1 | CS () | ||||
| 2 | DQ0 | ||||
| 3 | DQ1 | ||||
| 4 | DQ2 | ||||
| 5 | DQ3 | ||||
| 6 | SCLK () | ||||
| 7 (N / C) | |||||
| 8 | SLCK FB | ||||
| 9 | ایترنیټ ریسیټ | ||||
| 10 | د ایترنیټ مداخله | ||||
| 11 | اوسنی اوسنی USB | ||||
| 12 | د شیلډ ریسیټ | ||||
| 13 (N / C) | |||||
| 14 | د UART داخلول | ||||
| 15 | د UART وتنه |
| MIO 501 1.8V | پردیو | ||
| پن | ENET 0 | USB 0 | SDIO 0 |
| 16 | TXCK | ||
| 17 | TXD0 | ||
| 18 | TXD1 | ||
| 19 | TXD2 | ||
| 20 | TXD3 | ||
| 21 | TXCTL | ||
| 22 | RXCK | ||
| 23 | RXD0 | ||
| 24 | RXD1 | ||
| 25 | RXD2 | ||
| 26 | RXD3 | ||
| 27 | RXCTL | ||
| 28 | ډاټا 4 | ||
| 29 | DIR | ||
| 30 | STP | ||
| 31 | NXT | ||
| 32 | ډاټا 0 | ||
| 33 | ډاټا 1 | ||
| 34 | ډاټا 2 | ||
| 35 | ډاټا 3 | ||
| 36 | CLK | ||
| 37 | ډاټا 5 | ||
| 38 | ډاټا 6 | ||
| 39 | ډاټا 7 | ||
| 40 | سي سي ایل کی | ||
| 41 | CMD | ||
| 42 | D0 | ||
| 43 | D1 | ||
| 44 | D2 | ||
| 45 | D3 | ||
| 46 | ESESﺎ..... | ||
| 47 | CD | ||
| 48 (N / C) | |||
| 49 (N / C) | |||
| 50 (N / C) | |||
| 51 (N / C) | |||
| 52 | MDC | ||
| 53 | MDIO |
د زنق تشکیلات
د Xilinx FPGA وسیلو برخلاف ، د APSoC وسیلې لکه Zynq-7020 د پروسیسر شاوخوا ډیزاین شوي ، کوم چې د پروسس کولو سیسټم کې د برنامه وړ منطق پارچه او نورو ټولو آن چپ پریرالونو کې د ماسټر په توګه کار کوي. دا د دې لامل کیږي چې د Zynq بوټ پروسه د FPGA په پرتله د مایکرو کنټرولر سره ورته وي. پدې پروسه کې د پروسیسر بار کول او د زینق بوټ عکس پلي کول شامل دي ، چې پکې لومړی S شامل دیtage بوټلوډر (FSBL)، د پروګرام وړ منطق (اختیاري)، او د کاروونکي غوښتنلیک ترتیبولو لپاره یو بټ سټریم. د بوټ کولو پروسه په دریو برخو ویشل شوې دهtages:
Stage 0
وروسته له دې چې د آرټي Z7 چلیږي یا زینق بیا تنظیم شوی (په سافټویر کې یا د SRST په فشارولو سره) ، یو له پروسس کونکو څخه (CPU0) یوازې د لوستلو کوډ داخلي برخې اجرا کوي چې د بوټرووم په نامه یادیږي. که او یوازې که Zynq یوازې پرمخ وړل شوی وی ، نو بوټرووم به لومړی د حالت حالت پنونو حالت په حالت راجستر کې تثبیت کړي (د موډ پنونه په آرټي Z4 کې JP7 سره نښلول شوي). که چیرې بوټرووم د بیا ځای پرځای شوي پیښې له امله اجرا شي ، نو د حالت پنونه لات ندي ، او د حالت راجستر پخواني حالت کارول کیږي. دا پدې مانا ده چې آرټي Z7 د برنامه ساک ته اړتیا لري ترڅو د برنامه موډ جمپر (JP4) کې کوم بدلون ثبت کړي. بیا ، بوټرووم د غیر متوافق حافظې ب fromه څخه FSBL کاپي کوي چې د حالت له لارې ټاکل شوي د APU دننه د داخلي رام (256 KB) ته راجستر کیږي (په آن چپ چپ یا OCM). FSBL باید د Zynq بوټ عکس کې ننوتل شي ترڅو د بوټرووم لپاره مناسب وي کاپي شي. وروستی شی چې بوټرووم یې کوي په OCM کې FSBL ته د اعدام مخه نیسي.
Stage 1
په دې ترڅ کې سtage، FSBL لومړی د PS اجزاو تنظیم کول پای ته رسوي، لکه د DDR حافظې کنټرولر. بیا، که یو بټ سټریم د زینق بوټ عکس کې شتون ولري ، دا د PL تنظیم کولو لپاره لوستل کیږي او کارول کیږي. په نهایت کې ، د کارونکي غوښتنلیک د زینق بوټ عکس څخه حافظه کې بار شوی ، او اجرا یې ورته سپارل کیږي.
Stage 2
وروستی سtage د کارونکي غوښتنلیک اجرا کول دي چې د FSBL لخوا بار شوي. دا هر ډول برنامه کیدی شي ، د ساده "هیلو ورلډ" ډیزاین څخه تر دوهم S پورېtage بوټ لوډر د عملیاتي سیسټم لکه لینکس بوټ کولو لپاره کارول کیږي. د بوټ پروسې د لا بشپړ وضاحت لپاره، د 6 څپرکي ته مراجعه وکړئ د Zynq تخنیکي حوالې لارښود (ملاتړ [PDF]).
د زینق بوټ عکس د سند ویوډو او زیلینیکس سافټویر پراختیا کټ (زیلینکس SDK) رامینځته شوی. د دې عکس رامینځته کولو په اړه معلوماتو لپاره مهرباني وکړئ د دې وسایلو لپاره موجود Xilinx سندونو ته مراجعه وکړئ.
آرټي Z7 د درې مختلف بوټ حالتونو ملاتړ کوي: مایکرو ایس ډی، کواډ ایس پی آئی فلش، او JTAG. د بوټ حالت د موډ جمپر (JP4) په کارولو سره غوره شوی ، کوم چې د بریښنا له پیل وروسته د Zynq ترتیب کولو پنونو حالت اغیزه کوي. شکل 3.1 ښیې چې څنګه د Zynq ترتیب پنونه په آرټي Z7 کې وصل دي.
(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-config.png?d=reference%3Aprogrammable-ogic%3Aartyz7%3Areference-manual)
عکس 3.1. د آرټي Z7 تشکیلاتي پنونه.
درې د بوټ حالت په لاندې برخو کې تشریح شوي.
د مایکرو ایس ډي بوټ حالت
آرټي Z7 د مایکرو ایس ډي کارت څخه بوټینګ ملاتړ کوي چې په نښلونکي J9 کې داخل شوی. لاندې پروسیجر به تاسو ته اجازه درکړي Zynq له مایکرو ایس ډي څخه د معیاري زینق بوټ عکس سره د زیلینکس وسیلو سره رامینځته شوی بوټان:
- د مایکرو ایس ډی کارت د FAT32 سره فارمیټ کړئ file سیسټم
- د زیلینکس SDK سره رامینځته شوی د زینک بوټ عکس مایکرو ایس ډی کارت ته کاپي کړئ.
- BOOT.bin ته د مایکرو ایس ډی کارت کې د زینک بوټ عکس بدل کړئ.
- د خپل کمپیوټر څخه د مایکرو ایس ډی کارت ایستل او په آرټي Z9 کې په J7 نښلونکي کې دننه کړئ.
- د آرټي Z7 ته د بریښنا سرچینه ضمیمه کړئ او د JP5 په کارولو سره یې غوره کړئ.
- په JP4 کې یو واحد جمپر ځای په ځای کړئ ، دوه سرپا pې پنونه لنډ کړئ (د "SD" لیبل شوي).
- تخته یې واړوه. بورډ به اوس دا عکس د مایکرو ایس ډي کارت کې بوټ کړي.
د کواډ SPI بوټ حالت
آرټي زی 7 د انبار 16MB کواډ - ایس پي آی فلش لري چې زینق کولی شي له هغې څخه بوټ شي. له زیلینکس څخه شتون لرونکي اسناد بیانوي چې څنګه د زینق سره ضمیمه شوي فلش توکي کې د زینق بوټ عکس پروګرام کولو لپاره د زیلینکس SDK کارولو څرنګوالی دی. یوځل چې د کواډ ایس پی آی فلش د زینق بوټ عکس سره پورته شوی ، نو لاندې مرحلې تعقیب کیدی شي د دې څخه بوټ کولو لپاره:
- د آرټي Z7 ته د بریښنا سرچینه ضمیمه کړئ او د JP5 په کارولو سره یې غوره کړئ.
- په JP4 کې یو واحد جمپر ځای په ځای کړئ ، د دوه مرکز پنونو لنډولو لپاره (د "QSPI" لیبلل).
- تخته یې واړوه. بورډ به اوس عکس په کوډ ایس پی آی فلش کې ذخیره شوی بوټ بوټ کړي.
JTAG د بوټ حالت
کله چې په J کې ځای پرځای شيTAG د بوټ حالت، پروسیسر به تر هغه وخته پورې انتظار وکړي چې سافټویر د Xilinx وسیلو په کارولو سره د کوربه کمپیوټر لخوا پورته شي. وروسته له دې چې سافټویر پورته شو، دا ممکنه ده چې یا هم سافټویر ته اجازه ورکړئ چې اجرا کول پیل کړي، یا د Xilinx SDK په کارولو سره د کرښې له لارې ګام پورته کړي.
دا هم ممکنه ده چې په مستقیم ډول د J په اړه PL تنظیم کړئTAGد پروسیسر څخه خپلواک. دا د Vivado هارډویر سرور په کارولو سره ترسره کیدی شي.
آرټي Z7 په Cascaded J کې د بوټ کولو لپاره تنظیم شویTAG حالت، کوم چې PS ته اجازه ورکوي چې د ورته J له لارې لاسرسی وموميTAG د PL په توګه بندر. دا هم امکان لري چې په خپلواک J کې آرټي Z7 بوټ کړئTAG په JP2 کې د جمپر پورته کولو او لنډ کولو سره حالت. دا به د دې لامل شي چې PS د الوتکې J څخه د لاسرسي وړ نه ويTAG circuitry، او یوازې PL به د سکین سلسله کې ښکاره شي. د J څخه PS ته د لاسرسي لپارهTAG پداسې حال کې چې په خپلواکه توګه JTAG حالت، کاروونکي باید د PJ لپاره سیګنالونه ودرويTAG د EMIO پر مخ پرانیزي، او د دې سره د خبرو اترو لپاره بهرنۍ وسیله وکاروئ.
د کواډ SPI فلش
د آرټي Z7 د کواډ SPI سریال نور نور فلش وړاندې کوي. د توسیع S25FL128S پدې بورډ کې کارول کیږي. د ملټي I / O SPI فلش حافظه د غیر ثابت کوډ او ډیټا ذخیره چمتو کولو لپاره کارول کیږي. دا د PS سب سیسټم پیل کولو او همدارنګه د PL سب سیسټم تنظیم کولو لپاره کارول کیدی شي. د وسیلې اړوند ځانګړتیاوې په لاندې ډول دي:
- 16 MB ()
- x1، x2، او x4 ملاتړ
- د بس سرعت 104 میګاهټز () دی ، د 100 MHz () @ Zynq تشکیل شرح ملاتړ کوي. په کواډ SPI حالت کې ، دا 400Mbs ته ژباړه
- د 3.3V څخه جوړ شوی
د SPI فلش د Zynq-7000 APSoC سره وصل دی او د کواډ SPI انٹرفیس ملاتړ کوي. دا د MIO Bank 0/500 کې ځانګړي پنونو سره اړیکې ته اړتیا لري ، په ځانګړي توګه MIO [1: 6,8،8] لکه څنګه چې په Zynq ډاټا شیټ کې ذکر شوي. د کواډ - ایس پی آی فیډبیک حالت کارول شوی ، نو پدې توګه qspi_sclk_fb_out / MIO [20] په وړیا توګه ټګل کولو ته پریښودل شوی او یوازې د 3.3K پل اپ اپ ریسټور سره 2V پورې تړلی دی. دا د FQSPICLKXNUMX څخه لوی د کواډ SPI ساعت فریکونسۍ ته اجازه ورکوي (د زینق تخنیکي حواله لارښود وګورئ
( ug585-Zynq-7000-TRM [PDF]) پدې اړه د نورو لپاره).
د DDR حافظه
آرټي Z7 د IS43TR16256A-125KBL DDR3 حافظې برخې لري چې یو واحد رتبه ، 16 بټ پراخه انٹرفیس ، او په مجموعي ډول 512MiB ظرفیت رامینځته کوي. DDR3 د پروسیسر سب سیسټم (PS) کې د حافظې سخت کنټرولر سره نښلول شوی ، لکه څنګه چې د زینق اسناد کې ښودل شوي.
PS د AXI حافظه بندر بندر انٹرفیس ، د DDR کنټرولر ، اړوند PHY ، او یو وقف شوی I / O بانک شاملوي. د DDR3 حافظې انٹرفیس تر 533 میګا هرټز () / 1066 MBS ملاتړ دی ¹.
آرټي زیډ 7 د 40 اوهمونو (+/- 10٪) ټریس معیوبیت سره د واحد پای اشاره لپاره ، او توپیر ساعت او سټروبونه 80 اوهم ته ټاکل شوي (+/- 10٪). د DCI (ډیجیټلي کنټرول شوي تطبیق) په نامه یوه ب featureه د PS ډبرو د پایښت مخنیوي او د PS ټکی له مینځه وړلو خنډ سره د ټریس مخنیوی لپاره میچ کولو لپاره کارول کیږي. د حافظې په اړخ کې ، هر چپ خپل د مړینې وخت پای ته رسوي او د ZQ پن کې د 240-ohm رزیسټر په کارولو سره د ځواک ځواک چلوي.
د ترتیب دلایلو له امله ، دوه ډیټا بایټ ګروپونه (DQ [0-7] ، DQ [8-15]) بدل شوي. ورته تاثیر ته ، د بایټ ډلو دننه ډاټا بټ هم بدل شوي. دا بدلونونه کارونکي ته شفاف دي. د ټولې ډیزاین پروسې په جریان کې ، د زیلینکس PCB لارښوونې تعقیب شوې.
دواړه د حافظې چپس او د PS DDR بانک د 1.5V اکمالاتو څخه چمتو شوي. د 0.75V مینځنۍ نقطه حواله د ساده ریسسټور تقسیم کونکي سره رامینځته شوې او د بیروني حوالې په توګه زینک ته شتون لري.
د سم عملیاتو لپاره، دا اړینه ده چې د PS حافظې کنټرولر په سمه توګه تنظیم شوی وي. ترتیبات د اصلي حافظې ذائق څخه د بورډ ټریس ځنډونو پورې اړه لري. ستاسو د اسانتیا لپاره، Zynq presets file د آرټي Z7 لپاره په کې چمتو شوی د سرچینو مرکز
(https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start) او په سمه توګه د سم پیرامیټونو سره د Zynq پروسس کولو سیسټم IP کور تنظیموي.
د غوره DDR3 فعالیت لپاره ، DRAM روزنه د لیکلو کچې کچې کولو ، دروازې لوستلو ، او په Xilinx وسیلو کې د PS تشکیلاتو توکي کې د ډاټا سترګو اختیارونو لوستلو لپاره وړ ده. روزنه په متحرک ډول د کنټرولر لخوا ترسره کیږي ترڅو د بورډ ځنډونو ، پروسې تغیراتو او تودوخې څنډو حساب ورکړي. د روزنې پروسې لپاره د مطلوب پیل کولو ارزښتونه د ځانګړي حافظې نښو لپاره د بورډ ځنډونه (تبلیغ ځنډونه) دي.
د بورډ ځنډونه د هرې ډلې ډلې لپاره ځانګړي شوي دي. دا پیرامیټونه د بورډ ځانګړي دي او د PCB ټریس اوږدوالي راپورونو څخه محاسبه شوي. د DKS ته د CLK ځنډ او د بورډ ځنډ ارزښتونه په ځانګړي ډول د Arty Z7 حافظې انٹرفیس PCB ډیزاین کې محاسبه کیږي.
د حافظې کنټرولر عملیاتو په اړه د نورو معلوماتو لپاره ، زیلینکس ته مراجعه وکړئ د Zynq تخنیکي حوالې لارښود ( ug585-Zynq-7000-TRM [PDF]).
PL د PLL محدودیت له امله په آرټي Z525 کې د اعظمي حقیقي ساعت فریکوینسي 7 میګاهرتز () ده.
د USB UART برج (سریال پورټ)
آرټي Z7 کې د FTDI FT2232HQ USB-UART پل شامل دی (د J14 سره نښلول شوی) چې تاسو ته اجازه درکوي د کمپیوټر غوښتنلیکونه وکاروئ
د بورډ سره اړیکه ونیسئ د معیاري COM پورټ کمانډونه (یا په لینکس کې د TTY انٹرفیس) په کارولو سره. ډرایورز په اوتومات ډول وینډوز او د لینکس نوي نسخې کې نصب شوي دي. د سریال پورټ ډاټا د دوه تار سریال پورټ (TXD / RXD) په کارولو سره د زینک سره تبادله کیږي. وروسته لدې چې ډرایوران نصب شي ، د I / O قوماندې د کمپیوټر لارښود له PC څخه کارول کیدی شي چې د Zynq پنونو کې سریال ډیټا ترافیک تولید لپاره لارښود COM بندر ته وي. بندر د PS (MIO) پنونو سره تړل شوی او د UART کنټرولر سره ترکیب کې کارول کیدی شي.
د Zynq presets file (په کې شتون لري د هنر Z7 سرچینې مرکز (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start))
د UART 0 کنټرولر ته د سم MIO پنونو نقشې کولو ته پاملرنه کوي او لاندې ډیفالټ پروتوکول پیرامیټونه کاروي: 115200 باډ نرخ ، 1 سټ بټ ، هیڅ اړخ نه ، د 8 بټ کریکټ اوږدوالی.
دوه آن بورډ حالت LEDs د بندر له لارې تیریږي ترافیک په اړه لید فیډبیک چمتو کوي: لیږد LED () (LD11) او ترلاسه شوی LED () (LD10). د سیګنال نومونه چې سمت څرګندوي د نقطې څخه ديview د DTE (د ډیټا ترمینل تجهیزاتو)، پدې حالت کې کمپیوټر.
FT2232HQ د ډیجیلنټ USB-J لپاره د کنټرولر په توګه هم کارول کیږيTAG circuitry، مګر د USB-UART او USB-JTAG دندې په بشپړه توګه د یو بل څخه په خپلواک ډول چلند کوي. هغه پروګرام کونکي چې د دوی ډیزاین کې د FT2232 UART فعالیت کارولو سره علاقه لري د J په اړه اندیښنه ته اړتیا نلري.TAG سرکټري د UART ډیټا لیږد سره مداخله کوي، او برعکس. په یوه وسیله کې د دې دوه ځانګړتیاو ترکیب آرټي Z7 ته اجازه ورکوي چې پروګرام شي، د UART له لارې اړیکه ونیسي، او د یو واحد مایکرو USB کیبل سره تړل شوي کمپیوټر څخه ځواکمن شي.
په FT2232HQ کې د UART کنټرولر څخه د DTR سیګنل د JP12 له لارې د Zynq وسیله MIO1 سره وصل دی. که چیرې د اردوینو IDE د Arty Z7 سره کار کولو لپاره وتړل شي ، نو دا جمپر لنډ کیدلی شي او MIO12 د "نوی سکیچ ترلاسه کولو لپاره چمتو" Arty Z7 کې ځای په ځای کیدی شي. دا به د عادي آردوینو IDE بوټ لوډرانو چلند تحلیل کړي.
د کوچنیو سکرو ډډ
د آرټي Z7 د نه خوځیدونکي بهرني حافظې ذخیره کولو لپاره د زینق بوټ کولو لپاره د مایکرو ایس ډی سلاټ (J9) چمتو کوي. سلاټ د بانک 1/501 MIO [40-47] سره تلیفون شوی ، پشمول د کارت کشف. په PS کې ، پردی SDIO 0 دې پنونو ته نقشه شوی او د SD کارت سره اړیکه کنټرولوي. پنیټ په 7.1 جدول کې لیدلی شئ. د پردې کنټرولر د 1-bit او 4- bit SD لیږد حالتونو ملاتړ کوي مګر د SPI حالت نه ملاتړ کوي. د د Zynq تخنیکي حوالې لارښود ( ملاتړ [PDF]) ، د SDIO کوربه حالت یوازینۍ حالت ملاتړ شوی.
| د سیګنال نوم | تفصیل | زینق پن | د ایس ډي سلاټ پن |
| SD_D0 | ډاټا [0] | MIO42 | 7 |
| SD_D1 | ډاټا [1] | MIO43 | 8 |
| SD_D2 | ډاټا [2] | MIO44 | 1 |
| SD_D3 | ډاټا [3] | MIO45 | 2 |
| SD_CCLK | ساعت | MIO40 | 5 |
| SD_CMD | امر | MIO41 | 3 |
| SD_CD | د کارت کشف | MIO47 | 9 |
جدول 7.1. د مایکرو ایس ډي پنټ
د SD سلاټ له 3.3V څخه ځواک لري مګر د MIO بانک 1/501 (1.8V) له لارې وصل دی. له همدې امله، د TI TXS02612 کچه شفټر دا ژباړه ترسره کوي. TXS02612 په حقیقت کې د 2-پورټ SDIO پورټ پراخونکی دی، مګر یوازې د هغې د کچې شفټر فعالیت کارول کیږي. د پیوستون ډیاګرام په 7.1 شکل کې لیدل کیدی شي. د سم پنونو نقشه کول او د انٹرفیس تنظیم کول د آرټي 7 زینق پریسیټس لخوا اداره کیږي fileپه کې شتون لري د هنر Z7 سرچینې مرکز (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start).
(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-microsd.png?id=reference%3Aprogrammable-logic%3Aartyz7%3Areference-manual)
عکس 7.1. د مایکرو ایس ډی سلاټ سیګنالونه
دواړه د ټیټ سرعت او لوړ سرعت کارتونه ملاتړ شوي ، د ساعت ساعت اعظمي فریکوینسي 50 میګاهټز () ده. د څلورم ټولګي کارت یا ښه دی
وړاندیز شوی
د SD کارت څخه د بوټ کولو څرنګوالي معلوماتو لپاره 3.1 برخې ته مراجعه وکړئ. د نورو معلوماتو لپاره ، مشوره وکړئ د Zynq تخنیکي حوالې لارښود ( ug585-Zynq-7000-TRM [PDF]).
د USB کوربه
د آرټي Z7 د زینق وسیله کې دوه شتون لرونکي PS USB OTG انٹرفیس څخه یو پلي کوي. د مایکروچپ USB3320 USB 2.0 ټرانسیور چپ چې د 8-bit ALPI انٹرفیس سره دی د PHY په توګه کارول کیږي. PHY د HS-USB فزیکي فرنټ پای بشپړ ملاتړ کوي تر 480Mb پورې سرعت. PHY د MIO بانک 1/501 سره تړلی دی ، کوم چې په 1.8V کې ځواک دی. د usb0 پردې په PS کې کارول کیږي ، د MIO [28-39] له لارې نښلول شوی. د USB OTG انٹرفیس د ځای شوي کوربه په توګه کار کولو لپاره تنظیم شوی. د USB OTG او USB وسیلې حالتونه نه ملاتړ کیږي.
د آرټي Z7 تخنیکي پلوه یو "ایمبیډ شوی کوربه" دی ځکه چې دا د VBUS ته د اړتیا وړ 150 µF ظرفیت چمتو نه کوي ترڅو د عمومي هدف کوربه کیدو لپاره وړ وي. د آرټي Z7 ترمیم کول ممکن دي نو دا د 41 µF کیپسیټر سره د C150 په پورته کولو سره د عمومي هدف USB کوربه اړتیاو سره مطابقت لري. یوازې هغه کسان چې په PCBs کې کوچني اجزاو په حل کولو کې تجربه لري باید د دې بیا کار کولو هڅه وکړي. ډیری USB پردې وسیلې به د C41 له پورته کولو پرته سم کار وکړي. که چیرې د آرټي Z7 د ځای ځای شوي کوربه یا عمومي هدف کوربه په توګه تنظیم شوی وي ، دا کولی شي د 500V VBUS لاین کې 5 mA چمتو کړي. په یاد ولرئ چې د C41 پورته کول ممکن د آرټي Z7 د بیا تنظیم کیدو لامل شي کله چې د USB پورټ څخه چلیدونکي سرایت شوي لینکس بوټ کوي ، پرته لدې پرته چې کوم USB وسیله د کوربه بندر سره وصل دی. دا د ان روډ روان له امله رامینځته کیږي چې C41 لامل کیږي کله چې د USB کوربه کنټرولر فعال شي او د VBUS بریښنا سویچ (IC9) چلیږي.
په یاد ولرئ چې که ستاسو ډیزاین د USB کوربه پورټ (ضمیم یا عمومي هدف) وکاروي ، نو د Arty Z7 باید د بیټرۍ یا دیوال اډیپټر له لارې ځواک ورکړل شي چې د ډیر بریښنا چمتو کولو وړ وي (لکه یو څوک چې د آرټي Z7 لاسرسي کټ کې شامل دی).
ایترنیټ PHY
آرټي Z7 د نیټ ورک ارتباط لپاره د 8211/10/100 ایترنیټ بندر پلي کولو لپاره د رییلټیک RTL1000E-VL PHY کاروي. PHY د MIO بانک 501 (1.8V) سره وصل دی او د RGMII له لارې د Zynq-7000 APSoC سره د ډیټا او MDIO مدیریت لپاره اړیکې لري. د معاون مداخله (INTB) او بیا تنظیم (PHYRSTB) سیګنال په ترتیب سره د MIO پنونو MIO10 او MIO9 سره وصل دي.
عکس 9.1. د ایترنیټ PHY سیګنالونه
د بریښنا اپ وروسته ، PHY د آټو - مذاکره شوي وړ شوي ، 10/100/1000 اعلان کولو لینک سرعت او بشپړ ډوپلیکس سره پیل کیږي. که چیرې د ایترنیټ وړ ملګری وصل وي ، PHY په اتوماتيک ډول له دې سره لینک رامینځته کوي ، حتی د زینک سره هم نه دی تنظیم شوی.
د دوه حالت حالت شاخص LEDs په تخته کې د RJ-45 نښلونکي ته نږدې دي چې ترافیک (LD9) او معتبر لینک حالت (LD8) په ګوته کوي. جدول 9.1 د ډیفالټ چلند ښیې.
| فعالیت | ډیزاینر | ریاست | تفصیل |
| LINK | LD8 | په دوامداره توګه | لینک 10/100/1000 |
| 0.4s بندول ، د 2s بند | لینک ، د انرژي اغیزمن ایترنیټ (EEE) حالت | ||
| ACT | LD9 | سترګې پټول | لیږدول یا ترلاسه کول |
جدول 9.1. د ایترنیټ حالت LEDs.
زینق دوه خپلواک ګیګابایټ ایترنیټ کنټرولرونه شاملوي. دوی د 10/100/1000 نیم / بشپړ ډپلیکس ایترنیټ MAC پلي کوي. د دې دوو څخه، GEM 0 د MIO پنونو سره نقشه کیدی شي چیرې چې PHY وصل دی. څرنګه چې د MIO بانک د 1.8V څخه ځواک لري، د RGMII انٹرفیس د 1.8V HSTL کلاس 1 ډرایورونه کاروي. د دې I/O معیار لپاره، د 0.9V بهرنۍ حواله په بانک 501 (PS_MIO_VREF) کې چمتو شوې. د سم پنونو نقشه کول او د انٹرفیس تنظیم کول د آرټي Z7 زینق پریسیټس لخوا اداره کیږي fileپه کې شتون لري د هنر Z7 سرچینې مرکز (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start).
که څه هم د PHY ډیفالټ ډیفالټ ترتیب کول ممکن په ډیری غوښتنلیکونو کې کافي وي ، د MDIO بس د مدیریت لپاره شتون لري. RTL8211E-VL د MDIO بس کې د 5 بټ پته 00001 ټاکل شوی. د ساده راجسټریشن سره د لوستلو او لیکلو قوماندې لوستلو سره ، د معلوماتو معلومات لوستل کیدی شي یا تشکیلات بدلیدلی شي. Realtek PHY د لومړني تشکیل لپاره د صنعت - معیاري راجستر نقشه تعقیبوي.
د RGMII توضیحات د لاسته راوړنې (RXC) غوښتنه کوي او د معلوماتو سګنالونو (RXD [0: 3] ، RXCTL او TXD [0: 3] ، TXCTL) په پرتله د ځنډ ځنډول (TXC) غوښتنه کوي. د Xilinx PCB لارښوونې هم دې ځنډ اضافه کولو ته اړتیا لري. RTL8211E-VL د TXC او RXC دواړو لپاره د 2ns ځنډ دننه کولو توان لري ترڅو بورډ ټرېس اوږدې مودې ته اړتیا ونلري.
PHY د ورته 50 څخه کلیک شوی میګاټز () oscillator چې د Zynq PS نیسي. د دوه بارونو پاراکیتیک ظرفیت دومره ټیټ دی چې د یوې سرچینې څخه پرمخ وړل شي.
په ایترنیټ شبکه کې ، هر نوډ ځانګړی MAC پته ته اړتیا لري. دې پای ته رسیدو لپاره ، د Quad-SPI فلش یوځل د پروګرام کولو وړ سیمه (OTP) په فابریکه کې د 48-bit نړیوالې کچې ځانګړې EUI-48/64 ™ مناسب پیژندونکي سره پروګرام شوی. د OTP پتې اندازه [0x20؛ 0x25] د پیژند پا containsه د لومړي بایټ سره د لیږد بایټ ترتیب سره ټیټ پته کې لري. ته مراجعه وکړئ د فلش حافظه ډاټا شیټ (http://www.cypress.com/file/177966/download) د OTP سیمو ته د لاسرسي په اړه د معلوماتو لپاره. کله چې د پیټیلینکس کاروئ ، دا په اتومات ډول د U- بوټ بوټ بوډر کې مینځته کیږي ، او د لینکس سیسټم پخپله د دې ځانګړي MAC پته کارولو لپاره تنظیم شوی.
د ګیګابایټ ایترنیټ میک کارولو په اړه د نورو معلوماتو لپاره ، ته مراجعه وکړئ د زینق تخنیکي حوالې لارښود
( ug585-Zynq-7000-TRM [PDF]).
HDMI
د آرټي Z7 دوه نه ډک شوي HDMI بندرونه لري: یوه سرچینه بندر J11 (محصول) ، او یو ډوب پورټ J10 (ننوتنه). دواړه بندرونه د HDMI ډول کاروي - د معلوماتو او ساعت سګنالونو سره یو استقرار د پای ته رسیدو او په مستقیم ډول د Zynq PL سره وصل شوی.
دواړه د HDMI او DVI سیسټمونه د ورته TMDS سیګنال کولو معیار کاروي ، په مستقیم ډول د Zynq PL د کارونکي I / O زیربنا لخوا ملاتړ شوی. همچنان ، د HDMI سرچینې د DVI ډوبونو سره شاته پرتې دي ، او برعکس. په دې توګه ، ساده غیر فعال اډاپټرونه (په ډیری بریښنایی پلورنځیو کې شتون لري) د DVI مانیټرو چلولو یا د DVI آخذه منلو لپاره کارول کیدی شي. د HDMI استقبال یوازې ډیجیټل سیګنالونه لري ، نو یوازې د DVI-D حالت ممکن دی.
د 19 پن HDMI نښلونکو کې د دریو توپیر کولو ډیټا چینلونه شامل دي ، یو د تفاوت ساعت چینل پنځه GND () ارتباطات ، د یو تار تار مصرف کونکي الیکترونیکي کنټرول (CEC) بس ، د دوه تار ښودلو ډیټا چینل (DDC) بس چې لازمي ډول د I2C بس دی ، د ګرم پلګ کشف (HPD) سیګنال ، یو 5V سیګنال چې تر 50mA پورې رسولو وړتیا لري. ، او یو خوندي (RES) پن. ټول غیر بریښنایی سیګنالونه د RES استثنا سره د زینکق PL ته سیم شوي دي.
| Pin/Signal | J11 (سرچینه) | J10 (ډوب) | ||
| تفصیل | FPGA پن | تفصیل | FPGA پن | |
| ډي [2] _P ، ډي [2] _ این | د معلوماتو تولید | J18 ، H18 | د معلوماتو داخلول | N20 ، P20 |
| D [1] _P ، D [1] _N | د معلوماتو تولید | K19 ، J19 | د معلوماتو داخلول | T20 ، U20 |
| ډي [0] _P ، ډي [0] _ این | د معلوماتو تولید | K17، K18 | د معلوماتو داخلول | V20 ، W20 |
| CLK_P، CLK_N | د ساعت ساعت | L16 ، L17 | د ساعت ساعت | N18 ، P19 |
| CEC | د مصرف کونکي بریښنایی کنټرول دوه اړخیز (اختیاري) | G15 | د مصرف کونکي بریښنایی کنټرول دوه اړخیز (اختیاري) | H17 |
| SCL ، SDA | د ډی ډي سی دوه اړخیز (اختیاري) | M17، M18 | د ډي ډي سي دوه اړخیز | U14 ، U15 |
| HPD / HPA | د ګرم پلګ کشف ان پټ (وګرځید ، اختیاري) | R19 | د ګرم - فلګ زاویه وتنه | T19 |
جدول 10.1. د HDMI پن توضیح او سپړنه.
د TMMS سیګنالونه
HDMI / DVI د لوړ سرعت ډیجیټل ویډیو جریان انٹرفیس دی چې د لیږد څخه لږترلږه تفاوت سیګنال (TMDS) کاروي. د HDMI بندر څخه د هرډول سمه ګټه پورته کولو لپاره ، په Zynq PL کې معیاري تعمیل لیږدونکي یا وصول کونکي پلي کولو ته اړتیا لري. د پلي کولو توضیحات د دې لارښود له ساحې بهر دي. په ویډیو کتابتون کې د IP کور ذخیره وګورئ ډیجیټل ګیت هب (https://github.com/Digilent) د کاروونې لپاره چمتو کېدونکي ریفرنس IP لپاره.
مرستندویه نښې
هرکله چې یو سنک چمتو وي او غواړي خپل شتون اعلان کړي ، دا د 5V0 سپلولو پن د HPD پن سره وصل کوي. په آرټي Z7 کې ، دا د ګرم پلګ اسیرټ سیګنال لوړ لوړولو سره ترسره کیږي. یادونه وکړئ دا باید یوازې وروسته له هغه ترسره شي چې د DDC چینل غلام په زینکق PL کې پلي شوی وي او د ښودنې ډاټا لیږدولو ته چمتو وي.
د ښودنې ډیټا چینل ، یا DDC ، د پروتوکولونو ټولګه ده چې د ښودنې (سنک) او ګرافیک اډاپټر (سرچینه) تر مینځ اړیکه پیاوړي کوي. د DDC2B تغیر د I2C پراساس دی ، د بس ماسټر سرچینه او د بس غلام ډوب دی. کله چې یوه سرچینه د HPD پن په لوړه کچه کشف کړي ، نو دا د ویډیو ظرفیتونو لپاره د DCD بس په اوږدو کې د ډوب پوښتنې کوي. دا مشخص کوي چې سینک DVI یا HDMI وړ دی او کومې پریکړې ملاتړ کیږي. یوازې وروسته به د ویډیو لیږد پیل شي. د نورو معلوماتو لپاره د VESA E-DDC مشخصاتو ته مراجعه وکړئ.
د مصرف کونکي الیکترونیک کنټرول ، یا سي ای سی ، اختیاري پروتوکول دی چې د کنټرول پیغامونه د مختلف محصولاتو ترمینځ د HDMI چین په اوږدو کې لیږدولو ته اجازه ورکوي. د عام کارونې قضیه د تلویزیون تیریدونکي کنټرول پیغامونه دي چې د نړیوال لیرې څخه د DVR یا سپوږمکۍ ترلاسه کونکي ته رسیږي. دا د 3.3V کچه کې د یو تار پروتوکول دی چې د Zynq PL کارونکي I / O پن سره وصل دی. تار په آزاده ډرین فیشن کې کنټرول کیدی شي ډیری عامو ته اجازه ورکوي چې د عام CEC تار شریک کړي. د نورو معلوماتو لپاره د HDMI 1.3 یا وروسته مشخصاتو کې د CEC ضمیمې ته مراجعه وکړئ.
د ساعت سرچینې
د آرټي Z7 یو 50 چمتو کوي میګاټز () د Zynq PS_CLK ان پټ ته ساعت ، کوم چې د PS PS هرې سیسټم لپاره ساعتونه رامینځته کولو لپاره کارول کیږي. 50 میګاټز () ننوت پروسسر ته اجازه ورکوي چې د 650 ډیر حد کې کار وکړي میګاټز () او د DDR3 حافظې کنټرولر په اعظمي 525 MHz () (1050 Mbps) کې کار کولو لپاره. د آرټي Z7 Zynq پریسیټس file په کې شتون لري د هنر Z7 سرچینې مرکز (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start) کولی شي د وینډو پروژې کې د Zynq پروسس کولو سیسټم IP کور ته وارد شي ترڅو د 50 سره کار کولو لپاره Zynq په مناسب ډول تنظیم کړي. میګاټز () ننوت ساعت.
PS یو وقف شوی PLL لري چې تر څلور پورې حوالې کلو رامینځته کولو توان لري ، هر یو د تنظیم وړ فریکونسۍ سره ، چې کولی شي په PL کې پلي شوي د ګمرکي منطق ساعت لپاره وکارول شي. سربیره پردې ، د هنر Z7 یو بهرني 125 چمتو کوي میګاټز () د PL H16 XNUMX مستقیم کولو لپاره د حوالې ساعت. د بهرني حوالې ساعت ساعت PL ته اجازه ورکوي چې د PS څخه په بشپړ ډول کار واخیستل شي ، کوم چې د ساده غوښتنلیکونو لپاره ګټور کیدی شي چې پروسیسر ته اړتیا نلري.
د زینق په PL کې د MMCM او PLL شامل دي چې د دقیقو فریکونسیو او مرحلو اړیکو سره د ساعتونو رامینځته کولو لپاره کارول کیدی شي. د PS څلور مراجعینو څخه کوم یو یا 125 میګاټز () د بهرني حوالې ساعت د MMCMs او PLLs ته د ان پټ په توګه کارول کیدی شي. د آرټي Z7-10 کې 2 MMCM او 2 PLL شامل دي ، او د Arty Z7-20 کې 4 MMCM او 4 PLL شامل دي. د زینق PL کلیک کولو سرچینو د وړتیاو بشپړ تفصیل لپاره ، له زیلینکس څخه "7 لړۍ FPGAs کلیک کولو سرچینې کارونکي لارښود" ته مراجعه وکړئ.
11.1 شکل د آرټي Z7 کې کارول شوي کلیک کولو سکیم وړاندې کوي. په یاد ولرئ چې د ایترنیټ PHY څخه د ریفرنس ساعت ساعت د 125 په توګه کارول کیږي میګاټز () PL ته د حوالې ساعت ، د دې مقصد لپاره د وقف شوي اورولیکټر په شمول لګښت کمولو لپاره. په یاد ولرئ چې CLK125 به غیر فعال شي کله چې ایترنیټ PHY (IC1) د PHYRSTB سیګنال ټیټ چلولو سره په هارډویر ریسیټ کې ساتل کیږي.
عکس 11.1. د هنر Z7 کلیک کول.
لومړنی I / O
د آرټي Z7 بورډ کې دوه درې رنګ ایل ای ډي ، 2 سویچونه ، 4 پش بټان ، او 4 انفرادي LEDs شامل دي لکه څنګه چې په عکس 12.1 کې ښودل شوي. پش بټون او سلایډ سویچونه د لړۍ مقاومت کونکو له لارې د زینکق PL سره وصل شوي ترڅو په غیر ارادي ډول لنډ سرکیتونو څخه د زیان مخه ونیسي (یو لنډ سرکٹ پیښ کیدی شي که چیرې د PF ت buttonۍ یا سلایډ سویچ ته ټاکل شوی FPGA پن په غیر ارادي ډول د محصول په توګه تعریف شوی وي). څلور پش بټونونه "دقیق" سویچونه دي چې معمولا یو ټیټ تولید تولید کوي کله چې دوی آرام وي ، او لوړه محصول یوازې هغه وخت چې فشار ورکړ شي. سلایډ سویچونه د دوی د موقعیت په پام کې نیولو سره دوامداره لوړ یا ټیټ آلې تولیدوي.
عکس 12.1. هنر Z7 GPIO ().
څلور انفرادي لوړ موثریت LEDs د Zynq PL سره د 330-ohm resistors له لارې anode سره وصل دي، نو دوی به هغه وخت فعال شي کله چې د منطق لوړ حجمtage د دوی اړوند I/O پن کې پلي کیږي. اضافي LEDs چې د کارونکي د لاسرسي وړ ندي د بریښنا آن ، د PL برنامې حالت ، او د USB او ایترنیټ پورټ حالت په ګوته کوي.
د درې رنګه ایل ای ډي
د آرټي Z7 بورډ دوه ټری - رنګ ایل ای ډي لري. هر یو درې رنګ LED () درې آخذه سیګنالونه لري چې د درې کوچني داخلي ایل ای ډي کتوډونه چلوي: یو سور ، یو نیلي ، او یو شنه. د دې رنګونو لوړ څخه یو سره د سیګنال چلول به داخلي روښانه کړي LED (). د ننوتلو سیګنالونه د زینق PL لخوا د ټرانجسټر له لارې پرمخ وړل کیږي ، کوم چې سیګنالونه الوزوي. له همدې امله ، د درې رنګ روښانه کول LED ()، اړونده سیګنالونه باید لوړ چلولو ته اړتیا ولري. د درې رنګ LED () د داخلي LEDs په ترکیب پورې تړلی رنګ به خارج کړي چې اوس مهال روښانه کیږي. د مثال لپارهample، که سور او نیلي سیګنالونه لوړ او زرغون ټيټ حرکت وکړي، درې رنګه LED () ارغواني رنګ به خپروي.
ډیجیټل په کلکه د نبض - چوکۍ ماډل کولو (PWM) کارولو سپارښتنه کوي کله چې د درې رنګه ایل ای ډی چلول. ثابت منطق '1' ته د هرډول وسیلو چلول به د LED () په نا آرامه روښانه کچه روښانه کول. تاسو د دې څخه مخنیوی کولی شئ ډاډ ترلاسه کړئ چې هیڅ یو د رنګه رنګ سیګنالونه د 50 than څخه ډیر دندې دورې سره حرکت نه کوي. د PWM کارول هم په پراخه کچه د درې رنګه لیډ احتمالي رنګ پیلیټ پراخوي. په انفرادي ډول د 50 and او 0 between تر منځ د هر رنګ د فرض دورې تنظیم کول د دې لامل کیږي چې مختلف رنګونه په مختلف شدتونو کې روښانه شي ، په حقیقت کې کوم رنګ د ښودلو اجازه ورکوي.
د مونو آډیو محصول
د آنبورډ آډیو جیک (J13) د سالین کیلي بټرورټ ټیټ پاس 4 آرډر فلټر لخوا پرمخ وړل کیږي چې د مونو آډیو محصول چمتو کوي. د ټیټ پاس فلټر سرکټ په 14.1 شکل کې ښودل شوی. د فلټر داخل (AUD_PWM) د Zynq PL پن R18 سره وصل دی. ډیجیټل آخذه به عموما د نبض - پلن ماډل شوي (PWM) یا د نبض کثافت انډول شوي (PDM) د خلاصې ډرین سیګنال وي چې د FPGA لخوا تولید شوي. سیګنال باید د منطق '0' لپاره ټیټ چلول شي او د منطق '1' لپاره په لوړ خنډ کې پریښودل شي. د پاک انلاګ 3.3V ریل لپاره په تخته کې د پل اپ ریزورټر به مناسب حجم رامینځته کړيtage د منطق '1' لپاره. په انپټ کې د ټیټ پاس فلټر به د بیارغونې فلټر په توګه عمل وکړي ترڅو د نبض - پلن ماډل شوي ډیجیټل سیګنال په انلاګ حجم بدل کړي.tagد آډیو جیک محصول کې.
(شکل 13.1. د آډیو محصول سرکیټ.
د آډیو شټ-डाउन سیګنال (AUD_SD) د آډیو محصول خاموشولو لپاره کارول کیږي. دا د زینق PL پن T17 سره وصل دی. د آډیو محصول کارولو لپاره ، دا سیګنال باید لوړ لوژیک ته وګرځول شي.
د SK بټرورټ ټیټ - پاس فلټر فریکوینسي ځواب په 13.2 شکل کې ښودل شوی. د سرکټ AC شننه د NI ملټسیم 12.0 په کارولو سره ترسره کیږي.
شکل 13.2. د آډیو محصول فریکونسي ځواب.
د نبض پلنوالی انډول
د نبض-چونډۍ ماډل شوی (PWM) سیګنال په یو ټاکلي فریکونسۍ کې د نبض سلسله ده، چې هر نبض په احتمالي ډول یو مختلف عرض لري. دا ډیجیټل سیګنال د ساده ټیټ پاس فلټر له لارې تیریږي چې ډیجیټل څپې سره یوځای کوي ترڅو د انلاګ حجم تولید کړي.tagد یو څه وقفې په اوږدو کې د اوسط نبض پلن سره متناسب (وقفه د ټیټ پاس فلټر د 3dB کټ آف فریکونسۍ او د نبض فریکونسۍ لخوا ټاکل کیږي). د مثال لپارهampکه چیرې د نبض د موجوده دورې د اوسط 10٪ لپاره دالونه لوړ وي، نو یو ادغام به یو انالوګ ارزښت تولید کړي چې د Vdd حجم 10٪ وي.tage. 13.1.1 شکل یو څپې ښیي چې د PWM سیګنال په توګه ښودل شوي.
شکل 13.1.1. PWM څپې.
د PWM سیګنال باید د انلاګ حجم تعریف کولو لپاره مدغم شيtage. د ټيټ پاس فلټر 3dB فریکونسۍ باید د PWM فریکونسۍ څخه ټیټ شدت ترتیب وي ترڅو د PWM فریکونسۍ کې سیګنال انرژي له سیګنال څخه فلټر شي. د مثال لپارهampکه چیرې یو آډیو سیګنال باید د 5 kHz فریکونسۍ معلومات ولري، نو د PWM فریکونسۍ باید لږترلږه 50 kHz وي (او په غوره توګه حتی لوړ وي). په عموم کې، د انلاګ سیګنال وفادارۍ شرایطو کې، د PWM فریکونسۍ لوړه، ښه. شکل 13.1.2 د PWM ادغام نمایندګي ښیې چې د محصول حجم تولیدويtagد نبض ریل سره یوځای کول. د ثابت حالت فلټر محصول سیګنال یادونه وکړئ ampVdd ته د لیټیوډ تناسب د نبض - چوکۍ د وظیفې دورې سره ورته دی (د وظیفې دور د نبض لوړ وخت په توګه تعریف شوی د نبض - کړکۍ وخت لخوا ویشل شوی).
Figure 13.1.2. PWM Output Voltage.
سرچینې بیا تنظیم کړئ
د بریښنا په اړه ریسیټ
د زینکق PS د بهرني ځواک له سره تنظیم شوي ریګنالونو ملاتړ کوي. د بریښنا آنلاین رییس د ټول چپ چپ ماسټر ریسیټ دی. دا سیګنال په آله کې هر راجسټریټ بیا ځای په ځای کولو توان لري. آرټي زیډ 7 د TPS65400 بریښنا تنظیم کونکي PGOOD سیګنال څخه دا سیګنل چلوي ترڅو سیسټم په رییس کې وساتئ تر هغه چې ټول بریښنا تایید نه وي.
برنامه پش تtonۍ سویچ
د PROG پش سویچ، د PROG لیبل شوی، Zynq PROG_B ته بدلون ورکوي. دا د PL بیا تنظیموي او د DONE د بې اعتباره کیدو لامل کیږي. PL به غیر منظم پاتې شي تر هغه چې دا د پروسیسر یا J له لارې بیا پروګرام شوی نه ويTAG.
د پروسیسر سب سیسټم ریسیټ
د خارجي سیسټم ری سیٹ، د SRST لیبل شوی، د ډیبګ چاپیریال ګډوډولو پرته د Zynq وسیله بیا تنظیموي. د مثال لپارهampاو، د کارونکي لخوا ټاکل شوي مخکیني وقفې د سیسټم له بیا تنظیم کولو وروسته د اعتبار وړ پاتې کیږي. د امنیتي اندیښنو له امله، د سیسټم ری سیٹ د OCM په شمول په PS کې د حافظې ټول مینځپانګه له مینځه وړي. PL هم د سیسټم د بیا تنظیم کولو پرمهال پاک شوی. د سیسټم ری سیٹ د بوټ موډ سټریپینګ پنونو د بیا کیدو لامل نه کیږيampرهبري شوی.
د SRST ت buttonۍ د CK_RST سیګنال ټगल کولو لامل هم ګرځوي ترڅو په کوم تړلي شیلډونو کې د ریسیټ رامینځته کولو لپاره.
د پوډم بندرګی
د پوډ بندرګاهونه 2 × 6 ، ښي زاویه ، 100-ملی فاصله ښځینه نښلونکي دي چې د معیاري 2 × 6 پن سرونو سره مل کوي. هر 12-پن پوډم بندر دوه دوه 3.3V چمتو کوي VCC () سیګنالونه (پنونه 6 او 12) ، دوه ځمکني نښې (پنونه 5 او 11) ، او اته منطقي سیګنالونه ، لکه څنګه چې په شکل 15.1 کې ښودل شوي. د VCC () او ځمکني پنونه کولی شي تر اوسني 1A پورې تحویلي کړي ، مګر پاملرنه باید په پام کې ونیول شي ترڅو د الوتکې تنظیم کونکو یا د بهرني بریښنا رسولو هیڅ یوې بریښنایی بودیجې څخه تیر نشي (د "بریښنا رسونې" برخې کې لیست شوي 3.3V ریل اوسني حدونه وګورئ) .
(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-pmod.png?id=reference%3Aprogrammable-logic%3Aartyz7%3Areference-manual)
شکل 15.1. د پوډ پورټ ډایگرام
ډیجیلینټ د Pmod لاسرسي بورډونو لوی راټولوي تولید کولی شي چې د Pmod توسع کونکو سره ضمیمه شي ترڅو چمتو چمتو شوي دندې لکه د A / D ، D / A ، موټرو ډرایوران ، سینسرونه ، او نور دندې شامل کړي. وګورئ www.digilentinc.com (http://www.digilentinc.com) د نورو معلوماتو لپاره.
د ډیجیلینټ FPGA بورډونو کې موندل شوي هر پوډ پورټ په څلورو کټګوریو کې راځي: معیاري ، MIO سره وصل ، XADC ، یا لوړ سرعت. د آرټي Z7 دوه د پوډ بندرونه لري ، چې دواړه یې د لوړ سرعت ډول دي. لاندې برخه د Pmod بندر د لوړ سرعت ډول بیانوي.
د لوړ سرعت پوډمونه
د لوړ سرعت Pmods د دوی ډیټا سیګنالونه لري د اغیزې سره سم د تعقیب سرعت لپاره توپیر لرونکي جوړو ته رسیدلي. دوی د اضافې محافظت لپاره د مقاومت کونکو بار کولو لپاره پیډونه لري ، مګر د دې سره Arty Z7 بېړۍ د 0-Ohm shunts په توګه لدې. د لړۍ مقاومت کونکي شین شوي سره ، دا پوډومونه د لنډ سرکټو په وړاندې هیڅ محافظت نه وړاندې کوي مګر د ډیر ګړندي بدلولو سرعت ته اجازه ورکوي. سیګنالونه ورته ورته قطار کې سره نږدې نښو ته جوړي شوي: پنونه 1 او 2 ، پنونه 3 او 4 ، پنونه 7 او 8 ، او پنونه 9 او 10.
موقعیتونه 100 اوهمونه (+/- 10٪) مختلف دي.
که چیرې پدې بندر کې پنونه د واحد پای اشارو په توګه وکارول شي ، جوړه جوړه جوړه کولی شي کراسټالک وښیې. په غوښتنلیکونو کې چیرې چې دا اندیښنه ده ، یو سیګنال باید ځمکه شي (دا د FPGA څخه ټیټ کړئ) او د سیګار پای پای سیګنال لپاره یې جوړه جوړه کړئ.
له هغه وخته چې د لوړ سرعت پوډومونه د محافظت مقاومت کونکو پرځای 0-ohm shunts لري ، چلونکی باید احتیاطي تدابیر ونیسي ترڅو ډاډ ترلاسه کړي چې دوی د کومې شارټۍ لامل نه کیږي.
ایردوینو / چپ چپ شیل نښلونکی
د آرټي زیډ 7 د معیاري اردوینو او چپکیټ شیلډونو سره وصل کیدی شي ترڅو پراخ فعالیت پکې اضافه کړي. د آرټي Z7 ډیزاین کولو پرمهال ځانګړې پاملرنه وشوه ترڅو ډاډ ترلاسه شي چې دا په بازار کې د ډیریدو اردوینو او چپکیټ شیلډونو سره مطابقت لري. د شال نښلونکی د آرټي Z49-7 او 20 په آرټي Z26-7 کې د عمومي هدف ډیجیټل I / O لپاره د زینق PL لپاره 10 پنونه لري. د FPGAs نرمښت له امله ، دا امکان لري چې دا پنونه د هرڅه لپاره وکاروئ پشمول د ډیجیټل لوستلو / لیکلو ، SPI ارتباطاتو ، UART ارتباطاتو ، I2C ارتباطاتو ، او PWM په شمول. د دې پنونو څخه (د AN0-AN5 لیبل شوي) هم د 0V-3.3V انډول حد سره د واحد پای لرونکي ضمیمه توکو په توګه کارول کیدی شي ، او نور شپږ (د AN6-11 لیبل شوي) د متفاوت انلاګونو انبارونو په توګه کارول کیدی شي.
یادونه: د آرټي Z7 د پوښونو سره مطابقت نلري چې 5V ډیجیټل یا انلاګ سیګنالونه تولیدوي. د 7V څخه پورته د آرټي Z5 شال نښلونکي کې د موټر چلولو ممکن ممکن زینک ته زیان ورسوي.
(https://reference.digilentinc.com/_media/reference/programmable-logic/arty-z7/arty-z7-shield.png)
شکل 16.1. شیلډ پن ډایگرام.
| د پن نوم | د شیلډ فعالیت | د هنر Z7 پیوستون |
| IO0–IO13 | عمومي هدف I / O پنونه | د "شیلډ ډیجیټل I / O" سرلیک برخې وګورئ. |
| IO26–IO41, A (IO42) | د آرټي Z7-20 عمومي هدف I / O پنونه | د "شیلډ ډیجیټل I / O" سرلیک برخې وګورئ. |
| SCL | I2C ساعت | د "شیلډ ډیجیټل I / O" سرلیک برخې وګورئ. |
| SDA | د I2C ډاټا | د "شیلډ ډیجیټل I / O" سرلیک برخې وګورئ. |
| SCLK () | د SPI ساعت | د "شیلډ ډیجیټل I / O" سرلیک برخې وګورئ. |
| ماوسۍ () | د ایس پی آی معلومات | د "شیلډ ډیجیټل I / O" سرلیک برخې وګورئ. |
| MISO () | په کې د SPI ډاټا | د "شیلډ ډیجیټل I / O" سرلیک برخې وګورئ. |
| SS | د SPI غلام انتخاب | د "شیلډ ډیجیټل I / O" سرلیک برخې وګورئ. |
| A0–A5 | د پای انلاګ ان پټ | د "شیلډ انلاګ I / O" سرلیک برخې وګورئ. |
| A6–A11 | متفاوت انلاګ ان پټ | د "شیلډ انلاګ I / O" سرلیک برخې وګورئ. |
| د پن نوم | د شیلډ فعالیت | د هنر Z7 پیوستون |
| وی_پی, وی_ن | د متفاوت انلاین ان پټ وقف شوی | د "شیلډ انلاګ I / O" سرلیک برخې وګورئ. |
| ایکس جی این ډي | د XADC انلاګ ځمکه | په Zynq (VREFN) کې د XADC ځمکنۍ ریفرنس ډرایو لپاره د خالص سره وصل شو |
| XVREF | د XADC انلاګ والیتtage حواله | د 1.25 V سره وصل شوی، 25mA ریل د XADC والیوم چلولو لپاره کارول کیږيtagد زینق (VREFP) په اړه حواله |
| N/C | نښلول شوی نه دی | نښلول شوی نه دی |
| IOREF | ډیجیټل I/O حجمtage حواله | د آرټي Z7 3.3V بریښنا ریل سره وصل شو (د "بریښنا رسونې" برخې وګورئ) |
| RST | شیلډ ته یې تنظیم کړئ | د زینق سره د "SRST" ت andۍ او MIO پن 12 سره وصل شو. کله چې JP1 شارټ شي ، دا د FTDI USB-UART پل د DTR سیګنال سره هم نښلول شوی. |
| 3V3 | 3.3V بریښنا ریل | د آرټي Z7 3.3V بریښنا ریل سره وصل شو (د "بریښنا رسونې" برخې وګورئ) |
| 5V0 | 5.0V بریښنا ریل | د آرټي Z7 5.0V بریښنا ریل سره وصل شو (د "بریښنا رسونې" برخې وګورئ) |
| GND (), G | ځمکه | د آرټي Z7 ځمکني الوتکې سره وصل شوی |
| VIN | د بریښنا انډول | د بهرني بریښنا رسولو ارتباطي (J18) سره موازي سره وصل شوی. |
جدول 16.1. د شیډ پن تشریحات.
شیلډ ډیجیټل I / O
هغه پنونه چې په مستقیم ډول د Zynq PL سره وصل دي د عمومي هدف آخذونو یا محصولاتو په توګه کارول کیدی شي. په دې پنونو کې I2C، SPI، او د عمومي هدف I/O پنونه شامل دي. د FPGA او ډیجیټل I/O پنونو ترمنځ د 200 اوهم لړۍ مقاومت کونکي شتون لري ترڅو د ناڅاپي لنډ سرکیټونو په وړاندې محافظت چمتو کولو کې مرسته وکړي (د AN5-AN0 سیګنالونو استثنا سره چې هیڅ لړۍ مقاومت نلري ، او د AN6-AN12 سیګنالونه چې لري. 100 Ohm لړۍ مقاومت کونکي). مطلق اعظمي او وړاندیز شوي عملیاتي حجمtagد دې پنونو لپاره په لاندې جدول کې تشریح شوي.
IO26-IO41 او A (IO42) په آرټي Z7-10 کې د لاسرسي وړ ندي. همدا رنګه ، AN0-AN5 په آرټی Z7-10 کې د ډیجیټل I / O په توګه نشي کارول کیدی. دا د زینق - 7010 په پرتله په زیینک - 7020 کې د لږ I / O پنونو شتون له امله دی.
| مطلق لږ تر لږه حجمtage | وړاندیز شوی لږترلږه عملیاتي حجمtage | وړاندیز شوی اعظمي عملیاتي حجمtage | مطلق اعظمي حجمtage | |
| ځواکمن شوی | -0.4 وی | -0.2 وی | 3.4 وی | 3.75 وی |
| غښتلی شوی | -0.4 وی | N/A | N/A | 0.55 وی |
جدول 16.1.1. شیلډ ډیجیټل حجمtages. د Zynq PL سره وصل د پنونو بریښنایی ځانګړتیاو په اړه د نورو معلوماتو لپاره ، مهرباني وکړئ وګورئ زینکق 7000 dat ډیټاشیټ
(ds187-XC7Z010-XC7Z020-Data-Sheet) له Xilinx څخه.
شیلډ انلاګ I / O
د A0-A11 او V_P/V_N لیبل شوي پنونه د Zynq XADC ماډل ته د انلاګ ان پټونو په توګه کارول کیږي. Zynq تمه لري چې آخذې د 0-1 V پورې وي. د A0-A5 لیبل شوي پنونو کې موږ د ننوتلو حجم کمولو لپاره بهرنۍ سرکټ کاروو.tagد 3.3V څخه. دا سرکټ په 16.2.1 شکل کې ښودل شوی. دا سرکټ د XADC ماډل ته اجازه ورکوي چې په سمه توګه هر حجم اندازه کړيtage د 0V او 3.3V ترمنځ (د آرټي Z7 سره تړاو لري GND ()) کوم چې د دې هر یو پنونو باندې پلي کیږي. که تاسو غواړئ پنس د A0-A5 لیبل شوي ډیجیټل ننوتنو یا پایلو په توګه وکاروئ ، نو دا د آرټي Z16.2.1-7 کې د ریسسټور ډویډر سرکټ (هم په شکل 20 کې ښودل شوي) دمخه د Zynq PL سره مستقیم اړیکه لري. دا اضافي اړیکه په آرټي Z7-10 کې نده رامینځته شوې ، له همدې امله دا سیګنالونه یوازې په ورته ډول کې د انلاینګ توکو په توګه کارول کیدی شي.
(https://reference.digilentinc.com/_media/reference/programmable-logic/arty-z7/arty-z7-shield-an.png)
شکل 16.2.1. د انډول پای واحد انډولونه.
د A6-A11 لیبل شوي پنونه په مستقیم ډول په Zynq PL کې د انلاګ وړ وړ پنونو 3 جوړه سره د انټي ایلیسینګ فلټر له لارې وصل شوي. دا سرکټ په 16.2.2 شکل کې ښودل شوی. د پنونو دا جوړه د حجم سره د توپیر انلاګ ان پټونو په توګه کارول کیدی شيtagد 0-1V ترمنځ توپیر. مساوي عددونه د جوړې مثبت پنونو سره تړلي دي او طاق عددونه د منفي پنونو سره تړلي دي (نو A6 او A7 د انلاګ ان پټ جوړه جوړه A6 مثبت او A7 منفي وي). په یاد ولرئ چې که څه هم د کیپسیټر لپاره پیډونه شتون لري ، دوی د دې پنونو لپاره ندي بار شوي. څرنګه چې د FPGA انلاګ وړ وړ پنونه هم د عادي ډیجیټل FPGA پنونو په څیر کارول کیدی شي، نو دا هم ممکنه ده چې دا پنونه د ډیجیټل I/O لپاره وکاروئ.
د V_P او V_N لیبل شوي پنونه د FPGA د VP_0 او VN_0 وقف شوي انلاګ ان پټونو سره وصل دي. د پنونو دا جوړه د حجم سره د توپیر انلاګ ان پټ په توګه هم کارول کیدی شيtagد 0-1V ترمنځ، مګر دوی نشي کولی د ډیجیټل I/O په توګه وکارول شي. د دې جوړې پنونو لپاره په 16.2.2 شکل کې ښودل شوي سرکټ کې کاپسیټر په Arty Z7 کې بار شوی.
شکل 16.2.2. د بیلابیل انلاګ معلومات.
د زینق دننه د XADC کور یو دوه ګونی چینل 12-bit انلاګ څخه ډیجیټل کنورټر دی چې په 1 MSPS کې د کار کولو وړ دی. هر چینل د شیلډ پنونو سره وصل د هر ډول انلاګ ان پټونو لخوا پرمخ وړل کیدی شي. د XADC کور د متحرک بیا تنظیم کولو بندر (DRP) له لارې د کارونکي ډیزاین څخه کنټرول او لاسرسی کیږي. DRP حجم ته هم لاسرسی چمتو کويtagای مانیټرونه چې د FPGA په هر بریښنا ریل کې شتون لري، او د تودوخې سینسر چې د FPGA داخلي دی. د XADC کور کارولو په اړه د نورو معلوماتو لپاره، د Xilinx سند ته مراجعه وکړئ "7 لړۍ FPGAs او Zynq-7000 ټول پروګرام وړ SoC XADC Dual 12-Bit 1 MSPS Analog-to-Digital Converter". دا هم امکان لري چې د "PS-XADC" انٹرفیس له لارې مستقیم د PS په کارولو سره د XADC کور ته لاسرسی ومومئ. دا انٹرفیس په بشپړ ډول د 30 څپرکي کې تشریح شوی زینق
د تخنیکي حوالې لارښود ( ug585-Zynq-7000-TRM [PDF]). rm(https://reference.digilentinc.com/tag/rm?do=showtag&tag=rm) ، سند (https://reference.digilentinc.com/tag/doc?do=showtag&tag=doc) ، arty-z7
(https://reference.digilentinc.com/tag/arty-z7?do=showtag&tag=arty-z7)
زموږ خبر پاڼه کې ګډون وکړئ
| لومړی نوم |
| تخلص |
| بریښنالیک |
| زموږ همکاران زیلینیکس پوهنتون پروګرام (https://store.digilentinc.com/partneuniversity-program/) د ټیکنالوژۍ شریکان (https://store.digilentinc.com/technolpartners/) ویشونکي (https://store.digilentinc.com/ourdistributors/) |
تخنیکي ملاتړ فورم (https://forum.digilentinc.com) د ویکي حواله (https://reference.digilentinc.com) موږ سره اړیکه ونیسئ (https://store.digilentinc.com/contactus/) |
| د پیرودونکي معلومات(https://youtube.com/user/digilentinc) پرله پسې پوښتنې(https://resource.digilentinc.com/verify) د پلورنځي معلومات (https://store.digilentinc.com/store-info/) |
د شرکت معلومات
زموږ په اړه |
اسناد / سرچینې
 |
د ډیجیټل پرمختیایی بورډ آرټي Z7 [pdf] د کارونکي لارښود پرمختیایی بورډ آرټي Z7 |
