آرٽ Z7 حوالو دستي
آرٽي Z7 ھڪڙو استعمال ۾ استعمال ٿيندڙ ترقياتي پليٽ فارم آھي جيڪو ynاھيو ويو آھي Zynq-7000 جي چو aroundاري Program س Program پروگرام ڪرڻ لائق سسٽم آن چپ (AP SoC) Xilinx کان. Zynq-7000 فن تعمير مضبوطي سان ضم ڪري ٿو هڪ ڊبل ڪور ، 650 MHz () ARM Cortex-A9 پروسيسر Xilinx 7-series فيلڊ پروگراممبل گيٽ ايري (FPGA) منطق سان. هي جوڙو عطا ڪري ٿو هڪ طاقتور پروسيسر کي گهيرو ڪرڻ جي هڪ منفرد سافٽ ويئر سان متعين ٿيل پرديئرز ۽ ڪنٽرولرز جي هڪ منفرد سيٽ سان ، توهان جي طرفان targetاهيل ٽارگيٽ ايپليڪيشن لاءِ.
Vivado ، Petalinux ، ۽ SDSoC ٽول سيٽون هر هڪ دستياب رستو مهيا ڪري ٿو وچ ۾ توهان جي ڪسٽم پردي جي سيٽ جي تعريف ڪرڻ ۽ ان جي ڪارڪردگي کي لينڪس OS () تائين پهچائڻ يا پروسيسر تي هلندڙ ننگي metalاتو پروگرام تائين. انھن لاءِ جيڪي و traditionalيڪ روايتي ڊجيٽل منطق ڊيزائين جو تجربو lookingولي رھيا آھن ، اھو پڻ ممڪن آھي ته نظرانداز ڪريون ARM پروسيسرز ۽ پروگرام Zynq's FPGA کي توھان جھڙو wouldيو Xilinx FPGA. Digilent مهيا ڪري ٿو ڪيتريون ئي شيون ۽ وسيلا آرٽي Z7 لاءِ جيڪي توھان کي حاصل ڪندا ۽ ھلندا پنھنجي پسند جي ٽول سان جلدي.
آرٽ Z7 حوالو دستي [حوالو. Digilentinc]
ھي حوالو دستياب ڊائون لوڊ ڪريو
- ھي حوالو دستياب ا yetا تائين دستياب ناهي ڊائون لوڊ لاءِ.
خاصيتون
ZYNQ پروسيسر
- 650MHz ڊبل ڪور Cortex-A9 پروسيسر
- DDR3 ميموري ڪنٽرولر 8 DMA چينلز ۽ 4 اعليٰ ڪارڪردگي AXI3 غلام بندرگاهن سان
- تيز بينڊوڊٿ پردي ڪنٽرولر: 1G ايٿرنيٽ ، USB 2.0 ، SDIO
- گھٽ بينڊوڊٿ پردي ڪنٽرولر: SPI ، UART ، CAN ، I2C
- جي طرفان پروگرام جي قابلTAG، Quad-SPI فليش، ۽ microSD ڪارڊ
- قابل پروگرام منطق Artix-7 FPGA جي برابر
ياداشت
- 512MB DDR3 16 بٽ بس سان @ 1050Mbps
- 16MB Quad-SPI فليش فيڪٽري پروگرام ٿيل 48-bit سان عالمي سطح تي منفرد EUI-48/64 ™ مطابقت رکندڙ سifierاڻپ ڪندڙ
- microSD سلاٽ
طاقت
- يو ايس بي يا ڪنهن 7V-15V externalاهرين طاقت جو ذريعو
USB ۽ Ethernet
- Gigabit Ethernet PHY
- USB-جيTAG پروگرامنگ circuitry
- USB-UART پل
- USB OTG PHY (صرف ميزبان کي سپورٽ ڪري ٿو)
آڊيو ۽ وڊيو
- HDMI سنڪ پورٽ (ان پٽ)
- HDMI ذريعو پورٽ (اوٽ)
- PWM هلائيندڙ مونو آڊيو آئوٽ 3.5mm جيڪ سان
سوئچ ، پش بٽڻ ، ۽ ايل اي ڊي
- 4 پش بٽڻ
- 2 سلائيڊ سوئچز
- 4 LEDs
- 2 آر بي جي ايل
توسيعي رابطا
- Pه Pmod بندرگاھون
- 16 کل FPGA I/O
- Arduino/chipKIT شيلڊ رابط
- 49 تائين ڪل FPGA I/O (ھي table ڏنل ٽيبل ڏسو)
- 6 اڪيلو ختم ٿيل 0-3.3V اينالاگ ان پٽ XADC ڏانھن
- 4 مختلف 0-1.0V اينالاگ ان پٽ XADC کي
خريداري جا اختيار
آرٽي Z7 خريد ڪري سگھجي ٿو يا ته Zynq-7010 يا Zynq-7020 لوڊ ٿيل. اهي Arه آرٽي Z7 پراڊڪٽ ويئرينز حوالي ڪيا ويا آهن آرٽي Z7-10 ۽ آرٽي Z7-20 ، ترتيب سان. جڏھن Digilent دستاويز بيان ڪن ٿا ڪارڪردگي جيڪا عام آھي انھن bothنھي قسمن جي ، اھي حوالا ڏنا ويا آھن مجموعي طور تي ”آرٽ Z7“ جي طور تي. جڏھن ڪنھن شيءِ کي بيان ڪيو و onlyي جيڪا ر commonو ھڪڙي مخصوص ورائيٽي لاءِ عام ھجي ، انھيءَ قسم کي ظاھر ڪيو ويندو ان جي نالي سان.
آرٽيڪل Z7-10 ۽ Arty Z7-20 جي وچ ۾ ر differenceو فرق آھي Zynq حصي جون صلاحيتون ۽ I/O جو مقدار شيلڊ ڪنيڪٽر تي موجود آھي. Zynq پروسيسرز bothئي وٽ سا capabilitiesيون صلاحيتون آھن ، پر -20 وٽ آھي تقريبا about 3 largerيرا وڏو اندروني FPGA -10 کان. theن قسمن جي وچ ۾ فرق ھي below ڏنل آھن.
| شين جي تبديلي | آرٽ Z7-10 | آرٽ Z7-20 |
| حصو حصو | XC7Z010-1CLG400C | XC7Z020-1CLG400C |
| 1 MSPS آن چپ ADC () | ها | ها |
| ڏسڻ جا ٽيبل (LUTs) | 17,600 | 53,200 |
| فلپ فلاپ | 35,200 | 106,400 |
| بلاڪ رام () | 270 KB | 630 KB |
| گھڙي انتظام ٽائلس | 2 | 4 |
| دستياب شيلڊ I/O | 26 | 49 |
آرٽي Z7-10 تي ، ڊجيٽل شيلڊ جي اندروني قطار (IO26-IO41) ۽ IOA (پڻ IO42 جي نالي سان سڏيو و )ي ٿو) FPGA سان نيل ناھي ، ۽ A0-A5 صرف اينالاگ ان پٽ طور استعمال ڪري سگھجن ٿا. اھو اثر نه ڪندو س most کان و Arيڪ موجود Arduino شيلڊز جي ڪارڪردگي تي ، mostاڪاڻ ته گھڻا استعمال نٿا ڪن اندروني قطار جي ڊجيٽل سگنلن جي.
بورڊ خريد ڪري سگھجي ٿو اڪيلو يا وؤچر سان انلاڪ ڪرڻ لاءِ Xilinx SDSoC ٽول سيٽ. SDSoC واؤچر ان لاڪ ڪري ٿو 1 سال جو لائسنس ۽ استعمال ڪري سگھجي ٿو صرف آرٽي Z7 سان. لائسنس جي ختم ٿيڻ کان پوءِ ، SDSoC جو ڪو به ورزن جيڪو ھن 1 سال جي عرصي دوران جاري ڪيو ويو ھوندو ھميشه لاءِ استعمال ٿي سگھي ٿو. خريداري تي و informationيڪ معلومات لاءِ ، ڏسو آرٽي Z7 پراڊڪٽ پيج (http://store.digilentinc.com/artyz7-apsoc-zynq-7000-development-board-for-makers-and-hobbyists/).
خريداري جي وقت ، اھو پڻ ممڪن آھي ته شامل ڪيو و onي مائڪرو ايس ڊي ڪارڊ ، 12V 3A پاور سپلائي ، ۽ ضرورت مطابق مائڪرو يو ايس بي ڪيبل.
نوٽ ڪيو ته نن Fي FPGA جي ڪري Zynq-7010 ۾ ، اھو تمام س suitedو ناھي مناسب SDSoC ۾ استعمال ٿيڻ لاءِ ايمبيڊڊ ويزن ايپليڪيشنز لاءِ. اسان سفارش ڪريون ٿا ماڻھو خريد ڪن Arty Z7-20 جيڪڏھن اھي دلچسپي رکن ٿا ھن قسم جي ايپليڪيشنن ۾.
PYNQ-Z1 کان اختلاف
آرٽ Z7-20 شيئر ڪري ٿو سا sameيو سا Soيو SOC PYNQ-Z1 سان. فيچر وار ، آرٽ Z7-20 غائب آھي مائڪروفون ان پٽ ، پر شامل ڪري ٿو پاور آن ري سيٽ بٽڻ. سافٽ ويئر PYNQ-Z1 لاءِ لکيو ويو آھي بغير تبديلي جي هلڻ گھرجي مائڪروفون ان پٽ جي استثنا سان ، جنھن جو FPGA پن leftنيل رھجي ويو آھي.
سافٽ ويئر سپورٽ
آرٽ Z7 مڪمل طور تي مطابقت رکي ٿو Xilinx جي اعليٰ ڪارڪردگي Vivado Design Suite سان. ھي ٽول سيٽ PGاھي ٿو FPGA منطق ڊيزائين ۽ سرايت ٿيل ARM سافٽ ويئر ڊولپمينٽ ھڪڙي استعمال ۾ آسان ، وجداني ڊيزائن جي وهڪري ۾. اھو استعمال ڪري سگھجي ٿو ڪنھن به پيچيدگيءَ جي سسٽم جي ڊيزائين ڪرڻ لاءِ ، ھڪڙي مڪمل آپريٽنگ سسٽم کان و multipleي ڪيترن ئي سرور ايپليڪيشنن کي ھلائڻ ۾ ، ھي down ھڪڙي سادي ننگي دھات واري پروگرام ڏانھن جيڪو ڪجھ LEDs کي ڪنٽرول ڪري ٿو.
اهو پڻ ممڪن آهي ته Zynq AP SoC کي هڪ اسٽينڊل FPGA طور علاج ڪيو وڃي انهن لاءِ جيڪي انهن جي ڊيزائن ۾ پروسيسر استعمال ڪرڻ ۾ دلچسپي نٿا رکن. Vivado رليز 2015.4 جي طور تي، منطق تجزيي ڪندڙ ۽ Vivado جي اعلي سطحي سنٿيسس خاصيتون سڀني لاء استعمال ڪرڻ لاء مفت آهن. WebPACK ھدف، جنھن ۾ شامل آھي آرٽي Z7. لاجڪ اينالائيزر ڊيبگنگ لاجڪ سان مدد ڪري ٿو، ۽ HLS ٽول توهان کي سي ڪوڊ سڌو سنئون HDL ۾ گڏ ڪرڻ جي اجازت ڏئي ٿو.
Zynq پليٽ فارمز چ wellي طرح موزون آھن ايمبيڊ ٿيل لينڪس ھدفن لاءِ ، ۽ آرٽ Z7 ڪو استثنا ناھي. توھان جي مدد ڪرڻ لاءِ شروع ڪرڻ ۾ ، Digilent مهيا ڪري ٿو ھڪڙو Petalinux پروجيڪٽ جيڪو توھان کي حاصل ڪندو ۽ ھلائيندو لينڪس سسٽم سان جلدي. و moreيڪ معلومات لاءِ ، ڏسو آرٽي Z7 ريسورس سينٽر (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start).
آرٽي Z7 پڻ استعمال ڪري سگھجي ٿو Xilinx جي SDSoC ماحول ۾ ، جيڪو توهان کي اجازت ڏئي ٿو FPGA تيز ڪرڻ وارا پروگرام ۽ وڊيو پائيپ لائينز کي آسانيءَ سان مڪمل C/C ++ ماحول ۾. SDSoC تي ويڪ معلومات لاءِ ، ڏسو Xilinx SDSoC سائيٽ
(https://www.xilinx.com/products/design-tools/software-zone/sdsoc.html). Digilent جاري ڪندو هڪ وڊيو قابل پليٽ فارم لينڪس سپورٽ سان SDSoC 2017.1 رليز لاءِ وقت ۾. نوٽ ڪيو ته نن Fي FPGA جي ڪري آرٽي Z7-10 ۾ ، ر veryو تمام بنيادي وڊيو پروسيسنگ ڊيمو شامل آھن ان پليٽ فارم سان. Digilent سفارش ڪري ٿو آرٽ Z7-20 انھن لاءِ جيڪي ويڊيو پروسيسنگ ۾ دلچسپي رکن ٿا.
جيڪي پراڻا Xilinx ISE/EDK ٽول سيٽس کان واقف آھن ان کان ا V جو Vivado wasڏيا ويا ھئا اھي به منتخب ڪري سگھن ٿا Arty Z7 ان ٽول سيٽ ۾. Digilent وٽ نه آھي ڪيترائي مواد ھن جي مدد لاءِ ، پر توھان ھميشه مدد لاءِ پ askي سگھوٿا Digilent فورم (https://forum.digilentinc.com).
بجلي جو سامان
آرٽي Z7 کي ڊجيلنٽ USB-J مان طاقتور ٿي سگھي ٿوTAG-UART پورٽ (J14) يا ڪنهن ٻئي قسم جي طاقت جو ذريعو جهڙوڪ بيٽري يا ٻاهرين پاور سپلائي. جمپر JP5 (پاور سوئچ جي ويجهو) اهو طئي ڪري ٿو ته ڪهڙو طاقت جو ذريعو استعمال ڪيو ويندو آهي.
هڪ USB 2.0 بندرگاهن وضاحتن جي مطابق موجوده جي وڌ ۾ وڌ 0.5A پهچائي سگھي ٿو. هن کي گهٽ پيچيدگي جي ڊيزائن لاء ڪافي طاقت مهيا ڪرڻ گهرجي. وڌيڪ گهربل ايپليڪيشنون، بشمول ڪو به جيڪو ڊرائيو ڪيترن ئي پرديري بورڊن يا ٻين USB ڊوائيسز، شايد وڌيڪ طاقت جي ضرورت هجي جيڪا USB پورٽ مهيا ڪري سگهي ٿي. انهي صورت ۾، بجلي جو استعمال وڌندو جيستائين اهو USB ميزبان طرفان محدود ناهي. هي حد ميزبان ڪمپيوٽرن جي ٺاهيندڙن جي وچ ۾ تمام گهڻو مختلف آهي ۽ ڪيترن ئي عنصر تي منحصر آهي. جڏهن موجوده حد ۾، هڪ ڀيرو voltagاي ريل ان جي نامياري قيمت کان هيٺ ٿي وڃي ٿي، Zynq کي پاور آن ري سيٽ سگنل ذريعي ري سيٽ ڪيو ويو آهي ۽ پاور واپرائڻ ان جي بيڪار قيمت ڏانهن واپس اچي ٿو. انهي سان گڏ، ڪجهه ايپليڪيشنن کي هلائڻ جي ضرورت هجي بغير ڪنهن PC جي USB پورٽ سان ڳنڍيل هجي. انهن حالتن ۾، هڪ ٻاهرين طاقت جي فراهمي يا بيٽري استعمال ڪري سگهجي ٿو.
هڪ خارجي پاور سپلائي (مثال طور وال وارٽ) ان کي پاور جيڪ (J18) ۾ پلگ ڪندي ۽ جمپر JP5 کي "REG" تي سيٽ ڪندي استعمال ڪري سگھجي ٿو. سپلائي کي لازمي طور تي استعمال ڪرڻ گهرجي هڪ coax، سينٽر-مثبت 2.1mm اندروني قطر پلگ، ۽ 7VDC کي 15VDC پهچائڻ. مناسب سامان خريد ڪري سگھجي ٿو Digilent کان webسائيٽ يا ڪيٽلاگ وينڊرز جهڙوڪ DigiKey ذريعي. پاور سپلائي voltages کان مٿي 15VDC مستقل نقصان ٿي سگهي ٿي. هڪ مناسب خارجي بجلي جي فراهمي شامل آهي Arty Z7 آلات کٽ سان.
سا Similarي طرح anاهرين پاور سپلائي استعمال ڪرڻ لاءِ ، هڪ بيٽري استعمال ڪري سگهجي ٿي آرٽي Z7 کي طاقت ڏيڻ لاءِ ان کي شيڊ ڪنيڪٽر سان chingنڻ سان ۽ جمپر JP5 کي ”REG“ تي لائڻ سان. بيٽري جو مثبت ٽرمينل پن سان beن beيل ھئڻ گھرجي ليبل ٿيل ”VIN“ تي J7 تي ، ۽ منفي ٽرمينل پن سان beن beيل ھجڻ گھرجي ليبل ٿيل GND () J7 تي.
بورڊ تي ٽيڪساس انسٽرومنٽس TPS65400 PMU 3.3.اھي ٿو گھربل 1.8V ، 1.5V ، 1.0V ، ۽ 1.1V سامان مکيه پاور ان پٽ مان. جدول XNUMX اضافي معلومات مهيا ڪري ٿو (عام واهه زور سان انحصار ڪن ٿا Zynq ڪنفگريشن تي ۽ ڏنل قدر آھن وچولي سائيز/اسپيڊ ڊيزائن جا عام).
Arty Z7 وٽ پاور سوئچ نه آهي، تنهن ڪري جڏهن پاور جو ذريعو ڳنڍيو ويندو آهي ۽ JP5 سان چونڊيو ويندو آهي ته اهو هميشه تي هلندڙ هوندو. پاور سپلائي کي ختم ڪرڻ ۽ ٻيهر ڳنڍڻ جي بغير Zynq کي ري سيٽ ڪرڻ لاء، ڳاڙهو SRST بٽڻ استعمال ڪري سگھجي ٿو. پاور انڊيڪيٽر LED () (LD13) تڏهن هوندو آهي جڏهن سڀ سپلائي ريل پنهنجي نالي واري وول تائين پهچي ويندا آهنtage.
| سپلاءِ | سرڪٽس | Current (max/typical) |
| 3.3V | FPGA I/O ، USB پورٽ ، گھڙيون ، ايٿرنيٽ ، SD سلاٽ ، فليش ، HDMI | 1.6A/0.1A کان 1.5A |
| 1.0V | FPGA ، ايٿرنيٽ ڪور | 2.6A/0.2A کان 2.1A |
| 1.5V | ڊي ڊي آر 3 | 1.8A/0.1A کان 1.2A |
| 1.8V | FPGA معاون ، ايٿرنيٽ I/O ، USB ڪنٽرولر | 1.8A/0.1A کان 0.6A |
ٽيبل 1.1. آرٽي Z7 پاور سپلائيز.
Zynq APSoC فن تعمير
Zynq APSoC ٻن الڳ سب سسٽم ۾ ورهايل آهي: پروسيسنگ سسٽم (PS) ۽ پروگراميبل منطق (PL). شڪل 2.1 هڪ اوور ڏيکاري ٿوview Zynq APSoC آرڪيٽيڪچر جو، پي ايس رنگ سان هلڪو سائو ۽ PL پيلو ۾. نوٽ ڪريو ته PCIe Gen2 ڪنٽرولر ۽ ملٽي گيگابٽ ٽرانسيور موجود نه آهن Zynq-7020 يا Zynq-7010 ڊوائيسز تي. 
(https://reference.digilentinc.com/_detail/zybo/zyng1.png?id=reference%3Aprogrammable-logic%3Aarty-z7%3Areference-manual)
شڪل 2.1 Zynq APSoC فن تعمير
PL تقريبن هڪ Xilinx 7-series Artix FPGA سان هڪجهڙائي رکي ٿو، سواءِ ان جي ته ان ۾ ڪيترائي وقف بندرگاهن ۽ بسون شامل آهن جيڪي مضبوطيءَ سان ان کي پي ايس سان جوڙين ٿيون. PL ۾ پڻ ساڳي ترتيب واري هارڊويئر تي مشتمل نه آهي هڪ عام 7-سيريز FPGA، ۽ اهو لازمي طور تي ترتيب ڏيڻ گهرجي يا ته پروسيسر ذريعي يا J ذريعي.TAG بندرگاهه.
پي ايس ڪيترن ئي حصن تي مشتمل آهي ، بشمول ايپليڪيشن پروسيسنگ يونٽ (APU ، جنهن ۾ 2 Cortex-A9 پروسيسرز شامل آهن) ، ايڊوانسڊ مائڪرو ڪنٽرولر بس آرڪيٽيڪچر (AMBA) انٽر ڪنيڪٽ ، DDR3 ميموري ڪنٽرولر ، ۽ مختلف پرديئر ڪنٽرولر انهن جي ان پٽ ۽ آئوٽ پٽس سان ملٽي 54 تائين وقف ٿيل آهن. پن (جنهن کي Multiplexed I/O ، يا MIO پن سڏيو وي ٿو). پرديئر ڪنٽرولر جن وٽ نه آھن انھن جا ان پٽ ۽ آئوٽ پيٽس MIO پنن سان نيل آھن بجاءِ انھن جي I/O کي PL ذريعي ، وteايل- MIO (EMIO) انٽرفيس ذريعي. پردي جي ڪنٽرولر پروسيسرز سان connectedنيل آھن غلام طور AMBA انٽر ڪنيڪٽ ذريعي ۽ پڙھائي سگھجن ٿا/لکڻ لائق ڪنٽرول رجسٽر جيڪي پروسيسرز جي ميموري اسپيس ۾ قابل شناخت آھن. پروگرام ڪرڻ لائق منطق پڻ conنيل آھي بطور asانھي جي ، ۽ ڊيزائن ڪري سگھن ٿا گھڻن ڪورز کي FPGA ڪپڙي ۾ لا thatو ڪري ٿو ته ھر ھڪ تي مشتمل آھي قابل ڪنٽرول ڪنٽرول رجسٽر. وmoreيڪ ، پي ايل ۾ لا implementedو ڪيل ڪور پروسيسرز کي رڪاوٽون پيدا ڪري سگھن ٿا (ڪنيڪشن نه ڏيکاريا ويا آهن تصوير 3 ۾) ۽ انجام ڏيو DMA3 تائين DDRXNUMX ميموري تائين.
اتي آھن Zynq APSoC فن تعمير جا ڪيترائي پہلو جيڪي آھن ھن دستاويز جي دائري کان اھر. مڪمل ۽ مڪمل وضاحت لاءِ ، ڏسو حوالو Zynq ٽيڪنيڪل ريفرنس دستياب ug585-Zynq-7000TRM [پي ڊي ايف]
جدول 2.1 ظاهر ڪري ٿو ٻاهرئين اجزاء کي ڳنڍي MIO پنن سان آرٽي Z7. Zynq Presets File تي مليو آرٽي Z7 ريسورس سينٽر (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start) EDK ۽ Vivado ڊيزائنز ۾ درآمد ڪري سگھجن ٿا پي ايس کي صحيح ترتيب ڏيڻ لاءِ انھن پردي وارن سان ڪم ڪرڻ لاءِ.
| MIO 500 3.3 V | پردي |
| پن | ENET 0 | ايس پي آئي فليش | USB 0 | ڍڪيل | UART 0 |
| 0 (ن/سي) | |||||
| 1 | CS () | ||||
| 2 | DQ0 | ||||
| 3 | DQ1 | ||||
| 4 | DQ2 | ||||
| 5 | DQ3 | ||||
| 6 | ايس سي ايل ڪي () | ||||
| 7 (ن/سي) | |||||
| 8 | SLCK FB | ||||
| 9 | ايٿرنيٽ ري سيٽ | ||||
| 10 | Ethernet مداخلت | ||||
| 11 | USB مٿان موجوده | ||||
| 12 | شيلڊ ري سيٽ | ||||
| 13 (ن/سي) | |||||
| 14 | UART ان پٽ | ||||
| 15 | UART putاھر |
| MIO 501 1.8V | پردي | ||
| پن | ENET 0 | USB 0 | ايس ڊي او 0 |
| 16 | TXCK | ||
| 17 | TXD0 | ||
| 18 | TXD1 | ||
| 19 | TXD2 | ||
| 20 | TXD3 | ||
| 21 | TXCTL | ||
| 22 | RXCK | ||
| 23 | RXD0 | ||
| 24 | RXD1 | ||
| 25 | RXD2 | ||
| 26 | RXD3 | ||
| 27 | RXCTL | ||
| 28 | ڊيٽا 4 | ||
| 29 | ڊي آءِ آر | ||
| 30 | ايس ٽي پي | ||
| 31 | NXT | ||
| 32 | ڊيٽا 0 | ||
| 33 | ڊيٽا 1 | ||
| 34 | ڊيٽا 2 | ||
| 35 | ڊيٽا 3 | ||
| 36 | CLK | ||
| 37 | ڊيٽا 5 | ||
| 38 | ڊيٽا 6 | ||
| 39 | ڊيٽا 7 | ||
| 40 | سي سي ايل ڪي | ||
| 41 | سي ايم ڊي | ||
| 42 | D0 | ||
| 43 | D1 | ||
| 44 | D2 | ||
| 45 | D3 | ||
| 46 | RESETN | ||
| 47 | CD | ||
| 48 (ن/سي) | |||
| 49 (ن/سي) | |||
| 50 (ن/سي) | |||
| 51 (ن/سي) | |||
| 52 | ايم ڊي سي | ||
| 53 | ايم ڊي آئي او |
Zynq ترتيب
Xilinx FPGA ڊوائيسز جي برعڪس، APSoC ڊوائيسز جهڙوڪ Zynq-7020 پروسيسر جي چوڌاري ٺهيل آهن، جيڪي پروسيسنگ سسٽم ۾ پروگرام قابل منطق ڪپڙي ۽ ٻين سڀني آن چپ پرديئرز لاء ماسٽر طور ڪم ڪن ٿا. اهو سبب بنائي ٿو Zynq بوٽ پروسيس هڪ FPGA جي ڀيٽ ۾ هڪ مائڪرو ڪنٽرولر جي ڀيٽ ۾ وڌيڪ آهي. ھن عمل ۾ پروسيسر کي لوڊ ڪرڻ ۽ عمل ڪرڻ شامل آھي Zynq بوٽ تصوير، جنھن ۾ ھڪڙو فرسٽ ايس شامل آھي.tage Bootloader (FSBL)، پروگرام قابل منطق (اختياري) ترتيب ڏيڻ لاءِ ھڪڙو بٽ اسٽريم، ۽ ھڪڙو استعمال ڪندڙ ايپليڪيشن. بوٽ جي عمل کي ٽن حصن ۾ ورهايو ويو آهيtages:
Stage 0
Arty Z7 کي چالو ڪرڻ يا Zynq ري سيٽ ڪرڻ کان پوءِ (سافٽ ويئر ۾ يا SRST کي د byائيندي) ، ھڪڙو پروسيسر (CPU0) شروع ٿئي ٿو ر readو پڙھڻ واري ڪوڊ جي اندروني ٽڪڙي تي عمل ڪرڻ شروع ٿئي ٿو BootROM. جيڪڏھن ۽ ر ifو جيڪڏھن Zynq ھليو ويو ھوندو ، BootROM پھريائين موڊ پنن جي حالت کي موڊ رجسٽر ۾ داخل ڪندو (موڊ پنز JP4 سان attachedنيل آھن آرٽ Z7 تي). جيڪڏھن BootROM ھلايو پيو و dueي ڪنھن ري سيٽ واقعي جي ڪري ، پوءِ موڊ پن لٿل ناھن ، ۽ موڊ رجسٽر جي ا stateئين حالت استعمال ٿئي ٿي. ان جو مطلب آھي ته آرٽي Z7 کي ھڪڙي پاور سائيڪل جي ضرورت آھي پروگرامنگ موڊ جمپر (JP4) ۾ ڪنھن به تبديليءَ کي رجسٽر ڪرڻ لاءِ. ا ،يون ، BootROM ڪاپي ڪري ٿو FSBL جي غير مستحڪم ميموري جي صورت مان جيڪو registerاڻايل آهي موڊ رجسٽر ذريعي 256 KB اندروني رام () APU اندر (جنهن کي آن چپ ميموري سڏيو وي ٿو ، يا OCM). FSBL لازمي طور تي ppedڪيو و Zي Zynq بوٽ تصوير ۾ BootROM لاءِ ته ان کي صحيح طرح ڪاپي ڪري. آخري شيءِ BootROM ڪندو آهي هٿ سان عملدرآمد FSBL کي OCM ۾.
Stage 1
ان دوران ايسtage، FSBL پهريون ڀيرو PS اجزاء کي ترتيب ڏيڻ کي ختم ڪري ٿو، جهڙوڪ DDR ميموري ڪنٽرولر. پوء، جيڪڏھن ھڪڙو بٽ اسٽريم موجود آھي Zynq بوٽ تصوير ۾، اھو پڙھيو ويندو آھي ۽ PL کي ترتيب ڏيڻ لاء استعمال ڪيو ويندو آھي. آخرڪار، صارف جي ايپليڪيشن Zynq بوٽ تصويري مان ميموري ۾ لوڊ ڪئي وئي آهي، ۽ عملدرآمد ان کي ڏنو ويو آهي.
Stage 2
آخري ايسtage استعمال ڪندڙ ايپليڪيشن جو عمل آھي جيڪو FSBL پاران لوڊ ڪيو ويو آھي. هي ڪنهن به قسم جو پروگرام ٿي سگهي ٿو، هڪ سادي ”هيلو ورلڊ“ ڊيزائن کان وٺي سيڪنڊ ايس تائينtagاي بوٽ لوڊر لينڪس وانگر آپريٽنگ سسٽم کي بوٽ ڪرڻ لاء استعمال ڪيو ويو. بوٽ جي عمل جي وڌيڪ تفصيلي وضاحت لاء، باب 6 جو حوالو ڏيو Zynq ٽيڪنيڪل ريفرنس دستياب (حمايت [PDF]).
Zynq بوٽ تصوير createdاھي وئي آھي Sing Vivado ۽ Xilinx Software Development Kit (Xilinx SDK). ھن تصوير creatingاھڻ بابت معلومات لاءِ مھرباني ڪري ملاحظه ڪريو دستياب Xilinx دستاويز انھن اوزارن لاءِ.
Arty Z7 ٽن مختلف بوٽ طريقن جي حمايت ڪري ٿو: microSD، Quad SPI Flash، ۽ JTAG. بوٽ موڊ موڊ جمپر (JP4) استعمال ڪندي چونڊيو ويو آهي، جيڪو پاور آن ٿيڻ کان پوء Zynq ترتيب واري پنن جي حالت کي متاثر ڪري ٿو. شڪل 3.1 ڏيکاري ٿو ته ڪيئن Zynq ترتيب واري پنن سان ڳنڍيل آهن Arty Z7 تي.
(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-config.png?d=reference%3Aprogrammable-ogic%3Aartyz7%3Areference-manual)
شڪل 3.1. آرٽ Z7 ڪنفگريشن پن.
ٽي بوٽ جا طريقا بيان ڪيا ويا آھن ھي followingين حصن ۾.
microSD بوٽ موڊ
آرٽي Z7 ڪنيڪٽر J9 ۾ داخل ٿيل مائڪرو ايس ڊي ڪارڊ مان بوٽنگ کي سپورٽ ڪري ٿو. ھي following ڏنل طريقيڪار توھان کي اجازت ڏيندو ته Zynq کي microSD مان بوٽ ڪري ھڪڙي معياري Zynq بوٽ تصوير سان createdاھيو ويو Xilinx ٽولز سان.
- FAT32 سان مائڪرو ايس ڊي ڪارڊ فارميٽ ڪريو file سسٽم.
- ڪاپي ڪريو Zynq بوٽ تصوير Xilinx SDK سان createdاھيل مائڪرو ايس ڊي ڪارڊ ڏانھن.
- تبديل ڪريو Zynq بوٽ تصوير کي microSD ڪارڊ تي BOOT.bin.
- پنھنجي ڪمپيوٽر مان مائڪرو ايس ڊي ڪارڊ jectاھر ڪ andو ۽ ان کي داخل ڪريو J9 آرٽي Z7 تي.
- ھڪڙي طاقت جو سرچشمو Arty Z7 ڏانھن andنيو ۽ ان کي منتخب ڪريو JP5 استعمال ڪندي.
- ھڪڙي ھڪڙي جمپر کي JP4 تي رکو ، topن مٿين پنن کي ننingو ڪريو (ليبل ٿيل ”SD“).
- بورڊ کي آن ڪريو. بورڊ ھاڻي تصوير کي بوٽ ڪندو مائڪرو ايس ڊي ڪارڊ تي.
Quad SPI بوٽ موڊ
آرٽي Z7 وٽ ھڪڙو آن بورڊ 16MB Quad-SPI فليش آھي جنھن مان Zynq بوٽ ڪري سگھي ٿو. Xilinx کان دستياب دستاويز بيان ڪري ٿو ته Xilinx SDK کي ڪيئن استعمال ڪجي Zynq بوٽ تصوير کي Zynq سان aنيل فليش ڊيوائس ۾ پروگرام ڪرڻ لاءِ. هڪ theيرو Quad SPI فليش لوڊ ٿي ويو آهي Zynq Boot Image سان ، هي followingيان قدم کڻي سگھجن ٿا ان مان بوٽ ڪرڻ لاءِ.
- ھڪڙي طاقت جو سرچشمو Arty Z7 ڏانھن andنيو ۽ ان کي منتخب ڪريو JP5 استعمال ڪندي.
- ھڪڙي ھڪڙي جمپر کي JP4 تي رکو ، centerن سينٽر پنن کي ننingو ڪريو (ليبل ٿيل “QSPI”).
- بورڊ کي آن ڪريو. بورڊ ھاڻي بوٽ ڪندو تصوير Quad SPI فليش ۾ محفوظ ٿيل.
JTAG بوٽ موڊ
جڏهن ته جيTAG بوٽ موڊ ۾، پروسيسر انتظار ڪندو جيستائين سافٽ ويئر هڪ ميزبان ڪمپيوٽر طرفان Xilinx اوزار استعمال ڪندي لوڊ نه ڪيو وڃي. سافٽ ويئر جي لوڊ ٿيڻ کان پوء، اهو ممڪن آهي ته يا ته سافٽ ويئر کي عمل ڪرڻ شروع ڪيو وڃي، يا Xilinx SDK استعمال ڪندي لائن ذريعي ان جي ذريعي قدم.
اهو پڻ ممڪن آهي ته سڌو سنئون ترتيب ڏيو PL مٿان JTAG، پروسيسر کان آزاد. اهو استعمال ڪري سگهجي ٿو Vivado هارڊويئر سرور.
Arty Z7 Cascaded J ۾ بوٽ ڪرڻ لاء ترتيب ڏني وئي آهيTAG موڊ، جيڪو پي ايس تائين رسائي جي اجازت ڏئي ٿو ساڳئي J ذريعيTAG PL جي طور تي پورٽ. اهو پڻ ممڪن آهي ته بوٽ ڪرڻ لاء آرٽي Z7 آزاد J ۾TAG JP2 ۾ جمپر لوڊ ڪندي ۽ ان کي مختصر ڪندي موڊ. اهو سبب ٿيندو ته پي ايس کي آنبورڊ J کان رسائي لائق نه هوندوTAG circuitry، ۽ صرف PL اسڪين زنجير ۾ نظر ايندو. پي ايس تائين پهچڻ لاءِ JTAG جڏهن ته آزاد جيTAG موڊ، صارفين کي PJ لاء سگنل روٽ ڪرڻو پوندوTAG EMIO مٿان پردي، ۽ ان سان ڳالھ ٻولھ ڪرڻ لاءِ بيروني ڊوائيس استعمال ڪريو.
Quad SPI فليش
آرٽي Z7 ۾ آھي Quad SPI سيريل NOR فليش. Spansion S25FL128S استعمال ڪيو ويو آھي ھن بورڊ تي. Multi-I/O SPI فليش ميموري استعمال ڪئي ويندي آهي غير مستحڪم ڪوڊ ۽ ڊيٽا اسٽوريج مهيا ڪرڻ لاءِ. اھو استعمال ڪري سگھجي ٿو PS سب سسٽم کي شروع ڪرڻ سان گڏوگڏ PL سب سسٽم کي ترتيب ڏيڻ لاءِ. لا deviceاپيل ڊوائيس خاصيتون آهن:
- 16 ايم بي ()
- x1 ، x2 ، ۽ x4 سپورٽ
- بس جي رفتار 104 MHz () تائين ، Zynq ترتيب ڏيڻ جي شرحن کي سپورٽ ڪندي @ 100 MHz (). Quad SPI موڊ ۾ ، ھي ترجمو ڪري ٿو 400Mbs کي
- 3.3V کان طاقت
SPI فليش Zynq-7000 APSoC سان ني ٿو ۽ Quad SPI انٽرفيس کي سپورٽ ڪري ٿو. ھن کي گھرجي مخصوص پنن سان MIO بئنڪ 0/500 ۾ خاص طور تي MIO [1: 6,8،8] جيئن Zynq ڊيٽ شيٽ ۾ بيان ٿيل آھي. Quad-SPI فيڊبڪ موڊ استعمال ڪيو ويندو آھي ، اھڙيءَ طرح qspi_sclk_fb_out/MIO [20] freeڏيل آھي آزاديءَ سان ٽوگل ڪرڻ لاءِ ۽ connectedنيل آھي رKو 3.3K پل اپ ريزسٽر سان 2V تائين. هي اجازت ڏئي ٿو هڪ Quad SPI گھڙي فريڪوئنسي FQSPICLKXNUMX کان و greaterيڪ (ڏسو Zynq ٽيڪنيڪل ريفرنس دستياب
( ug585-Zynq-7000-TRM [پي ڊي ايف]) ان بابت ويڪ لاءِ).
ڊي آر ڊي ياداشت
آرٽي Z7 ۾ IS43TR16256A-125KBL DDR3 ميموري جا حصا شامل آهن هڪ سنگل رتبو ، 16-بٽ وائيڊ انٽرفيس ، ۽ مجموعي طور تي 512MiB جي گنجائش. DDR3 memoryنيل آهي هارڊ ميموري ڪنٽرولر پروسيسر سب سسٽم (PS) ۾ ، جيئن بيان ڪيو ويو آهي Zynq دستاويز ۾.
PS شامل ڪري ٿو AXI ميموري پورٽ انٽرفيس ، ھڪ DDR ڪنٽرولر ، لا PHاپيل PHY ، ۽ ھڪڙو وقف I/O بئنڪ. DDR3 ميموري انٽرفيس جي رفتار 533 MHz تائين ()/1066 Mbps سپورٽ ٿيل آهي.
آرٽي Z7 کي 40 ohms (+/- 10)) سان edڪيو ويو اڪيلو ختم ٿيل سگنلز لاءِ ٽريس رڪاوٽ ، ۽ فرق گھڙي ۽ اسٽروب 80 ohms (+/- 10)) تي. ھڪڙي خاصيت جنھن کي DCI سڏيو ويندو آھي (ڊجيٽل ڪنٽرولڊ امپيڊنس) استعمال ڪيو ويندو آھي ميچ ڪرڻ لاءِ ڊرائيو جي طاقت ۽ پي ايس پنن جي خاتمي واري رڪاوٽ کي ٽريس امپيڊنس سان. ياداشت واري پاسي ، هر چپ ان جي مرڻ جي خاتمي ۽ ڊرائيو جي طاقت کي 240-ohm ريسزٽر استعمال ڪندي ZQ پن تي.
ترتيب جي سببن جي ڪري ، dataن ڊيٽا بائيٽ گروپن (DQ [0-7] ، DQ [8-15]) کي تبديل ڪيو ويو. سا effectئي اثر لاءِ ، ڊيٽا بٽس اندر بائيٽ گروپن کي پڻ تبديل ڪيو ويو. ھي تبديليون آھن استعمال ڪندڙ لاءِ شفاف. س designي ڊيزائن جي عمل دوران ، Xilinx PCB ھدايتن تي عمل ڪيو ويو.
theئي ميموري چپس ۽ پي ايس ڊي ڊي آر بئنڪ 1.5V سپلائي مان طاقتور آهن. 0.75V جو وچ پوائنٽ حوالو createdاھيو ويو آھي ھڪڙي سادي مزاحمتي تقسيم ڪندڙ سان ۽ دستياب آھي Zynq لاءِ بيروني حوالي جي طور تي.
مناسب آپريشن لاءِ، اھو ضروري آھي ته پي ايس ميموري ڪنٽرولر صحيح طرح ترتيب ڏنل آھي. سيٽنگون رينج حقيقي ياداشت جي ذائقي کان وٺي بورڊ ٽريس دير تائين. توهان جي سهولت لاء، Zynq presets file آرٽي Z7 لاءِ مهيا ڪيل آهي وسيلن جو مرڪز
(https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start) ۽ پاڻمرادو ترتيب ڏئي ٿو Zynq پروسيسنگ سسٽم IP ڪور کي درست پيرا ميٽرز سان.
بهترين DDR3 ڪارڪردگيءَ لاءِ ، DRAM ٽريننگ فعال ڪئي وئي آھي لکڻ جي ليولنگ لاءِ ، گيٽ پڙھو ، ۽ پڙھو ڊيٽا اکين جي آپشنز ۾ PS ڪنفگريشن ٽول Xilinx ٽولز ۾. ٽريننگ متحرڪ طور تي ڪئي ويندي آھي ڪنٽرولر پاران بورڊ جي تاخير ، پروسيس جي مختلف حالتن ۽ تھرمل ڊرافٽ جي حساب لاءِ. تربيتي عمل لاءِ و starting ۾ و starting شروع ٿيندڙ قدر آھن بورڊ جي تاخير (تبليغ ۾ دير) ڪجھ ميموري سگنلن لاءِ.
بورڊ جي تاخير بيان ڪئي وئي آهي هر هڪ بائيٽ گروپن لاءِ. اهي پيرا ميٽر بورڊ لاءِ مخصوص آهن ۽ حساب ڪيا ويا هئا PCB ٽريڪ ڊيگهه رپورٽن مان. DQS کان CLK تاخير ۽ بورڊ تاخير جا قدر حساب ڪيا ويا آھن خاص طور تي Arty Z7 ميموري انٽرفيس PCB ڊيزائن ڏانھن.
ميموري ڪنٽرولر آپريشن بابت و moreيڪ تفصيلن لاءِ ، حوالو ڏيو Xilinx Zynq ٽيڪنيڪل ريفرنس دستياب ( ug585-Zynq-7000-TRM [PDF]).
L و actual ۾ و actual حقيقي گھڙيءَ جي فريڪوئنسي آھي 525 MHz () Arty Z7 تي PLL حد بنديءَ جي ڪري.
USB UART برج (سيريل پورٽ)
آرٽي Z7 ۾ شامل آهي FTDI FT2232HQ USB-UART پل (منسلڪ J14 سان )نيل) جيڪو توهان کي اجازت ڏئي ٿو PC ايپليڪيشنن کي استعمال ڪرڻ لاءِ.
رابطو ڪريو بورڊ سان معياري COM پورٽ ڪمانڊ استعمال ڪندي (يا لينڪس ۾ TTY انٽرفيس). ڊرائيور خودڪار طريقي سان ونڊوز ۽ لينڪس جا نوان ورزنز ۾ انسٽال ٿيل آھن. سيريل پورٽ ڊيٽا تبديل ڪئي وئي آهي Zynq سان twoه تار سيريل پورٽ (TXD/RXD) استعمال ڪندي. ڊرائيورز انسٽال ٿيڻ کان پوءِ ، I/O ڪمانڊ استعمال ڪري سگھجن ٿا PC کان COM بندرگاه ڏانهن هدايت ڪئي وئي آهي Zynq پنن تي سيريل ڊيٽا ٽرئفڪ پيدا ڪرڻ لاءِ. پورٽ PS (MIO) پنن سان نيل آھي ۽ استعمال ڪري سگھجي ٿو UART ڪنٽرولر سان ميلاپ ۾.
Zynq presets file (۾ موجود آهي آرٽي Z7 ريسورس سينٽر (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start))
درست MIO پنن کي UART 0 ڪنٽرولر ڏانھن نقشو ofاھڻ جو خيال رکندو آھي ۽ ھي default ڏنل ڊفالٽ پروٽوڪول پيرا ميٽر استعمال ڪندو آھي: 115200 بوڊ جي شرح ، 1 اسٽاپ بٽ ، ڪابه برابري ، 8-bit ڪردار جي ڊيگھ.
ٻه آن-بورڊ اسٽيٽس LEDs بندرگاهن ذريعي وهندڙ ٽرئفڪ تي بصري موٽ ڏيو: ٽرانسمٽ LED () (LD11) ۽ وصول ڪندڙ LED () (LD10). سگنل جا نالا جيڪي اشارو ڪن ٿا نقطي کان.view DTE (ڊيٽا ٽرمينل سامان) جو، هن صورت ۾ پي سي.
FT2232HQ پڻ استعمال ڪيو ويندو آھي ڪنٽرولر جي طور تي Digilent USB-J لاءِTAG گردش، پر USB-UART ۽ USB-JTAG فنڪشن مڪمل طور تي هڪ ٻئي کان مڪمل طور تي آزاد آهي. پروگرامر جيڪي پنهنجي ڊيزائن ۾ FT2232 جي UART ڪارڪردگي کي استعمال ڪرڻ ۾ دلچسپي رکن ٿا انهن جي باري ۾ پريشان ٿيڻ جي ضرورت ناهي.TAG سرڪشي UART ڊيٽا جي منتقلي سان مداخلت ڪري ٿي، ۽ ان جي برعڪس. انهن ٻن خاصيتن جو ميلاپ هڪ واحد ڊوائيس ۾ Arty Z7 کي پروگرام ڪرڻ جي اجازت ڏئي ٿو، UART ذريعي رابطو ڪيو وڃي ٿو، ۽ هڪ واحد مائڪرو USB ڪيبل سان ڳنڍيل ڪمپيوٽر مان طاقتور آهي.
FT2232HQ تي UART ڪنٽرولر کان DTR سگنل JP12 ذريعي Zynq ڊيوائس جي MIO1 سان نيل آھي. جيڪڏهن Arduino IDE کي Arty Z7 سان ڪم ڪرڻ لاءِ پورٽ ڪيو وي ، هي جمپر مختصر ڪري سگھجي ٿو ۽ MIO12 کي استعمال ڪري سگھجي ٿو Arty Z7 کي ”نئين خاڪا حاصل ڪرڻ لاءِ تيار“ حالت ۾ رکڻ لاءِ. اھو عام Arduino IDE بوٽ لوڊ ڪندڙن جي رويي جي نقل ڪندو.
microSD سلاٽ
آرٽي Z7 مهيا ڪري ٿو ھڪڙو مائڪرو ايس ڊي سلاٽ (J9) غير مستحڪم خارجي ميموري اسٽوريج لاءِ ۽ گڏوگڏ Zynq کي بوٽ ڪرڻ لاءِ. سلاٽ وائرڊ آھي بئنڪ 1/501 MIO [40-47] تي ، بشمول ڪارڊ ڊيٽيڪٽ. PS پاسي ، پردي SDIO 0 ppedاھيو ويو آھي انھن پنن ڏانھن ۽ ڪنٽرول ڪري ٿو SD ڪارڊ سان رابطي کي. پوائنٽ ٽيبل 7.1 ۾ ڏسي سگھجي ٿو. پردي ڪنٽرولر 1-bit ۽ 4-bit SD منتقلي طريقن کي سپورٽ ڪري ٿو پر SPI موڊ کي سپورٽ نٿو ڪري. جي بنياد تي Zynq ٽيڪنيڪل ريفرنس دستياب ( حمايت [PDF]) ، SDIO ھوسٽ موڊ واحد موڊ آھي سپورٽ ٿيل.
| سگنل جو نالو | وصف | Zynq پن | SD سلاٽ پن |
| SD_D0 | ڊيٽا [0] | MIO42 | 7 |
| SD_D1 | ڊيٽا [1] | MIO43 | 8 |
| SD_D2 | ڊيٽا [2] | MIO44 | 1 |
| SD_D3 | ڊيٽا [3] | MIO45 | 2 |
| SD_CCLK | گھڙي | MIO40 | 5 |
| SD_CMD | حڪم | MIO41 | 3 |
| SD_CD | ڪارڊ جي ساڻپ | MIO47 | 9 |
ٽيبل 7.1. مائڪرو ايس ڊي پوائنٽ
SD سلاٽ 3.3V مان طاقتور آهي پر MIO بئنڪ 1/501 (1.8V) ذريعي ڳنڍيل آهي. تنهن ڪري، هڪ TI TXS02612 سطح شفٽر هن ترجمي کي انجام ڏئي ٿو. TXS02612 اصل ۾ هڪ 2-پورٽ SDIO پورٽ ايڪسپينڈر آهي، پر صرف ان جو ليول شفٽر فنڪشن استعمال ٿيندو آهي. ڪنيڪشن ڊراگرام تصوير 7.1 تي ڏسي سگھجي ٿو. صحيح پنن کي نقشي ڪرڻ ۽ انٽرفيس کي ترتيب ڏيڻ آرٽي 7 زينق پريزٽس پاران سنڀاليو ويو آهي file، تي دستياب آهي آرٽي Z7 ريسورس سينٽر (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start).
(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-microsd.png?id=reference%3Aprogrammable-logic%3Aartyz7%3Areference-manual)
شڪل 7.1. microSD سلاٽ سگنل
lowئي گھٽ اسپيڊ ۽ تيز اسپيڊ ڪارڊ سپورٽ ٿيل آھن ، گھڻي گھڙي جي فريڪوئنسي 50 MHz () آھي. هڪ ڪلاس 4 ڪارڊ يا بهتر آهي
سفارش ڪئي وئي.
حوالي ڪريو سيڪشن 3.1 بابت معلومات لاءِ ته ڪيئن SD ڪارڊ مان بوٽ ڪجي. و moreيڪ معلومات لاءِ ، صلاح وو Zynq ٽيڪنيڪل ريفرنس دستياب ( ug585-Zynq-7000-TRM [PDF]).
USB ميزبان
آرٽي Z7 لاynو ڪري ٿو ھڪڙي availableن دستياب PS USB OTG انٽرفيسز تي Zynq ڊوائس تي. ھڪڙو مائڪروچپ USB3320 USB 2.0 ٽرانسيور چپ 8 بٽ ALPI انٽرفيس سان PHY طور استعمال ٿئي ٿو. PHY ھڪ مڪمل HS-USB فزيڪل فرنٽ اينڊ سپورٽ اسپيڊز آھي 480Mbs تائين. PHY MIO Bank 1/501 سان نيل آھي ، جيڪو 1.8V تي طاقت رکي ٿو. usb0 پردي جو استعمال PS تي ، MIO ذريعي connectedنيل آھي [28-39]. USB OTG انٽرفيس configھيل آھي ھڪڙي ايمبيڊڊ ھوسٽ طور ڪم ڪرڻ لاءِ. USB OTG ۽ USB ڊيوائس موڊز سپورٽ ناهن.
آرٽي Z7 ٽيڪنيڪل طور تي ھڪڙو ”ايمبيڊڊ ھوسٽ“ آھي becauseو ته اھو VBUS تي گھربل 150 µF ڪيپيسيٽانس مهيا نٿو ڪري عام گھربل ميزبان طور قابليت حاصل ڪرڻ لاءِ. اهو ممڪن آهي آرٽي Z7 ۾ ترميم ڪرڻ لاءِ ته جيئن اها C41 کي 150 µF ڪئپسيٽر سان لوڊ ڪندي عام مقصد جي USB ميزبان گهرجن سان مطابقت رکي. ر thoseو پي سي بيز تي نن smallن حصن کي سولڊرنگ ڪرڻ ۾ تجربيڪار ماڻھن کي ھن workيھر ڪوشش ڪرڻ گھرجي. ڪيتريون ئي يو ايس بي پردي ڊوائيسز ڪم ڪنديون بلڪل fineيڪ بغير C41 لوڊ ڪرڻ جي. Whetherا آرٽي Z7 embاھيو ويو آھي ھڪڙي سرايت ڪيل ھوسٽ يا عام مقصد جي ميزبان جي طور تي ، اھو مهيا ڪري سگھي ٿو 500 mA 5V VBUS لائن تي. نوٽ ڪيو ته C41 لوڊ ڪرڻ سبب ٿي سگھي ٿو آرٽ Z7 کي ري سيٽ ڪرڻ جڏھن ايمبيڊ ٿيل لينڪس کي بوٽ ڪيو و whileي جڏھن USB پورٽ مان ھلندو ، قطع نظر جيڪڏھن ڪو USB ڊيوائس ھوسٽ پورٽ سان connectedنيل آھي. اھو انھيءَ سبب ٿيو آھي جو ھلندڙ رش جي ڪري جيڪو C41 سبب ڪري ٿو جڏھن يو ايس بي ھوسٽ ڪنٽرولر فعال آھي ۽ VBUS پاور سوئچ (IC9) آن آھي.
نوٽ ڪريو ته جيڪڏھن توھان جو ڊيزائن استعمال ڪري ٿو USB ھوسٽ پورٽ (سرايت ٿيل يا عام مقصد وارو) ، ته پوءِ آرٽي Z7 کي ھلائڻ گھرجي ھڪڙي بيٽري يا وال اڊاپٽر جي ذريعي جيڪو و powerيڪ طاقت مهيا ڪرڻ جي قابل ھجي (جھڙوڪ ھڪڙو شامل آھي آرٽي Z7 لوازمات واري کٽ ۾).
ايٿنيٽ PHY
آرٽ Z7 استعمال ڪري ٿو Realtek RTL8211E-VL PHY لا implementو ڪرڻ لاءِ 10/100/1000 ايٿرنيٽ پورٽ نيٽ ورڪ ڪنيڪشن لاءِ. PHY Iني ٿو MIO بئنڪ 501 (1.8V) ۽ انٽرفيسز Zynq-7000 APSoC ذريعي RGMII ذريعي ڊيٽا ۽ MDIO لاءِ انتظام لاءِ. معاون مداخلت (INTB) ۽ ري سيٽ (PHYRSTB) سگنل connectنجن ٿا MIO پنن MIO10 ۽ MIO9 سان ، ترتيب سان.
شڪل 9.1. Ethernet PHY سگنل
پاور اپ ٿيڻ کان پوءِ ، PHY شروع ٿئي ٿو آٽو نيگوسي ايشن فعال ، اشتهار 10/100/1000 لنڪ اسپيڊ ۽ فل ڊپلڪس سان. جيڪڏھن ھڪڙو ايٿرنيٽ قابل پارٽنر connectedنيل آھي ، PHY پاڻمرادو ان سان ھڪڙو لنڪ قائم ڪري ٿو ، جيتوڻيڪ Zynq سان ترتيب ڏنل نه آھي.
statusه اسٽيٽس انڊيڪٽر LEDs بورڊ تي آھن RJ-45 کنیکٹر جي ويجھو جيڪي اشارو ڪن ٿا ٽرئفڪ (LD9) ۽ صحيح لنڪ اسٽيٽ (LD8). ٽيبل 9.1 ڊفالٽ رويي ڏيکاري ٿو.
| فنڪشن | ڊزائينر | رياست | وصف |
| LINK | ايل ڊي 8 | جاري رهي | لنڪ 10/100/1000 |
| چمڪندڙ 0.4s آن ، 2s آف | لنڪ ، توانائي موثر ايٿرنيٽ (EEE) موڊ | ||
| ايڪٽ | ايل ڊي 9 | وڪندڙ | موڪلڻ يا وصول ڪرڻ |
ٽيبل 9.1. Ethernet حيثيت LEDs.
Zynq ۾ ٻه آزاد گيگابٽ ايٿرنيٽ ڪنٽرولرز شامل آهن. اهي هڪ 10/100/1000 اڌ / مڪمل-ڊپلڪس Ethernet MAC لاڳو ڪن ٿا. انهن ٻن مان، GEM 0 کي MIO پنن تي ميپ ڪري سگهجي ٿو جتي PHY ڳنڍيل آهي. جيئن ته MIO بئنڪ 1.8V کان طاقتور آهي، RGMII انٽرفيس 1.8V HSTL ڪلاس 1 ڊرائيور استعمال ڪري ٿو. هن I/O معيار لاءِ، 0.9V جو هڪ خارجي حوالو ڏنو ويو آهي بئنڪ 501 (PS_MIO_VREF) ۾. صحيح پنن کي نقشي ڪرڻ ۽ انٽرفيس کي ترتيب ڏيڻ آرٽي Z7 Zynq Presets پاران سنڀاليو ويو آهي file، تي دستياب آهي آرٽي Z7 ريسورس سينٽر (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start).
جيتوڻيڪ PHY جي ڊفالٽ پاور اپ ڪنفگريشن اڪثر ايپليڪيشنن ۾ ڪافي ٿي سگھي ٿي ، MDIO بس انتظام لاءِ دستياب آھي. RTL8211E-VL مقرر ڪيو ويو آهي 5-bit ايڊريس 00001 MDIO بس تي. سادي رجسٽر سان پڙھو ۽ لکو ڪمانڊ ، اسٽيٽس جي معلومات پڙھي سگھجي ٿي يا ترتيب تبديل ڪئي وي ٿي. Realtek PHY ھي follows ڏنل آھي ھڪڙي انڊسٽري معياري رجسٽرڊ نقشو بنيادي تشڪيل لاءِ.
RGMII وضاحتون ڪالز وصول ڪن ٿيون (RXC) ۽ منتقل ڪري ٿو گھڙي (TXC) دير سان دير ٿيڻ جي لحاظ کان ڊيٽا سگنلن جي نسبت (RXD [0: 3] ، RXCTL ۽ TXD [0: 3] ، TXCTL). Xilinx PCB ھدايتون پڻ گھرجن ھن دير ۾ شامل ٿيڻ جي. RTL8211E-VL nsئي TXC ۽ RXC تي 2ns تاخير داخل ڪرڻ جي قابل آھي ته جيئن بورڊ جا نشان ڊگھي ڪرڻ جي ضرورت نه پوي.
PHY ساockedئي 50 کان بند ٿيل آھي ميگا هرٽز () oscillator جيڪو گھڙي ٿو Zynq PS. sن بارن جي پرجيسي گنجائش ايتري گھٽ آھي جو ھڪڙي ھڪڙي ماخذ مان ھلائي سگھجي.
هڪ ايٿرنيٽ نيٽ ورڪ تي ، هر نوڊ کي هڪ منفرد MAC ايڊريس جي ضرورت آهي. انھيءَ مقصد لاءِ ، Quad-SPI فليش جو ھڪڙي وقت جو پروگرامبل (OTP) علائقو پروگرام ڪيو ويو آھي ڪارخاني ۾ 48-bit عالمي سطح تي منفرد EUI-48/64 ™ مطابقت رکندڙ سifierاڻپ ڪندڙ سان. او ٽي پي ايڊريس رينج [0x20 0 25xXNUMX] س containsاڻپ ڪندڙ تي مشتمل آھي پھرين بائٽ سان ٽرانسميشن بائيٽ آرڊر ۾ گھٽ پتي تي. ڏانهن رجوع ڪريو فليش ميموري ڊيٽ شيٽ (http://www.cypress.com/file/177966/download) معلومات لاءِ ته ڪيئن OTP علائقن تائين رسائي ڪجي. جڏھن پيٽالينڪس استعمال ڪري رھيو ھوندو ، اھو پاڻ سن handاليو ويندو يو-بوٽ بوٽ لوڊ ڪندڙ ۾ ، ۽ لينڪس سسٽم پاڻمرادو uredھيل آھي ھي منفرد ميڪ ايڊريس استعمال ڪرڻ لاءِ.
و usingيڪ معلومات لاءِ Gigabit Ethernet MAC استعمال ڪرڻ لاءِ ، ڏسو Zynq ٽيڪنيڪل ريفرنس دستياب
( ug585-Zynq-7000-TRM [PDF]).
HDMI
آرٽي Z7 تي مشتمل آھي unه اڻ ريل HDMI بندرگاھون: ھڪڙو سورس پورٽ J11 (output) ، ۽ ھڪڙو سنڪ پورٽ J10 (ان پٽ). Bothئي بندرگاھون HDMI قسم استعمال ڪن ٿيون- ڊيٽا ۽ گھڙيءَ جي سگنلن سان ھڪڙي رسيد ختم ۽ س directlyو سنئون Zynq PL سان connectedنيل.
HDئي HDMI ۽ DVI سسٽم سا useيا TMDS سگنلنگ معيار استعمال ڪن ٿا ، س directlyو سنئون Zynq PL جي استعمال ڪندڙ I/O انفراسٽرڪچر جي مدد سان. پڻ ، HDMI ذريعا آهن پسمانده مطابقت رکندڙ DVI inksنن سان ، ۽ ان جي برعڪس. اھڙيءَ طرح ، سادو غير فعال اڊاپٽر (اڪثر اليڪٽرانڪس اسٽورن تي دستياب) استعمال ڪري سگھجن ٿا ھڪڙو DVI مانيٽر هلائڻ لاءِ يا DVI ان پٽ قبول ڪرڻ لاءِ. HDMI رسيپ ۾ ر digitalو ڊجيٽل سگنل شامل آھن ، تنھنڪري ر DVو DVI-D موڊ ممڪن آھي.
19-پن HDMI رابطن ۾ شامل آھن ٽي تفريحي ڊيٽا چينلز ، ھڪڙو تفاوت گھڙي چينل پنج جي اين ڊي () ڪنيڪشن ، هڪ تار وارو ڪنزيومر اليڪٽرانڪس ڪنٽرول (CEC) بس ، هڪ -ه تار ڊسپلي ڊيٽا چينل (DDC) بس جيڪا بنيادي طور تي هڪ I2C بس آهي ، هڪ هاٽ پلگ ڊيٽيڪٽ (HPD) سگنل ، هڪ 5V سگنل 50mA تائين پهچائڻ جي قابل. ، ۽ هڪ محفوظ (RES) پن. س nonئي غير پاور سگنل وائرڊ آھن Zynq PL ڏانھن سواءِ RES جي.
| Pin/Signal | J11 (ذريعو) | J10 (inkڏڻ) | ||
| وصف | FPGA پن | وصف | FPGA پن | |
| ڊي [2] _ پي ، ڊي [2] _ اين | ڊيٽا جي پيداوار | جي 18 ، اي18 XNUMX | ڊيٽا ان پٽ | N20 ، P20 |
| ڊي [1] _ پي ، ڊي [1] _ اين | ڊيٽا جي پيداوار | جي 19 ، جي 19 | ڊيٽا ان پٽ | ٽي 20 ، يو 20 |
| ڊي [0] _ پي ، ڊي [0] _ اين | ڊيٽا جي پيداوار | ڪي 17، ڪي 18 | ڊيٽا ان پٽ | وي 20 ، ڊبليو 20 |
| CLK_P ، CLK_N | گھڙي جي پيداوار | ايل 16 ، ايل 17 | گھڙي داخل | N18 ، P19 |
| سي اي سي | ڪنزيومر اليڪٽرانڪس ڪنٽرول دو طرفه (اختياري) | جي 15 | ڪنزيومر اليڪٽرانڪس ڪنٽرول دو طرفه (اختياري) | ايڇ 17 |
| ايس سي ايل ، ايس ڊي اي | DDC ireه طرفي (اختياري) | M17، M18 | DDC ireه طرفي | U14 ، U15 |
| HPD/HPA | گرم-پلگ detectولڻ وارو ان پٽ (الٽي ، اختياري) | R19 | هاٽ پلگ ان اسٽار آئوٽ | تي19 |
ٽيبل 10.1. HDMI پن وضاحت ۽ تفويض.
TMDS سگنل
HDMI/DVI آھي ھڪڙو تيز رفتار ڊجيٽل وڊيو اسٽريم انٽرفيس استعمال ڪندي منتقلي گھٽ ۾ گھٽ فرق ڪندڙ سگنلنگ (TMDS). HDMI بندرگاھن مان ڪنھن جو صحيح استعمال ڪرڻ لاءِ ، ھڪڙي معياري مطابق ٽرانسميٽر يا وصول ڪندڙ کي ضرورت آھي Zynq PL ۾. عملدرآمد جا تفصيل ھن دستور جي دائري کان اھر آھن. چيڪ ڪريو ويڊيو لائبريري IP ڪور مخزن تي Digilent GitHub (https://github.com/Digilent) استعمال لاءِ تيار ريفرنس IP لاءِ.
معاون سگنل
جڏھن به ھڪڙو سنڪ تيار ٿئي ۽ ان جي موجودگيءَ جو اعلان ڪرڻ گھري ، اھو 5V0 سپلائي پن کي HPD پن سان ني ٿو. آرٽي Z7 تي ، ھي ٿي ويو آھي ڊرائيونگ ھٽ پلگ اسٽرٽ سگنل ھائي تي. نوٽ اهو صرف تڏهن ٿيڻ گهرجي جڏهن هڪ DDC چينل غلام نافذ ڪيو ويو آهي Zynq PL ۾ ۽ تيار آهي ڊسپلي ڊيٽا منتقل ڪرڻ لاءِ.
ڊسپلي ڊيٽا چينل ، يا ڊي ڊي سي ، پروٽوڪول جو ھڪڙو مجموعو آھي جيڪو ڊسپلي (سنڪ) ۽ گرافڪس اڊاپٽر (ذريعو) جي وچ ۾ رابطي کي فعال ڪري ٿو. DDC2B قسم I2C تي ل آھي ، بس ماسٽر ذريعو آھي ۽ بس غلام .ن. جڏھن ھڪڙو ذريعو معلوم ڪري ٿو اعلي سطح HPD پن تي ، اھو سوال ڪري ٿو DDC بس مٿان ويڊيو جي صلاحيتن لاءِ. اهو طئي ڪري ٿو ته inkنink آهي DVI يا HDMI- قابل ۽ ڪهڙيون قراردادون سپورٽ ڪن ٿيون. صرف ان کان پوءِ ويڊيو ٽرانسميشن شروع ٿيندي. حوالي ڪريو VESA E-DDC وضاحتون و moreيڪ معلومات لاءِ.
ڪنزيومر اليڪٽرانڪس ڪنٽرول ، يا CEC ، ھڪڙو اختياري پروٽوڪول آھي جيڪو اجازت ڏئي ٿو ڪنٽرول پيغامن کي مختلف پروڊڪٽس جي وچ ۾ HDMI چينل جي چو aroundاري منتقل ڪرڻ جي. ھڪڙو عام استعمال ڪيس ھڪڙو ٽي وي پاسنگ ڪنٽرول پيغام آھي جيڪو ھڪڙي عالمگير ريموٽ مان نڪرندي آھي ھڪ DVR يا سيٽلائيٽ رسيور ڏانھن. اھو ھڪڙو تار وارو پروٽوڪول آھي 3.3V جي سطح تي جيڪو Zynq PL يوزر I/O پن سان نيل آھي. تار کي ڪنٽرول ڪري سگھجي ٿو ھڪڙي اوپن ڊرين فيشن ۾ اجازت ڏيڻ جي اجازت ڪيترن ئي ڊوائيسن کي شيئر ڪرڻ جو ھڪڙو عام CEC تار. وferيڪ معلومات لاءِ HDMI 1.3 جي CEC ضميمي يا بعد جي وضاحتن جو حوالو ڏيو.
ڪلاڪ ذريعا
آرٽ Z7 هڪ 50 مهيا ڪري ٿو ميگا هرٽز () گھڙي تائين Zynq PS_CLK ان پٽ ، جيڪو استعمال ڪيو ويندو آھي گھڙي generateاھڻ لاءِ ھر ھڪڙي PS سب سسٽم لاءِ. 50 ميگا هرٽز () ان پٽ پروسيسر کي اجازت ڏئي ٿو و operate ۾ و frequency فريڪوئنسي 650 تي ميگا هرٽز () ۽ DDR3 ميموري ڪنٽرولر وڌ ۾ وڌ 525 MHz () (1050 Mbps) تي هلائڻ لاءِ. The Arty Z7 Zynq Presets file تي دستياب آهي آرٽي Z7 ريسورس سينٽر (https://reference.digilentinc.com/reference/programmable-logic/arty-z7/start) Zynq پروسيسنگ سسٽم IP ۾ داخل ڪري سگھجي ٿو Vivado پروجيڪٽ ۾ Zynq کي صحيح طريقي سان ترتيب ڏيڻ لاءِ 50 سان ڪم ڪرڻ لاءِ. ميگا هرٽز () داخل ٿيڻ جي گھڙي.
پي ايس وٽ ھڪڙو وقف ٿيل PLL آھي جيڪو چار حوالا گھڻيون ofاھڻ جي قابل آھي ، ھر ھڪ مقرر قابل تعدد سان ، جيڪو PL ۾ لا customو ڪيل ڪسٽم منطق کي ڏسڻ لاءِ استعمال ڪري سگھجي ٿو. اضافي طور تي ، آرٽ Z7 هڪ externalاهرين 125 فراهم ڪري ٿو ميگا هرٽز () حوالو گھڙي س directlyو سنئون PL جي H16 کي پن ڪرڻ لاءِ. referenceاهرين حواله گھڙي PL کي اجازت ڏئي ٿي مڪمل طور تي PS جي آزاديءَ سان استعمال ڪرڻ جي ، جيڪا مفيد ٿي سگهي ٿي سادي ايپليڪيشنن لاءِ جن کي ضرورت ناهي پروسيسر جي.
Zynq جي PL ۾ MMCM ۽ PLL به شامل آھن جيڪي استعمال ڪري سگھجن ٿيون گھڙي پيدا ڪرڻ لاءِ درست تعدد ۽ مرحلن جي رشتن سان. چئن پي ايس حوالن مان ڪا گھڙي يا 125 ميگا هرٽز () referenceاهرين حواله گھڙي MMCMs ۽ PLLs جي ان پٽ طور استعمال ڪري سگھجي ٿي. آرٽي Z7-10 ۾ 2 MMCM ۽ 2 PLL شامل آھن ، ۽ Arty Z7-20 ۾ 4 MMCM ۽ 4 PLL شامل آھن. Zynq PL clocking وسيلن جي صلاحيتن جي مڪمل وضاحت لاءِ ، حوالو ڏيو ”7 سيريز FPGAs ڪلڪنگ ريسورسز يوزر گائيڊ“ Xilinx کان دستياب.
شڪل 11.1 آرٽيڪي Z7 تي استعمال ٿيندڙ ڪلڪنگ اسڪيم بيان ڪري ٿي. نوٽ ڪريو ته ريفرنس گھڙيءَ جي پيداوار ايٿرنيٽ PHY مان استعمال ٿئي ٿي 125 جي طور تي ميگا هرٽز () حوالو گھڙي PL کي ، انھيءَ قيمت کي گھٽائڻ لاءِ جنھن ۾ ھن مقصد لاءِ ھڪڙو وقف ٿيل اوسيليٽر شامل آھي. ذهن ۾ رکو ته CLK125 غير فعال ٿي ويندو جڏھن ايٿرنيٽ PHY (IC1) ھارڊويئر ري سيٽ ۾ ھوندو آھي PHYRSTB سگنل گھٽ ھلائيندي.
شڪل 11.1. آرٽ Z7 ڪلڪنگ.
بنيادي I/O
آرٽي Z7 بورڊ ۾ شامل آھن triه ٽي رنگي LEDs ، 2 سوئچز ، 4 pushbuttons ، ۽ 4 انفرادي LEDs جيئن ڏيکاريل آھي شڪل 12.1 ۾. پش بٽون ۽ سلائيڊ سوئچز Zynq PL سان seriesنيل آھن سيريز ريسزز ذريعي نقصان کان بچڻ لاءِ شارٽ سرڪٽ کان (شارٽ سرڪٽ ٿي سگھي ٿو جيڪڏھن FPGA پن کي pushاھيو ويو ھجي بٽڻ يا سلائيڊ سوئچ کي نادانيءَ سان definedاھر definedاھيو ويو آھي). چار پش بٽون آھن ”لمحاتي“ سوئچ جيڪي عام طور تي گھٽ پيداوار generateاھيندا آھن جڏھن اھي آرام تي ھوندا آھن ، ۽ اعليٰ پيداوار صرف جڏھن انھن کي دايو ويندو آھي. سلائيڊ سوئچز پيدا ڪن ٿا مسلسل تيز يا گھٽ ان پٽ ان جي پوزيشن جي لحاظ کان.
شڪل 12.1. آرٽ Z7 جي پي آئي او ().
چار انفرادي اعليٰ ڪارڪردگي وارا LEDs 330-ohm resistors ذريعي Zynq PL سان anode سان ڳنڍيل آهن، تنهن ڪري اهي تڏهن هلندا جڏهن هڪ منطق اعليٰ حجمtage انهن جي لاڳاپيل I/O پن تي لاڳو ٿئي ٿو. اضافي LEDs جيڪي صارف جي پهچ ۾ نه آهن ظاهر ڪن ٿيون پاور آن، PL پروگرامنگ اسٽيٽس، ۽ USB ۽ Ethernet پورٽ اسٽيٽس.
ٽي رنگي LEDs
آرٽي Z7 بورڊ تي مشتمل آھي triه ٽي رنگي LEDs. هر ٽيون رنگ لائيٽ () ٽي ان پٽ سگنل آهن جيڪي ڊرائيو ڪن ٿا ڪيٿوڊس ٽن نن internalن اندروني LEDs جي: هڪ ،اڙهو ، هڪ نيرو ، ۽ هڪ سائو. ڊرائيونگ ان سگنل سان ملندڙ جلندڙ انهن رنگن مان هڪ اعليٰ روشن ڪندو اندرين کي ايل اي ڊي (). ان پٽ سگنلز هلائي رهيا آهن Zynq PL ذريعي هڪ ٽرانزسٽر ذريعي ، جيڪو سگنل کي يرائي ٿو. تنھنڪري ، ٽري رنگ کي روشن ڪرڻ لاءِ ايل اي ڊي ()، لا signalsاپيل سگنلز کي ھلائڻ گھرجي اعليٰ. ٽي رنگ لائيٽ () اندروني LEDs جي ميلاپ تي منحصر هڪ رنگ خارج ڪندو جيڪي هن وقت روشن ٿي رهيا آهن. مثال طورampلي، جيڪڏهن ڳاڙهي ۽ نيري سگنلن کي مٿاهون ۽ سائو هلايو وڃي ته گهٽ، ٽري رنگ لائيٽ () هڪ جامني رنگ خارج ڪندو.
Digilent سختي سان سفارش ڪري ٿو استعمال ڪرڻ جي نبض-چوٽي ماڊيوليشن (PWM) جڏھن ڊرائيونگ ٽي رنگين LEDs. ڪنھن به آsار کي ھلائيندي ھڪڙي مستحڪم منطق ’1‘ ڏانھن لائيٽ () روشن ڪيو پيو وي هڪ غير آرامده روشن سطح تي. توھان ان کان پاسو ڪري سگھوٿا انھيءَ byالھ کي يقيني بنائڻ سان ته ڪو به ٽري رنگ جا سگنل 50 سيڪڙو ڊيوٽي سائيڪل کان و withيڪ سان نه ھلن ٿا. PWM استعمال ڪرڻ پڻ و greatlyائي ٿو امڪاني رنگ پيليٽ ٽري رنگ واري ليڊ جي. انفرادي طور تي ھر ھڪ رنگ جي ڊيوٽي سائيڪل کي ترتيب ڏيڻ 50 and ۽ 0 between جي وچ ۾ مختلف رنگن کي روشن ڪري ٿو مختلف شدتن تي ، اجازت ڏئي ٿو ڪنھن رنگ کي ظاھر ٿيڻ جي.
مونو آڊيو آئوٽ
آن بورڊ آڊيو جيڪ (J13) هڪ Sallen-Key Butterworth Low-pass 4th Order Filter ذريعي هلائي ٿو جيڪو مونو آڊيو آئوٽ مهيا ڪري ٿو. گھٽ-پاس فلٽر جو سرڪٽ تصوير 14.1 ۾ ڏيکاريو ويو آھي. فلٽر جو ان پٽ (AUD_PWM) Zynq PL پن R18 سان ڳنڍيل آهي. هڪ ڊجيٽل ان پٽ عام طور تي پلس ويڊٿ ماڊل ٿيل (PWM) يا پلس ڊينسٽي ماڊل ٿيل (PDM) اوپن ڊيل سگنل هوندو جيڪو FPGA پاران تيار ڪيو ويندو. سگنل کي منطق '0' لاءِ گھٽ ھلائڻ جي ضرورت آھي ۽ منطق '1' لاءِ اعليٰ رڪاوٽ ۾ ڇڏيو وڃي. هڪ صاف اينالاگ 3.3V ريل ڏانهن هڪ آن بورڊ پل اپ رزسٽر مناسب وول قائم ڪندوtage منطق '1' لاءِ. ان پٽ تي لو-پاس فلٽر پلس-چوٿائي ماڊل ٿيل ڊجيٽل سگنل کي اينالاگ وول ۾ تبديل ڪرڻ لاءِ تعميراتي فلٽر طور ڪم ڪندو.tagاي آڊيو جيڪ آئوٽ تي.
(شڪل 13.1. آڊيو آئوٽ سرڪٽ.
آڊيو شٽ ڊائون سگنل (AUD_SD) استعمال ڪيو ويندو آھي آڊيو آئوٽ کي خاموش ڪرڻ لاءِ. اھو Zynq PL پن T17 سان نيل آھي. آڊيو آئوٽ استعمال ڪرڻ لاءِ ، ھن سگنل کي ھلايو وي منطق اعليٰ ڏانھن.
SK Butterworth Low-Pass فلٽر جو فريڪوئنسي جواب ڏيکاريو ويو آھي شڪل 13.2 ۾. سرڪٽ جو AC تجزيو ڪيو ويندو آھي NI Multisim 12.0 استعمال ڪندي.
شڪل 13.2. آڊيو آئوٽ فریکوئنسي جواب.
نبض-ويڪر Modulation
هڪ نبض-چوڌاري-ماڊولڊ (PWM) سگنل ڪجهه مقرر تعدد تي دال جو هڪ سلسلو آهي، هر نبض سان ممڪن طور تي مختلف ويڪر آهي. هي ڊجيٽل سگنل هڪ سادي لو-پاس فلٽر ذريعي گذري سگهي ٿو جيڪو هڪ اينالاگ وول پيدا ڪرڻ لاءِ ڊجيٽل waveform کي ضم ڪري ٿو.tage متناسب نبض جي چوٽي جي سراسري چوٽي تي ڪجهه وقفو (وقفه گهٽ-پاس فلٽر جي 3dB ڪٽ آف فريڪوئنسي ۽ نبض جي تعدد سان طئي ڪيو ويندو آهي). مثال طورampلي، جيڪڏهن نبض موجود نبض جي سراسري 10٪ جي اوسط لاء اعلي آهي، پوء هڪ انٽيگريٽر هڪ اينالاگ قيمت پيدا ڪندو جيڪو Vdd حجم جو 10٪ آهي.tage. شڪل 13.1.1 PWM سگنل جي طور تي ظاھر ڪيل ھڪڙي موج ڏيکاري ٿو.
شڪل 13.1.1. PWM Waveform.
PWM سگنل کي لازمي طور تي هڪ اينالاگ حجم کي بيان ڪرڻ لاء ضم ڪيو وڃيtage. گھٽ-پاس فلٽر 3dB فريڪوئنسي PWM فریکوئنسي کان گھٽ ماپ جو آرڊر هجڻ گھرجي ته جيئن PWM فریکوئنسي تي سگنل انرجي سگنل مان فلٽر ٿئي. مثال طورampلي، جيڪڏهن هڪ آڊيو سگنل لازمي طور تي 5 kHz جي فريڪئنسي معلومات تي مشتمل هجي، پوء PWM فریکوئنسي گهٽ ۾ گهٽ 50 kHz هجڻ گهرجي (۽ ترجيحي طور تي اڃا به وڌيڪ). عام طور تي، اينالاگ سگنل جي وفاداري جي لحاظ کان، اعلي PWM تعدد، بهتر. شڪل 13.1.2 PWM انٽيگريٽر جي نمائندگي ڏيکاري ٿو جيڪو هڪ آئوٽ وول پيدا ڪري ٿوtage نبض ٽرين کي ضم ڪندي. نوٽ ڪريو اسٽيڊي اسٽيٽ فلٽر آئوٽ پٽ سگنل ampوي ڊي ڊي کي لائيٽ جو تناسب پلس-چوٽي ڊيوٽي چڪر جي برابر آهي (ڊيوٽي چڪر کي پلس-هاءِ ٽائيم جي طور تي بيان ڪيو ويو آهي نبض-ونڊو وقت سان ورهايل).
Figure 13.1.2. PWM Output Voltage.
ذريعن کي ٻيھر سيٽ ڪريو
پاور تي ٻيهر سيٽ ڪريو
Zynq PS خارجي پاور آن ري سيٽ سگنلز کي سپورٽ ڪري ٿو. پاور آن ري سيٽ پوري چپ جي ماسٽر ري سيٽ آهي. هي سگنل ري سيٽ ڪري ٿو هر رجسٽر ڊيوائس ۾ جيڪو ري سيٽ ٿيڻ جي قابل هجي. آرٽي Z7 ھن سگنل کي TPS65400 پاور ريگيوليٽر جي PGOOD سگنل مان ڊرائيو ڪري ٿو انھيءَ لاءِ ته سسٽم کي tيھر رکجي جيستائين س powerئي پاور سپلائيز صحيح نه ٿين.
پروگرام پش بٽڻ سوئچ
هڪ PROG پش سوئچ، ليبل ٿيل PROG، ٽوگل ڪري ٿو Zynq PROG_B. هي PL کي ري سيٽ ڪري ٿو ۽ DONE کي رد ڪري ٿو. PL غير ترتيب ڏنل رهندو جيستائين اهو پروسيسر يا J ذريعي ٻيهر پروگرام نه ڪيو وڃيTAG.
پروسيسر سب سسٽم ري سيٽ
خارجي سسٽم ري سيٽ، ليبل ٿيل SRST، ڊيبگ ماحول کي پريشان ڪرڻ جي بغير Zynq ڊوائيس کي ري سيٽ ڪري ٿو. مثال طورampلي، صارف پاران مقرر ڪيل پوئين بريڪ پوائنٽ سسٽم ري سيٽ ٿيڻ کان پوءِ صحيح رھندا آھن. سيڪيورٽي خدشات جي ڪري، سسٽم ري سيٽ تمام ميموري مواد کي PS اندر ختم ڪري ٿو، بشمول OCM. سسٽم ري سيٽ دوران پي ايل پڻ صاف ڪئي وئي آهي. سسٽم ري سيٽ بوٽ موڊ اسٽريپنگ پنن کي ٻيهر s ٿيڻ جو سبب ناهيampاڳواڻي ڪئي.
SRST بٽڻ سبب بنائي ٿو CK_RST سگنل کي ٽوگل ڪرڻ لاءِ ڪنھن به منسلڪ شيلڊ تي ري سيٽ ڪرڻ جي.
Pmod بندرگاهن
Pmod بندرگاھون آھن 2 × 6 ، سا -ي زاويه ، 100-ميل جي فاصلي تي عورتون رابط ڪندڙ جيڪي ملن ٿيون معياري 2 × 6 پن ھيڊرن سان. هر 12 پن Pmod پورٽ providesه 3.3V مهيا ڪري ٿو وي سي سي () سگنل (پن 6 ۽ 12) ، Gه گرائونڊ سگنل (پن 5 ۽ 11) ، ۽ ا eight منطقي سگنل ، جيئن شڪل 15.1 ۾ ڏيکاريو ويو آھي. جي وي سي سي () ۽ زميني پن موجوده 1A تائين پھچائي سگھن ٿا ، پر احتياط ڪرڻ گھرجي ته ڪنھن به بجليءَ جي بجيٽ کي آن بورڊ ريگيوليٽرز يا powerاھرين پاور سپلائيءَ کان و exceedيڪ نه ڪيو و seeي (ڏسو 3.3V ريل موجوده حدون ”پاور سپلائيز“ سيڪشن ۾ درج آھن) .
(https://reference.digilentinc.com/_detail/reference/programmable-logic/arty-z7/arty-z7-pmod.png?id=reference%3Aprogrammable-logic%3Aartyz7%3Areference-manual)
شڪل 15.1. Pmod پورٽ ڊاگرام
Digilent پيدا ڪري ٿو Pmod accessory بورڊن جو ھڪڙو وڏو مجموعو جيڪو modني سگھي ٿو Pmod توسيعي رابطن سان readyنڻ لاءِ تيار ڪيل ڪم شامل ڪرڻ لاءِ A/D's ، D/A's ، موٽر ڊرائيورز ، سينسرز ، ۽ functionsين افعالن کي. ڏسو www.digilentinc.com (http://www.digilentinc.com) وڌيڪ معلومات لاءِ.
هر Pmod پورٽ مليو Digilent FPGA بورڊز تي پوي ٿو هڪ مان categoriesا categoriesن ۾: معياري ، MIO سان ،نيل ، XADC ، يا تيز رفتار. آرٽي Z7 وٽ Pه Pmod بندرگاھون آھن ، اھي ئي تيز رفتار قسم جا آھن. ھي The ڏنل سيڪشن بيان ڪيو آھي تيز رفتار قسم Pmod پورٽ جو.
تيز رفتار Pmods
تيز رفتار Pmods وٽ آھن انھن جا ڊيٽا سگنل روٽ ٿيل جيئن رڪاوٽ ملائي و differentي فرق جي جوڑوں کي و maximum ۾ و switch سوئچنگ اسپيڊ لاءِ. انهن وٽ پيڊ آهن لوڊ ڪرڻ لاءِ مزاحمتي اضافي تحفظ لاءِ ، پر آرٽي Z7 ipsيڙيون انهن سان 0ريل آهن 1-Ohm shunts. سيريز ريسسٽرن کي ختم ڪرڻ سان ، ھي Pmods شارٽ سرڪٽ جي خلاف ڪو تحفظ پيش نٿا ڪن پر گھڻي تيز رفتار سوئچنگ اسپيڊ جي اجازت ڏين ٿا. سگنلز airedاھيا ويا آھن ويجھي سگنلن کي سا rowي قطار ۾: پن 2 ۽ 3 ، پن 4 ۽ 7 ، پن 8 ۽ 9 ، ۽ پن 10 ۽ XNUMX.
نشان areاھيا ويا آھن 100 ohms (+/- 10٪) فرق.
جيڪڏھن ھن بندرگاھ تي پنون استعمال ڪيون و singleن ٿيون ھڪڙي ختم ٿيل سگنلن جي طور تي ، pairsھيل جوڙا ڏيکاري سگھن ٿا crosstalk. ايپليڪيشنن ۾ جتي ھيءَ concernڻتي آھي ، انھن مان ھڪڙي سگنل کي بنياد ھجڻ گھرجي (ان کي FPGA کان گھٽ ڊرائيو ڪريو) ۽ ان جوڙو استعمال ڪريو سگنل ختم ٿيل سگنل لاءِ.
جڏھن کان ھائي اسپيڊ Pmods وٽ 0-ohm شينٽ آھن حفاظتي مزاحمت ڪندڙن جي بدران ، آپريٽر کي احتياطي اپاءَ وڻ گھرجن ته جيئن اھي ڪنھن شارٽس جو سبب نه بڻجن.
Arduino/chipKIT شيلڊ رابط
Arty Z7 معياري Arduino ۽ chipKIT شيلڊز سان beنيل ٿي سگھي ٿو و extendedايل ڪارڪردگيءَ کي شامل ڪرڻ لاءِ. خاص خيال رکيو ويو جڏهن ڊزائين ڪيو ويو آرٽي Z7 کي يقيني بڻائڻ لاءِ ته اھو مطابقت رکي ٿو Arduino جي اڪثريت سان ۽ chipKIT شيلڊز مارڪيٽ تي. شيلڊ ڪنيڪٽر ۾ 49 پن آھن جيڪي Zynq PL سان generalنيل آھن عام مقصد جي ڊجيٽل I/O لاءِ Arty Z7-20 تي ۽ 26 Arty Z7-10 تي. FPGAs جي لچڪ جي ڪري ، اھو ممڪن آھي ته انھن پنن کي صرف ڪنھن به شيءِ لاءِ استعمال ڪريان ، ڊجيٽل پڙھڻ/لکڻ ، SPI ڪنيڪشن ، UART ڪنيڪشن ، I2C ڪنيڪشن ، ۽ PWM. انھن پنن مان (ھ (ليبل ٿيل AN0-AN5) پڻ استعمال ڪري سگھجن ٿا ھڪڙي ختم ٿيل اينالاگ ان پٽ جي طور تي 0V-3.3V جي ان پٽ رينج سان ، ۽ anotherيا (ھ (AN6-11 ليبل ٿيل) استعمال ڪري سگھجن ٿا مختلف اينالاگ ان پٽز جي طور تي.
نوٽ: آرٽي Z7 شيلڊز سان مطابقت ناهي جيڪا 5V ڊجيٽل يا اينالاگ سگنل outputاھي. آرٽي Z7 شيلڊ کنڪٽر تي ڊرائيونگ پنون 5V کان مٿي ٿي سگھن ٿيون Zynq کي نقصان.
(https://reference.digilentinc.com/_media/reference/programmable-logic/arty-z7/arty-z7-shield.png)
شڪل 16.1. شيلڊ پن ڊاگرام.
| پن جو نالو | شيلڊ فنڪشن | آرٽ Z7 ڪنيڪشن |
| IO0–IO13 | عام مقصد I/O پن | ڏسو سيڪشن عنوان ”شيڊل ڊجيٽل I/O“ |
| IO26–IO41, اي (IO42) | آرٽي Z7-20 عام مقصد I/O پن | ڏسو سيڪشن عنوان ”شيڊل ڊجيٽل I/O“ |
| SCL | I2C گھڙي | ڏسو سيڪشن عنوان ”شيڊل ڊجيٽل I/O“ |
| ايس ڊي اي | I2C ڊيٽا | ڏسو سيڪشن عنوان ”شيڊل ڊجيٽل I/O“ |
| ايس سي ايل ڪي () | ايس پي آئي ڪلاڪ | ڏسو سيڪشن عنوان ”شيڊل ڊجيٽل I/O“ |
| موسي () | SPI ڊيٽا اهر | ڏسو سيڪشن عنوان ”شيڊل ڊجيٽل I/O“ |
| ميسو () | SPI ڊيٽا اندر | ڏسو سيڪشن عنوان ”شيڊل ڊجيٽل I/O“ |
| SS | SPI غلام چونڊيو | ڏسو سيڪشن عنوان ”شيڊل ڊجيٽل I/O“ |
| A0–A5 | سنگل اينڊڊ اينالاگ ان پٽ | سيڪشن ڏسو عنوان ”شيلڊ اينالاگ I/O“ |
| A6–A11 | فرق ڪندڙ اينالاگ ان پٽ | سيڪشن ڏسو عنوان ”شيلڊ اينالاگ I/O“ |
| پن جو نالو | شيلڊ فنڪشن | آرٽ Z7 ڪنيڪشن |
| وي_ پي, وي_ن | وقف تفاوت اينالاگ ان پٽ | سيڪشن ڏسو عنوان ”شيلڊ اينالاگ I/O“ |
| ايڪس جي اين ڊي | XADC اينالاگ گرائونڊ | نيٽ سان ectedنيل آھي استعمال ڪرڻ لاءِ XADC گرائونڊ ريفرنس کي Zynq تي (VREFN) |
| XVREF | XADC Analog Voltage حوالو | 1.25 V سان ڳنڍيل، 25mA ريل کي هلائڻ لاء استعمال ڪيو ويو XADC voltagزينق تي حوالو (VREFP) |
| N/C | ڳنڍيل ناهي | ڳنڍيل ناهي |
| IOREF | ڊجيٽل I/O Voltage حوالو | Arty Z7 3.3V پاور ريل سان نيل آهي (ڏسو ”پاور سپلائيز“ سيڪشن) |
| آر ايس ٽي | شيلڊ ڏانھن ري سيٽ ڪريو | ectedنيل “اڙهي ”SRST“ بٽڻ ۽ MIO پن 12 سان Zynq. جڏھن JP1 مختصر ڪيو و ،ي ٿو ، اھو FTDI USB-UART پل جي DTR سگنل سان پڻ نيل آھي. |
| 3V3 | 3.3V پاور ريل | Arty Z7 3.3V پاور ريل سان نيل آهي (ڏسو ”پاور سپلائيز“ سيڪشن) |
| 5V0 | 5.0V پاور ريل | Arty Z7 5.0V پاور ريل سان نيل آهي (ڏسو ”پاور سپلائيز“ سيڪشن) |
| جي اين ڊي (), G | زمين | Arty Z7 جي گرائونڊ جهاز سان نيل آھي |
| VIN | پاور ان پٽ | متوازي سان theنيل آهي powerاهرين پاور سپلائي کنیکٹر (J18) سان. |
ٽيبل 16.1. شيلڊ پن وضاحت.
شيلڊ ڊجيٽل I/O
پنن کي سڌو سنئون Zynq PL سان ڳنڍيو وڃي ٿو استعمال ڪري سگھجي ٿو عام-مقصد ان پٽس يا آئوٽ پُٽ طور. انهن پنن ۾ I2C، SPI، ۽ عام مقصد وارا I/O پن شامل آهن. FPGA ۽ ڊجيٽل I/O پنن جي وچ ۾ 200 Ohm سيريز ريزسٽرز آھن جيڪي حادثاتي شارٽ سرڪٽ جي خلاف تحفظ فراهم ڪرڻ ۾ مدد ڪن ٿا (سواءِ AN5-AN0 سگنلن جي، جن ۾ ڪو به سيريز رزسٽرس نه آھي، ۽ AN6-AN12 سگنلز، جن ۾ 100 Ohm سيريز مزاحمت). مطلق وڌ ۾ وڌ ۽ تجويز ڪيل آپريٽنگ حجمtagانهن پنن لاءِ هيٺ ڏنل جدول ۾ بيان ڪيل آهن.
IO26-IO41 ۽ A (IO42) آرٽي Z7-10 تي دستياب ناھن. پڻ ، AN0-AN5 استعمال نٿو ڪري سگھجي ڊجيٽل I/O طور Arty Z7-10 تي. اھو آھي گھٽ I/O پنن جي دستياب ٿيڻ جي ڪري Zynq-7010 تي Zynq-7020 جي يٽ ۾.
| مطلق گھٽ ۾ گھٽ حجمtage | تجويز ڪيل گھٽ ۾ گھٽ آپريٽنگ Voltage | تجويز ڪيل وڌ ۾ وڌ آپريٽنگ Voltage | مطلق وimum ۾ و Voltage | |
| طاقت وارو | -0.4 V | -0.2 V | 3.4 V | 3.75 V |
| طاقتور | -0.4 V | N/A | N/A | 0.55 V |
جدول 16.1.1. شيلڊ ڊجيٽل جلدtages. Zynq PL سان ڳنڍيل پنن جي برقي خاصيتن تي وڌيڪ معلومات لاء، مهرباني ڪري ڏسو Zynq-7000 ڊيٽ شيٽ
(ds187-XC7Z010-XC7Z020-Data-Sheet) Xilinx کان.
شيلڊ اينالاگ I/O
A0-A11 ۽ V_P/V_N ليبل ٿيل پنن کي Zynq جي XADC ماڊل ۾ اينالاگ انپٽس طور استعمال ڪيو ويندو آهي. Zynq توقع ڪري ٿو ته ان پٽن جي حد 0-1 V تائين آهي. A0-A5 ليبل ٿيل پنن تي اسان ان پٽ جي مقدار کي گھٽائڻ لاءِ هڪ خارجي سرڪٽ استعمال ڪندا آهيون.tage کان 3.3V. هي سرڪٽ تصوير 16.2.1 ۾ ڏيکاريل آهي. هي سرڪٽ اجازت ڏئي ٿو XADC ماڊل کي ڪنهن به حجم کي درست انداز ۾ ماپڻ لاءِtage 0V ۽ 3.3V جي وچ ۾ (آرٽي Z7 جي نسبت سان جي اين ڊي ()) جيڪو انھن پنن مان ڪنھن تي به لاو ٿئي ٿو. جيڪڏھن توھان A0-A5 ليبل ٿيل پن استعمال ڪرڻ چاھيو ٿا ڊجيٽل ان پٽ يا آئوٽ پَٽ جي طور تي ، اھي پڻ س directlyو سنئون ynن areيل آھن Zynq PL کان ا before ريسسٽر ڊويڊر سرڪٽ (شڪل 16.2.1 ۾ پڻ ڏيکاريا ويا آھن) Arty Z7-20 تي. ھي اضافي ڪنيڪشن Arty Z7-10 تي ناھي اھيو ويو ، اھو ئي سبب آھي ته اھي سگنل ر usedو انھيءَ ورجن تي اينالاگ ان پٽ طور استعمال ڪري سگھجن ٿا.
(https://reference.digilentinc.com/_media/reference/programmable-logic/arty-z7/arty-z7-shield-an.png)
شڪل 16.2.1. اڪيلو ختم ٿيل اينالاگ ان پٽ.
A6-A11 ليبل ٿيل پن سڌو سنئون ڳنڍيل آهن اينالاگ قابل پنن جي 3 جوڙن سان Zynq PL تي هڪ اينٽي الياسنگ فلٽر ذريعي. هي سرڪٽ تصوير 16.2.2 ۾ ڏيکاريل آهي. پنن جا اهي جوڙا ڊفرنشل اينالاگ انپٽس طور استعمال ڪري سگھجن ٿا وال سانtag0-1V جي وچ ۾ فرق. ايوان نمبرز جوڙي جي مثبت پنن سان ڳنڍيل هوندا آهن ۽ بي جوڙ انگ منفي پنن سان ڳنڍيل هوندا آهن (تنهنڪري A6 ۽ A7 هڪ اينالاگ ان پٽ جوڙو ٺاهيندا آهن جن سان A6 مثبت ۽ A7 منفي هوندو آهي). ياد رهي ته جيتوڻيڪ ڪيپيسيٽر لاءِ پيڊ موجود آهن، اهي انهن پنن لاءِ لوڊ نه ڪيا ويا آهن. جيئن ته FPGA جا اينالاگ-قابل پن پڻ عام ڊجيٽل FPGA پنن وانگر استعمال ڪري سگھجن ٿا، اهو پڻ ممڪن آهي ته انهن پنن کي ڊجيٽل I/O لاءِ استعمال ڪيو وڃي.
V_P ۽ V_N ليبل ٿيل پن VP_0 ۽ VN_0 سان ڳنڍيل آهن FPGA جي وقف ٿيل اينالاگ ان پٽ. پنن جو هي جوڙو پڻ استعمال ڪري سگھجي ٿو هڪ مختلف اينالاگ انپٽ طور هڪ vol سانtage 0-1V جي وچ ۾، پر اهي ڊجيٽل I/O طور استعمال نٿا ڪري سگھجن. هن جوڙي جي پنن لاءِ شڪل 16.2.2 ۾ ڏيکاريل سرڪٽ ۾ ڪيپيسيٽر Arty Z7 تي لوڊ ٿيل آهي.
شڪل 16.2.2. اختلافي اينالاگ ان پٽ.
Zynq جي اندر XADC ڪور هڪ ڊبل چينل 12-bit اينالاگ کان ڊجيٽل ڪنورٽر آهي جيڪو 1 MSPS تي ڪم ڪرڻ جي قابل آهي. يا ته چينل شيلڊ پنن سان ڳنڍيل ڪنهن به اينالاگ انپٽس ذريعي هلائي سگهجي ٿو. XADC ڪور کي ڪنٽرول ڪيو ويو آهي ۽ صارف جي ڊيزائن مان متحرڪ ريڪنفيگريشن پورٽ (DRP) ذريعي پهچايو ويو آهي. DRP پڻ وول تائين رسائي فراهم ڪري ٿيtagاي مانيٽر جيڪي هر هڪ FPGA جي پاور ريل تي موجود آهن، ۽ هڪ درجه حرارت سينسر جيڪو FPGA جي اندروني آهي. XADC ڪور استعمال ڪرڻ تي وڌيڪ معلومات لاءِ، ڏسو Xilinx دستاويز جو عنوان ”7 Series FPGAs and Zynq-7000 All Programmable SoC XADC Dual 12-Bit 1 MSPS Analog-to-Digital Converter“. اهو پڻ ممڪن آهي ته XADC ڪور تائين سڌو سنئون پي ايس استعمال ڪندي، "PS-XADC" انٽرفيس ذريعي. هي انٽرفيس مڪمل طور تي باب 30 ۾ بيان ڪيو ويو آهي زينڪ
ٽيڪنيڪل ريفرنس مينوئل ( ug585-Zynq-7000-TRM [PDF]). آر ايم (https://reference.digilentinc.com/tag/rm?do=showtag&tag=rm) ، ڊاڪٽر (https://reference.digilentinc.com/tag/doc?do=showtag&tag=doc) ، arty-z7
(https://reference.digilentinc.com/tag/arty-z7?do=showtag&tag=arty-z7)
اسان جي نيوز ليٽر جي رڪنيت حاصل ڪريو
| پهريون نالو |
| آخري نالو |
| اي ميل پتو |
| اسان جا ڀائيوار Xilinx يونيورسٽي پروگرام (https://store.digilentinc.com/partneuniversity-program/) ٽيڪنالاجي ڀائيوار (https://store.digilentinc.com/technolpartners/) تقسيم ڪندڙ (https://store.digilentinc.com/ourdistributors/) |
ٽيڪنيڪل سپورٽ فورم (https://forum.digilentinc.com) حوالو وڪي (https://reference.digilentinc.com) اسان سان رابطو ڪريو (https://store.digilentinc.com/contactus/) |
| ڪسٽمر ڄاڻ(https://youtube.com/user/digilentinc) اڪثر پQيا ويندڙ سوال (https://resource.digilentinc.com/verify) اسٽور جي Infoاڻ (https://store.digilentinc.com/store-info/) |
ڪمپني بابت ڄاڻ
اسان جي باري ۾ |
دستاويز / وسيلا
 |
DIGILENT ڊويلپمينٽ بورڊ آرٽي Z7 [pdf] استعمال ڪندڙ دستياب ترقياتي بورڊ آرٽ Z7 |
