ASMI Parallel II Intel FPGA IP

ה-ASMI Parallel II Intel® FPGA IP מספק גישה להתקני התצורה של Intel FPGA, שהם התצורה ה-quad-serial (EPCQ), נפח נמוךtagתצורת e quad-serial (EPCQ-L), ותצורת EPCQ-A טורית. אתה יכול להשתמש ב-IP זה כדי לקרוא ולכתוב נתונים להתקני הבזק החיצוניים עבור יישומים, כגון עדכון מערכת מרחוק וכותרת מפה של SEU Sensitivity. File אחסון (.smh).
מלבד התכונות הנתמכות על ידי ASMI Parallel Intel FPGA IP, ASMI Parallel II Intel FPGA IP תומך בנוסף:

• גישה ישירה לפלאש (כתיבה/קריאה) דרך ממשק הזיכרון של Avalon®.
• אוגר בקרה עבור פעולות אחרות באמצעות ממשק מצב הבקרה (CSR) בממשק ממופה זיכרון של Avalon.
• תרגם את הפקודות הגנריות מהממשק ממופה זיכרון של Avalon לקודי פקודות של התקן.

ASMI Parallel II Intel FPGA IP זמין עבור כל משפחות התקני Intel FPGA כולל התקני Intel MAX® 10 המשתמשים במצב GPIO.
ASMI Parallel II Intel FPGA IP תומך רק בהתקני EPCQ, EPCQ-L ו-EPCQ-A. אם אתה משתמש בהתקני פלאש של צד שלישי, עליך להשתמש בממשק הבזק הטורי הגנרי של Intel FPGA IP.
ASMI Parallel II Intel FPGA IP נתמך בתוכנת Intel Quartus® Prime מגרסה 17.0 ואילך.
מידע קשור

• היכרות עם Intel FPGA IP Cores
  • מספק מידע כללי על כל ליבות ה-IP של Intel FPGA, כולל פרמטרים, יצירה, שדרוג והדמיית ליבות IP.
• יצירת סקריפטים לסימולציית IP ו-Qsys ללא גרסה
  • צור סקריפטים של סימולציה שאינם דורשים עדכונים ידניים עבור שדרוגי גרסת תוכנה או IP.
• שיטות עבודה מומלצות לניהול פרויקטים
  • הנחיות לניהול יעיל וניידות של הפרויקט וה-IP שלך files.
• ASMI Parallel Intel FPGA IP Core מדריך למשתמש
• ממשק פלאש טורי גנרי של Intel FPGA IP מדריך למשתמש
  • מספק תמיכה בהתקני פלאש של צד שלישי.
• AN 720: הדמיית בלוק ASMI בעיצוב שלך

מידע על שחרור

גרסאות IP זהות לגרסאות תוכנת Intel Quartus Prime Design Suite עד v19.1. מגרסה 19.2 ואילך של תוכנת Intel Quartus Prime Design Suite, לליבות IP יש ערכת גירסאות IP חדשה.
מספר גרסת ה-IP (XYZ) עשוי להשתנות מגרסת תוכנת Intel Quartus Prime אחת לאחרת. שינוי ב:

• X מציין עדכון גדול של ה-IP. אם אתה מעדכן את תוכנת Intel Quartus Prime שלך, עליך ליצור מחדש את ה-IP.
• Y מציין שה-IP כולל תכונות חדשות. צור מחדש את ה-IP שלך כדי לכלול את התכונות החדשות הללו.
• Z מציין שה-IP כולל שינויים קלים. צור מחדש את ה-IP שלך כדי לכלול את השינויים האלה.

טבלה 1. ASMI Parallel II Intel FPGA IP מידע שחרור

פָּרִיט	תֵאוּר
גרסת IP	18.0
גרסת Intel Quartus Prime Pro Edition	18.0
תאריך יציאה	2018.05.07

נמלים

איור 1. תרשים בלוקים של יציאות

טבלה 2. תיאור יציאות

אוֹת	רוֹחַב	כיוון	תֵאוּר
ממשק עבדים ממופה זיכרון של Avalon עבור CSR (avl_csr)
avl_csr_addr	6	קֶלֶט	אוטובוס כתובת ממשק ממופה זיכרון של Avalon. אוטובוס הכתובות נמצא בכתובת מילים.
avl_csr_read	1	קֶלֶט	בקרת קריאה של Avalon ממופה זיכרון ל-CSR.
avl_csr_rddata	32	תְפוּקָה	ממשק ממופה זיכרון של Avalon קרא אפיק נתונים מה-CSR.
avl_csr_write	1	קֶלֶט	בקרת כתיבה של Avalon ממופה זיכרון ל-CSR.
avl_csr_writedata	32	קֶלֶט	ממשק Avalon ממופה זיכרון לכתוב אפיק נתונים ל-CSR.
avl_csr_waitrequest	1	תְפוּקָה	בקרת בקשת המלצרים של Avalon ממופה זיכרון מה-CSR.
avl_csr_rddata_valid	1	תְפוּקָה	נתוני קריאת ממשק ממופה זיכרון של Avalon תקפים המציינים שנתוני קריאת CSR זמינים.
ממשק עבדים ממופה זיכרון של Avalon עבור גישה לזיכרון (avl_ mem)
avl_mem_write	1	קֶלֶט	ממשק ממופה זיכרון של Avalon בקרת כתיבה לזיכרון
avl_mem_burstcount	7	קֶלֶט	ספירת התפרצויות של ממשק ממופה זיכרון של Avalon עבור הזיכרון. הערך נע בין 1 ל-64 (גודל עמוד מקסימלי).
avl_mem_waitrequest	1	תְפוּקָה	ממשק ממופה זיכרון של Avalon בקרת בקשת המלצרים מהזיכרון.
avl_mem_read	1	קֶלֶט	ממשק ממופה זיכרון של Avalon בקרת קריאה לזיכרון
avl_mem_addr	N	קֶלֶט	אוטובוס כתובת ממשק ממופה זיכרון של Avalon. אוטובוס הכתובות נמצא בכתובת מילים. רוחב הכתובת תלוי בצפיפות זיכרון הפלאש בשימוש.
avl_mem_writedata	32	קֶלֶט	ממשק ממופה זיכרון של Avalon כותב אפיק נתונים לזיכרון
avl_mem_readddata	32	תְפוּקָה	ממשק Avalon ממופה זיכרון קרא אפיק נתונים מהזיכרון.
avl_mem_rddata_valid	1	תְפוּקָה	נתוני קריאת ממשק ממופה זיכרון של Avalon תקפים המציינים שנתוני קריאה בזיכרון זמינים.
avl_mem_byteenble	4	קֶלֶט	ממשק כתיבה ממופה זיכרון של Avalon מאפשר אוטובוס לזיכרון. במצב מתפרץ, האוטובוס הניתן ל-byteen יהיה גבוה לוגית, 4'b1111.
שעון ואיפוס
קלק	1	קֶלֶט	קלט שעון לשעון ה-IP. (1)
reset_n	1	קֶלֶט	איפוס אסינכרוני לאיפוס ה-IP.(2)
ממשק צינור(3)
fqspi_dataout	4	דו-כיווני	יציאת קלט או פלט להזנת נתונים מהתקן הפלאש.
נִמשָׁך…

אוֹת	רוֹחַב	כיוון	תֵאוּר
qspi_dclk	1	תְפוּקָה	מספק אות שעון להתקן הפלאש.
qspi_scein	1	תְפוּקָה	מספק את אות ncs להתקן הפלאש. תומך ב- Stratix® V, Arria® V, Cyclone® V ומכשירים ישנים יותר.
	3	תְפוּקָה	מספק את אות ncs להתקן הפלאש. תומך בהתקני Intel Arria 10 ו- Intel Cyclone 10 GX.

• אתה יכול להגדיר את תדר השעון לנמוך או שווה ל-50 מגה-הרץ.
• החזק את האות למשך מחזור שעון אחד לפחות כדי לאפס את ה-IP.
• זמין כאשר אתה מפעיל את הפרמטר Disable dedicated Active Serial interface.

מידע קשור

• גיליון נתונים של התקנים מרובע-טורי (EPCQ).
• גיליון נתונים של התקני תצורה טורית של EPCQ-L
• גיליון נתונים של התקן תצורה טורית EPCQ-A

פרמטרים

טבלה 3. הגדרות פרמטר

פָּרָמֶטֶר	ערכים משפטיים	תיאורים
סוג התקן תצורה	EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ	מציין את סוג ההתקן EPCQ, EPCQ-L או EPCQ-A שבו ברצונך להשתמש.
בחר מצב I/O	רגיל סטנדרטי כפול QUAD	בוחר רוחב נתונים מורחב כאשר אתה מפעיל את פעולת הקריאה המהירה.
השבת ממשק Active Serial ייעודי	—	מנתב את אותות ASMIBLOCK לרמה העליונה של העיצוב שלך.
אפשר ממשק סיכות SPI	—	מתרגם את אותות ASMIBLOCK לממשק פינים SPI.
אפשר מודל הדמיית פלאש	—	משתמש במודל סימולציית ברירת המחדל EPCQ 1024 לסימולציה. אם אתה משתמש בהתקן פלאש של צד שלישי, עיין ב AN 720: הדמיית בלוק ASMI בעיצוב שלך כדי ליצור עטיפה לחיבור דגם הפלאש עם בלוק ASMI.
מספר ה-Chip Select בשימוש	1 2(4) 3(4)	בוחר את מספר השבבים המחוברים לפלאש.

• נתמך רק בהתקני Intel Arria 10, התקני Intel Cyclone 10 GX והתקנים אחרים עם ממשק Enable SPI Pins מופעל.

מידע קשור

• גיליון נתונים של התקנים מרובע-טורי (EPCQ).
• גיליון נתונים של התקני תצורה טורית של EPCQ-L
• גיליון נתונים של התקן תצורה טורית EPCQ-A
• AN 720: הדמיית בלוק ASMI בעיצוב שלך

הרשמה מפה

טבלה 4. מפת רישום

• כל היסט כתובת בטבלה הבאה מייצגת מילה אחת של מרחב כתובת זיכרון.
• לכל האוגרים יש ערך ברירת מחדל של 0x0.

לְקַזֵז	רשום שם	R/W	שם שדה	קצת	רוֹחַב	תֵאוּר
0	WR_ENABLE	W	WR_ENABLE	0	1	כתוב 1 כדי לבצע הפעלת כתיבה.
1	WR_DISABLE	W	WR_DISABLE	0	1	כתוב 1 כדי לבצע השבתת כתיבה.
2	WR_STATUS	W	WR_STATUS	7:0	8	מכיל את המידע לכתיבה למרשם הסטטוסים.
3	RD_STATUS	R	RD_STATUS	7:0	8	מכיל את המידע מפעולת רישום מצב קריאת.
4	SECTOR_ERASE	W	ערך מגזר	23:0 או 31: 0	24 או 32	מכיל את כתובת הסקטור שיש למחוק בהתאם לצפיפות המכשיר.(5)
5	SUBSECTOR_ERASE	W	ערך תת-מגזר	23:0 או 31: 0	24 או 32	מכיל את כתובת המשנה שיש למחוק בהתאם לצפיפות המכשיר.(6)
6 - 7	שָׁמוּר
8	לִשְׁלוֹט	W/R	בחירת שבב	7:4	4	בוחר התקן פלאש. ערך ברירת המחדל הוא 0, המכוון להתקן הבזק הראשון. כדי לבחור מכשיר שני, הגדר את הערך ל-1, כדי לבחור את ההתקן השלישי, הגדר את הערך ל-2.
		שָׁמוּר
		W/R	השבת	0	1	הגדר את זה ל-1 כדי להשבית את אותות SPI של ה-IP על ידי העברת כל אותות הפלט למצב Z גבוה.
נִמשָׁך…

לְקַזֵז	רשום שם	R/W	שם שדה	קצת	רוֹחַב	תֵאוּר
						זה יכול לשמש כדי לשתף אוטובוס עם מכשירים אחרים.
9 - 12	שָׁמוּר
13	WR_NON_VOLATILE_CONF_REG	W	ערך NVCR	15:0	16	כותב ערך לאוגר תצורה לא נדיף.
14	RD_NON_VOLATILE_CONF_REG	R	ערך NVCR	15:0	16	קורא ערך מאוגר תצורה לא נדיף
15	RD_ FLAG_ STATUS_REG	R	RD_ FLAG_ STATUS_REG	8	8	קורא את פנקס מצב הדגל
16	CLR_FLAG_ STATUS REG	W	CLR_FLAG_ STATUS REG	8	8	מנקה את רישום מצב הדגל
17	BULK_ERASE	W	BULK_ERASE	0	1	כתוב 1 כדי למחוק את כל השבב (עבור מכשיר עם קוביות בודדות).(7)
18	DIE_ERASE	W	DIE_ERASE	0	1	כתוב 1 כדי למחוק את כל הקוביה (עבור התקן מחסנית).(7)
19	4BYTES_ADDR_EN	W	4BYTES_ADDR_EN	0	1	כתוב 1 כדי להיכנס למצב כתובת של 4 בתים
20	4BYTES_ADDR_EX	W	4BYTES_ADDR_EX	0	1	כתוב 1 כדי לצאת ממצב כתובת 4 בתים
21	SECTOR_PROTECT	W	מגזר להגן על ערך	7:0	8	ערך לכתוב למרשם הסטטוסים כדי להגן על מגזר. (8)
22	RD_MEMORY_CAPACITY_ID	R	ערך קיבולת הזיכרון	7:0	8	מכיל את המידע של מזהה קיבולת הזיכרון.
23 - 32	שָׁמוּר

אתה רק צריך לציין כתובת כלשהי בתוך המגזר וה-IP ימחק את המגזר המסוים הזה.
אתה רק צריך לציין כתובת כלשהי בתוך תת המגזר וה-IP ימחק את המשנה המסוים הזה.

מידע קשור

• גיליון נתונים של התקנים מרובע-טורי (EPCQ).
• גיליון נתונים של התקני תצורה טורית של EPCQ-L
• גיליון נתונים של התקן תצורה טורית EPCQ-A
• מפרטי ממשק Avalon

פעולות

ממשקי ASMI Parallel II Intel FPGA IP תואמים ממשק ממופי זיכרון של Avalon. לפרטים נוספים, עיין במפרטי Avalon.

• אתה רק צריך לציין כתובת כלשהי בתוך הקוביה וה-IP ימחק את הקוביה הספציפית הזו.
• עבור התקני EPCQ ו-EPCQ-L, סיביות ההגנה על הבלוק הם סיביות [2:4] ו-[6] והביט העליון/תחתון (TB) הוא סיביות 5 של אוגר המצב. עבור התקני EPCQ-A. ביט ההגנה של הבלוק הם סיביות [2:4] והביט TB הוא סיביות 5 של אוגר המצב.

מידע קשור

• מפרטי ממשק Avalon

פעולות רישום סטטוס בקרה

אתה יכול לבצע קריאה או כתיבה לקיזוז כתובת ספציפית באמצעות ה-Control Status Register (CSR).
כדי לבצע את פעולת הקריאה או הכתיבה עבור אוגר מצב הבקרה, בצע את השלבים הבאים:

1. טען את האות avl_csr_write או avl_csr_read תוך כדי
   אות avl_csr_waitrequest נמוך (אם אות בקשת המלצרים גבוה, יש לשמור על האות avl_csr_write או avl_csr_read גבוה עד שאות בקשת המלצרים יורד).
2. במקביל, הגדר את ערך הכתובת באפיק avl_csr_address. אם מדובר בפעולת כתיבה, הגדר את נתוני הערך באפיק avl_csr_writedata יחד עם הכתובת.
3. אם מדובר בטרנזקציית קריאה, המתן עד שהאות avl_csr_readdatavalid ייקבע גבוה כדי לאחזר את נתוני הקריאה.

• עבור פעולות הדורשות ערך כתיבה להבהב, עליך לבצע תחילה את פעולת הפעלת הכתיבה.
• עליך לקרוא את פנקס מצב הדגל בכל פעם שאתה מוציא פקודת כתיבה או מחיקה.
• אם נעשה שימוש במספר התקני פלאש, עליך לכתוב לפנקס בחירת השבבים כדי לבחור את בחירת השבבים הנכונה לפני ביצוע פעולה כלשהי בהתקן ההבזק הספציפי.

איור 2. קרא את צורת הגל של רישום קיבולת הזיכרון לדוגמהample

איור 3. Write Enable Register Waveform Example

פעולות זיכרון

ממשק הזיכרון ASMI Parallel II Intel FPGA IP תומך בהתפרצות ובגישה ישירה לזיכרון הבזק. במהלך הגישה הישירה לזיכרון הבזק, ה-IP מבצע את השלבים הבאים כדי לאפשר לך לבצע כל פעולת קריאה או כתיבה ישירה:

• הפעלת כתיבה עבור פעולת הכתיבה
• בדוק את רישום מצב הדגל כדי לוודא שהפעולה הושלמה בהבזק
• שחרר את אות בקשת המלצר כאשר הפעולה תושלם

פעולות הזיכרון דומות לפעולות הממשק הממופות בזיכרון של Avalon. עליך להגדיר את הערך הנכון באפיק הכתובות, לכתוב נתונים אם מדובר בטרנסקציית כתיבה, להניע את ערך ספירת התפרצויות ל-1 עבור עסקה בודדת או לערך ספירת התפרצות הרצויה, ולהפעיל את אות הכתיבה או הקריאה.

איור 4. צורת גל כתיבה של 8 מילים דוגמהample

איור 5. צורת גל פרץ קריאת 8 מילים לדוגמהample

איור 6. 1-Byte Write byteenable = 4'b0001 Waveform Example

ASMI Parallel II Intel FPGA IP מקרה שימוש לדוגמהamples

מקרה השימוש למשלampמשתמשים ב-ASMI Parallel II IP ו-JTAG-to-Avalon Master לביצוע פעולות גישה ל-Flash, כגון קריאת מזהה סיליקון, זיכרון קריאה, זיכרון כתיבה, מחיקת מגזר, הגנה על מגזר, ניקוי מצב דגל אוגר, וכתיבת nvcr.
להפעיל את האקסamples, עליך להגדיר את ה-FPGA. בצע את השלבים הבאים:

1. הגדר את ה-FPGA על בסיס מערכת ה-Platform Designer כפי שמוצג באיור הבא.
   איור 7. מערכת מעצב פלטפורמה המציגה את ASMI Parallel II IP ו-JTAG-אל-אבאלון מאסטר
2. שמור את סקריפט ה-TCL הבא באותה ספרייה של הפרויקט שלך. תן שם לסקריפט בתור epcq128_access.tcl למשלample.
3. הפעל את מסוף המערכת. במסוף, מקור את הסקריפט באמצעות "source epcq128_access.tcl".

Exampחלק 1: קרא את מזהה הסיליקון של התקני התצורה

Exampחלק 2: קרא וכתוב מילה אחת של נתונים בכתובת H'40000000

Example 3: מחק סקטור 64

Exampחלק 4: בצע Sector Protect בסקטורים (0 עד 127)

Exampחלק 5: קריאה ונקה את רישום סטטוס הדגל

Example 6: קרא וכתוב nvcr

ASMI Parallel II Intel FPGA IP מדריך למשתמש ארכיון

גרסאות IP זהות לגרסאות תוכנת Intel Quartus Prime Design Suite עד v19.1. מגרסה 19.2 ואילך של תוכנת Intel Quartus Prime Design Suite, לליבות IP יש ערכת גירסאות IP חדשה.
אם גרסת ליבת IP אינה רשומה, המדריך למשתמש עבור גרסת ליבת IP הקודמת חל.

גרסת Intel Quartus Prime	גרסת ליבת IP	מדריך למשתמש
17.0	17.0	מדריך למשתמש של Altera ASMI Parallel II IP Core

היסטוריית תיקונים של מסמך עבור המדריך למשתמש של ASMI Parallel II Intel FPGA IP

גרסת מסמך	גרסת Intel Quartus Prime	גרסת IP	שינויים
2020.07.29	18.0	18.0	• עדכן את כותרת המסמך ל מדריך למשתמש של ASMI Parallel II Intel FPGA IP. • מעודכן טבלה 2: הגדרות פרמטר בסעיף פרמטרים.
2018.09.24	18.0	18.0	• נוסף מידע על היישומים והתמיכה בליבת ASMI Parallel II Intel FPGA IP. • נוספה הערה להתייחסות ל ממשק פלאש טורי גנרי של Intel FPGA IP Core מדריך למשתמש. • הוסיף את ה ASMI Parallel II Intel FPGA IP Core Use Case Examples סָעִיף.
2018.05.07	18.0	18.0	• השם של Altera ASMI Parallel II IP לליבה ASMI Parallel II Intel FPGA IP לפי מיתוג מחדש של אינטל. • נוספה תמיכה במכשירי EPCQ-A. • הוספת הערה לאות clk ב- תיאור יציאות לוּחַ. • עדכן את התיאור עבור האות qspi_scein ב- תיאור יציאות לוּחַ. • הוספת הערה לפנקס SECTOR_PROTECT ב- הרשמה מפה לוּחַ. • עדכנו את הסיביות והרוחב עבור אוגרי SECTOR_ERASE ו-SUBSECTOR_ERASE ב- הרשמה מפה לוּחַ. • עודכן את הסיביות והרוחב עבור SECTOR_PROTECT להירשם ב הרשמה מפה לוּחַ.
נִמשָׁך…

גרסת מסמך	גרסת Intel Quartus Prime	גרסת IP	שינויים
			• עדכן את התיאור עבור אפשרות CHIP SELECT של אוגר CONTROL ב- הרשמה מפה לוּחַ. • עדכנו את הערות השוליים עבור הרשומות SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE ו- DIE_ERASE הרשמה מפה לוּחַ. • עדכן את התיאור עבור ה-vl_mem_addr אות ב תיאור יציאות לוּחַ. • עריכות עריכה קלות.

 

תַאֲרִיך	גִרְסָה	שינויים
מאי 2017	2017.05.08	שחרור ראשוני.

תאגיד אינטל. כל הזכויות שמורות. Intel, הלוגו של Intel וסימני Intel אחרים הם סימנים מסחריים של Intel Corporation או של חברות הבת שלה. אינטל מתחייבת לביצועים של מוצרי ה-FPGA והמוליכים למחצה שלה למפרטים הנוכחיים בהתאם לאחריות הסטנדרטית של אינטל, אך שומרת לעצמה את הזכות לבצע שינויים בכל מוצר ושירות בכל עת ללא הודעה מוקדמת. אינטל אינה נושאת באחריות או חבות הנובעת מהיישום או השימוש בכל מידע, מוצר או שירות המתוארים כאן, למעט כפי שהוסכם במפורש בכתב על ידי אינטל. ללקוחות אינטל מומלץ להשיג את הגרסה העדכנית ביותר של מפרטי המכשיר לפני הסתמכות על מידע שפורסם ולפני ביצוע הזמנות של מוצרים או שירותים.
*שמות ומותגים אחרים עשויים להיטען כרכושם של אחרים.

מסמכים / משאבים

intel ASMI Parallel II Intel FPGA IP [pdfמדריך למשתמש ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP

הפניות

• מדריך למשתמש