ASMI સમાંતર II Intel FPGA IP
ASMI સમાંતર II Intel® FPGA IP ઇન્ટેલ FPGA રૂપરેખાંકન ઉપકરણોની ઍક્સેસ પ્રદાન કરે છે, જે ક્વાડ-સીરીયલ રૂપરેખાંકન (EPCQ), લો-વોલ છે.tage ક્વાડ-સીરીયલ રૂપરેખાંકન (EPCQ-L), અને EPCQ-A સીરીયલ રૂપરેખાંકન. તમે રીમોટ સિસ્ટમ અપડેટ અને SEU સેન્સિટિવિટી મેપ હેડર જેવા એપ્લિકેશન્સ માટે બાહ્ય ફ્લેશ ઉપકરણો પર ડેટા વાંચવા અને લખવા માટે આ IP નો ઉપયોગ કરી શકો છો File (.smh) સંગ્રહ.
ASMI સમાંતર Intel FPGA IP દ્વારા સમર્થિત સુવિધાઓ સિવાય, ASMI સમાંતર II Intel FPGA IP વધુમાં સપોર્ટ કરે છે:
- Avalon® મેમરી-મેપ્ડ ઈન્ટરફેસ દ્વારા ડાયરેક્ટ ફ્લેશ એક્સેસ (લખો/વાંચો).
- એવલોન મેમરી-મેપ્ડ ઈન્ટરફેસમાં કંટ્રોલ સ્ટેટસ રજિસ્ટર (CSR) ઈન્ટરફેસ દ્વારા અન્ય કામગીરી માટે કંટ્રોલ રજિસ્ટર.
- એવલોન મેમરી-મેપ્ડ ઈન્ટરફેસમાંથી સામાન્ય આદેશોને ઉપકરણ આદેશ કોડ્સમાં અનુવાદિત કરો.
ASMI સમાંતર II Intel FPGA IP એ Intel MAX® 10 ઉપકરણો સહિત તમામ Intel FPGA ઉપકરણ પરિવારો માટે ઉપલબ્ધ છે જે GPIO મોડનો ઉપયોગ કરી રહ્યાં છે.
ASMI સમાંતર II Intel FPGA IP માત્ર EPCQ, EPCQ-L, અને EPCQ-A ઉપકરણોને સપોર્ટ કરે છે. જો તમે તૃતીય-પક્ષ ફ્લેશ ઉપકરણોનો ઉપયોગ કરી રહ્યાં છો, તો તમારે જેનરિક સીરીયલ ફ્લેશ ઈન્ટરફેસ Intel FPGA IP નો ઉપયોગ કરવો આવશ્યક છે.
ASMI સમાંતર II Intel FPGA IP Intel Quartus® Prime સોફ્ટવેર વર્ઝન 17.0 અને તેના પછીના સંસ્કરણમાં સપોર્ટેડ છે.
સંબંધિત માહિતી
- ઇન્ટેલ એફપીજીએ આઇપી કોરોનો પરિચય
- તમામ ઇન્ટેલ એફપીજીએ આઇપી કોરો વિશે સામાન્ય માહિતી પૂરી પાડે છે, જેમાં પેરામીટરાઇઝિંગ, જનરેટ, અપગ્રેડિંગ અને આઇપી કોરોનું અનુકરણ સામેલ છે.
- સંસ્કરણ-સ્વતંત્ર IP અને Qsys સિમ્યુલેશન સ્ક્રિપ્ટ્સ બનાવવી
- સિમ્યુલેશન સ્ક્રિપ્ટ્સ બનાવો જેને સોફ્ટવેર અથવા IP વર્ઝન અપગ્રેડ માટે મેન્યુઅલ અપડેટની જરૂર નથી.
- પ્રોજેક્ટ મેનેજમેન્ટ શ્રેષ્ઠ પ્રયાસો
- તમારા પ્રોજેક્ટ અને IP ના કાર્યક્ષમ સંચાલન અને પોર્ટેબિલિટી માટેની માર્ગદર્શિકા files.
- ASMI સમાંતર ઇન્ટેલ FPGA IP કોર વપરાશકર્તા માર્ગદર્શિકા
- સામાન્ય સીરીયલ ફ્લેશ ઈન્ટરફેસ ઇન્ટેલ FPGA IP વપરાશકર્તા માર્ગદર્શિકા
- તૃતીય-પક્ષ ફ્લેશ ઉપકરણો માટે સપોર્ટ પૂરો પાડે છે.
- AN 720: તમારી ડિઝાઇનમાં ASMI બ્લોકનું અનુકરણ કરવું
પ્રકાશન માહિતી
IP સંસ્કરણો v19.1 સુધીના ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ ડિઝાઇન સ્યુટ સૉફ્ટવેર સંસ્કરણો જેવા જ છે. ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ ડિઝાઇન સ્યુટ સોફ્ટવેર વર્ઝન 19.2 અથવા પછીના વર્ઝનમાંથી, IP કોરો પાસે નવી IP વર્ઝનિંગ સ્કીમ છે.
IP વર્ઝન (XYZ) નંબર એક Intel Quartus Prime સોફ્ટવેર વર્ઝનમાંથી બીજામાં બદલાઈ શકે છે. આમાં ફેરફાર:
- X એ IP નું મુખ્ય પુનરાવર્તન સૂચવે છે. જો તમે તમારા Intel Quartus Prime સોફ્ટવેરને અપડેટ કરો છો, તો તમારે IP પુનઃજનરેટ કરવું આવશ્યક છે.
- Y સૂચવે છે કે IP માં નવી સુવિધાઓ શામેલ છે. આ નવી સુવિધાઓનો સમાવેશ કરવા માટે તમારા IP ને ફરીથી બનાવો.
- Z સૂચવે છે કે IP માં નાના ફેરફારો શામેલ છે. આ ફેરફારોનો સમાવેશ કરવા માટે તમારા IP ને ફરીથી બનાવો.
કોષ્ટક 1. ASMI સમાંતર II Intel FPGA IP પ્રકાશન માહિતી
| વસ્તુ | વર્ણન |
| IP સંસ્કરણ | 18.0 |
| ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ પ્રો એડિશન વર્ઝન | 18.0 |
| પ્રકાશન તારીખ | 2018.05.07 |
બંદરો
આકૃતિ 1. પોર્ટ્સ બ્લોક ડાયાગ્રામ
કોષ્ટક 2. પોર્ટ્સનું વર્ણન
| સિગ્નલ | પહોળાઈ | દિશા | વર્ણન |
| CSR (avl_csr) માટે એવલોન મેમરી-મેપ્ડ સ્લેવ ઈન્ટરફેસ | |||
| avl_csr_addr | 6 | ઇનપુટ | એવલોન મેમરી-મેપ્ડ ઈન્ટરફેસ એડ્રેસ બસ. એડ્રેસ બસ વર્ડ એડ્રેસીંગમાં છે. |
| avl_csr_read | 1 | ઇનપુટ | એવલોન મેમરી-મેપ્ડ ઈન્ટરફેસ સીએસઆર પર નિયંત્રણ વાંચે છે. |
| avl_csr_rddata | 32 | આઉટપુટ | એવલોન મેમરી-મેપ્ડ ઈન્ટરફેસ સીએસઆરમાંથી ડેટા બસ વાંચે છે. |
| avl_csr_write | 1 | ઇનપુટ | એવલોન મેમરી-મેપ્ડ ઈન્ટરફેસ CSR પર નિયંત્રણ લખે છે. |
| avl_csr_writedata | 32 | ઇનપુટ | એવલોન મેમરી-મેપ્ડ ઈન્ટરફેસ સીએસઆર પર ડેટા બસ લખે છે. |
| avl_csr_waitrequest | 1 | આઉટપુટ | એવલોન મેમરી-મેપ કરેલ ઈન્ટરફેસ સીએસઆર તરફથી વેઇટરીક્વેસ્ટ નિયંત્રણ. |
| avl_csr_rddata_valid | 1 | આઉટપુટ | એવલોન મેમરી-મેપ્ડ ઈન્ટરફેસ રીડ ડેટા માન્ય છે જે દર્શાવે છે કે CSR રીડ ડેટા ઉપલબ્ધ છે. |
| મેમરી એક્સેસ માટે એવલોન મેમરી-મેપ્ડ સ્લેવ ઈન્ટરફેસ (avl_ mem) | |||
| avl_mem_write | 1 | ઇનપુટ | એવલોન મેમરી-મેપ્ડ ઇન્ટરફેસ મેમરી પર નિયંત્રણ લખે છે |
| avl_mem_burstcount | 7 | ઇનપુટ | મેમરી માટે એવલોન મેમરી-મેપ્ડ ઇન્ટરફેસ બર્સ્ટ કાઉન્ટ. મૂલ્ય શ્રેણી 1 થી 64 (મહત્તમ પૃષ્ઠ કદ). |
| avl_mem_waitrequest | 1 | આઉટપુટ | એવલોન મેમરી-મેપ્ડ ઇન્ટરફેસ મેમરીમાંથી વેઇટરીક્વેસ્ટ નિયંત્રણ. |
| avl_mem_read | 1 | ઇનપુટ | એવલોન મેમરી-મેપ્ડ ઇન્ટરફેસ મેમરી પર નિયંત્રણ વાંચે છે |
| avl_mem_addr | N | ઇનપુટ | એવલોન મેમરી-મેપ્ડ ઈન્ટરફેસ એડ્રેસ બસ. એડ્રેસ બસ વર્ડ એડ્રેસીંગમાં છે.
સરનામાંની પહોળાઈ ઉપયોગમાં લેવાતી ફ્લેશ મેમરીની ઘનતા પર આધારિત છે. |
| avl_mem_writedata | 32 | ઇનપુટ | એવલોન મેમરી-મેપ્ડ ઇન્ટરફેસ મેમરીમાં ડેટા બસ લખે છે |
| avl_mem_readddata | 32 | આઉટપુટ | એવલોન મેમરી-મેપ્ડ ઇન્ટરફેસ મેમરીમાંથી ડેટા બસ વાંચે છે. |
| avl_mem_rddata_valid | 1 | આઉટપુટ | એવલોન મેમરી-મેપ્ડ ઈન્ટરફેસ રીડ ડેટા માન્ય છે જે દર્શાવે છે કે મેમરી રીડ ડેટા ઉપલબ્ધ છે. |
| avl_mem_byteenble | 4 | ઇનપુટ | એવલોન મેમરી-મેપ્ડ ઈન્ટરફેસ લખાણ ડેટા બસને મેમરીમાં સક્ષમ કરે છે. બર્સ્ટિંગ મોડ દરમિયાન, બાયટીનેબલ બસ લોજિક હાઈ હશે, 4'b1111. |
| ઘડિયાળ અને રીસેટ | |||
| clk | 1 | ઇનપુટ | IP ઘડિયાળ ઘડિયાળ ઇનપુટ કરો. (1) |
| ફરીથી સેટ કરો | 1 | ઇનપુટ | IP રીસેટ કરવા માટે અસુમેળ રીસેટ.(2) |
| નળી ઈન્ટરફેસ(3) | |||
| fqspi_dataout | 4 | દ્વિપક્ષીય | ફ્લેશ ઉપકરણમાંથી ડેટા ફીડ કરવા માટે ઇનપુટ અથવા આઉટપુટ પોર્ટ. |
| ચાલુ રાખ્યું… | |||
| સિગ્નલ | પહોળાઈ | દિશા | વર્ણન |
| qspi_dclk | 1 | આઉટપુટ | ફ્લેશ ઉપકરણને ઘડિયાળનો સંકેત આપે છે. |
| qspi_scein | 1 | આઉટપુટ | ફ્લેશ ઉપકરણને ncs સિગ્નલ પ્રદાન કરે છે.
Stratix® V, Arria® V, Cyclone® V અને જૂના ઉપકરણોને સપોર્ટ કરે છે. |
| 3 | આઉટપુટ | ફ્લેશ ઉપકરણને ncs સિગ્નલ પ્રદાન કરે છે.
Intel Arria 10 અને Intel Cyclone 10 GX ઉપકરણોને સપોર્ટ કરે છે. |
- તમે ઘડિયાળની આવર્તનને 50 મેગાહર્ટ્ઝથી ઓછી અથવા બરાબર સેટ કરી શકો છો.
- IP રીસેટ કરવા માટે ઓછામાં ઓછા એક ઘડિયાળ ચક્ર માટે સિગ્નલને પકડી રાખો.
- જ્યારે તમે સમર્પિત સક્રિય સીરીયલ ઈન્ટરફેસ પેરામીટરને અક્ષમ કરો ત્યારે ઉપલબ્ધ.
સંબંધિત માહિતી
- ક્વાડ-સીરીયલ રૂપરેખાંકન (EPCQ) ઉપકરણો ડેટાશીટ
- EPCQ-L સીરીયલ રૂપરેખાંકન ઉપકરણો ડેટાશીટ
- EPCQ-A સીરીયલ રૂપરેખાંકન ઉપકરણ ડેટાશીટ
પરિમાણો
કોષ્ટક 3. પરિમાણ સેટિંગ્સ
| પરિમાણ | કાનૂની મૂલ્યો | વર્ણનો |
| રૂપરેખાંકન ઉપકરણ પ્રકાર | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128 | તમે ઉપયોગ કરવા માંગો છો તે EPCQ, EPCQ-L અથવા EPCQ-A ઉપકરણ પ્રકારનો ઉલ્લેખ કરે છે. |
| I/O મોડ પસંદ કરો | નોર્મલ સ્ટાન્ડર્ડ ડ્યુઅલ ક્વાડ | જ્યારે તમે ફાસ્ટ રીડ ઓપરેશનને સક્ષમ કરો છો ત્યારે વિસ્તૃત ડેટા પહોળાઈ પસંદ કરે છે. |
| સમર્પિત સક્રિય સીરીયલ ઈન્ટરફેસને અક્ષમ કરો | — | ASMIBLOCK સિગ્નલોને તમારી ડિઝાઇનના ટોચના સ્તર પર રૂટ કરે છે. |
| SPI પિન ઇન્ટરફેસ સક્ષમ કરો | — | ASMIBLOCK સિગ્નલોને SPI પિન ઇન્ટરફેસમાં અનુવાદિત કરે છે. |
| ફ્લેશ સિમ્યુલેશન મોડલ સક્ષમ કરો | — | સિમ્યુલેશન માટે ડિફોલ્ટ EPCQ 1024 સિમ્યુલેશન મોડલનો ઉપયોગ કરે છે. જો તમે તૃતીય-પક્ષ ફ્લેશ ઉપકરણનો ઉપયોગ કરી રહ્યાં છો, તો સંદર્ભ લો AN 720: તમારી ડિઝાઇનમાં ASMI બ્લોકનું અનુકરણ કરવું ફ્લેશ મોડલને ASMI બ્લોક સાથે કનેક્ટ કરવા માટે રેપર બનાવવા માટે. |
| વપરાયેલ ચિપ સિલેક્ટની સંખ્યા | 1
2(4) 3(4) |
ફ્લેશ સાથે જોડાયેલ ચિપ સિલેક્ટની સંખ્યા પસંદ કરે છે. |
- ફક્ત Intel Arria 10 ઉપકરણો, Intel Cyclone 10 GX ઉપકરણો અને SPI પિન ઈન્ટરફેસ સક્ષમ સાથેના અન્ય ઉપકરણોમાં જ સમર્થિત છે.
સંબંધિત માહિતી
- ક્વાડ-સીરીયલ રૂપરેખાંકન (EPCQ) ઉપકરણો ડેટાશીટ
- EPCQ-L સીરીયલ રૂપરેખાંકન ઉપકરણો ડેટાશીટ
- EPCQ-A સીરીયલ રૂપરેખાંકન ઉપકરણ ડેટાશીટ
- AN 720: તમારી ડિઝાઇનમાં ASMI બ્લોકનું અનુકરણ કરવું
નકશો નોંધણી કરો
કોષ્ટક 4. નોંધણી નકશો
- નીચેના કોષ્ટકમાં દરેક સરનામું ઓફસેટ મેમરી એડ્રેસ સ્પેસના 1 શબ્દનું પ્રતિનિધિત્વ કરે છે.
- બધા રજિસ્ટર્સનું ડિફોલ્ટ મૂલ્ય 0x0 છે.
| ઓફસેટ | નામ નોંધણી કરો | R/W | ક્ષેત્રનું નામ | બીટ | પહોળાઈ | વર્ણન |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | લખો સક્ષમ કરવા માટે 1 લખો. |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | રાઇટ ડિસેબલ કરવા માટે 1 લખો. |
| 2 | WR_STATUS | W | WR_STATUS | 7:0 | 8 | સ્ટેટસ રજિસ્ટરમાં લખવા માટેની માહિતી સમાવે છે. |
| 3 | RD_STATUS | R | RD_STATUS | 7:0 | 8 | રીડ સ્ટેટસ રજીસ્ટર ઓપરેશનમાંથી માહિતી સમાવે છે. |
| 4 | SECTOR_ERASE | W | સેક્ટર મૂલ્ય | 23:0
અથવા 31: 0 |
24 અથવા
32 |
ઉપકરણની ઘનતાના આધારે ભૂંસી નાખવાના સેક્ટરનું સરનામું શામેલ કરો.(5) |
| 5 | SUBSECTOR_ERASE | W | સબસેક્ટર મૂલ્ય | 23:0
અથવા 31: 0 |
24 અથવા
32 |
ઉપકરણની ઘનતાના આધારે ભૂંસી નાખવાનું સબસેક્ટર સરનામું ધરાવે છે.(6) |
| 6 - 7 | આરક્ષિત | |||||
| 8 | નિયંત્રણ | ડબલ્યુ/આર | ચિપ પસંદ કરો | 7:4 | 4 | ફ્લેશ ઉપકરણ પસંદ કરે છે. ડિફૉલ્ટ મૂલ્ય 0 છે, જે પ્રથમ ફ્લેશ ઉપકરણને લક્ષ્ય બનાવે છે. બીજા ઉપકરણને પસંદ કરવા માટે, મૂલ્યને 1 પર સેટ કરો, ત્રીજા ઉપકરણને પસંદ કરવા માટે, મૂલ્યને 2 પર સેટ કરો. |
| આરક્ષિત | ||||||
| ડબલ્યુ/આર | અક્ષમ કરો | 0 | 1 | બધા આઉટપુટ સિગ્નલને હાઈ-Z સ્ટેટ પર મૂકીને IP ના SPI સિગ્નલોને અક્ષમ કરવા માટે આને 1 પર સેટ કરો. | ||
| ચાલુ રાખ્યું… | ||||||
| ઓફસેટ | નામ નોંધણી કરો | R/W | ક્ષેત્રનું નામ | બીટ | પહોળાઈ | વર્ણન |
| આનો ઉપયોગ બસને અન્ય ઉપકરણો સાથે શેર કરવા માટે કરી શકાય છે. | ||||||
| 9 - 12 | આરક્ષિત | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | NVCR મૂલ્ય | 15:0 | 16 | બિન-અસ્થિર રૂપરેખાંકન રજિસ્ટરમાં મૂલ્ય લખે છે. |
| 14 | RD_NON_VOLATILE_CONF_REG | R | NVCR મૂલ્ય | 15:0 | 16 | બિન-અસ્થિર ગોઠવણી રજિસ્ટરમાંથી મૂલ્ય વાંચે છે |
| 15 | RD_ FLAG_ STATUS_REG | R | RD_ FLAG_ STATUS_REG | 8 | 8 | ધ્વજ સ્થિતિ રજીસ્ટર વાંચે છે |
| 16 | CLR_FLAG_ STATUS REG | W | CLR_FLAG_ STATUS REG | 8 | 8 | ફ્લેગ સ્ટેટસ રજીસ્ટર સાફ કરે છે |
| 17 | BULK_ERASE | W | BULK_ERASE | 0 | 1 | સમગ્ર ચિપને ભૂંસી નાખવા માટે 1 લખો (સિંગલ-ડાઇ ઉપકરણ માટે).(7) |
| 18 | DIE_ERASE | W | DIE_ERASE | 0 | 1 | સંપૂર્ણ ડાઇને ભૂંસી નાખવા માટે 1 લખો (સ્ટેક-ડાઇ ઉપકરણ માટે).(7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | 1 બાઇટ્સ એડ્રેસ મોડ દાખલ કરવા માટે 4 લખો |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | 1 બાઇટ્સ એડ્રેસ મોડમાંથી બહાર નીકળવા માટે 4 લખો |
| 21 | SECTOR_PROTECT | W | સેક્ટર રક્ષણ મૂલ્ય | 7:0 | 8 | સેક્ટરને સુરક્ષિત રાખવા માટે સ્ટેટસ રજિસ્ટરમાં લખવાનું મૂલ્ય. (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | મેમરી ક્ષમતા મૂલ્ય | 7:0 | 8 | મેમરી ક્ષમતા ID ની માહિતી સમાવે છે. |
| 23 -
32 |
આરક્ષિત | |||||
તમારે ફક્ત સેક્ટરની અંદર કોઈપણ સરનામું સ્પષ્ટ કરવાની જરૂર છે અને IP તે ચોક્કસ સેક્ટરને ભૂંસી નાખશે.
તમારે ફક્ત સબસેક્ટરની અંદર કોઈપણ સરનામું સ્પષ્ટ કરવાની જરૂર છે અને IP તે ચોક્કસ સબસેક્ટરને ભૂંસી નાખશે.
સંબંધિત માહિતી
- ક્વાડ-સીરીયલ રૂપરેખાંકન (EPCQ) ઉપકરણો ડેટાશીટ
- EPCQ-L સીરીયલ રૂપરેખાંકન ઉપકરણો ડેટાશીટ
- EPCQ-A સીરીયલ રૂપરેખાંકન ઉપકરણ ડેટાશીટ
- એવલોન ઈન્ટરફેસ વિશિષ્ટતાઓ
કામગીરી
ASMI સમાંતર II Intel FPGA IP ઇન્ટરફેસ એવલોન મેમરી-મેપ્ડ ઇન્ટરફેસ સુસંગત છે. વધુ વિગતો માટે, એવલોન વિશિષ્ટતાઓનો સંદર્ભ લો.
- તમારે ફક્ત ડાઇની અંદર કોઈપણ સરનામાંનો ઉલ્લેખ કરવાની જરૂર છે અને IP તે ચોક્કસ ડાઇને ભૂંસી નાખશે.
- EPCQ અને EPCQ-L ઉપકરણો માટે, બ્લોક પ્રોટેક્ટ બીટ બીટ [2:4] અને [6] છે અને ટોપ/બોટમ (TB) બીટ સ્ટેટસ રજીસ્ટરનો બીટ 5 છે. EPCQ-A ઉપકરણો માટે. બ્લોક પ્રોટેક્ટ બીટ બીટ છે [2:4] અને ટીબી બીટ સ્ટેટસ રજીસ્ટરનો બીટ 5 છે.
સંબંધિત માહિતી
- એવલોન ઈન્ટરફેસ વિશિષ્ટતાઓ
નિયંત્રણ સ્થિતિ રજીસ્ટર કામગીરી
તમે કંટ્રોલ સ્ટેટસ રજિસ્ટર (CSR) નો ઉપયોગ કરીને ચોક્કસ સરનામું ઓફસેટ વાંચવા અથવા લખી શકો છો.
કંટ્રોલ સ્ટેટસ રજિસ્ટર માટે વાંચવા અથવા લખવાની ક્રિયાને ચલાવવા માટે, આ પગલાં અનુસરો:
- avl_csr_write અથવા avl_csr_read સિગ્નલની ખાતરી કરો જ્યારે
avl_csr_waitrequest સિગ્નલ ઓછું છે (જો waitrequest સિગ્નલ ઊંચું હોય, avl_csr_write અથવા avl_csr_read સિગ્નલ જ્યાં સુધી waitrequest સિગ્નલ ઓછું ન થાય ત્યાં સુધી ઊંચું રાખવું જરૂરી છે). - તે જ સમયે, avl_csr_address બસ પર સરનામાની કિંમત સેટ કરો. જો તે લખવાની કામગીરી છે, તો avl_csr_writedata બસ પર વેલ્યુ ડેટા એડ્રેસ સાથે સેટ કરો.
- જો તે રીડ ટ્રાન્ઝેક્શન છે, તો વાંચેલા ડેટાને પુનઃપ્રાપ્ત કરવા માટે avl_csr_readdatavalid સિગ્નલ ઉચ્ચ ભારપૂર્વક ન આવે ત્યાં સુધી રાહ જુઓ.
- ફ્લેશ કરવા માટે રાઈટ વેલ્યુની જરૂર હોય તેવા ઑપરેશન માટે, તમારે પહેલા લખવા સક્ષમ ઑપરેશન કરવું આવશ્યક છે.
- જ્યારે પણ તમે લખો અથવા ભૂંસી નાખો આદેશ જારી કરો ત્યારે તમારે ફ્લેગ સ્ટેટસ રજિસ્ટર વાંચવું આવશ્યક છે.
- જો બહુવિધ ફ્લેશ ઉપકરણોનો ઉપયોગ કરવામાં આવે છે, તો તમારે ચોક્કસ ફ્લેશ ઉપકરણ પર કોઈપણ કામગીરી કરવા પહેલાં યોગ્ય ચિપ પસંદ પસંદ કરવા માટે ચિપ સિલેક્ટ રજિસ્ટર પર લખવું આવશ્યક છે.
આકૃતિ 2. વાંચો મેમરી ક્ષમતા રજીસ્ટર વેવફોર્મ Example
આકૃતિ 3. લખો Enable Register Waveform Example
મેમરી ઓપરેશન્સ
ASMI સમાંતર II Intel FPGA IP મેમરી ઇન્ટરફેસ બર્સ્ટિંગ અને ડાયરેક્ટ ફ્લેશ મેમરી એક્સેસને સપોર્ટ કરે છે. ડાયરેક્ટ ફ્લેશ મેમરી એક્સેસ દરમિયાન, IP તમને કોઈપણ ડાયરેક્ટ રીડ અથવા રાઈટ ઑપરેશન કરવા માટે પરવાનગી આપવા માટે નીચેના પગલાંઓ કરે છે:
- લખવાની ક્રિયા માટે સક્ષમ લખો
- ફ્લેશ પર ઓપરેશન પૂર્ણ થયું છે તેની ખાતરી કરવા માટે ફ્લેગ સ્ટેટસ રજીસ્ટર તપાસો
- જ્યારે ઑપરેશન પૂર્ણ થાય ત્યારે વેઇટ રિક્વેસ્ટ સિગ્નલ છોડો
મેમરી ઑપરેશન્સ એવલોન મેમરી-મેપ્ડ ઇન્ટરફેસ ઑપરેશન્સ જેવી જ છે. તમારે એડ્રેસ બસ પર યોગ્ય મૂલ્ય સેટ કરવું જોઈએ, જો તે લખવાનો વ્યવહાર હોય તો ડેટા લખો, સિંગલ ટ્રાન્ઝેક્શન અથવા તમારા ઇચ્છિત બર્સ્ટ કાઉન્ટ વેલ્યુને 1 પર લઈ જાઓ અને લખવા અથવા વાંચવાના સિગ્નલને ટ્રિગર કરો.
આકૃતિ 4. 8-Word Write Burst Waveform Example
આકૃતિ 5. 8-વર્ડ રીડિંગ બર્સ્ટ વેવફોર્મ એક્સample
આકૃતિ 6. 1-બાઇટ લખો byteenable = 4'b0001 વેવફોર્મ એક્સample
ASMI સમાંતર II Intel FPGA IP ઉપયોગ કેસ Exampલેસ
ઉપયોગ કેસ ભૂતપૂર્વampલેસ ASMI સમાંતર II IP અને J નો ઉપયોગ કરે છેTAG-થી-એવલોન માસ્ટર ફ્લેશ એક્સેસ ઑપરેશન્સ કરવા માટે, જેમ કે સિલિકોન આઈડી વાંચો, મેમરી વાંચો, મેમરી લખો, સેક્ટર ભૂંસી નાખો, સેક્ટર પ્રોટેક્ટ કરો, ફ્લેગ સ્ટેટસ રજિસ્ટર સાફ કરો અને એનવીસીઆર લખો.
માજી ચલાવવા માટેampલેસ, તમારે FPGA રૂપરેખાંકિત કરવું આવશ્યક છે. આ પગલાં અનુસરો:
- નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે પ્લેટફોર્મ ડિઝાઇનર સિસ્ટમ પર આધારિત FPGA ને ગોઠવો.
આકૃતિ 7. પ્લેટફોર્મ ડિઝાઇનર સિસ્ટમ ASMI સમાંતર II IP અને J દર્શાવે છેTAG-થી-એવલોન માસ્ટર
- નીચેની TCL સ્ક્રિપ્ટને તમારા પ્રોજેક્ટની સમાન ડિરેક્ટરીમાં સાચવો. ભૂતપૂર્વ માટે સ્ક્રિપ્ટને epcq128_access.tcl તરીકે નામ આપોample
- સિસ્ટમ કન્સોલ લોંચ કરો. કન્સોલમાં, “source epcq128_access.tcl” નો ઉપયોગ કરીને સ્ક્રિપ્ટનો સ્ત્રોત બનાવો.
Exampલે 1: રૂપરેખાંકન ઉપકરણોનું સિલિકોન ID વાંચો
Example 2: એડ્રેસ H'40000000 પર ડેટાનો એક શબ્દ વાંચો અને લખો
Exampલે 3: સેક્ટર 64 ભૂંસી નાખો
Exampલે 4: સેક્ટરમાં સેક્ટર પ્રોટેક્ટ કરો (0 થી 127)
Example 5: ફ્લેગ સ્ટેટસ રજીસ્ટર વાંચો અને સાફ કરો
Example 6: nvcr વાંચો અને લખો
ASMI સમાંતર II Intel FPGA IP વપરાશકર્તા માર્ગદર્શિકા આર્કાઇવ્સ
IP સંસ્કરણો v19.1 સુધીના ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ ડિઝાઇન સ્યુટ સૉફ્ટવેર સંસ્કરણો જેવા જ છે. ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ ડિઝાઇન સ્યુટ સોફ્ટવેર વર્ઝન 19.2 અથવા પછીના વર્ઝનમાંથી, IP કોરો પાસે નવી IP વર્ઝનિંગ સ્કીમ છે.
જો IP કોર સંસ્કરણ સૂચિબદ્ધ નથી, તો અગાઉના IP કોર સંસ્કરણ માટે વપરાશકર્તા માર્ગદર્શિકા લાગુ થાય છે.
| ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ વર્ઝન | IP કોર સંસ્કરણ | વપરાશકર્તા માર્ગદર્શિકા |
| 17.0 | 17.0 | અલ્ટેરા ASMI સમાંતર II IP કોર વપરાશકર્તા માર્ગદર્શિકા |
ASMI સમાંતર II Intel FPGA IP વપરાશકર્તા માર્ગદર્શિકા માટે દસ્તાવેજ પુનરાવર્તન ઇતિહાસ
| દસ્તાવેજ સંસ્કરણ | ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ વર્ઝન | IP સંસ્કરણ | ફેરફારો |
| 2020.07.29 | 18.0 | 18.0 | • દસ્તાવેજનું શીર્ષક આમાં અપડેટ કર્યું ASMI સમાંતર II Intel FPGA IP વપરાશકર્તા માર્ગદર્શિકા.
• અપડેટ કરેલ કોષ્ટક 2: પરિમાણ સેટિંગ્સ વિભાગમાં પરિમાણો. |
| 2018.09.24 | 18.0 | 18.0 | • ASMI સમાંતર II Intel FPGA IP કોર માટે એપ્લિકેશન્સ અને સપોર્ટ પર માહિતી ઉમેરવામાં આવી છે.
• નો સંદર્ભ લેવા માટે એક નોંધ ઉમેરી સામાન્ય સીરીયલ ફ્લેશ ઈન્ટરફેસ ઇન્ટેલ FPGA IP કોર વપરાશકર્તા માર્ગદર્શિકા. • ઉમેર્યું ASMI સમાંતર II Intel FPGA IP કોર ઉપયોગ કેસ Exampલેસ વિભાગ |
| 2018.05.07 | 18.0 | 18.0 | • Intel રિબ્રાન્ડિંગ દીઠ ASMI સમાંતર II Intel FPGA IP કોરનું નામ બદલીને Altera ASMI સમાંતર II IP કોર કર્યું.
• EPCQ-A ઉપકરણો માટે ઉમેરાયેલ આધાર. • માં clk સિગ્નલમાં એક નોંધ ઉમેરી બંદરોનું વર્ણન ટેબલ • માં qspi_scein સિગ્નલ માટે વર્ણન અપડેટ કર્યું બંદરોનું વર્ણન ટેબલ • માં SECTOR_PROTECT રજિસ્ટરમાં એક નોંધ ઉમેરી નકશો નોંધણી કરો ટેબલ • માં SECTOR_ERASE અને SUBSECTOR_ERASE રજીસ્ટર માટે બીટ અને પહોળાઈ અપડેટ કરી નકશો નોંધણી કરો ટેબલ • SECTOR_PROTECT માટે બીટ અને પહોળાઈ અપડેટ કરી માં નોંધણી કરો નકશો નોંધણી કરો ટેબલ |
| ચાલુ રાખ્યું… | |||
| દસ્તાવેજ સંસ્કરણ | ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ વર્ઝન | IP સંસ્કરણ | ફેરફારો |
| • માં કંટ્રોલ રજીસ્ટરના CHIP SELECT વિકલ્પ માટે વર્ણન અપડેટ કર્યું નકશો નોંધણી કરો ટેબલ
• માં SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE અને DIE_ERASE રજિસ્ટર માટે ફૂટનોટ્સ અપડેટ કરી નકશો નોંધણી કરો ટેબલ • vl_mem_addr માટે વર્ણન અપડેટ કર્યું માં સિગ્નલ બંદરોનું વર્ણન ટેબલ • નાના સંપાદકીય સંપાદનો. |
| તારીખ | સંસ્કરણ | ફેરફારો |
| મે 2017 | 2017.05.08 | પ્રારંભિક પ્રકાશન. |
ઇન્ટેલ કોર્પોરેશન. બધા હકો અમારી પાસે રાખેલા છે. ઇન્ટેલ, ઇન્ટેલ લોગો અને અન્ય ઇન્ટેલ ચિહ્નો ઇન્ટેલ કોર્પોરેશન અથવા તેની પેટાકંપનીઓના ટ્રેડમાર્ક છે. ઇન્ટેલ તેના FPGA અને સેમિકન્ડક્ટર ઉત્પાદનોના પ્રદર્શનને ઇન્ટેલની માનક વોરંટી અનુસાર વર્તમાન સ્પષ્ટીકરણો માટે વોરંટી આપે છે, પરંતુ સૂચના વિના કોઈપણ સમયે કોઈપણ ઉત્પાદનો અને સેવાઓમાં ફેરફાર કરવાનો અધિકાર અનામત રાખે છે. Intel દ્વારા લેખિતમાં સ્પષ્ટપણે સંમત થયા સિવાય અહીં વર્ણવેલ કોઈપણ માહિતી, ઉત્પાદન અથવા સેવાના એપ્લિકેશન અથવા ઉપયોગથી ઉદ્ભવતી કોઈ જવાબદારી અથવા જવાબદારી સ્વીકારતી નથી. ઇન્ટેલ ગ્રાહકોને સલાહ આપવામાં આવે છે કે તેઓ કોઈપણ પ્રકાશિત માહિતી પર આધાર રાખતા પહેલા અને ઉત્પાદનો અથવા સેવાઓ માટે ઓર્ડર આપતા પહેલા ઉપકરણ વિશિષ્ટતાઓનું નવીનતમ સંસ્કરણ પ્રાપ્ત કરે.
*અન્ય નામો અને બ્રાન્ડનો દાવો અન્યની મિલકત તરીકે થઈ શકે છે.
દસ્તાવેજો / સંસાધનો
 |
intel ASMI સમાંતર II Intel FPGA IP [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા ASMI સમાંતર II Intel FPGA IP, ASMI, સમાંતર II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
