ASMI Paralel II Intel FPGA IP
ASMI Parallel II Intel® FPGA IP menyediakan akses ke perangkat konfigurasi Intel FPGA, yang merupakan konfigurasi quad-serial (EPCQ), volume rendahtage konfigurasi quad-serial (EPCQ-L), dan konfigurasi serial EPCQ-A. Anda dapat menggunakan IP ini untuk membaca dan menulis data ke perangkat flash eksternal untuk aplikasi, seperti pembaruan sistem jarak jauh dan Header Peta Sensitivitas SEU File (.smh) penyimpanan.
Selain fitur yang didukung oleh ASMI Parallel Intel FPGA IP, ASMI Parallel II Intel FPGA IP juga mendukung:
- Akses flash langsung (tulis/baca) melalui antarmuka yang dipetakan memori Avalon®.
- Kontrol register untuk operasi lain melalui antarmuka register status kontrol (CSR) di antarmuka yang dipetakan memori Avalon.
- Terjemahkan perintah umum dari antarmuka yang dipetakan memori Avalon ke dalam kode perintah perangkat.
ASMI Parallel II Intel FPGA IP tersedia untuk semua rangkaian perangkat Intel FPGA termasuk perangkat Intel MAX® 10 yang menggunakan mode GPIO.
ASMI Parallel II Intel FPGA IP hanya mendukung perangkat EPCQ, EPCQ-L, dan EPCQ-A. Jika Anda menggunakan perangkat flash pihak ketiga, Anda harus menggunakan Generic Serial Flash Interface Intel FPGA IP.
ASMI Parallel II Intel FPGA IP didukung dalam perangkat lunak Intel Quartus® Prime versi 17.0 dan seterusnya.
Informasi Terkait
- Pengantar Intel FPGA IP Cores
- Memberikan informasi umum tentang semua inti IP Intel FPGA, termasuk parameterisasi, pembuatan, peningkatan, dan simulasi inti IP.
- Membuat Skrip Simulasi IP dan Qsys Versi-Independen
- Buat skrip simulasi yang tidak memerlukan pembaruan manual untuk perangkat lunak atau peningkatan versi IP.
- Praktik Terbaik Manajemen Proyek
- Pedoman untuk manajemen yang efisien dan portabilitas proyek dan IP Anda files.
- Panduan Pengguna ASMI Paralel Intel FPGA IP Core
- Panduan Pengguna Serial Flash Interface Intel FPGA IP Generik
- Memberikan dukungan untuk perangkat flash pihak ketiga.
- AN 720: Mensimulasikan Blok ASMI dalam Desain Anda
Informasi Rilis
Versi IP sama dengan versi perangkat lunak Intel Quartus Prime Design Suite hingga v19.1. Dari perangkat lunak Intel Quartus Prime Design Suite versi 19.2 atau lebih baru, inti IP memiliki skema versi IP baru.
Nomor versi IP (XYZ) dapat berubah dari satu versi perangkat lunak Intel Quartus Prime ke versi lainnya. Perubahan dalam:
- X menunjukkan revisi besar dari IP. Jika Anda memperbarui perangkat lunak Intel Quartus Prime, Anda harus membuat ulang IP.
- Y menunjukkan IP menyertakan fitur baru. Regenerasi IP Anda untuk memasukkan fitur-fitur baru ini.
- Z menunjukkan IP mencakup perubahan kecil. Regenerasi IP Anda untuk menyertakan perubahan ini.
Tabel 1. Informasi Rilis ASMI Parallel II Intel FPGA IP
| Barang | Keterangan |
| Versi IP | 18.0 |
| Versi Intel Quartus Prime Pro Edition | 18.0 |
| Tanggal Rilis | 2018.05.07 |
Pelabuhan
Gambar 1. Diagram Blok Port
Tabel 2. Deskripsi Port
| Sinyal | Lebar | Arah | Keterangan |
| Antarmuka Budak yang Dipetakan Memori Avalon untuk CSR (avl_csr) | |||
| avl_csr_addr | 6 | Masukan | Bus alamat antarmuka yang dipetakan memori Avalon. Bus alamat ada dalam pengalamatan kata. |
| avl_csr_read | 1 | Masukan | Antarmuka yang dipetakan memori Avalon membaca kontrol ke CSR. |
| avl_csr_rddata | 32 | Keluaran | Antarmuka yang dipetakan memori Avalon membaca bus data dari CSR. |
| avl_csr_write | 1 | Masukan | Kontrol tulis antarmuka yang dipetakan memori Avalon ke CSR. |
| avl_csr_writedata | 32 | Masukan | Antarmuka yang dipetakan memori Avalon menulis bus data ke CSR. |
| avl_csr_waitrequest | 1 | Keluaran | Antarmuka yang dipetakan memori Avalon menunggu permintaan kontrol dari CSR. |
| avl_csr_rddata_valid | 1 | Keluaran | Antarmuka yang dipetakan memori Avalon membaca data valid yang menunjukkan data baca CSR tersedia. |
| Antarmuka Budak Pemetaan Memori Avalon untuk Akses Memori (avl_ mem) | |||
| avl_mem_write | 1 | Masukan | Kontrol tulis antarmuka yang dipetakan memori Avalon ke memori |
| avl_mem_burstcount | 7 | Masukan | Jumlah ledakan antarmuka yang dipetakan memori Avalon untuk memori. Nilai berkisar dari 1 hingga 64 (ukuran halaman maksimum). |
| avl_mem_waitrequest | 1 | Keluaran | Antarmuka yang dipetakan memori Avalon menunggu permintaan kontrol dari memori. |
| avl_mem_read | 1 | Masukan | Antarmuka yang dipetakan memori Avalon membaca kontrol ke memori |
| avl_mem_addr | N | Masukan | Bus alamat antarmuka yang dipetakan memori Avalon. Bus alamat ada dalam pengalamatan kata.
Lebar alamat tergantung pada kepadatan memori flash yang digunakan. |
| avl_mem_writedata | 32 | Masukan | Antarmuka yang dipetakan memori Avalon menulis bus data ke memori |
| avl_mem_readddata | 32 | Keluaran | Antarmuka yang dipetakan memori Avalon membaca bus data dari memori. |
| avl_mem_rddata_valid | 1 | Keluaran | Antarmuka yang dipetakan memori Avalon membaca data yang valid yang menunjukkan bahwa data yang dibaca memori tersedia. |
| avl_mem_byteenble | 4 | Masukan | Antarmuka yang dipetakan memori Avalon menulis data memungkinkan bus ke memori. Selama mode bursting, bus byteenable akan berlogika tinggi, 4'b1111. |
| Jam dan Reset | |||
| klik | 1 | Masukan | Masukan jam untuk jam IP. (1) |
| setel ulang_n | 1 | Masukan | Reset asinkron untuk mengatur ulang IP.(2) |
| Antarmuka saluran(3) | |||
| fqspi_dataout | 4 | Dua arah | Port input atau output untuk memasukkan data dari perangkat flash. |
| lanjutan… | |||
| Sinyal | Lebar | Arah | Keterangan |
| qspi_dclk | 1 | Keluaran | Memberikan sinyal jam ke perangkat flash. |
| qspi_scein | 1 | Keluaran | Memberikan sinyal ncs ke perangkat flash.
Mendukung Stratix® V, Arria® V, Cyclone® V, dan perangkat yang lebih lama. |
| 3 | Keluaran | Memberikan sinyal ncs ke perangkat flash.
Mendukung perangkat Intel Arria 10 dan Intel Cyclone 10 GX. |
- Anda dapat mengatur frekuensi clock menjadi lebih rendah atau sama dengan 50 MHz.
- Tahan sinyal setidaknya selama satu siklus clock untuk mengatur ulang IP.
- Tersedia saat Anda mengaktifkan parameter antarmuka Nonaktifkan Serial Aktif khusus.
Informasi Terkait
- Lembar Data Perangkat Konfigurasi Quad-Serial (EPCQ).
- Lembar Data Perangkat Konfigurasi Seri EPCQ-L
- Lembar Data Perangkat Konfigurasi Seri EPCQ-A
Parameter
Tabel 3. Pengaturan Parameter
| Parameter | Nilai Hukum | Deskripsi |
| Jenis perangkat konfigurasi | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128A | Menentukan jenis perangkat EPCQ, EPCQ-L, atau EPCQ-A yang ingin Anda gunakan. |
| Pilih mode I/O | KUAD GANDA STANDAR NORMAL | Memilih lebar data yang diperluas saat Anda mengaktifkan operasi Baca Cepat. |
| Nonaktifkan antarmuka Serial Aktif khusus | — | Rutekan sinyal ASMIBLOCK ke tingkat atas desain Anda. |
| Aktifkan antarmuka pin SPI | — | Menerjemahkan sinyal ASMIBLOCK ke antarmuka pin SPI. |
| Aktifkan model simulasi flash | — | Menggunakan model simulasi EPCQ 1024 default untuk simulasi. Jika Anda menggunakan perangkat flash pihak ketiga, lihat AN 720: Mensimulasikan Blok ASMI dalam Desain Anda untuk membuat pembungkus untuk menghubungkan model flash dengan Blok ASMI. |
| Jumlah Pilih Chip yang digunakan | 1
2(4) 3(4) |
Memilih jumlah chip pilih yang terhubung ke flash. |
- Hanya didukung di perangkat Intel Arria 10, perangkat Intel Cyclone 10 GX, dan perangkat lain dengan antarmuka Aktifkan pin SPI diaktifkan.
Informasi Terkait
- Lembar Data Perangkat Konfigurasi Quad-Serial (EPCQ).
- Lembar Data Perangkat Konfigurasi Seri EPCQ-L
- Lembar Data Perangkat Konfigurasi Seri EPCQ-A
- AN 720: Mensimulasikan Blok ASMI dalam Desain Anda
Daftar Peta
Tabel 4. Daftar Peta
- Setiap offset alamat dalam tabel berikut mewakili 1 kata dari ruang alamat memori.
- Semua register memiliki nilai default 0x0.
| Mengimbangi | Daftar Nama | R/W | Nama Lapangan | Sedikit | Lebar | Keterangan |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | Tulis 1 untuk melakukan pengaktifan tulis. |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | Tulis 1 untuk melakukan penonaktifan tulis. |
| 2 | WR_STATUS | W | WR_STATUS | 7:0 | 8 | Berisi informasi untuk menulis ke register status. |
| 3 | RD_STATUS | R | RD_STATUS | 7:0 | 8 | Berisi informasi dari operasi register status baca. |
| 4 | SECTOR_ERASE | W | Nilai Sektor | 23:0
atau 31:0 |
24 atau
32 |
Berisi alamat sektor yang akan dihapus tergantung pada kepadatan perangkat.(5) |
| 5 | SUBSEKTOR_ERASE | W | Nilai Subsektor | 23:0
atau 31:0 |
24 atau
32 |
Berisi alamat subsektor yang akan dihapus tergantung pada kepadatan perangkat.(6) |
| 6 – 7 | Disimpan | |||||
| 8 | KONTROL | W/R | PILIH CHIP | 7:4 | 4 | Memilih perangkat flash. Nilai default adalah 0, yang menargetkan perangkat flash pertama. Untuk memilih perangkat kedua, atur nilainya ke 1, untuk memilih perangkat ketiga, atur nilainya ke 2. |
| Disimpan | ||||||
| W/R | CACAT | 0 | 1 | Setel ini ke 1 untuk menonaktifkan sinyal SPI dari IP dengan menempatkan semua sinyal keluaran ke status Z tinggi. | ||
| lanjutan… | ||||||
| Mengimbangi | Daftar Nama | R/W | Nama Lapangan | Sedikit | Lebar | Keterangan |
| Ini dapat digunakan untuk berbagi bus dengan perangkat lain. | ||||||
| 9 – 12 | Disimpan | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | nilai NVCR | 15:0 | 16 | Menulis nilai ke register konfigurasi non-volatil. |
| 14 | RD_NON_VOLATILE_CONF_REG | R | nilai NVCR | 15:0 | 16 | Membaca nilai dari register konfigurasi non-volatil |
| 15 | RD_ FLAG_ STATUS_REG | R | RD_ FLAG_ STATUS_REG | 8 | 8 | Membaca register status bendera |
| 16 | CLR_FLAG_ STATUS REG | W | CLR_FLAG_ STATUS REG | 8 | 8 | Menghapus register status bendera |
| 17 | BULK_ERASE | W | BULK_ERASE | 0 | 1 | Tulis 1 untuk menghapus seluruh chip (untuk perangkat single-die).(7) |
| 18 | MATI_ERASE | W | MATI_ERASE | 0 | 1 | Tulis 1 untuk menghapus seluruh dadu (untuk perangkat stack-die).(7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | Tulis 1 untuk masuk ke mode alamat 4 byte |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | Tulis 1 untuk keluar dari mode alamat 4 byte |
| 21 | SECTOR_PROTECT | W | Nilai perlindungan sektor | 7:0 | 8 | Nilai untuk menulis ke register status untuk melindungi suatu sektor. (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | Nilai kapasitas memori | 7:0 | 8 | Berisi informasi ID kapasitas memori. |
| 23 –
32 |
Disimpan | |||||
Anda hanya perlu menentukan alamat apa pun di dalam sektor tersebut dan IP akan menghapus sektor tersebut.
Anda hanya perlu menentukan alamat apa pun di dalam subsektor dan IP akan menghapus subsektor tersebut.
Informasi Terkait
- Lembar Data Perangkat Konfigurasi Quad-Serial (EPCQ).
- Lembar Data Perangkat Konfigurasi Seri EPCQ-L
- Lembar Data Perangkat Konfigurasi Seri EPCQ-A
- Spesifikasi Antarmuka Avalon
Operasi
Antarmuka ASMI Parallel II Intel FPGA IP kompatibel dengan antarmuka yang dipetakan memori Avalon. Untuk detail lebih lanjut, lihat spesifikasi Avalon.
- Anda hanya perlu menentukan alamat apa pun di dalam dadu dan IP akan menghapus dadu tersebut.
- Untuk perangkat EPCQ dan EPCQ-L, bit pelindung blok adalah bit [2:4] dan [6] dan bit atas/bawah (TB) adalah bit 5 dari register status. Untuk perangkat EPCQ-A. bit pelindung blok adalah bit [2:4] dan bit TB adalah bit 5 dari register status.
Informasi Terkait
- Spesifikasi Antarmuka Avalon
Operasi Registrasi Status Kontrol
Anda dapat melakukan baca atau tulis ke offset alamat tertentu menggunakan Control Status Register (CSR).
Untuk menjalankan operasi baca atau tulis untuk register status kontrol, ikuti langkah-langkah berikut:
- Tegaskan sinyal avl_csr_write atau avl_csr_read saat
sinyal avl_csr_waitrequest rendah (jika sinyal waitrequest tinggi, sinyal avl_csr_write atau avl_csr_read harus tetap tinggi sampai sinyal waitrequest menjadi rendah). - Pada saat yang sama, tetapkan nilai alamat pada bus avl_csr_address. Jika ini adalah operasi tulis, setel data nilai pada bus avl_csr_writedata bersama dengan alamatnya.
- Jika ini adalah transaksi baca, tunggu hingga sinyal avl_csr_readdatavalid dinyatakan tinggi untuk mengambil data baca.
- Untuk operasi yang membutuhkan nilai tulis untuk di-flash, Anda harus melakukan operasi aktifkan tulis terlebih dahulu.
- Anda harus membaca register status bendera setiap kali Anda mengeluarkan perintah tulis atau hapus.
- Jika beberapa perangkat flash digunakan, Anda harus menulis ke register pemilihan chip untuk memilih pemilihan chip yang benar sebelum melakukan operasi apa pun ke perangkat flash tertentu.
Gambar 2. Baca Kapasitas Memori Daftar Gelombang Example
Gambar 3. Write Enable Register Waveform Example
Operasi Memori
Antarmuka memori ASMI Parallel II Intel FPGA IP mendukung bursting dan akses memori flash langsung. Selama akses memori flash langsung, IP melakukan langkah-langkah berikut untuk memungkinkan Anda melakukan operasi baca atau tulis langsung:
- Aktifkan tulis untuk operasi tulis
- Periksa register status flag untuk memastikan operasi telah selesai pada flash
- Lepaskan sinyal waitrequest saat operasi selesai
Operasi memori mirip dengan operasi antarmuka yang dipetakan memori Avalon. Anda harus menyetel nilai yang benar pada bus alamat, menulis data jika itu adalah transaksi tulis, mendorong nilai jumlah rentetan ke 1 untuk transaksi tunggal atau nilai jumlah rentetan yang Anda inginkan, dan memicu sinyal tulis atau baca.
Gambar 4. 8-Word Write Burst Waveform Example
Gambar 5. 8-Word Reading Burst Waveform Example
Gambar 6. 1-Byte Write byteenable = 4'b0001 Waveform Example
ASMI Paralel II Intel FPGA IP Use Case Exampsedikit
Contoh kasus penggunaanample menggunakan ASMI Parallel II IP dan JTAG-ke-Avalon Master untuk melakukan operasi akses flash, seperti membaca ID silikon, membaca memori, menulis memori, menghapus sektor, melindungi sektor, menghapus register status bendera, dan menulis nvcr.
Untuk menjalankan mantanample, Anda harus mengkonfigurasi FPGA. Ikuti langkah ini:
- Konfigurasikan FPGA berdasarkan sistem Perancang Platform seperti yang ditunjukkan pada gambar berikut.
Gambar 7. Perancang Platform Sistem Menampilkan IP ASMI Paralel II dan JTAG-ke-Avalon Master
- Simpan skrip TCL berikut di direktori yang sama dengan proyek Anda. Beri nama skrip sebagai epcq128_access.tcl misalnyaampsaya.
- Luncurkan konsol sistem. Di konsol, sumber skrip dengan menggunakan "sumber epcq128_access.tcl".
Example 1: Baca Silicon ID dari Perangkat Konfigurasi
Example 2: Baca dan Tulis Satu Kata Data di Alamat H'40000000
Example 3: Hapus Sektor 64
Example 4: Lakukan Perlindungan Sektor pada Sektor (0 hingga 127)
Example 5: Baca dan Hapus Daftar Status Bendera
Example 6: Baca dan Tulis nvcr
Arsip Panduan Pengguna ASMI Parallel II Intel FPGA IP
Versi IP sama dengan versi perangkat lunak Intel Quartus Prime Design Suite hingga v19.1. Dari perangkat lunak Intel Quartus Prime Design Suite versi 19.2 atau lebih baru, inti IP memiliki skema versi IP baru.
Jika versi inti IP tidak terdaftar, panduan pengguna untuk versi inti IP sebelumnya berlaku.
| Versi Intel Quartus Prime | Versi Inti IP | Panduan Pengguna |
| 17.0 | 17.0 | Panduan Pengguna Altera ASMI Parallel II IP Core |
Riwayat Revisi Dokumen untuk Panduan Pengguna IP ASMI Parallel II Intel FPGA
| Versi Dokumen | Versi Intel Quartus Prime | Versi IP | Perubahan |
| 2020.07.29 | 18.0 | 18.0 | • Memperbarui judul dokumen menjadi Panduan Pengguna ASMI Parallel II Intel FPGA IP.
• Diperbarui Tabel 2: Pengaturan Parameter di bagian Parameter. |
| 2018.09.24 | 18.0 | 18.0 | • Menambahkan informasi tentang aplikasi dan dukungan untuk inti IP ASMI Parallel II Intel FPGA.
• Ditambahkan catatan untuk merujuk ke Panduan Pengguna Serial Flash Interface Intel FPGA IP Core Generik. • Ditambahkan ASMI Paralel II Intel FPGA IP Core Use Case Exampsedikit bagian. |
| 2018.05.07 | 18.0 | 18.0 | • Mengganti nama Altera ASMI Parallel II IP core menjadi ASMI Parallel II Intel FPGA IP core per rebranding Intel.
• Menambahkan dukungan untuk perangkat EPCQ-A. • Menambahkan catatan ke sinyal CLK di Deskripsi Port meja. • Memperbarui deskripsi untuk sinyal qspi_scein di Deskripsi Port meja. • Menambahkan catatan ke register SECTOR_PROTECT di Daftar Peta meja. • Memperbarui bit dan lebar untuk register SECTOR_ERASE dan SUBSECTOR_ERASE di Daftar Peta meja. • Memperbarui bit dan lebar untuk SECTOR_PROTECT mendaftar di Daftar Peta meja. |
| lanjutan… | |||
| Versi Dokumen | Versi Intel Quartus Prime | Versi IP | Perubahan |
| • Memperbarui deskripsi untuk opsi CHIP SELECT dari register CONTROL di Daftar Peta meja.
• Memperbarui catatan kaki untuk register SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE, dan DIE_ERASE di Daftar Peta meja. • Memperbarui deskripsi untuk vl_mem_addr sinyal di Deskripsi Port meja. • Suntingan editorial kecil. |
| Tanggal | Versi | Perubahan |
| Mei 2017 | 2017.05.08 | Rilis awal. |
Perusahaan Intel. Seluruh hak cipta. Intel, logo Intel, dan merek Intel lainnya adalah merek dagang dari Intel Corporation atau anak perusahaannya. Intel menjamin performa produk FPGA dan semikonduktornya sesuai spesifikasi saat ini sesuai dengan garansi standar Intel, tetapi berhak melakukan perubahan pada produk dan layanan apa pun kapan saja tanpa pemberitahuan. Intel tidak bertanggung jawab atau berkewajiban yang timbul dari aplikasi atau penggunaan informasi, produk, atau layanan apa pun yang dijelaskan di sini kecuali secara tegas disetujui secara tertulis oleh Intel. Pelanggan Intel disarankan untuk mendapatkan versi terbaru dari spesifikasi perangkat sebelum mengandalkan informasi yang dipublikasikan dan sebelum memesan produk atau layanan.
*Nama dan merek lain mungkin diklaim sebagai milik orang lain.
Dokumen / Sumber Daya
 |
intel ASMI Paralel II Intel FPGA IP [Bahasa Indonesia:] Panduan Pengguna ASMI Paralel II Intel FPGA IP, ASMI, Paralel II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
