ASMI Parallel II Intel FPGA IP

ASMI Parallel II Intel® FPGA IP omogoča dostop do konfiguracijskih naprav Intel FPGA, ki so quad-serial konfiguracija (EPCQ), low-voltage quad-serijska konfiguracija (EPCQ-L) in EPCQ-A serijska konfiguracija. Ta IP lahko uporabite za branje in pisanje podatkov v zunanje bliskovne naprave za aplikacije, kot je oddaljena posodobitev sistema in SEU Sensitivity Map Header File (.smh) shranjevanje.
Poleg funkcij, ki jih podpira ASMI Parallel Intel FPGA IP, ASMI Parallel II Intel FPGA IP dodatno podpira:

• Neposreden dostop do bliskavice (pisanje/branje) prek Avalon® spominsko preslikanega vmesnika.
• Nadzorni register za druge operacije prek vmesnika registra nadzornega statusa (CSR) v Avalonovem pomnilniško preslikanem vmesniku.
• Prevedite generične ukaze iz pomnilniško preslikanega vmesnika Avalon v ukazne kode naprave.

ASMI Parallel II Intel FPGA IP je na voljo za vse družine naprav Intel FPGA, vključno z napravami Intel MAX® 10, ki uporabljajo način GPIO.
ASMI Parallel II Intel FPGA IP podpira samo naprave EPCQ, EPCQ-L in EPCQ-A. Če uporabljate bliskovne naprave drugih proizvajalcev, morate uporabiti Generic Serial Flash Interface Intel FPGA IP.
ASMI Parallel II Intel FPGA IP je podprt v programski opremi Intel Quartus® Prime različice 17.0 in novejših.
Povezane informacije

• Uvod v jedra IP Intel FPGA
  • Zagotavlja splošne informacije o vseh jedrih IP Intel FPGA, vključno s parametriranjem, generiranjem, nadgradnjo in simulacijo jeder IP.
• Ustvarjanje simulacijskih skriptov IP in Qsys, neodvisnih od različic
  • Ustvarite simulacijske skripte, ki ne zahtevajo ročnih posodobitev programske opreme ali nadgradenj različic IP.
• Najboljše prakse projektnega vodenja
  • Smernice za učinkovito upravljanje in prenosljivost vašega projekta in IP files.
• ASMI Parallel Intel FPGA IP Core Uporabniški priročnik
• Generic Serial Flash Interface Intel FPGA IP User Guide
  • Zagotavlja podporo za bliskovne naprave drugih proizvajalcev.
• AN 720: Simulacija bloka ASMI v vaši zasnovi

Informacije o izdaji

Različice IP so enake različicam programske opreme Intel Quartus Prime Design Suite do v19.1. Od programske opreme Intel Quartus Prime Design Suite različice 19.2 ali novejše imajo jedra IP novo shemo različic IP.
Številka različice IP (XYZ) se lahko spreminja od ene različice programske opreme Intel Quartus Prime do druge. Sprememba v:

• X označuje večjo revizijo IP-ja. Če posodobite programsko opremo Intel Quartus Prime, morate ponovno ustvariti IP.
• Y označuje, da IP vključuje nove funkcije. Znova ustvarite svoj IP, da vključite te nove funkcije.
• Z označuje, da IP vključuje manjše spremembe. Ponovno ustvarite svoj IP, da vključite te spremembe.

Tabela 1. Informacije o izdaji ASMI Parallel II Intel FPGA IP

Postavka	Opis
Različica IP	18.0
Različica Intel Quartus Prime Pro Edition	18.0
Datum izdaje	2018.05.07

Pristanišča

Slika 1. Blokovni diagram vrat

Tabela 2. Opis vrat

Signal	širina	Smer	Opis
Avalon Memory-Mapped Slave Interface za CSR (avl_csr)
avl_csr_addr	6	Vnos	Avalon pomnilniško preslikano vmesniksko naslovno vodilo. Naslovno vodilo je v besednem naslavljanju.
avl_csr_read	1	Vnos	Avalon pomnilniško preslikan vmesnik bere nadzor v CSR.
avl_csr_rddata	32	Izhod	Avalon pomnilniško preslikan vmesnik bere podatkovno vodilo iz CSR.
avl_csr_write	1	Vnos	Avalon pomnilniško preslikan vmesnik nadzor pisanja v CSR.
avl_csr_writedata	32	Vnos	Avalon pomnilniško preslikan vmesnik zapisuje podatkovno vodilo v CSR.
avl_csr_waitrequest	1	Izhod	Avalon pomnilniško preslikan vmesnik čakanja na zahtevo nadzora iz CSR.
avl_csr_rddata_valid	1	Izhod	Podatki o branju pomnilniško preslikanega vmesnika Avalon so veljavni, kar pomeni, da so podatki o branju CSR na voljo.
Avalon Memory-Mapped Slave Interface za dostop do pomnilnika (avl_ mem)
avl_mem_write	1	Vnos	Avalon pomnilniško preslikan vmesnik za nadzor pisanja v pomnilnik
avl_mem_burstcount	7	Vnos	Avalon pomnilniško preslikano število izbruhov vmesnika za pomnilnik. Razpon vrednosti od 1 do 64 (največja velikost strani).
avl_mem_waitrequest	1	Izhod	Avalon pomnilniško preslikan vmesnik čakanja na zahtevo za nadzor iz pomnilnika.
avl_mem_read	1	Vnos	Avalon vmesnik, preslikan v pomnilnik, bere nadzor v pomnilnik
avl_mem_addr	N	Vnos	Avalon pomnilniško preslikano vmesniksko naslovno vodilo. Naslovno vodilo je v besednem naslavljanju. Širina naslova je odvisna od uporabljene gostote bliskovnega pomnilnika.
avl_mem_writedata	32	Vnos	Avalon pomnilniško preslikan vmesnik zapisuje podatkovno vodilo v pomnilnik
avl_mem_readddata	32	Izhod	Avalon pomnilniško preslikan vmesnik bere podatkovno vodilo iz pomnilnika.
avl_mem_rddata_valid	1	Izhod	Podatki o branju pomnilniško preslikanega vmesnika Avalon so veljavni, kar pomeni, da so podatki o branju pomnilnika na voljo.
avl_mem_byteenble	4	Vnos	Avalon pomnilniško preslikan vmesnik omogoča pisanje podatkov z vodila v pomnilnik. Med burst načinom bo byteenable vodilo logično visoko, 4'b1111.
Ura in ponastavitev
clk	1	Vnos	Vnesite uro za uro IP. (1)
reset_n	1	Vnos	Asinhrona ponastavitev za ponastavitev IP-ja.(2)
Vodilni vmesnik(3)
fqspi_dataout	4	Dvosmerna	Vhodna ali izhodna vrata za podajanje podatkov iz bliskovne naprave.
nadaljevanje ...

Signal	širina	Smer	Opis
qspi_dclk	1	Izhod	Zagotavlja signal ure bliskovni napravi.
qspi_scein	1	Izhod	Zagotavlja signal ncs bliskovni napravi. Podpira naprave Stratix® V, Arria® V, Cyclone® V in starejše naprave.
	3	Izhod	Zagotavlja signal ncs bliskovni napravi. Podpira naprave Intel Arria 10 in Intel Cyclone 10 GX.

• Urno frekvenco lahko nastavite na nižjo ali enako 50 MHz.
• Zadržite signal vsaj en takt, da ponastavite IP.
• Na voljo, ko omogočite parameter Onemogoči namenski aktivni serijski vmesnik.

Povezane informacije

• Podatkovni list naprav Quad-Serial Configuration (EPCQ).
• Podatkovni list naprav za serijsko konfiguracijo EPCQ-L
• Podatkovni list naprave za serijsko konfiguracijo EPCQ-A

Parametri

Tabela 3. Nastavitve parametrov

Parameter	Pravne vrednote	Opisi
Vrsta naprave za konfiguracijo	EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ128A	Določa vrsto naprave EPCQ, EPCQ-L ali EPCQ-A, ki jo želite uporabiti.
Izberite V/I način	NORMAL STANDARD DUAL QUAD	Izbere razširjeno širino podatkov, ko omogočite operacijo hitrega branja.
Onemogoči namenski aktivni serijski vmesnik	—	Usmeri signale ASMIBLOCK na najvišjo raven vaše zasnove.
Omogoči vmesnik nožic SPI	—	Prevaja signale ASMIBLOCK v vmesnik pinov SPI.
Omogoči simulacijski model bliskavice	—	Za simulacijo uporablja privzeti simulacijski model EPCQ 1024. Če uporabljate bliskovno napravo drugega proizvajalca, glejte AN 720: Simulacija bloka ASMI v vaši zasnovi da ustvarite ovoj za povezavo modela flash z blokom ASMI.
Število uporabljenih čipov	1 2(4) 3(4)	Izbere število izbirnih čipov, povezanih z bliskavico.

• Podprto samo v napravah Intel Arria 10, napravah Intel Cyclone 10 GX in drugih napravah z omogočenim vmesnikom Enable SPI pins.

Povezane informacije

• Podatkovni list naprav Quad-Serial Configuration (EPCQ).
• Podatkovni list naprav za serijsko konfiguracijo EPCQ-L
• Podatkovni list naprave za serijsko konfiguracijo EPCQ-A
• AN 720: Simulacija bloka ASMI v vaši zasnovi

Registriraj zemljevid

Tabela 4. Zemljevid registra

• Vsak odmik naslova v naslednji tabeli predstavlja 1 besedo pomnilniškega naslovnega prostora.
• Vsi registri imajo privzeto vrednost 0x0.

Odmik	Registriraj ime	R/W	Ime polja	bit	širina	Opis
0	WR_OMOGOČI	W	WR_OMOGOČI	0	1	Napišite 1, da omogočite pisanje.
1	WR_DISABLE	W	WR_DISABLE	0	1	Zapiši 1 za onemogočanje pisanja.
2	WR_STATUS	W	WR_STATUS	7:0	8	Vsebuje podatke za vpis v register statusov.
3	RD_STATUS	R	RD_STATUS	7:0	8	Vsebuje informacije iz operacije registra stanja branja.
4	SECTOR_ERASE	W	Vrednost sektorja	23:0 ali 31: 0	24 oz 32	Vsebuje naslov sektorja, ki ga je treba izbrisati glede na gostoto naprave.(5)
5	SUBSECTOR_ERASE	W	Vrednost podsektorja	23:0 ali 31: 0	24 oz 32	Vsebuje naslov podsektorja, ki ga je treba izbrisati glede na gostoto naprave.(6)
6 – 7	Rezervirano
8	NADZOR	W/R	IZBIRA ČIPA	7:4	4	Izbere bliskovno napravo. Privzeta vrednost je 0, ki cilja na prvo bliskovno napravo. Če želite izbrati drugo napravo, nastavite vrednost na 1, če želite izbrati tretjo napravo, nastavite vrednost na 2.
		Rezervirano
		W/R	ONEMOGOČI	0	1	To nastavite na 1, da onemogočite signale SPI IP-ja tako, da vse izhodne signale prestavite v stanje visokega Z.
nadaljevanje ...

Odmik	Registriraj ime	R/W	Ime polja	bit	širina	Opis
						To lahko uporabite za skupno rabo vodila z drugimi napravami.
9 – 12	Rezervirano
13	WR_NON_VOLATILE_CONF_REG	W	vrednost NVCR	15:0	16	Zapiše vrednost v obstojni konfiguracijski register.
14	RD_NON_VOLATILE_CONF_REG	R	vrednost NVCR	15:0	16	Prebere vrednost iz obstojnega konfiguracijskega registra
15	RD_ ZASTAVA_ STATUS_REG	R	RD_ ZASTAVA_ STATUS_REG	8	8	Bere register statusa zastavic
16	CLR_FLAG_ STATUS REG	W	CLR_FLAG_ STATUS REG	8	8	Počisti register statusa zastavice
17	BULK_ERASE	W	BULK_ERASE	0	1	Napišite 1, da izbrišete celoten čip (za napravo z eno matrico).(7)
18	UMRI_IZBRIŠI	W	UMRI_IZBRIŠI	0	1	Napišite 1, da izbrišete celotno matrico (za napravo z nizom matric).(7)
19	4BYTES_ADDR_EN	W	4BYTES_ADDR_EN	0	1	Vpišite 1 za vstop v način 4-bajtnega naslova
20	4BYTES_ADDR_EX	W	4BYTES_ADDR_EX	0	1	Napišite 1 za izhod iz načina 4-bajtnega naslova
21	SECTOR_PROTECT	W	Vrednost zaščite sektorja	7:0	8	Vrednost za pisanje v register statusov za zaščito sektorja. (8)
22	RD_MEMORY_CAPACITY_ID	R	Vrednost pomnilniške zmogljivosti	7:0	8	Vsebuje informacije o kapaciteti pomnilnika ID.
23 – 32	Rezervirano

Določiti morate samo kateri koli naslov znotraj sektorja in IP bo ta določen sektor izbrisal.
Določiti morate samo kateri koli naslov znotraj podsektorja in IP bo ta določen podsektor izbrisal.

Povezane informacije

• Podatkovni list naprav Quad-Serial Configuration (EPCQ).
• Podatkovni list naprav za serijsko konfiguracijo EPCQ-L
• Podatkovni list naprave za serijsko konfiguracijo EPCQ-A
• Specifikacije vmesnika Avalon

Operacije

Vmesniki ASMI Parallel II Intel FPGA IP so združljivi s pomnilniškim vmesnikom Avalon. Za več podrobnosti glejte specifikacije Avalon.

• Določiti morate samo kateri koli naslov v kocki in IP bo izbrisal to kocko.
• Za naprave EPCQ in EPCQ-L sta bit zaščite bloka bita [2:4] in [6], zgornji/spodnji (TB) bit pa bit 5 statusnega registra. Za naprave EPCQ-A. bit zaščite bloka je bit [2:4], bit TB pa bit 5 statusnega registra.

Povezane informacije

• Specifikacije vmesnika Avalon

Operacije registra statusa nadzora

Z registrom nadzornega statusa (CSR) lahko izvedete branje ali pisanje na določen zamik naslova.
Če želite izvesti operacijo branja ali pisanja za register statusa nadzora, sledite tem korakom:

1. Uveljavite signal avl_csr_write ali avl_csr_read, medtem ko je
   Signal avl_csr_waitrequest je nizek (če je signal waitrequest visok, mora biti signal avl_csr_write ali avl_csr_read visok, dokler signal waitrequest ni nizek).
2. Istočasno nastavite vrednost naslova na vodilu avl_csr_address. Če gre za operacijo pisanja, nastavite podatke o vrednosti na vodilu avl_csr_writedata skupaj z naslovom.
3. Če gre za transakcijo branja, počakajte, da signal avl_csr_readdatavalid postane visok, da pridobite prebrane podatke.

• Za operacije, ki zahtevajo utripanje vrednosti pisanja, morate najprej izvesti operacijo omogočanja pisanja.
• Vsakič, ko izdate ukaz za pisanje ali brisanje, morate prebrati register statusa zastavice.
• Če uporabljate več bliskovnih naprav, morate pisati v register za izbiro čipa, da izberete pravilno izbiro čipa, preden izvedete kakršno koli operacijo na določeni bliskovni napravi.

Slika 2. Valovna oblika registra zmogljivosti branja pomnilnika, nprample

Slika 3. Valovna oblika registra za omogočanje pisanja, nprample

Pomnilniške operacije

Pomnilniški vmesnik ASMI Parallel II Intel FPGA IP podpira razbijanje in neposreden dostop do bliskovnega pomnilnika. Med neposrednim dostopom do bliskovnega pomnilnika IP izvede naslednje korake, da vam omogoči izvedbo katere koli operacije neposrednega branja ali pisanja:

• Omogoči pisanje za operacijo pisanja
• Preverite register statusa zastavice, da se prepričate, ali je bila operacija dokončana ob bliskavici
• Sprostite signal zahteve za čakanje, ko je operacija končana

Pomnilniške operacije so podobne operacijam pomnilniško preslikanega vmesnika Avalon. Na naslovnem vodilu morate nastaviti pravilno vrednost, zapisati podatke, če gre za transakcijo pisanja, nastaviti vrednost števila izbruhov na 1 za posamezno transakcijo ali želeno vrednost števila izbruhov in sprožiti signal za pisanje ali branje.

Slika 4. 8-Word Write Burst Waveform Example

Slika 5. 8-Word Reading Burst Waveform Example

Slika 6. 1-Byte Write byteenable = 4'b0001 Waveform Example

Primer uporabe ASMI Parallel II Intel FPGA IP, npramples

Primer uporabe nprampuporabite ASMI Parallel II IP in JTAG-to-Avalon Master za izvajanje operacij dostopa do bliskovnice, kot so branje ID-ja silicija, branje pomnilnika, pisanje pomnilnika, brisanje sektorja, zaščita sektorja, brisanje registra statusa zastavice in pisanje nvcr.
Za vodenje bivšegaampdatoteke, morate konfigurirati FPGA. Sledite tem korakom:

1. Konfigurirajte FPGA na podlagi sistema Platform Designer, kot je prikazano na naslednji sliki.
   Slika 7. Sistem oblikovalca platforme, ki prikazuje ASMI Parallel II IP in JTAG-to-Avalon Master
2. Shranite naslednji skript TCL v isti imenik kot vaš projekt. Poimenujte skript kot npr. epcq128_access.tclample.
3. Zagon sistemske konzole. V konzoli pridobite skript z uporabo »source epcq128_access.tcl«.

ExampLe 1: Preberite Silicon ID konfiguracijskih naprav

Example 2: Preberite in zapišite eno besedo podatkov na naslov H'40000000

Example 3: Izbriši sektor 64

Example 4: Izvedite zaščito sektorja v sektorjih (0 do 127)

Example 5: Preberite in počistite register statusa zastavice

Example 6: Branje in pisanje nvcr

ASMI Parallel II Intel FPGA IP User Guide Arhivi

Različice IP so enake različicam programske opreme Intel Quartus Prime Design Suite do v19.1. Od programske opreme Intel Quartus Prime Design Suite različice 19.2 ali novejše imajo jedra IP novo shemo različic IP.
Če različica jedra IP ni navedena, velja uporabniški priročnik za prejšnjo različico jedra IP.

Različica Intel Quartus Prime	Različica IP Core	Uporabniški priročnik
17.0	17.0	Uporabniški priročnik za Altera ASMI Parallel II IP Core

Zgodovina revizij dokumenta za uporabniški priročnik ASMI Parallel II Intel FPGA IP

Različica dokumenta	Različica Intel Quartus Prime	Različica IP	Spremembe
2020.07.29	18.0	18.0	• Naslov dokumenta je posodobljen na ASMI Parallel II Intel FPGA IP uporabniški priročnik. • Posodobljeno Tabela 2: Nastavitve parametrov v razdelku Parametri.
2018.09.24	18.0	18.0	• Dodane informacije o aplikacijah in podpori za jedro ASMI Parallel II Intel FPGA IP. • Dodana opomba za sklicevanje na Uporabniški priročnik za generični serijski vmesnik Flash Intel FPGA IP Core. • Dodal Primer uporabe ASMI Parallel II Intel FPGA IP Core Examples razdelek.
2018.05.07	18.0	18.0	• Preimenovano jedro Altera ASMI Parallel II IP v jedro ASMI Parallel II Intel FPGA IP glede na prenovo blagovne znamke Intel. • Dodana podpora za naprave EPCQ-A. • Dodana opomba k signalu clk v Opis vrat tabela. • Posodobljen opis za signal qspi_scein v Opis vrat tabela. • Dodana opomba v register SECTOR_PROTECT v Registriraj zemljevid tabela. • Posodobljen bit in širina za registre SECTOR_ERASE in SUBSECTOR_ERASE v Registriraj zemljevid tabela. • Posodobljen bit in širina za SECTOR_PROTECT registrirati v Registriraj zemljevid tabela.
nadaljevanje ...

Različica dokumenta	Različica Intel Quartus Prime	Različica IP	Spremembe
			• Posodobljen opis za možnost CHIP SELECT registra CONTROL v Registriraj zemljevid tabela. • Posodobljene opombe za registre SECTOR_ERASE, SUBSECTOR_ERASE, BULK_ERASE in DIE_ERASE v Registriraj zemljevid tabela. • Posodobljen opis za vl_mem_addr signal v Opis vrat tabela. • Manjši uredniški popravki.

 

Datum	Različica	Spremembe
maj 2017	2017.05.08	Začetna izdaja.

Intel Corporation. Vse pravice pridržane. Intel, logotip Intel in druge znamke Intel so blagovne znamke družbe Intel Corporation ali njenih podružnic. Intel jamči za delovanje svojih izdelkov FPGA in polprevodnikov v skladu s trenutnimi specifikacijami v skladu z Intelovo standardno garancijo, vendar si pridržuje pravico do sprememb katerega koli izdelka in storitve kadar koli brez predhodnega obvestila. Intel ne prevzema nobene odgovornosti ali obveznosti, ki izhaja iz uporabe ali uporabe katere koli informacije, izdelka ali storitve, opisanih tukaj, razen če je Intel izrecno pisno privolil v to. Intelovim strankam svetujemo, da pridobijo najnovejšo različico specifikacij naprave, preden se zanesejo na kakršne koli objavljene informacije in preden oddajo naročila za izdelke ali storitve.
*Druga imena in blagovne znamke so lahko last drugih.

Dokumenti / Viri

intel ASMI Parallel II Intel FPGA IP [pdf] Uporabniški priročnik ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP

Reference

• Uporabniški priročnik