ASMI Parallel II Intel FPGA IP
ASMI Parallel II Intel® FPGA IP دسترسی به دستگاه های پیکربندی FPGA اینتل را فراهم می کند که پیکربندی چهار سریال (EPCQ) و کم حجم هستند.tagپیکربندی چهار سریال (EPCQ-L) و پیکربندی سریال EPCQ-A. شما می توانید از این IP برای خواندن و نوشتن داده ها در دستگاه های فلش خارجی برای برنامه هایی مانند به روز رسانی سیستم از راه دور و SEU Sensitivity Map Header استفاده کنید. File (.smh) ذخیره سازی.
به غیر از ویژگی های پشتیبانی شده توسط ASMI Parallel Intel FPGA IP، IP ASMI Parallel II Intel FPGA علاوه بر این پشتیبانی می کند:
- دسترسی مستقیم به فلش (نوشتن/خواندن) از طریق رابط نقشه برداری حافظه Avalon®.
- رجیستر سایر عملیات را از طریق رابط ثبت وضعیت کنترل (CSR) در رابط نقشه برداری حافظه آوالون کنترل کنید.
- دستورات عمومی را از رابط نقشه برداری حافظه آوالون به کدهای دستوری دستگاه ترجمه کنید.
ASMI Parallel II Intel FPGA IP برای همه خانواده های دستگاه های FPGA اینتل از جمله دستگاه های Intel MAX® 10 که از حالت GPIO استفاده می کنند در دسترس است.
ASMI Parallel II Intel FPGA IP فقط از دستگاه های EPCQ، EPCQ-L و EPCQ-A پشتیبانی می کند. اگر از دستگاه های فلش شخص ثالث استفاده می کنید، باید از رابط فلش سریال عمومی Intel FPGA IP استفاده کنید.
IP ASMI Parallel II Intel FPGA در نرم افزار Intel Quartus® Prime نسخه 17.0 و بالاتر پشتیبانی می شود.
اطلاعات مرتبط
- مقدمه ای بر Intel FPGA IP Cores
- اطلاعات کلی در مورد تمام هسته های IP اینتل FPGA از جمله پارامترسازی، تولید، ارتقاء و شبیه سازی هسته های IP ارائه می دهد.
- ایجاد IP مستقل از نسخه و اسکریپت های شبیه سازی Qsys
- اسکریپت های شبیه سازی ایجاد کنید که نیازی به به روز رسانی دستی برای ارتقاء نرم افزار یا نسخه IP ندارند.
- بهترین روش های مدیریت پروژه
- دستورالعمل هایی برای مدیریت کارآمد و قابل حمل بودن پروژه و IP شما files.
- راهنمای کاربر ASMI Parallel Intel FPGA Core IP
- رابط کاربری عمومی فلش سریال Intel FPGA IP راهنمای کاربر
- از دستگاه های فلش شخص ثالث پشتیبانی می کند.
- AN 720: شبیه سازی بلوک ASMI در طراحی شما
اطلاعات انتشار
نسخه های IP مانند نسخه های نرم افزار Intel Quartus Prime Design Suite تا نسخه 19.1 است. از نرم‌افزار Intel Quartus Prime Design Suite نسخه 19.2 یا بالاتر، هسته‌های IP یک طرح نسخه‌سازی IP جدید دارند.
شماره نسخه IP (XYZ) ممکن است از یک نسخه نرم افزار Intel Quartus Prime به نسخه دیگر تغییر کند. تغییر در:
- X نشان دهنده یک تجدید نظر عمده در IP است. اگر نرم افزار Intel Quartus Prime خود را به روز می کنید، باید IP را دوباره تولید کنید.
- Y نشان می دهد که IP دارای ویژگی های جدید است. IP خود را برای گنجاندن این ویژگی های جدید بازسازی کنید.
- Z نشان می دهد که IP شامل تغییرات جزئی است. IP خود را بازسازی کنید تا این تغییرات را در بر گیرد.
جدول 1. ASMI Parallel II Intel FPGA IP Release Information
| مورد | توضیحات |
| نسخه IP | 18.0 |
| نسخه Intel Quartus Prime Edition | 18.0 |
| تاریخ انتشار | 2018.05.07 |
پورت ها
شکل 1. نمودار بلوک پورت ها
جدول 2. شرح پورت ها
| سیگنال | عرض | جهت | توضیحات |
| رابط Slave نقشه برداری شده با حافظه Avalon برای CSR (avl_csr) | |||
| avl_csr_addr | 6 | ورودی | گذرگاه آدرس رابط نقشه برداری شده با حافظه آوالون. گذرگاه آدرس در آدرس دهی کلمه است. |
| avl_csr_read | 1 | ورودی | رابط نقشه‌برداری شده با حافظه آوالون، کنترل خواندن CSR را بر عهده دارد. |
| avl_csr_rddata | 32 | خروجی | رابط نقشه برداری حافظه آوالون گذرگاه داده را از CSR می خواند. |
| avl_csr_write | 1 | ورودی | کنترل نوشتن رابط نقشه برداری حافظه آوالون در CSR. |
| avl_csr_writedata | 32 | ورودی | رابط نگاشت حافظه آوالون گذرگاه داده را به CSR می نویسد. |
| avl_csr_waitrequest | 1 | خروجی | کنترل درخواست انتظار رابط مبتنی بر حافظه آوالون از CSR. |
| avl_csr_rddata_valid | 1 | خروجی | اطلاعات خواندنی رابط نقشه برداری حافظه آوالون معتبر است که نشان می دهد داده های خوانده شده CSR موجود است. |
| رابط Slave نقشه برداری شده با حافظه Avalon برای دسترسی به حافظه (avl_ mem) | |||
| avl_mem_write | 1 | ورودی | رابط نگاشت حافظه آوالون کنترل نوشتن روی حافظه |
| avl_mem_burstcount | 7 | ورودی | تعداد انفجار رابط نقشه برداری شده با حافظه آوالون برای حافظه. محدوده مقدار از 1 تا 64 (حداکثر اندازه صفحه). |
| avl_mem_waitrequest | 1 | خروجی | کنترل درخواست انتظار رابط مبتنی بر حافظه آوالون از حافظه. |
| avl_mem_read | 1 | ورودی | رابط نقشه‌برداری شده با حافظه آوالون، کنترل خواندن روی حافظه را کنترل می‌کند |
| avl_mem_addr | N | ورودی | گذرگاه آدرس رابط نقشه برداری شده با حافظه آوالون. گذرگاه آدرس در آدرس دهی کلمه است.
عرض آدرس به تراکم حافظه فلش استفاده شده بستگی دارد. |
| avl_mem_writedata | 32 | ورودی | رابط نگاشت حافظه آوالون گذرگاه داده را به حافظه می نویسد |
| avl_mem_readddata | 32 | خروجی | رابط نقشه برداری حافظه آوالون گذرگاه داده را از حافظه می خواند. |
| avl_mem_rddata_valid | 1 | خروجی | اطلاعات خواندنی رابط نقشه‌برداری شده با حافظه آوالون معتبر است که نشان می‌دهد داده‌های خواندنی حافظه موجود است. |
| avl_mem_byteenble | 4 | ورودی | رابط نگاشت شده با حافظه آوالون داده های نوشتن را فعال می کند گذرگاه به حافظه را فعال می کند. در طول حالت انفجار، گذرگاه بایتی با منطق بالا، 4'b1111 خواهد بود. |
| ساعت و تنظیم مجدد | |||
| clk | 1 | ورودی | ساعت ورودی برای ساعت IP. (1) |
| reset_n | 1 | ورودی | بازنشانی ناهمزمان برای بازنشانی IP.(2) |
| رابط مجرای(3) | |||
| fqspi_dataout | 4 | دو طرفه | پورت ورودی یا خروجی برای تغذیه داده ها از دستگاه فلش. |
| ادامه … | |||
| سیگنال | عرض | جهت | توضیحات |
| qspi_dclk | 1 | خروجی | سیگنال ساعت را به دستگاه فلش ارائه می دهد. |
| qspi_scein | 1 | خروجی | سیگنال ncs را به دستگاه فلش ارائه می دهد.
از Stratix® V، Arria® V، Cyclone® V و دستگاه های قدیمی تر پشتیبانی می کند. |
| 3 | خروجی | سیگنال ncs را به دستگاه فلش ارائه می دهد.
از دستگاه های Intel Arria 10 و Intel Cyclone 10 GX پشتیبانی می کند. |
- می توانید فرکانس ساعت را روی کمتر یا برابر با 50 مگاهرتز تنظیم کنید.
- سیگنال را حداقل برای یک چرخه ساعت نگه دارید تا IP تنظیم مجدد شود.
- زمانی در دسترس است که پارامتر رابط سریال فعال اختصاصی را غیرفعال کنید.
اطلاعات مرتبط
- برگه اطلاعات دستگاه‌های پیکربندی چهار سریال (EPCQ).
- برگه اطلاعات دستگاه های پیکربندی سریال EPCQ-L
- برگه اطلاعات دستگاه پیکربندی سریال EPCQ-A
پارامترها
جدول 3. تنظیمات پارامتر
| پارامتر | ارزش های حقوقی | توضیحات |
| نوع دستگاه پیکربندی | EPCQ16، EPCQ32، EPCQ64، EPCQ128، EPCQ256، EPCQ512، EPCQ-L256، EPCQ-L512، EPCQ-L1024، EPCQ4A، EPCQ16A، EPCQ32، EPCQ64 | نوع دستگاه EPCQ، EPCQ-L یا EPCQ-A را که می خواهید استفاده کنید، مشخص می کند. |
| حالت I/O را انتخاب کنید | NORMAL STANDARD DUAL QUAD | هنگامی که عملیات خواندن سریع را فعال می کنید، پهنای داده گسترده را انتخاب می کند. |
| رابط اختصاصی سریال فعال را غیرفعال کنید | — | سیگنال های ASMIBLOCK را به سطح بالای طراحی شما هدایت می کند. |
| رابط پین های SPI را فعال کنید | — | سیگنال های ASMIBLOCK را به رابط پین SPI ترجمه می کند. |
| فعال کردن مدل شبیه سازی فلش | — | از مدل شبیه سازی پیش فرض EPCQ 1024 برای شبیه سازی استفاده می کند. اگر از یک دستگاه فلش شخص ثالث استفاده می کنید، مراجعه کنید AN 720: شبیه سازی بلوک ASMI در طراحی شما برای ایجاد یک لفاف برای اتصال مدل فلش با بلوک ASMI. |
| تعداد انتخاب چیپ استفاده شده | 1
2(4) 3(4) |
تعداد انتخاب چیپ متصل به فلاش را انتخاب می کند. |
- فقط در دستگاه‌های Intel Arria 10، دستگاه‌های Intel Cyclone 10 GX و سایر دستگاه‌هایی که رابط پین‌های Enable SPI فعال هستند، پشتیبانی می‌شود.
اطلاعات مرتبط
- برگه اطلاعات دستگاه‌های پیکربندی چهار سریال (EPCQ).
- برگه اطلاعات دستگاه های پیکربندی سریال EPCQ-L
- برگه اطلاعات دستگاه پیکربندی سریال EPCQ-A
- AN 720: شبیه سازی بلوک ASMI در طراحی شما
ثبت نام نقشه
جدول 4. ثبت نقشه
- هر آفست آدرس در جدول زیر نشان دهنده 1 کلمه از فضای آدرس حافظه است.
- همه ثبات ها دارای مقدار پیش فرض 0x0 هستند.
| افست | نام ثبت نام | R/W | نام فیلد | بیت | عرض | توضیحات |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | برای انجام نوشتن enable عدد 1 را بنویسید. |
| 1 | WR_DISABLE | W | WR_DISABLE | 0 | 1 | برای انجام نوشتن غیرفعال کردن، عدد 1 را بنویسید. |
| 2 | WR_STATUS | W | WR_STATUS | 7:0 | 8 | حاوی اطلاعاتی برای نوشتن در ثبت وضعیت است. |
| 3 | RD_STATUS | R | RD_STATUS | 7:0 | 8 | حاوی اطلاعات عملیات ثبت وضعیت خواندن است. |
| 4 | SECTOR_ERASE | W | ارزش بخش | 23:0
یا 31: 0 |
24 یا
32 |
حاوی آدرس بخش برای پاک شدن بسته به تراکم دستگاه باشد.(5) |
| 5 | SUBSECTOR_ERASE | W | ارزش زیربخش | 23:0
یا 31: 0 |
24 یا
32 |
حاوی آدرس زیربخشی است که بسته به تراکم دستگاه باید پاک شود.(6) |
| 6 - 7 | رزرو شده است | |||||
| 8 | کنترل | W/R | انتخاب چیپ | 7:4 | 4 | دستگاه فلش را انتخاب می کند. مقدار پیش فرض 0 است که اولین دستگاه فلش را هدف قرار می دهد. برای انتخاب دستگاه دوم، مقدار را روی 1 و برای انتخاب دستگاه سوم، مقدار را روی 2 قرار دهید. |
| رزرو شده است | ||||||
| W/R | غیرفعال کردن | 0 | 1 | این را روی 1 تنظیم کنید تا سیگنال های SPI IP را با قرار دادن تمام سیگنال های خروجی در حالت Z بالا غیرفعال کنید. | ||
| ادامه … | ||||||
| افست | نام ثبت نام | R/W | نام فیلد | بیت | عرض | توضیحات |
| این را می توان برای اشتراک گذاری اتوبوس با سایر دستگاه ها استفاده کرد. | ||||||
| 9 - 12 | رزرو شده است | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | مقدار NVCR | 15:0 | 16 | مقدار را در ثبات پیکربندی غیر فرار می نویسد. |
| 14 | RD_NON_VOLATILE_CONF_REG | R | مقدار NVCR | 15:0 | 16 | مقدار را از ثبات پیکربندی غیر فرار می خواند |
| 15 | RD_ FLAG_ STATUS_REG | R | RD_ FLAG_ STATUS_REG | 8 | 8 | ثبت وضعیت پرچم را می خواند |
| 16 | CLR_FLAG_ وضعیت وضعیت | W | CLR_FLAG_ وضعیت وضعیت | 8 | 8 | ثبت وضعیت پرچم را پاک می کند |
| 17 | BULK_ERASE | W | BULK_ERASE | 0 | 1 | برای پاک کردن کل تراشه (برای دستگاه تک دای) عدد 1 را بنویسید.7) |
| 18 | DIE_ERASE | W | DIE_ERASE | 0 | 1 | برای پاک کردن کل قالب (برای دستگاه stack-die) عدد 1 را بنویسید.7) |
| 19 | 4BYTES_ADDR_EN | W | 4BYTES_ADDR_EN | 0 | 1 | 1 را بنویسید تا وارد حالت آدرس 4 بایتی شوید |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | برای خروج از حالت آدرس 1 بایتی عدد 4 را بنویسید |
| 21 | SECTOR_PROTECT | W | ارزش حفاظتی بخش | 7:0 | 8 | ارزش برای نوشتن در وضعیت ثبت برای محافظت از یک بخش. (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | مقدار ظرفیت حافظه | 7:0 | 8 | حاوی اطلاعات شناسه ظرفیت حافظه است. |
| 23 –
32 |
رزرو شده است | |||||
شما فقط باید هر آدرسی را در بخش مشخص کنید و IP آن بخش خاص را پاک می کند.
شما فقط باید هر آدرسی را در زیربخش مشخص کنید و IP آن زیربخش خاص را پاک می کند.
اطلاعات مرتبط
- برگه اطلاعات دستگاه‌های پیکربندی چهار سریال (EPCQ).
- برگه اطلاعات دستگاه های پیکربندی سریال EPCQ-L
- برگه اطلاعات دستگاه پیکربندی سریال EPCQ-A
- مشخصات رابط آوالون
عملیات
رابط های IP ASMI Parallel II Intel FPGA سازگار با رابط نقشه برداری حافظه Avalon هستند. برای جزئیات بیشتر، به مشخصات آوالون مراجعه کنید.
- شما فقط باید هر آدرسی را در قالب مشخص کنید و IP آن قالب خاص را پاک می کند.
- برای دستگاه‌های EPCQ و EPCQ-L، بیت محافظت از بلوک بیت [2:4] و [6] و بیت بالا/پایین (TB) بیت 5 از ثبت وضعیت است. برای دستگاه های EPCQ-A. بیت حفاظت بلوک بیت [2:4] و بیت TB بیت 5 از ثبت وضعیت است.
اطلاعات مرتبط
- مشخصات رابط آوالون
عملیات ثبت وضعیت کنترل
شما می توانید با استفاده از ثبت وضعیت کنترل (CSR) یک آفست آدرس خاص را خواندن یا نوشتن انجام دهید.
برای اجرای عملیات خواندن یا نوشتن برای ثبت وضعیت کنترل، مراحل زیر را دنبال کنید:
- سیگنال avl_csr_write یا avl_csr_read را در حالی که
سیگنال avl_csr_waitrequest کم است (اگر سیگنال درخواست انتظار زیاد باشد، سیگنال avl_csr_write یا avl_csr_read باید بالا نگه داشته شود تا زمانی که سیگنال درخواست انتظار کم شود). - در همان زمان، مقدار آدرس را در گذرگاه avl_csr_address تنظیم کنید. اگر عملیات نوشتن است، داده های مقدار را در گذرگاه avl_csr_writedata همراه با آدرس تنظیم کنید.
- اگر تراکنش خوانده شده است، صبر کنید تا سیگنال avl_csr_readdatavalid بالا باشد تا داده های خوانده شده را بازیابی کنید.
- برای عملیاتی که برای فلش کردن به مقدار نوشتن نیاز دارند، ابتدا باید عملیات نوشتن را فعال کنید.
- هر بار که دستور نوشتن یا پاک کردن را صادر می کنید، باید ثبت وضعیت پرچم را بخوانید.
- اگر از چندین دستگاه فلاش استفاده می شود، باید قبل از انجام هر عملیاتی بر روی دستگاه فلش خاص، برای انتخاب تراشه صحیح، به ثبت نام انتخاب چیپ بنویسید.
شکل 2. شکل موج ثبت ظرفیت حافظه را بخوانیدample
شکل 3. Enable Register Waveform Example
عملیات حافظه
رابط حافظه IP ASMI Parallel II Intel FPGA از دسترسی مستقیم و انفجار حافظه فلش پشتیبانی می کند. در طول دسترسی مستقیم به حافظه فلش، IP مراحل زیر را انجام می دهد تا به شما امکان انجام هر عملیات خواندن یا نوشتن مستقیم را بدهد:
- Enable را برای عملیات نوشتن بنویسید
- ثبت وضعیت پرچم را بررسی کنید تا مطمئن شوید که عملیات در فلش کامل شده است
- پس از اتمام عملیات، سیگنال درخواست انتظار را رها کنید
عملیات حافظه مشابه عملیات رابط نقشه برداری حافظه آوالون است. شما باید مقدار صحیح را در گذرگاه آدرس تنظیم کنید، اگر یک تراکنش نوشتنی است، داده را بنویسید، مقدار شمارش انفجاری را برای یک تراکنش به 1 یا مقدار تعداد دفعی مورد نظر خود را به XNUMX برسانید، و سیگنال نوشتن یا خواندن را فعال کنید.
شکل 4. 8-Word Write Burst Waveform Example
شکل 5. 8-Word Reading Burst Waveform Example
شکل 6. 1-Byte Write byteenable = 4'b0001 Waveform Example
ASMI Parallel II Intel FPGA IP Use Case Examples
مورد استفاده سابقampاز ASMI Parallel II IP و J استفاده می کنندTAG-to-Avalon Master برای انجام عملیات دسترسی فلش، مانند خواندن شناسه سیلیکونی، حافظه خواندن، حافظه نوشتن، پاک کردن بخش، محافظت از بخش، پاک کردن ثبت وضعیت پرچم، و نوشتن nvcr.
برای اجرای سابقamples، شما باید FPGA را پیکربندی کنید. این مراحل را دنبال کنید:
- همانطور که در شکل زیر نشان داده شده است، FPGA را بر اساس سیستم Platform Designer پیکربندی کنید.
شکل 7. سیستم طراح پلتفرم که IP و J Parallel II ASMI را نشان می دهدTAG-به آوالون استاد
- اسکریپت TCL زیر را در همان دایرکتوری پروژه خود ذخیره کنید. نام اسکریپت را برای مثال epcq128_access.tcl بگذاریدampله
- کنسول سیستم را راه اندازی کنید. در کنسول، اسکریپت را با استفاده از "source epcq128_access.tcl" سورس کنید.
Exampمرحله 1: شناسه سیلیکونی دستگاه های پیکربندی را بخوانید
Example 2: یک کلمه داده را در آدرس H'40000000 بخوانید و بنویسید
Exampل 3: پاک کردن بخش 64
Exampمرحله 4: اجرای Sector Protect در Sectors (0 تا 127)
Example 5: خواندن و پاک کردن ثبت وضعیت پرچم
Example 6: خواندن و نوشتن nvcr
ASMI Parallel II Intel FPGA IP User Guide Archives
نسخه های IP مانند نسخه های نرم افزار Intel Quartus Prime Design Suite تا نسخه 19.1 است. از نرم‌افزار Intel Quartus Prime Design Suite نسخه 19.2 یا بالاتر، هسته‌های IP یک طرح نسخه‌سازی IP جدید دارند.
اگر نسخه هسته IP در لیست نیست، راهنمای کاربر نسخه اصلی IP قبلی اعمال می شود.
| اینتل Quartus نسخه پرایم | نسخه هسته IP | راهنمای کاربر |
| 17.0 | 17.0 | راهنمای کاربر Altera ASMI Parallel II Core IP |
تاریخچه ویرایش سند برای راهنمای کاربر ASMI Parallel II Intel FPGA IP
| نسخه سند | اینتل Quartus نسخه پرایم | نسخه IP | تغییرات |
| 2020.07.29 | 18.0 | 18.0 | • عنوان سند را به روز کرد راهنمای کاربر ASMI Parallel II Intel FPGA IP.
• به روز شد جدول 2: تنظیمات پارامتر در بخش پارامترها. |
| 2018.09.24 | 18.0 | 18.0 | • اضافه شدن اطلاعات در مورد برنامه های کاربردی و پشتیبانی از هسته IP ASMI Parallel II Intel FPGA.
• اضافه شدن یک یادداشت برای مراجعه به رابط کاربری عمومی فلش سریال Intel FPGA Core IP. • اضافه شده است ASMI Parallel II Intel FPGA Core Use Case Examples بخش |
| 2018.05.07 | 18.0 | 18.0 | • تغییر نام هسته IP Parallel II Altera ASMI به هسته IP Intel FPGA ASMI Parallel II در هر تغییر نام تجاری اینتل.
• اضافه شدن پشتیبانی برای دستگاه های EPCQ-A. • اضافه کردن یک یادداشت به سیگنال clk در شرح بنادر جدول • توضیحات سیگنال qspi_scein را به روز کرد شرح بنادر جدول • یک یادداشت به ثبت SECTOR_PROTECT در ثبت نام نقشه جدول • بیت و عرض را برای رجیسترهای SECTOR_ERASE و SUBSECTOR_ERASE در ثبت نام نقشه جدول • بیت و عرض SECTOR_PROTECT را به روز کرد ثبت نام در ثبت نام نقشه جدول |
| ادامه … | |||
| نسخه سند | اینتل Quartus نسخه پرایم | نسخه IP | تغییرات |
| • توضیحات مربوط به گزینه CHIP SELECT از ثبت نام CONTROL را به روز کرد ثبت نام نقشه جدول
• پاورقی‌ها را برای ثبت‌های SECTOR_ERASE، SUBSECTOR_ERASE، BULK_ERASE و DIE_ERASE در ثبت نام نقشه جدول • توضیحات vl_mem_addr را به روز کرد سیگنال در شرح بنادر جدول • ویرایش های جزئی سرمقاله. |
| تاریخ | نسخه | تغییرات |
| می 2017 | 2017.05.08 | انتشار اولیه |
شرکت اینتل تمامی حقوق محفوظ است. اینتل، لوگوی اینتل و سایر علائم اینتل علائم تجاری Intel Corporation یا شرکت های تابعه آن هستند. اینتل عملکرد FPGA و محصولات نیمه هادی خود را با مشخصات فعلی مطابق با ضمانت استاندارد اینتل تضمین می کند، اما این حق را برای خود محفوظ می دارد که در هر زمان و بدون اطلاع قبلی، هر محصول و خدماتی را تغییر دهد. اینتل هیچ مسئولیت یا مسئولیتی را که ناشی از کاربرد یا استفاده از هر گونه اطلاعات، محصول یا خدماتی است که در اینجا توضیح داده شده است، بر عهده نمی گیرد، مگر اینکه صراحتاً به صورت کتبی توسط اینتل موافقت شده باشد. به مشتریان اینتل توصیه می شود قبل از تکیه بر اطلاعات منتشر شده و قبل از سفارش محصولات یا خدمات، آخرین نسخه مشخصات دستگاه را دریافت کنند.
*اسامی و برندهای دیگر ممکن است به عنوان دارایی دیگران ادعا شود.
اسناد / منابع
 |
Intel ASMI Parallel II Intel FPGA IP [pdfراهنمای کاربر ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
