ASMI Parallel II Intel FPGA IP
ASMI Parallel II Intel® FPGA IP giver adgang til Intel FPGA-konfigurationsenhederne, som er den quad-serielle konfiguration (EPCQ), lav-vol.tage quad-seriel konfiguration (EPCQ-L) og EPCQ-A seriel konfiguration. Du kan bruge denne IP til at læse og skrive data til de eksterne flash-enheder til applikationer, såsom fjernsystemopdatering og SEU Sensitivity Map Header File (.smh) opbevaring.
Ud over de funktioner, der understøttes af ASMI Parallel Intel FPGA IP, understøtter ASMI Parallel II Intel FPGA IP desuden:
- Direkte flash-adgang (skriv/læs) gennem Avalon®-hukommelseskort-grænsefladen.
- Kontrolregister til andre operationer gennem kontrolstatusregisteret (CSR)-grænsefladen i Avalon-hukommelseskortgrænsefladen.
- Oversæt de generiske kommandoer fra den Avalon-hukommelseskortede grænseflade til enhedskommandokoder.
ASMI Parallel II Intel FPGA IP er tilgængelig for alle Intel FPGA-enhedsfamilier inklusive Intel MAX® 10-enhederne, der bruger GPIO-tilstanden.
ASMI Parallel II Intel FPGA IP understøtter kun EPCQ-, EPCQ-L- og EPCQ-A-enhederne. Hvis du bruger flash-enheder fra tredjepart, skal du bruge den generiske seriel flashgrænseflade Intel FPGA IP.
ASMI Parallel II Intel FPGA IP understøttes i Intel Quartus® Prime-softwareversion 17.0 og frem.
Relateret information
- Introduktion til Intel FPGA IP Cores
- Giver generel information om alle Intel FPGA IP-kerner, herunder parametrisering, generering, opgradering og simulering af IP-kerner.
- Oprettelse af versionsuafhængige IP- og Qsys-simuleringsscripts
- Opret simuleringsscripts, der ikke kræver manuelle opdateringer til software- eller IP-versionsopgraderinger.
- Projektledelse bedste praksis
- Retningslinjer for effektiv styring og portabilitet af dit projekt og IP files.
- ASMI Parallel Intel FPGA IP Core brugervejledning
- Generisk seriel flash-interface Intel FPGA IP-brugervejledning
- Giver support til tredjeparts flash-enheder.
- AN 720: Simulering af ASMI-blokken i dit design
Udgivelsesoplysninger
IP-versioner er de samme som Intel Quartus Prime Design Suite-softwareversioner op til v19.1. Fra Intel Quartus Prime Design Suite-softwareversion 19.2 eller nyere har IP-kerner et nyt IP-versionssystem.
IP-versionsnummeret (XYZ) kan ændre sig fra en Intel Quartus Prime-softwareversion til en anden. En ændring i:
- X angiver en større revision af IP. Hvis du opdaterer din Intel Quartus Prime-software, skal du genskabe IP'en.
- Y angiver, at IP'en indeholder nye funktioner. Gendan din IP for at inkludere disse nye funktioner.
- Z angiver, at IP'en indeholder mindre ændringer. Gendan din IP for at inkludere disse ændringer.
Tabel 1. ASMI Parallel II Intel FPGA IP-udgivelsesoplysninger
| Punkt | Beskrivelse |
| IP version | 18.0 |
| Intel Quartus Prime Pro Edition-version | 18.0 |
| Udgivelsesdato | 2018.05.07 |
Havne
Figur 1. Portblokdiagram
Tabel 2. Porte Beskrivelse
| Signal | Bredde | Retning | Beskrivelse |
| Avalon Memory-Mapped Slave Interface til CSR (avl_csr) | |||
| avl_csr_addr | 6 | Input | Avalon hukommelseskortlagt interface adresse bus. Adressebussen er i ordadressering. |
| avl_csr_read | 1 | Input | Avalon memory-mapped grænseflade læse kontrol til CSR. |
| avl_csr_rddata | 32 | Produktion | Avalon hukommelseskortlagt interface læste databus fra CSR. |
| avl_csr_write | 1 | Input | Avalon hukommelseskortlagt grænseflade skrivekontrol til CSR. |
| avl_csr_writedata | 32 | Input | Avalon hukommelseskortlagt grænseflade skriver databus til CSR. |
| avl_csr_waitrequest | 1 | Produktion | Avalon hukommelseskortlagt grænseflade-serveanmodningskontrol fra CSR. |
| avl_csr_rddata_valid | 1 | Produktion | Avalon memory-mapped interface læste data gyldige, der indikerer, at CSR læse data er tilgængelige. |
| Avalon Memory-Mapped Slave Interface for Memory Access (avl_ mem) | |||
| avl_mem_write | 1 | Input | Avalon hukommelseskortlagt grænseflade skrivekontrol til hukommelsen |
| avl_mem_burstcount | 7 | Input | Avalon memory-mapped interface burst count for hukommelsen. Værdien går fra 1 til 64 (maksimal sidestørrelse). |
| avl_mem_waitrequest | 1 | Produktion | Avalon hukommelseskortlagt grænseflade, servitørkontrol fra hukommelsen. |
| avl_mem_read | 1 | Input | Avalon memory-mapped grænseflade læse kontrol til hukommelsen |
| avl_mem_addr | N | Input | Avalon hukommelseskortlagt interface adresse bus. Adressebussen er i ordadressering.
Adressens bredde afhænger af den anvendte flashhukommelsestæthed. |
| avl_mem_writedata | 32 | Input | Avalon hukommelseskortlagt grænseflade skriver databus til hukommelsen |
| avl_mem_readddata | 32 | Produktion | Avalon hukommelseskortlagt grænseflade læste databus fra hukommelsen. |
| avl_mem_rddata_valid | 1 | Produktion | Avalon hukommelseskortlagt interface læste data gyldige, der indikerer at hukommelseslæse data er tilgængelige. |
| avl_mem_byteenble | 4 | Input | Avalon memory-mapped grænseflade skrive data aktiverer bus til hukommelse. Under bursting mode vil byteenable bus være logisk høj, 4'b1111. |
| Ur og nulstil | |||
| clk | 1 | Input | Indtast ur for at klokke IP. (1) |
| nulstil_n | 1 | Input | Asynkron nulstilling for at nulstille IP.(2) |
| Ledningsgrænseflade(3) | |||
| fqspi_dataout | 4 | Tovejs | Input- eller outputport til at fremføre data fra flashenheden. |
| fortsatte… | |||
| Signal | Bredde | Retning | Beskrivelse |
| qspi_dclk | 1 | Produktion | Giver ursignal til flashenheden. |
| qspi_scein | 1 | Produktion | Giver ncs-signalet til flashenheden.
Understøtter Stratix® V, Arria® V, Cyclone® V og ældre enheder. |
| 3 | Produktion | Giver ncs-signalet til flashenheden.
Understøtter Intel Arria 10 og Intel Cyclone 10 GX-enheder. |
- Du kan indstille clockfrekvensen til lavere eller lig med 50 MHz.
- Hold signalet i mindst én clock-cyklus for at nulstille IP.
- Tilgængelig, når du aktiverer parameteren Deaktiver dedikeret Active Serial interface.
Relateret information
- Quad-Serial Configuration (EPCQ) Devices Datablad
- Datablad for EPCQ-L seriel konfigurationsenheder
- EPCQ-A seriel konfigurationsdatablad
Parametre
Tabel 3. Parameterindstillinger
| Parameter | Juridiske værdier | Beskrivelser |
| Konfigurationsenhedstype | EPCQ16, EPCQ32, EPCQ64, EPCQ128, EPCQ256, EPCQ512, EPCQ-L256, EPCQ-L512, EPCQ-L1024, EPCQ4A, EPCQ16A, EPCQ32A, EPCQ64A, EPCQ | Angiver den EPCQ-, EPCQ-L- eller EPCQ-A-enhedstype, du vil bruge. |
| Vælg I/O-tilstand | NORMAL STANDARD DOBBELT QUAD | Vælger udvidet databredde, når du aktiverer hurtig læsning. |
| Deaktiver dedikeret Active Serial interface | — | Leder ASMIBLOCK-signalerne til det øverste niveau af dit design. |
| Aktiver SPI pins interface | — | Oversætter ASMIBLOCK-signalerne til SPI-pin-interfacet. |
| Aktiver flash-simuleringsmodel | — | Bruger standard EPCQ 1024 simuleringsmodel til simulering. Hvis du bruger en tredjeparts flashenhed, se AN 720: Simulering af ASMI-blokken i dit design at oprette en indpakning til at forbinde flashmodellen med ASMI-blokken. |
| Antal anvendte Chip Select | 1
2(4) 3(4) |
Vælger antallet af chipvalg, der er tilsluttet flashen. |
- Kun understøttet i Intel Arria 10-enheder, Intel Cyclone 10 GX-enheder og andre enheder med Enable SPI-pins-interface aktiveret.
Relateret information
- Quad-Serial Configuration (EPCQ) Devices Datablad
- Datablad for EPCQ-L seriel konfigurationsenheder
- EPCQ-A seriel konfigurationsdatablad
- AN 720: Simulering af ASMI-blokken i dit design
Registrer kort
Tabel 4. Registerkort
- Hver adresseforskydning i følgende tabel repræsenterer 1 ord hukommelsesadresserum.
- Alle registre har en standardværdi på 0x0.
| Offset | Registrer Navn | R/W | Feltnavn | Bit | Bredde | Beskrivelse |
| 0 | WR_ENABLE | W | WR_ENABLE | 0 | 1 | Skriv 1 for at udføre skriveaktivering. |
| 1 | WR_DEAKTIVER | W | WR_DEAKTIVER | 0 | 1 | Skriv 1 for at udføre skrivedeaktivering. |
| 2 | WR_STATUS | W | WR_STATUS | 7:0 | 8 | Indeholder informationen til at skrive til statusregistret. |
| 3 | RD_STATUS | R | RD_STATUS | 7:0 | 8 | Indeholder oplysningerne fra læsning af statusregisteroperation. |
| 4 | SECTOR_ERASE | W | Sektorværdi | 23:0
eller 31:0 |
24 eller
32 |
Indeholder den sektoradresse, der skal slettes, afhængigt af enhedens tæthed.(5) |
| 5 | SUBSECTOR_ERASE | W | Undersektor værdi | 23:0
eller 31:0 |
24 eller
32 |
Indeholder undersektoradressen, der skal slettes afhængigt af enhedens tæthed.(6) |
| 6 – 7 | Reserveret | |||||
| 8 | KONTROLLERE | W/R | CHIP SELECT | 7:4 | 4 | Vælger flashenhed. Standardværdien er 0, som er målrettet mod den første flashenhed. For at vælge anden enhed skal du indstille værdien til 1, for at vælge den tredje enhed skal du indstille værdien til 2. |
| Reserveret | ||||||
| W/R | DEAKTIVER | 0 | 1 | Indstil denne til 1 for at deaktivere SPI-signalerne for IP'en ved at sætte alle udgangssignaler til høj-Z-tilstand. | ||
| fortsatte… | ||||||
| Offset | Registrer Navn | R/W | Feltnavn | Bit | Bredde | Beskrivelse |
| Dette kan bruges til at dele bus med andre enheder. | ||||||
| 9 – 12 | Reserveret | |||||
| 13 | WR_NON_VOLATILE_CONF_REG | W | NVCR værdi | 15:0 | 16 | Skriver værdi til ikke-flygtigt konfigurationsregister. |
| 14 | RD_NON_VOLATILE_CONF_REG | R | NVCR værdi | 15:0 | 16 | Læser værdi fra ikke-flygtigt konfigurationsregister |
| 15 | RD_ FLAG_ STATUS_REG | R | RD_ FLAG_ STATUS_REG | 8 | 8 | Læser flagstatusregister |
| 16 | CLR_FLAG_ STATUS REG | W | CLR_FLAG_ STATUS REG | 8 | 8 | Rydder flagstatusregister |
| 17 | BULK_ERASE | W | BULK_ERASE | 0 | 1 | Skriv 1 for at slette hele chippen (for enhed med en enkelt matrice).(7) |
| 18 | DIE_ERASE | W | DIE_ERASE | 0 | 1 | Skriv 1 for at slette hele matricen (for stak-matrice-enhed).(7) |
| 19 | 4BYTES_ADDR_DA | W | 4BYTES_ADDR_DA | 0 | 1 | Skriv 1 for at gå ind i 4 bytes adressetilstand |
| 20 | 4BYTES_ADDR_EX | W | 4BYTES_ADDR_EX | 0 | 1 | Skriv 1 for at afslutte 4 bytes adressetilstand |
| 21 | SECTOR_PROTECT | W | Sektor beskytte værdi | 7:0 | 8 | Værdi at skrive til statusregister for at beskytte en sektor. (8) |
| 22 | RD_MEMORY_CAPACITY_ID | R | Værdi for hukommelseskapacitet | 7:0 | 8 | Indeholder oplysningerne om hukommelseskapacitets-ID. |
| 23 –
32 |
Reserveret | |||||
Du behøver kun at angive en hvilken som helst adresse inden for sektoren, og IP'en vil slette den pågældende sektor.
Du behøver kun at angive en adresse inden for undersektoren, og IP'en vil slette den pågældende undersektor.
Relateret information
- Quad-Serial Configuration (EPCQ) Devices Datablad
- Datablad for EPCQ-L seriel konfigurationsenheder
- EPCQ-A seriel konfigurationsdatablad
- Avalon grænsefladespecifikationer
Operationer
ASMI Parallel II Intel FPGA IP-grænseflader er Avalon memory-mapped interface-kompatible. For flere detaljer henvises til Avalon-specifikationerne.
- Du behøver kun at angive en hvilken som helst adresse i terningen, og IP'en vil slette den pågældende die.
- For EPCQ- og EPCQ-L-enheder er blokbeskyttelsesbitten bit [2:4] og [6] og top/bund (TB) bit 5 i statusregisteret. Til EPCQ-A-enheder. blokbeskyttelsesbitten er bit [2:4], og TB-bitten er bit 5 i statusregistret.
Relateret information
- Avalon grænsefladespecifikationer
Kontrol Status Register Operations
Du kan udføre en læsning eller skrivning til en specifik adresseforskydning ved hjælp af kontrolstatusregistret (CSR).
Følg disse trin for at udføre læse- eller skrivehandlingen for kontrolstatusregisteret:
- Påstå avl_csr_write- eller avl_csr_read-signalet, mens
avl_csr_waitrequest-signalet er lavt (hvis waitrequest-signalet er højt, skal avl_csr_write eller avl_csr_read-signalet holdes højt, indtil waitrequest-signalet bliver lavt). - Indstil samtidig adresseværdien på avl_csr_address-bussen. Hvis det er en skriveoperation, skal du indstille værdidataene på bussen avl_csr_writedata sammen med adressen.
- Hvis det er en læst transaktion, vent indtil signalet avl_csr_readdatavalid er hævdet højt for at hente de læste data.
- For operationer, der kræver, at skriveværdien blinker, skal du først udføre skriveaktiveringshandlingen.
- Du skal læse flagstatusregisteret, hver gang du udsteder en skrive- eller slettekommando.
- Hvis der bruges flere flash-enheder, skal du skrive til chipvalgsregistret for at vælge det korrekte chipvalg, før du udfører nogen handling på den specifikke flashenhed.
Figur 2. Læs hukommelseskapacitetsregisterbølgeform Eksample
Figur 3. Write Enable Register Waveform Example
Hukommelsesoperationer
ASMI Parallel II Intel FPGA IP-hukommelsesgrænsefladen understøtter bursting og direkte flashhukommelsesadgang. Under den direkte adgang til flashhukommelsen udfører IP'en følgende trin for at give dig mulighed for at udføre enhver direkte læse- eller skrivehandling:
- Skriveaktiver for skriveoperationen
- Kontroller flagstatusregisteret for at sikre, at operationen er fuldført ved blinket
- Slip venteanmodningssignalet, når operationen er afsluttet
Hukommelsesoperationer ligner Avalons hukommelseskortede grænsefladeoperationer. Du skal indstille den korrekte værdi på adressebussen, skrive data, hvis det er en skrivetransaktion, køre burst count værdien til 1 for enkelt transaktion eller din ønskede burst count værdi og udløse skrive- eller læsesignalet.
Figur 4. 8-Word Write Burst Waveform Example
Figur 5. Burst-bølgeform med 8-ordslæsning Eksample
Figur 6. 1-Byte Write byteenable = 4'b0001 Waveform Example
ASMI Parallel II Intel FPGA IP Use Case Examples
Use casen examples bruger ASMI Parallel II IP og JTAG-til-Avalon Master til at udføre flash-adgangsoperationer, såsom læse silicium-id, læsehukommelse, skrivehukommelse, sektorsletning, sektorbeskyttelse, rydde flagstatusregister og skrive nvcr.
At køre examples, skal du konfigurere FPGA. Følg disse trin:
- Konfigurer FPGA baseret på Platform Designer-systemet som vist i følgende figur.
Figur 7. Platformdesignersystem, der viser ASMI Parallel II IP og JTAG-til-Avalon Mester
- Gem følgende TCL-script i samme mappe som dit projekt. Navngiv scriptet som epcq128_access.tcl f.eksample.
- Start systemkonsollen. I konsollen skal du hente scriptet ved at bruge "source epcq128_access.tcl".
Exampdel 1: Læs silicium-id'et for konfigurationsenhederne
Exampdel 2: Læs og skriv et ord med data på adresse H'40000000
Exampdel 3: Slet sektor 64
Exampdel 4: Udfør Sector Protect på Sectors (0 til 127)
Example 5: Læs og ryd flagstatusregister
Example 6: Læs og skriv nvcr
ASMI Parallel II Intel FPGA IP Brugervejledning Arkiver
IP-versioner er de samme som Intel Quartus Prime Design Suite-softwareversioner op til v19.1. Fra Intel Quartus Prime Design Suite-softwareversion 19.2 eller nyere har IP-kerner et nyt IP-versionssystem.
Hvis en IP-kerneversion ikke er angivet, gælder brugervejledningen til den tidligere IP-kerneversion.
| Intel Quartus Prime-version | IP Core version | Brugervejledning |
| 17.0 | 17.0 | Altera ASMI Parallel II IP Core brugervejledning |
Dokumentrevisionshistorik for ASMI Parallel II Intel FPGA IP-brugervejledning
| Dokumentversion | Intel Quartus Prime-version | IP version | Ændringer |
| 2020.07.29 | 18.0 | 18.0 | • Opdaterede dokumentets titel til ASMI Parallel II Intel FPGA IP Brugervejledning.
• Opdateret Tabel 2: Parameterindstillinger i afsnit Parametre. |
| 2018.09.24 | 18.0 | 18.0 | • Tilføjet information om applikationer og support til ASMI Parallel II Intel FPGA IP-kernen.
• Tilføjet en note for at henvise til Generisk seriel flashgrænseflade Intel FPGA IP Core brugervejledning. • Tilføjet ASMI Parallel II Intel FPGA IP Core Use Case Examples afsnit. |
| 2018.05.07 | 18.0 | 18.0 | • Omdøbt Altera ASMI Parallel II IP-kerne til ASMI Parallel II Intel FPGA IP-kerne pr. Intel-rebranding.
• Tilføjet understøttelse af EPCQ-A-enheder. • Tilføjet en note til clk-signalet i Porte Beskrivelse tabel. • Opdaterede beskrivelsen for qspi_scein-signalet i Porte Beskrivelse tabel. • Tilføjet en note til SECTOR_PROTECT-registret i Registrer kort tabel. • Opdaterede bit og bredde for SECTOR_ERASE og SUBSECTOR_ERASE registre i Registrer kort tabel. • Opdaterede bit og bredde for SECTOR_PROTECT tilmeld dig i Registrer kort tabel. |
| fortsatte… | |||
| Dokumentversion | Intel Quartus Prime-version | IP version | Ændringer |
| • Opdaterede beskrivelsen for CHIP SELECT-indstillingen i CONTROL-registret i Registrer kort tabel.
• Opdaterede fodnoterne for SECTOR_ERASE-, SUBSECTOR_ERASE-, BULK_ERASE- og DIE_ERASE-registrene i Registrer kort tabel. • Opdateret beskrivelsen for vl_mem_addr signal i Porte Beskrivelse tabel. • Mindre redaktionelle redigeringer. |
| Dato | Version | Ændringer |
| maj 2017 | 2017.05.08 | Første udgivelse. |
Intel Corporation. Alle rettigheder forbeholdes. Intel, Intel-logoet og andre Intel-mærker er varemærker tilhørende Intel Corporation eller dets datterselskaber. Intel garanterer ydeevnen af sine FPGA- og halvlederprodukter i henhold til de aktuelle specifikationer i overensstemmelse med Intels standardgaranti, men forbeholder sig retten til at foretage ændringer af produkter og tjenester til enhver tid uden varsel. Intel påtager sig intet ansvar eller erstatningsansvar som følge af applikationen eller brugen af oplysninger, produkter eller tjenester beskrevet heri, undtagen som udtrykkeligt skriftligt aftalt af Intel. Intel-kunder rådes til at indhente den seneste version af enhedsspecifikationerne, før de stoler på nogen offentliggjort information, og før de afgiver ordrer på produkter eller tjenester.
*Andre navne og mærker kan hævdes at være andres ejendom.
Dokumenter/ressourcer
 |
intel ASMI Parallel II Intel FPGA IP [pdfBrugervejledning ASMI Parallel II Intel FPGA IP, ASMI, Parallel II Intel FPGA IP, II Intel FPGA IP, FPGA IP |
