ALINX AC7Z020 ZYNQ7000 FPGA پراختیایی بورډ
د محصول معلومات
د ZYNQ7000 FPGA پراختیایی بورډ یو پرمختیایی بورډ دی چې د XC7Z100-1CLG400I چپ ځانګړتیاوې لري، کوم چې د ZYNQ7000 لړۍ برخه ده. دا د ARM ډبل کور CortexA9-based غوښتنلیک پروسیسر لري چې تر 800MHz پورې د ساعت سرعت سره، 256KB آن چپ رام، او د بهرنۍ ذخیره کولو انٹرفیس چې د 16/32 بټ DDR2، DDR3 انٹرفیس ملاتړ کوي. بورډ دوه ګیګابایټ NIC ملاتړ، دوه USB2.0 OTG انٹرفیسونه، دوه CAN2.0B بس انٹرفیسونه، دوه SD کارت، SDIO، MMC مطابقت لرونکي کنټرولرونه، 2 SPIs، 2 UARTs، 2 I2C انٹرفیسونه، او د 4bit GPIO 32 جوړه. بورډ یو اصلي بورډ (AC7Z010) لري چې دوه مایکرون MT41K128M16TW-107 DDR3 چپس کاروي د 256MB ګډ ظرفیت او د 32-bit د ډیټا بس عرض سره. بورډ د کاروونکي LEDs، د کارونکي کیلي، د توسعې سرلیک، JTAG د ډیبګ بندر، او د بریښنا رسول.
د محصول کارولو لارښوونې
د ZYNQ7000 FPGA پراختیایی بورډ کارولو لپاره، دا ګامونه تعقیب کړئ:
- د بریښنا رسولو بورډ سره وصل کړئ.
- بورډ د USB کیبل په کارولو سره خپل کمپیوټر ته وصل کړئ.
- په خپل کمپیوټر کې د بورډ لپاره کوم اړین ډرایورونه نصب کړئ.
- خپل د سافټویر پراختیا چاپیریال خلاص کړئ او نوې پروژه جوړه کړئ.
- د ZYNQ7000 FPGA پراختیایی بورډ کارولو لپاره د خپلې پروژې تنظیمات تنظیم کړئ.
- خپل کوډ ولیکئ او تالیف یې کړئ.
- تالیف شوی کوډ د J په کارولو سره بورډ ته پورته کړئTAG ډیبګ پورټ.
- خپل کوډ په بورډ کې ازموینه وکړئ.
یادونه: د بورډ د ځانګړتیاوو او کارونې په اړه د نورو مفصلو معلوماتو لپاره د کارونکي لارښود ته مراجعه وکړئ.
نسخه ریکارډ
| نسخه | نیټه | لخوا خوشې کول | تفصیل |
| ریو 1.0 | 2019-12-15 | راحیل ژو | لومړی خوشې کول |
AC7Z010 کور بورډ
د AC7Z010 کور بورډ پیژندنه
- AC7Z010 (د اصلي بورډ ماډل، لاندې ورته ورته) د FPGA کور بورډ، ZYNQ چپ د XILINX شرکت ZYNQ7 لړۍ XC010Z1-400CLG7000I پر بنسټ والړ دی. د ZYNQ چپ PS سیسټم دوه ARM CortexTM-A9 پروسیسرونه یوځای کوي، AMBA® یو بل سره نښلوي، داخلي حافظه، د بهرنۍ حافظې انٹرفیسونه او پرفیریلز. د ZYNQ چپ FPGA د پروګرام وړ منطق حجرو، DSP او داخلي رام لري.
- دا اصلي بورډ دوه مایکرون MT41K128M16TW-107 DDR3 چپس کاروي، چې هر یو یې د 256MB ظرفیت لري؛ دوه DDR چپس د 32-bit ډیټا بس پلنوالی رامینځته کولو لپاره ترکیب کوي ، او د ZYNQ او DDR3 تر مینځ د ډیټا لوستلو او لیکلو ساعت فریکونسۍ تر 533Mhz پورې؛ دا ترتیب کولی شي د سیسټم د لوړ بینډ ویت ډیټا پروسس کولو اړتیاوې پوره کړي
- د کیریر بورډ سره د وصل کیدو لپاره ، د دې اصلي بورډ دوه بورډ څخه بورډ نښلونکي د PS اړخ کې د USB پورټونو ، ګیګابایټ ایترنیټ انٹرفیسونو ، SD کارت سلاټ ، او نورو پاتې MIO بندرونو سره غزول شوي (48). همدارنګه د BANK100 نږدې ټول IO بندرونه (13) (یوازې د AC7Z010 لپاره)، BAN34 او BANK35 په PL اړخ کې، د BANK34 او BANK35 IO کچه د کیریر بورډ له لارې چمتو کیدی شي ترڅو د مختلف کچې انٹرفیسونو لپاره د کاروونکو اړتیاوې پوره کړي. د کاروونکو لپاره چې ډیری IO ته اړتیا لري، دا اصلي بورډ به یو ښه انتخاب وي. او د IO اتصال برخه ، د مساوي اوږدوالي او توپیر پروسس کولو ترمینځ انٹرفیس ته ZYNQ چپ ، او د اصلي بورډ اندازه یوازې 35 * 42 (mm) ده ، کوم چې د ثانوي پراختیا لپاره خورا مناسب دی.
ZYNQ چپ
د FPGA کور بورډ AC7Z010 د Xilinx Zynq7000 لړۍ چپ، ماډل XC7Z010-1CLG400I کاروي. د چپ PS سیسټم دوه ARM Cortex™-A9 پروسیسرونه، د AMBA® یو بل سره نښلوي، داخلي حافظه، د بهرنۍ حافظې انٹرفیسونه او پرفیریلز سره یوځای کوي. دا پرفیریلونه په عمده توګه د USB بس انٹرفیس، ایترنیټ انٹرفیس، SD/SDIO انٹرفیس، I2C بس انټرفیس، CAN بس انٹرفیس، UART انٹرفیس، GPIO او نور شامل دي. PS کولی شي په خپلواکه توګه کار وکړي او په بریښنا کې پیل یا بیا تنظیم شي. شکل 2-2-1 د ZYNQ7000 چپ ټول بلاک ډیاګرام توضیح کړی.
د PS سیسټم برخې اصلي پیرامیټونه په لاندې ډول دي:
- د ARM ډبل کور CortexA9 پراساس غوښتنلیک پروسیسر، د ARM-v7 جوړښت، تر 800MHz پورې
- د 32KB کچه 1 لارښوونې او د معلوماتو زیرمه په هر CPU، د 512KB کچه 2 کیچ 2 CPU شریکول
- آن چپ بوټ ROM او 256KB آن چپ رام
- د بهرنۍ ذخیره کولو انٹرفیس، د 16/32 بټ DDR2، DDR3 انٹرفیس ملاتړ کوي
- دوه ګیګابایټ NIC ملاتړ: متنوع - مجموعي DMA، GMII، RGMII، SGMII انٹرفیس
- دوه USB2.0 OTG انٹرفیسونه، هر یو تر 12 نوډونو پورې ملاتړ کوي
- دوه CAN2.0B بس انٹرفیسونه
- دوه SD کارت، SDIO، MMC مطابقت لرونکي کنټرولرونه
- 2 SPIs، 2 UARTs، 2 I2C انٹرفیسونه
- د 4bit GPIO 32 جوړه، 54 (32 + 22) د PS سیسټم IO په توګه، 64 د PL سره وصل دی
- د PS او PS څخه PL ته د لوړ بینډ ویت اتصال
د PL منطق برخې اصلي پیرامیټونه په لاندې ډول دي:
- د منطق حجرې: 28K
- د کتلو میزونه (LUTs): 17600
- فلیپ فلاپ: 35,200
- 18x25MACCs: 80
- د بلاک رام: 240KB
- د چپ حجم لپاره دوه AD کنورټرونهtage، د تودوخې احساس کول او تر 17 پورې بهرني توپیري ان پټ چینلونه، 1MBPS
- د XC7Z100-1CLG400I چپ سرعت درجه -1 ده، صنعتي درجه، بسته BGA400 ده، پن پچ 0.8mm دی د ZYNQ7000 لړۍ ځانګړي چپ ماډل تعریف په 2-2-2 شکل کې ښودل شوی
د DDR3 ډرام
- د FPGA کور بورډ AC7Z010 د دوه مایکرون DDR3 SDRAM چپس سره مجهز دی (په ټولیز ډول 1GB)، ماډل MT41K128M16TW-107 (د Hynix سره مطابقت لري
- H5TQ2G63AFR-PBI). د DDR3 SDRAM ټول بس پلنوالی 32bit دی. DDR3 SDRAM د 533MHz په اعظمي سرعت کې کار کوي (د معلوماتو کچه 1066Mbps). د DDR3 حافظه سیسټم مستقیم د ZYNQ پروسس کولو سیسټم (PS) د بانک 502 حافظې انٹرفیس سره وصل دی. د DDR3 SDRAM ځانګړی ترتیب په لاندې جدول 2-3-1 کې ښودل شوی:
| د بټ شمیره | چپ موډل | ظرفیت | فابریکه |
| U8,U9 | MT41K128M16TW-107 | 256M x 16bit | مایکرون |
جدول 2-3-1: د DDR3 SDRAM ترتیب
د DDR3 هارډویر ډیزاین د سیګنال بشپړتیا سخت غور ته اړتیا لري. موږ په بشپړ ډول د مطابقت مقاومت / ټرمینل مقاومت په پام کې نیولی دی، د خنډ کنټرول ټریس، او د سرکټ ډیزاین او PCB ډیزاین کې د اوږدوالي کنټرول تعقیب ترڅو د DDR3 لوړ سرعت او مستحکم عملیات یقیني کړي.
د DDR3 DRAM پن دنده:
| د سیګنال نوم | ZYNQ پن نوم | د ZYNQ پن نمبر |
| DDR3_DQS0_P | PS_DDR_DQS_P0_502 | C2 |
| DDR3_DQS0_N | PS_DDR_DQS_N0_502 | B2 |
| DDR3_DQS1_P | PS_DDR_DQS_P1_502 | G2 |
| DDR3_DQS1_N | PS_DDR_DQS_N1_502 | F2 |
| DDR3_DQS2_P | PS_DDR_DQS_P2_502 | R2 |
| DDR3_DQS2_N | PS_DDR_DQS_N2_502 | T2 |
| DDR3_DQS3_P | PS_DDR_DQS_P3_502 | W5 |
| DDR3_DQS4_N | PS_DDR_DQS_N3_502 | W4 |
| DDR3_D0 | PS_DDR_DQ0_502 | C3 |
| DDR3_D1 | PS_DDR_DQ1_502 | B3 |
| DDR3_D2 | PS_DDR_DQ2_502 | A2 |
| DDR3_D3 | PS_DDR_DQ3_502 | A4 |
| DDR3_D4 | PS_DDR_DQ4_502 | D3 |
| DDR3_D5 | PS_DDR_DQ5_502 | D1 |
| DDR3_D6 | PS_DDR_DQ6_502 | C1 |
| DDR3_D7 | PS_DDR_DQ7_502 | E1 |
| DDR3_D8 | PS_DDR_DQ8_502 | E2 |
| DDR3_D9 | PS_DDR_DQ9_502 | E3 |
| DDR3_D10 | PS_DDR_DQ10_502 | G3 |
| DDR3_D11 | PS_DDR_DQ11_502 | H3 |
| DDR3_D12 | PS_DDR_DQ12_502 | J3 |
| DDR3_D13 | PS_DDR_DQ13_502 | H2 |
| DDR3_D14 | PS_DDR_DQ14_502 | H1 |
| DDR3_D15 | PS_DDR_DQ15_502 | J1 |
| DDR3_D16 | PS_DDR_DQ16_502 | P1 |
| DDR3_D17 | PS_DDR_DQ17_502 | P3 |
| DDR3_D18 | PS_DDR_DQ18_502 | R3 |
| DDR3_D19 | PS_DDR_DQ19_502 | R1 |
| DDR3_D20 | PS_DDR_DQ20_502 | T4 |
| DDR3_D21 | PS_DDR_DQ21_502 | U4 |
| DDR3_D22 | PS_DDR_DQ22_502 | U2 |
| DDR3_D23 | PS_DDR_DQ23_502 | U3 |
| DDR3_D24 | PS_DDR_DQ24_502 | V1 |
| DDR3_D25 | PS_DDR_DQ25_502 | Y3 |
| DDR3_D26 | PS_DDR_DQ26_502 | W1 |
| DDR3_D27 | PS_DDR_DQ27_502 | Y4 |
| DDR3_D28 | PS_DDR_DQ28_502 | Y2 |
| DDR3_D29 | PS_DDR_DQ29_502 | W3 |
| DDR3_D30 | PS_DDR_DQ30_502 | V2 |
| DDR3_D31 | PS_DDR_DQ31_502 | V3 |
| DDR3_DM0 | PS_DDR_DM0_502 | A1 |
| DDR3_DM1 | PS_DDR_DM1_502 | F1 |
| DDR3_DM2 | PS_DDR_DM2_502 | T1 |
| DDR3_DM3 | PS_DDR_DM3_502 | Y1 |
| DDR3_A0 | PS_DDR_A0_502 | N2 |
| DDR3_A1 | PS_DDR_A1_502 | K2 |
| DDR3_A2 | PS_DDR_A2_502 | M3 |
| DDR3_A3 | PS_DDR_A3_502 | K3 |
| DDR3_A4 | PS_DDR_A4_502 | M4 |
| DDR3_A5 | PS_DDR_A5_502 | L1 |
| DDR3_A6 | PS_DDR_A6_502 | L4 |
| DDR3_A7 | PS_DDR_A7_502 | K4 |
| DDR3_A8 | PS_DDR_A8_502 | K1 |
| DDR3_A9 | PS_DDR_A9_502 | J4 |
| DDR3_A10 | PS_DDR_A10_502 | F5 |
| DDR3_A11 | PS_DDR_A11_502 | G4 |
| DDR3_A12 | PS_DDR_A12_502 | E4 |
| DDR3_A13 | PS_DDR_A13_502 | D4 |
| DDR3_A14 | PS_DDR_A14_502 | F4 |
| DDR3_BA0 | PS_DDR_BA0_502 | L5 |
| DDR3_BA1 | PS_DDR_BA1_502 | R4 |
| DDR3_BA2 | PS_DDR_BA2_502 | J5 |
| DDR3_S0 | PS_DDR_CS_B_502 | N1 |
| DDR3_RAS | PS_DDR_RAS_B_502 | P4 |
| DDR3_CAS | PS_DDR_CAS_B_502 | P5 |
| DDR3_WE | PS_DDR_WE_B_502 | M5 |
| DDR3_ODT | PS_DDR_ODT_502 | N5 |
| DDR3_RESET | PS_DDR_DRST_B_502 | B4 |
| DDR3_CLK0_P | PS_DDR_CKP_502 | L2 |
| DDR3_CLK0_N | PS_DDR_CKN_502 | M2 |
| DDR3_CKE | PS_DDR_CKE_502 | N3 |
د QSPI فلش
د FPGA کور بورډ AC7Z010 د یو 256MBit Quad-SPI فلش چپ سره مجهز دی، د فلش ماډل W25Q256FVEI دی، کوم چې د 3.3V CMOS حجم کاروي.tage معیاري. د QSPI فلش د غیر متزلزل طبیعت له امله، دا د سیسټم لپاره د بوټ وسیلې په توګه کارول کیدی شي ترڅو د سیسټم بوټ عکس ذخیره کړي. دا انځورونه په عمده توګه د FPGA بټ شامل دي files، د ARM غوښتنلیک کوډ، او د کاروونکي نور معلومات files. د QSPI FLASH مشخص ماډلونه او اړوند پیرامیټونه په جدول 2-4-1 کې ښودل شوي.
| موقف | ماډل | ظرفیت | فابریکه |
| U15 | W25Q256FVEI | ۳۲ ملیونه بایټه | وینبونډ |
جدول 2-4-1: د QSPI فلش مشخصات
د QSPI فلش د ZYNQ چپ په PS برخه کې د BANK500 GPIO بندر سره وصل دی. د سیسټم ډیزاین کې، د دې PS بندرونو GPIO پورټ دندې باید د QSPI فلش انٹرفیس په توګه تنظیم شي. شکل 2-4-1 په سکیمیک کې د QSPI فلش ښیې.
د چپ پن دندې تنظیم کړئ:
| د سیګنال نوم | ZYNQ پن نوم | د ZYNQ پن نمبر |
| QSPI_SCK | PS_MIO6_500 | A5 |
| QSPI_CS | PS_MIO1_500 | A7 |
| QSPI_D0 | PS_MIO2_500 | B8 |
| QSPI_D1 | PS_MIO3_500 | D6 |
| QSPI_D2 | PS_MIO4_500 | B7 |
| QSPI_D3 | PS_MIO5_500 | A6 |
د ساعت ترتیب
د AC7Z010 کور بورډ د PS سیسټم لپاره یو فعال ساعت چمتو کوي، ترڅو د PS سیسټم په خپلواک ډول کار وکړي.
د PS سیسټم ساعت سرچینه
د ZYNQ چپ په کور بورډ کې د X33.333333 کریسټال له لارې د PS برخې لپاره 1MHz ساعت ان پټ چمتو کوي. د ساعت ان پټ د ZYNQ چپ BANK500 PS_CLK_500 پن سره وصل دی. د دې سکیماتیک ډیاګرام په 2-5-1 شکل کې ښودل شوی:
د کلاک پن دنده:
| د سیګنال نوم | ZYNQ پن |
| PS_CLK_500 | E7 |
د بریښنا رسول
د بریښنا رسولو حجمtagد AC7Z010 اصلي بورډ DC5V دی، کوم چې د کیریر بورډ سره نښلول کیږي. سربیره پردې، د BANK34 او BANK35 بریښنا هم د کیریر بورډ له لارې چمتو کیږي. په اصلي تخته کې د بریښنا رسولو ډیزاین سکیماتیک ډیاګرام په 2-6-1 شکل کې ښودل شوی:
د FPGA پراختیایی بورډ د + 5V لخوا پرمخ وړل کیږي، او د څلور DC / DC بریښنا چپس له لارې + 1.0V، + 1.8V، + 1.5V، + 3.3V څلور بریښنا رسولو کې بدلیږي. د + 1.0V د تولید جریان کولی شي 6A ته ورسیږي، + 1.8V او + 1.5V بریښنا تولید اوسنی 3A دی، + 3.3V د تولید اوسنی 500mA دی. J29 هم د FPGA BANK4 او BANK34 ته د بریښنا رسولو لپاره هر یو 35 پنونه لري. ډیفالټ 3.3V دی. کاروونکي کولی شي په شاتنۍ الوتکه کې د VCCIO34 او VCCIO35 په بدلولو سره د BANK34 او BANK35 ځواک بدل کړي. 1.5V د VTT او VREF حجم تولیدويtagد DDR3 لخوا د TI د TPS51206 له لارې اړین دي. د هرې بریښنا ویش دندې په لاندې جدول کې ښودل شوي:
| د بریښنا رسول | فعالیت |
| +1.0V | ZYNQ PS او PL برخه کور والیومtage |
| +1.8V | ZYNQ PS او PL جزوی معاون والیومtage
BANK501 IO voltage |
| +3.3V | ZYNQ Bank0، Bank500، QSIP فلش
د ساعت کرسټال |
| +1.5V | DDR3، ZYNQ بانک501 |
| VREF,VTT(+0.75V) | DDR3 |
| VCCIO34/35 | بانک ۳۴، بانک ۳۵ |
ځکه چې د ZYNQ FPGA بریښنا رسول د بریښنا پر ترتیب اړتیاوې لري، د سرکټ ډیزاین کې، موږ د چپ بریښنا اړتیاو سره سم ډیزاین کړی. د پاور آن ترتیب +1.0V->+1.8V->(+1.5 V, +3.3V, VCCIO) سرکټ ډیزاین دی ترڅو د چپ نورمال عملیات یقیني کړي. ځکه چې د BANK34 او BANK35 کچه معیارونه د کیریر بورډ لخوا چمتو شوي بریښنا رسولو لخوا ټاکل کیږي، ترټولو لوړ 3.3V دی. کله چې تاسو د اصلي بورډ لپاره د VCCIO34 او VCCIO35 بریښنا چمتو کولو لپاره د کیریر بورډ ډیزاین کړئ، د بریښنا آن ترتیب د + 5V څخه ورو دی.
د AC7Z010 کور بورډ اندازه اندازه
بورډ ته د بورډ نښلونکو پن دنده
اصلي بورډ په ټولیزه توګه دوه د لوړ سرعت پراخولو بندرونه لري. دا د کیریر بورډ سره وصل کیدو لپاره دوه 120-پین انټر بورډ نښلونکي (J29/J30) کاروي. د بورډ څخه د بورډ نښلونکي د PIN فاصله 0.5mm ده، د دوی په منځ کې، J29 د 5V بریښنا، VCCIO بریښنا ان پټ، ځینې IO سیګنالونو او J سره وصل دی.TAG سیګنالونه، او J30 د پاتې IO سیګنالونو او MIO سره وصل دی. د BANK34 او BANK35 IO کچه په نښلونکي کې د VCCIO ان پټ په تنظیم کولو سره بدل کیدی شي ، لوړه کچه له 3.3V څخه زیاته نه وي. د AX7Z010 کیریر بورډ چې موږ ډیزاین کړی د ډیفالټ له مخې 3.3V دی. په یاد ولرئ چې د BANK13 IO ندی
د بورډ نښلونکي J29 ته د بورډ دنده پین کړئ
| J29 پن | سیګنال
نوم |
ZYNQ پن
شمیره |
J29 پن | د سیګنال نوم | ZYNQ پن
شمیره |
| 1 | VCC5V | – | 2 | VCC5V | – |
| 3 | VCC5V | – | 4 | VCC5V | – |
| 5 | VCC5V | – | 6 | VCC5V | – |
| 7 | VCC5V | – | 8 | VCC5V | – |
| 9 | GND | – | 10 | GND | – |
| 11 | VCCIO_34 | – | 12 | VCCIO_35 | – |
| 13 | VCCIO_34 | – | 14 | VCCIO_35 | – |
| 15 | VCCIO_34 | – | 16 | VCCIO_35 | – |
| 17 | VCCIO_34 | – | 18 | VCCIO_35 | – |
| 19 | GND | – | 20 | GND | – |
| 21 | IO34_L10P | V15 | 22 | IO34_L7P | Y16 |
| 23 | IO34_L10N | W15 | 24 | IO34_L7N | Y17 |
| 25 | IO34_L15N | U20 | 26 | IO34_L17P | Y18 |
| 27 | IO34_L15P | T20 | 28 | IO34_L17N | Y19 |
| 29 | GND | – | 30 | GND | – |
| 31 | IO34_L9N | U17 | 32 | IO34_L8P | W14 |
| 33 | IO34_L9P | T16 | 34 | IO34_L8N | Y14 |
| 35 | IO34_L12N | U19 | 36 | IO34_L3P | U13 |
| 37 | IO34_L12P | U18 | 38 | IO34_L3N | V13 |
| 39 | GND | – | 40 | GND | – |
| 41 | IO34_L14N | P20 | 42 | IO34_L21N | V18 |
| 43 | IO34_L14P | N20 | 44 | IO34_L21P | V17 |
| 45 | IO34_L16N | W20 | 46 | IO34_L18P | V16 |
| 47 | IO34_L16P | V20 | 48 | IO34_L18N | W16 |
| 49 | GND | – | 50 | GND | – |
| 51 | IO34_L22N | W19 | 52 | IO34_L23P | N17 |
| 53 | IO34_L22P | W18 | 54 | IO34_L23N | P18 |
| 55 | IO34_L20N | R18 | 56 | IO34_L13N | P19 |
| 57 | IO34_L20P | T17 | 58 | IO34_L13P | N18 |
| 59 | GND | – | 60 | GND | – |
| 61 | IO34_L19N | R17 | 62 | IO34_L11N | U15 |
| 63 | IO34_L19P | R16 | 64 | IO34_L11P | U14 |
| 65 | IO34_L24P | P15 | 66 | IO34_L5N | T15 |
| 67 | IO34_L24N | P16 | 68 | IO34_L5P | T14 |
| 69 | GND | – | 70 | GND | – |
| 71 | IO34_L4P | V12 | 72 | IO34_L2N | U12 |
| 73 | IO34_L4N | W13 | 74 | IO34_L2P | T12 |
| 75 | IO34_L1P | T11 | 76 | IO34_L6N | R14 |
| 77 | IO34_L1N | T10 | 78 | IO34_L6P | P14 |
| 79 | GND | – | 80 | GND | – |
| 81 | IO13_L13P | Y7 | 82 | IO13_L21P | V11 |
| 83 | IO13_L13N | Y6 | 84 | IO13_L21N | V10 |
| 85 | IO13_L11N | V7 | 86 | IO13_L14N | Y8 |
| 87 | IO13_L11P | U7 | 88 | IO13_L14P | Y9 |
| 89 | GND | – | 90 | GND | – |
| 91 | IO13_L19N | U5 | 92 | IO13_L22N | W6 |
| 93 | IO13_L19P | T5 | 94 | IO13_L22P | V6 |
| 95 | IO13_L16P | W10 | 96 | IO13_L15P | V8 |
| 97 | IO13_L16N | W9 | 98 | IO13_L15N | W8 |
| 99 | GND | – | 100 | GND | – |
| 101 | IO13_L17P | U9 | 102 | IO13_L20P | Y12 |
| 103 | IO13_L17N | U8 | 104 | IO13_L20N | Y13 |
| 105 | IO13_L18P | W11 | 106 | IO13_L12N | U10 |
| 107 | IO13_L18N | Y11 | 108 | IO13_L12P | T9 |
| 109 | GND | – | 110 | GND | – |
| 111 | FPGA_TCK | F9 | 112 | VP | K9 |
| 113 | FPGA_TMS | J6 | 114 | VN | L10 |
| 115 | FPGA_TDO | F6 | 116 | PS_POR_B | C7 |
| 117 | FPGA_TDI | G6 | 118 | FPGA_DONE | R11 |
د بورډ نښلونکي J30 ته د بورډ دنده پین کړئ
| J30 پن | د سیګنال نوم | ZYNQ پن
شمیره |
J30 پن | د سیګنال نوم | ZYNQ
د پن نمبر |
| 1 | IO35_L1P | C20 | 2 | IO35_L15N | F20 |
| 3 | IO35_L1N | B20 | 4 | IO35_L15P | F19 |
| 5 | IO35_L18N | G20 | 6 | IO35_L5P | E18 |
| 7 | IO35_L18P | G19 | 8 | IO35_L5N | E19 |
| 9 | GND | T13 | 10 | GND | T13 |
| 11 | IO35_L10N | J19 | 12 | IO35_L3N | D18 |
| 13 | IO35_L10P | K19 | 14 | IO35_L3P | E17 |
| 15 | IO35_L2N | A20 | 16 | IO35_L4P | D19 |
| 17 | IO35_L2P | B19 | 18 | IO35_L4N | D20 |
| 19 | GND | T13 | 20 | GND | T13 |
| 21 | IO35_L8P | M17 | 22 | IO35_L9N | L20 |
| 23 | IO35_L8N | M18 | 24 | IO35_L9P | L19 |
| 25 | IO35_L7P | M19 | 26 | IO35_L6P | F16 |
| 27 | IO35_L7N | M20 | 28 | IO35_L6N | F17 |
| 29 | GND | T13 | 30 | GND | T13 |
| 31 | IO35_L17N | H20 | 32 | IO35_L16N | G18 |
| 33 | IO35_L17P | J20 | 34 | IO35_L16P | G17 |
| 35 | IO35_L19N | G15 | 36 | IO35_L13N | H17 |
| 37 | IO35_L19P | H15 | 38 | IO35_L13P | H16 |
| 39 | GND | T13 | 40 | GND | T13 |
| 41 | IO35_L12N | K18 | 42 | IO35_L14N | H18 |
| 43 | IO35_L12P | K17 | 44 | IO35_L14P | J18 |
| 45 | IO35_L24N | J16 | 46 | IO35_L20P | K14 |
| 47 | IO35_L24P | K16 | 48 | IO35_L20N | J14 |
| 49 | GND | T13 | 50 | GND | T13 |
| 51 | IO35_L21N | N16 | 52 | IO35_L11P | L16 |
| 53 | IO35_L21P | N15 | 54 | IO35_L11N | L17 |
| 55 | IO35_L22N | L15 | 56 | IO35_L23P | M14 |
| 57 | IO35_L22P | L14 | 58 | IO35_L23N | M15 |
| 59 | GND | T13 | 60 | GND | T13 |
| 61 | PS_MIO22 | B17 | 62 | PS_MIO50 | B13 |
| 63 | PS_MIO27 | D13 | 64 | PS_MIO45 | B15 |
| 65 | PS_MIO23 | D11 | 66 | PS_MIO46 | D16 |
| 67 | PS_MIO24 | A16 | 68 | PS_MIO41 | C17 |
| 69 | GND | T13 | 70 | GND | T13 |
| 71 | PS_MIO25 | F15 | 72 | PS_MIO7 | D8 |
| 73 | PS_MIO26 | A15 | 74 | PS_MIO12 | D9 |
| 75 | PS_MIO21 | F14 | 76 | PS_MIO10 | E9 |
| 77 | PS_MIO16 | A19 | 78 | PS_MIO11 | C6 |
| 79 | GND | T13 | 80 | GND | T13 |
| 81 | PS_MIO20 | A17 | 82 | PS_MIO9 | B5 |
| 83 | PS_MIO19 | D10 | 84 | PS_MIO14 | C5 |
| 85 | PS_MIO18 | B18 | 86 | PS_MIO8 | D5 |
| 87 | PS_MIO17 | E14 | 88 | PS_MIO0 | E6 |
| 89 | GND | T13 | 90 | GND | T13 |
| 91 | PS_MIO39 | C18 | 92 | PS_MIO13 | E8 |
| 93 | PS_MIO38 | E13 | 94 | PS_MIO47 | B14 |
| 95 | PS_MIO37 | A10 | 96 | PS_MIO48 | B12 |
| 97 | PS_MIO28 | C16 | 98 | PS_MIO49 | C12 |
| 99 | GND | T13 | 100 | GND | T13 |
| 101 | PS_MIO35 | F12 | 102 | PS_MIO52 | C10 |
| 103 | PS_MIO34 | A12 | 104 | PS_MIO51 | B9 |
| 105 | PS_MIO33 | D15 | 106 | PS_MIO40 | D14 |
| 107 | PS_MIO32 | A14 | 108 | PS_MIO44 | F13 |
| 109 | GND | T13 | 110 | GND | T13 |
| 111 | PS_MIO31 | E16 | 112 | PS_MIO15 | C8 |
| 113 | PS_MIO36 | A11 | 114 | PS_MIO42 | E12 |
| 115 | PS_MIO29 | C13 | 116 | PS_MIO43 | A9 |
| 117 | PS_MIO30 | C15 | 118 | PS_MIO53 | C11 |
| 119 | QSPI_D3_PS_MIO5 | A6 | 120 | QSPI_D2_PS_MIO4 | B7 |
اسناد / سرچینې
 |
ALINX AC7Z020 ZYNQ7000 FPGA پراختیایی بورډ [pdf] د کارونکي لارښود AC7Z020، AC7Z020 ZYNQ7000 FPGA پراختیایی بورډ، ZYNQ7000 FPGA پراختیایی بورډ، د FPGA پراختیایی بورډ، پراختیایی بورډ، بورډ |
