ALINX AC7Z020 ZYNQ7000 FPGA ਵਿਕਾਸ ਬੋਰਡ
ਉਤਪਾਦ ਜਾਣਕਾਰੀ
ZYNQ7000 FPGA ਵਿਕਾਸ ਬੋਰਡ ਇੱਕ ਵਿਕਾਸ ਬੋਰਡ ਹੈ ਜਿਸ ਵਿੱਚ XC7Z100-1CLG400I ਚਿੱਪ ਹੈ, ਜੋ ਕਿ ZYNQ7000 ਲੜੀ ਦਾ ਹਿੱਸਾ ਹੈ। ਇਸ ਵਿੱਚ 9MHz, 800KB ਆਨ-ਚਿੱਪ ਰੈਮ, ਅਤੇ ਬਾਹਰੀ ਸਟੋਰੇਜ ਇੰਟਰਫੇਸ ਹੈ ਜੋ 256/16 ਬਿੱਟ DDR32, DDR2 ਇੰਟਰਫੇਸ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ, ਦੇ ਨਾਲ ਇੱਕ ARM ਡਿਊਲ-ਕੋਰ CortexA3- ਅਧਾਰਿਤ ਐਪਲੀਕੇਸ਼ਨ ਪ੍ਰੋਸੈਸਰ ਹੈ। ਬੋਰਡ ਵਿੱਚ ਦੋ ਗੀਗਾਬਿਟ NIC ਸਹਾਇਤਾ, ਦੋ USB2.0 OTG ਇੰਟਰਫੇਸ, ਦੋ CAN2.0B ਬੱਸ ਇੰਟਰਫੇਸ, ਦੋ SD ਕਾਰਡ, SDIO, MMC ਅਨੁਕੂਲ ਕੰਟਰੋਲਰ, 2 SPIs, 2 UARTs, 2 I2C ਇੰਟਰਫੇਸ, ਅਤੇ 4bit GPIO ਦੇ 32 ਜੋੜੇ ਹਨ। ਬੋਰਡ ਵਿੱਚ ਇੱਕ ਕੋਰ ਬੋਰਡ (AC7Z010) ਹੈ ਜੋ ਦੋ ਮਾਈਕਰੋਨ ਦੇ MT41K128M16TW-107 DDR3 ਚਿਪਸ 256MB ਦੀ ਸੰਯੁਕਤ ਸਮਰੱਥਾ ਅਤੇ 32-ਬਿੱਟ ਦੀ ਇੱਕ ਡਾਟਾ ਬੱਸ ਚੌੜਾਈ ਦੇ ਨਾਲ ਵਰਤਦਾ ਹੈ। ਬੋਰਡ ਵਿੱਚ ਯੂਜ਼ਰ ਐਲ.ਈ.ਡੀ., ਯੂਜ਼ਰ ਕੀਜ਼, ਐਕਸਪੈਂਸ਼ਨ ਹੈਡਰ, ਜੇTAG ਡੀਬੱਗ ਪੋਰਟ, ਅਤੇ ਪਾਵਰ ਸਪਲਾਈ।
ਉਤਪਾਦ ਵਰਤੋਂ ਨਿਰਦੇਸ਼
ZYNQ7000 FPGA ਵਿਕਾਸ ਬੋਰਡ ਦੀ ਵਰਤੋਂ ਕਰਨ ਲਈ, ਇਹਨਾਂ ਕਦਮਾਂ ਦੀ ਪਾਲਣਾ ਕਰੋ:
- ਬਿਜਲੀ ਸਪਲਾਈ ਨੂੰ ਬੋਰਡ ਨਾਲ ਕਨੈਕਟ ਕਰੋ।
- ਇੱਕ USB ਕੇਬਲ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਬੋਰਡ ਨੂੰ ਆਪਣੇ ਕੰਪਿਊਟਰ ਨਾਲ ਕਨੈਕਟ ਕਰੋ।
- ਆਪਣੇ ਕੰਪਿਊਟਰ 'ਤੇ ਬੋਰਡ ਲਈ ਲੋੜੀਂਦੇ ਡਰਾਈਵਰਾਂ ਨੂੰ ਸਥਾਪਿਤ ਕਰੋ।
- ਆਪਣੇ ਸੌਫਟਵੇਅਰ ਵਿਕਾਸ ਵਾਤਾਵਰਣ ਨੂੰ ਖੋਲ੍ਹੋ ਅਤੇ ਇੱਕ ਨਵਾਂ ਪ੍ਰੋਜੈਕਟ ਬਣਾਓ।
- ZYNQ7000 FPGA ਵਿਕਾਸ ਬੋਰਡ ਦੀ ਵਰਤੋਂ ਕਰਨ ਲਈ ਆਪਣੀ ਪ੍ਰੋਜੈਕਟ ਸੈਟਿੰਗਾਂ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰੋ।
- ਆਪਣਾ ਕੋਡ ਲਿਖੋ ਅਤੇ ਇਸਨੂੰ ਕੰਪਾਇਲ ਕਰੋ।
- J ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਕੰਪਾਇਲ ਕੀਤੇ ਕੋਡ ਨੂੰ ਬੋਰਡ 'ਤੇ ਅੱਪਲੋਡ ਕਰੋTAG ਡੀਬੱਗ ਪੋਰਟ.
- ਬੋਰਡ 'ਤੇ ਆਪਣੇ ਕੋਡ ਦੀ ਜਾਂਚ ਕਰੋ।
ਨੋਟ: ਬੋਰਡ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਅਤੇ ਵਰਤੋਂ ਬਾਰੇ ਵਧੇਰੇ ਵਿਸਤ੍ਰਿਤ ਜਾਣਕਾਰੀ ਲਈ ਉਪਭੋਗਤਾ ਮੈਨੂਅਲ ਵੇਖੋ।
ਵਰਜਨ ਰਿਕਾਰਡ
| ਸੰਸਕਰਣ | ਮਿਤੀ | ਦੁਆਰਾ ਜਾਰੀ | ਵਰਣਨ |
| ਰੇਵ ਐਕਸਯੂ.ਐੱਨ.ਐੱਮ.ਐੱਮ.ਐਕਸ | 2019-12-15 | ਰਾਖੇਲ ਝੌ | ਪਹਿਲੀ ਰੀਲੀਜ਼ |
AC7Z010 ਕੋਰ ਬੋਰਡ
AC7Z010 ਕੋਰ ਬੋਰਡ ਜਾਣ-ਪਛਾਣ
- AC7Z010 (ਕੋਰ ਬੋਰਡ ਮਾਡਲ, ਹੇਠਾਂ ਉਹੀ) FPGA ਕੋਰ ਬੋਰਡ, ZYNQ ਚਿੱਪ XILINX ਕੰਪਨੀ ZYNQ7 ਸੀਰੀਜ਼ ਦੇ XC010Z1-400CLG7000I 'ਤੇ ਆਧਾਰਿਤ ਹੈ। ZYNQ ਚਿੱਪ ਦਾ PS ਸਿਸਟਮ ਦੋ ARM CortexTM-A9 ਪ੍ਰੋਸੈਸਰਾਂ, AMBA® ਇੰਟਰਕਨੈਕਟਸ, ਅੰਦਰੂਨੀ ਮੈਮੋਰੀ, ਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਅਤੇ ਪੈਰੀਫਿਰਲਾਂ ਨੂੰ ਏਕੀਕ੍ਰਿਤ ਕਰਦਾ ਹੈ। ZYNQ ਚਿੱਪ ਦੇ FPGA ਵਿੱਚ ਪ੍ਰੋਗਰਾਮੇਬਲ ਤਰਕ ਸੈੱਲ, DSP ਅਤੇ ਅੰਦਰੂਨੀ ਰੈਮ ਦਾ ਭੰਡਾਰ ਹੁੰਦਾ ਹੈ।
- ਇਹ ਕੋਰ ਬੋਰਡ ਦੋ ਮਾਈਕਰੋਨ ਦੇ MT41K128M16TW-107 DDR3 ਚਿਪਸ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ, ਜਿਨ੍ਹਾਂ ਵਿੱਚੋਂ ਹਰੇਕ ਦੀ ਸਮਰੱਥਾ 256MB ਹੈ; ਦੋ DDR ਚਿਪਸ ਇੱਕ 32-ਬਿੱਟ ਡਾਟਾ ਬੱਸ ਚੌੜਾਈ ਬਣਾਉਣ ਲਈ ਜੋੜਦੇ ਹਨ, ਅਤੇ ZYNQ ਅਤੇ DDR3 ਵਿਚਕਾਰ 533Mhz ਤੱਕ ਡਾਟਾ ਪੜ੍ਹਨ ਅਤੇ ਲਿਖਣ ਦੀ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ; ਇਹ ਸੰਰਚਨਾ ਸਿਸਟਮ ਦੀ ਉੱਚ-ਬੈਂਡਵਿਡਥ ਡੇਟਾ ਪ੍ਰੋਸੈਸਿੰਗ ਦੀਆਂ ਲੋੜਾਂ ਨੂੰ ਪੂਰਾ ਕਰ ਸਕਦੀ ਹੈ
- ਕੈਰੀਅਰ ਬੋਰਡ ਨਾਲ ਜੁੜਨ ਲਈ, ਇਸ ਕੋਰ ਬੋਰਡ ਦੇ ਦੋ ਬੋਰਡ-ਟੂ-ਬੋਰਡ ਕਨੈਕਟਰਾਂ ਨੂੰ PS ਸਾਈਡ 'ਤੇ USB ਪੋਰਟਾਂ, ਗੀਗਾਬਿਟ ਈਥਰਨੈੱਟ ਇੰਟਰਫੇਸ, SD ਕਾਰਡ ਸਲਾਟ, ਅਤੇ ਹੋਰ ਬਾਕੀ MIO ਪੋਰਟਾਂ (48) ਨਾਲ ਵਧਾਇਆ ਗਿਆ ਹੈ। ਨਾਲ ਹੀ BANK100 ਦੀਆਂ ਲਗਭਗ ਸਾਰੀਆਂ IO ਪੋਰਟਾਂ (13) (ਕੇਵਲ AC7Z010 ਲਈ), PL ਵਾਲੇ ਪਾਸੇ BAN34 ਅਤੇ BANK35, BANK34 ਅਤੇ BANK35 ਦੇ IO ਪੱਧਰ ਵੱਖ-ਵੱਖ ਪੱਧਰਾਂ ਦੇ ਇੰਟਰਫੇਸਾਂ ਲਈ ਉਪਭੋਗਤਾਵਾਂ ਦੀਆਂ ਲੋੜਾਂ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਕੈਰੀਅਰ ਬੋਰਡ ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੇ ਜਾ ਸਕਦੇ ਹਨ। ਉਹਨਾਂ ਉਪਭੋਗਤਾਵਾਂ ਲਈ ਜਿਨ੍ਹਾਂ ਨੂੰ ਬਹੁਤ ਸਾਰੇ IO ਦੀ ਜ਼ਰੂਰਤ ਹੈ, ਇਹ ਕੋਰ ਬੋਰਡ ਇੱਕ ਵਧੀਆ ਵਿਕਲਪ ਹੋਵੇਗਾ। ਅਤੇ IO ਕੁਨੈਕਸ਼ਨ ਭਾਗ, ਬਰਾਬਰ ਦੀ ਲੰਬਾਈ ਅਤੇ ਅੰਤਰ ਪ੍ਰੋਸੈਸਿੰਗ ਦੇ ਵਿਚਕਾਰ ਇੰਟਰਫੇਸ ਨੂੰ ZYNQ ਚਿੱਪ, ਅਤੇ ਕੋਰ ਬੋਰਡ ਦਾ ਆਕਾਰ ਸਿਰਫ 35 * 42 (mm) ਹੈ, ਜੋ ਸੈਕੰਡਰੀ ਵਿਕਾਸ ਲਈ ਬਹੁਤ ਢੁਕਵਾਂ ਹੈ.
ZYNQ ਚਿੱਪ
FPGA ਕੋਰ ਬੋਰਡ AC7Z010 Xilinx ਦੀ Zynq7000 ਸੀਰੀਜ਼ ਚਿੱਪ, ਮੋਡੀਊਲ XC7Z010-1CLG400I ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ। ਚਿੱਪ ਦਾ PS ਸਿਸਟਮ ਦੋ ARM Cortex™-A9 ਪ੍ਰੋਸੈਸਰਾਂ, AMBA® ਇੰਟਰਕਨੈਕਟਸ, ਅੰਦਰੂਨੀ ਮੈਮੋਰੀ, ਬਾਹਰੀ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਅਤੇ ਪੈਰੀਫਿਰਲਾਂ ਨੂੰ ਏਕੀਕ੍ਰਿਤ ਕਰਦਾ ਹੈ। ਇਹਨਾਂ ਪੈਰੀਫਿਰਲਾਂ ਵਿੱਚ ਮੁੱਖ ਤੌਰ 'ਤੇ USB ਬੱਸ ਇੰਟਰਫੇਸ, ਈਥਰਨੈੱਟ ਇੰਟਰਫੇਸ, SD/SDIO ਇੰਟਰਫੇਸ, I2C ਬੱਸ ਇੰਟਰਫੇਸ, CAN ਬੱਸ ਇੰਟਰਫੇਸ, UART ਇੰਟਰਫੇਸ, GPIO ਆਦਿ ਸ਼ਾਮਲ ਹਨ। PS ਸੁਤੰਤਰ ਤੌਰ 'ਤੇ ਕੰਮ ਕਰ ਸਕਦਾ ਹੈ ਅਤੇ ਪਾਵਰ ਚਾਲੂ ਜਾਂ ਰੀਸੈਟ 'ਤੇ ਸ਼ੁਰੂ ਹੋ ਸਕਦਾ ਹੈ। ਚਿੱਤਰ 2-2-1 ZYNQ7000 ਚਿੱਪ ਦੇ ਸਮੁੱਚੇ ਬਲਾਕ ਡਾਇਗ੍ਰਾਮ ਦਾ ਵੇਰਵਾ ਦਿੰਦਾ ਹੈ।
PS ਸਿਸਟਮ ਹਿੱਸੇ ਦੇ ਮੁੱਖ ਮਾਪਦੰਡ ਹੇਠ ਲਿਖੇ ਅਨੁਸਾਰ ਹਨ:
- ARM ਡੁਅਲ-ਕੋਰ CortexA9- ਅਧਾਰਿਤ ਐਪਲੀਕੇਸ਼ਨ ਪ੍ਰੋਸੈਸਰ, ARM-v7 ਆਰਕੀਟੈਕਚਰ, 800MHz ਤੱਕ
- 32KB ਪੱਧਰ 1 ਹਦਾਇਤ ਅਤੇ ਡਾਟਾ ਕੈਸ਼ ਪ੍ਰਤੀ CPU, 512KB ਪੱਧਰ 2 ਕੈਸ਼ 2 CPU ਸ਼ੇਅਰ
- ਆਨ-ਚਿੱਪ ਬੂਟ ਰੋਮ ਅਤੇ 256KB ਆਨ-ਚਿੱਪ ਰੈਮ
- ਬਾਹਰੀ ਸਟੋਰੇਜ ਇੰਟਰਫੇਸ, 16/32 ਬਿੱਟ DDR2, DDR3 ਇੰਟਰਫੇਸ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ
- ਦੋ ਗੀਗਾਬਿਟ NIC ਸਮਰਥਨ: ਵੱਖ-ਵੱਖ-ਸਮੁੱਚੀ DMA, GMII, RGMII, SGMII ਇੰਟਰਫੇਸ
- ਦੋ USB2.0 OTG ਇੰਟਰਫੇਸ, ਹਰੇਕ 12 ਨੋਡਾਂ ਤੱਕ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ
- ਦੋ CAN2.0B ਬੱਸ ਇੰਟਰਫੇਸ
- ਦੋ SD ਕਾਰਡ, SDIO, MMC ਅਨੁਕੂਲ ਕੰਟਰੋਲਰ
- 2 SPIs, 2 UARTs, 2 I2C ਇੰਟਰਫੇਸ
- 4bit GPIO ਦੇ 32 ਜੋੜੇ, 54 (32 + 22) PS ਸਿਸਟਮ IO ਵਜੋਂ, 64 PL ਨਾਲ ਜੁੜੇ
- PS ਅਤੇ PS ਤੋਂ PL ਤੱਕ ਉੱਚ ਬੈਂਡਵਿਡਥ ਕਨੈਕਸ਼ਨ
PL ਤਰਕ ਭਾਗ ਦੇ ਮੁੱਖ ਮਾਪਦੰਡ ਹੇਠ ਲਿਖੇ ਅਨੁਸਾਰ ਹਨ:
- ਤਰਕ ਸੈੱਲ: 28K
- ਲੁੱਕ-ਅੱਪ-ਟੇਬਲ (LUTs): 17600
- ਫਲਿੱਪ-ਫਲੌਪ: 35,200
- 18x25MACCs: 80
- ਬਲਾਕ ਰੈਮ: 240KB
- ਔਨ-ਚਿੱਪ ਵਾਲੀਅਮ ਲਈ ਦੋ AD ਕਨਵਰਟਰtage, ਤਾਪਮਾਨ ਸੈਂਸਿੰਗ ਅਤੇ 17 ਤੱਕ ਬਾਹਰੀ ਡਿਫਰੈਂਸ਼ੀਅਲ ਇਨਪੁਟ ਚੈਨਲ, 1MBPS
- XC7Z100-1CLG400I ਚਿੱਪ ਸਪੀਡ ਗ੍ਰੇਡ -1, ਉਦਯੋਗਿਕ ਗ੍ਰੇਡ, ਪੈਕੇਜ BGA400 ਹੈ, ਪਿੰਨ ਪਿੱਚ 0.8mm ਹੈ ZYNQ7000 ਸੀਰੀਜ਼ ਦੀ ਖਾਸ ਚਿੱਪ ਮਾਡਲ ਪਰਿਭਾਸ਼ਾ ਚਿੱਤਰ 2-2-2 ਵਿੱਚ ਦਿਖਾਈ ਗਈ ਹੈ
DDR3 DRAM
- FPGA ਕੋਰ ਬੋਰਡ AC7Z010 ਦੋ ਮਾਈਕ੍ਰੋਨ DDR3 SDRAM ਚਿਪਸ (ਕੁੱਲ 1GB), ਮਾਡਲ MT41K128M16TW-107 (Hynix ਦੇ ਅਨੁਕੂਲ) ਨਾਲ ਲੈਸ ਹੈ
- H5TQ2G63AFR-PBI)। DDR3 SDRAM ਦੀ ਕੁੱਲ ਬੱਸ ਚੌੜਾਈ 32bit ਹੈ। DDR3 SDRAM 533MHz (ਡੇਟਾ ਰੇਟ1066Mbps) ਦੀ ਅਧਿਕਤਮ ਗਤੀ 'ਤੇ ਕੰਮ ਕਰਦਾ ਹੈ। DDR3 ਮੈਮੋਰੀ ਸਿਸਟਮ ZYNQ ਪ੍ਰੋਸੈਸਿੰਗ ਸਿਸਟਮ (PS) ਦੇ ਬੈਂਕ 502 ਦੇ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਨਾਲ ਸਿੱਧਾ ਜੁੜਿਆ ਹੋਇਆ ਹੈ। DDR3 SDRAM ਦੀ ਖਾਸ ਸੰਰਚਨਾ ਹੇਠਾਂ ਦਿੱਤੀ ਸਾਰਣੀ 2-3-1 ਵਿੱਚ ਦਿਖਾਈ ਗਈ ਹੈ:
| ਬਿੱਟ ਨੰਬਰ | ਚਿੱਪ ਮਾਡਲ | ਸਮਰੱਥਾ | ਫੈਕਟਰੀ |
| U8, U9 | MT41K128M16TW-107 | 256M x 16bit | ਮਾਈਕ੍ਰੋਨ |
ਸਾਰਣੀ 2-3-1: DDR3 SDRAM ਸੰਰਚਨਾ
DDR3 ਦੇ ਹਾਰਡਵੇਅਰ ਡਿਜ਼ਾਈਨ ਲਈ ਸਿਗਨਲ ਦੀ ਇਕਸਾਰਤਾ 'ਤੇ ਸਖ਼ਤ ਵਿਚਾਰ ਕਰਨ ਦੀ ਲੋੜ ਹੈ। ਅਸੀਂ ਡੀਡੀਆਰ3 ਦੇ ਉੱਚ-ਸਪੀਡ ਅਤੇ ਸਥਿਰ ਸੰਚਾਲਨ ਨੂੰ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਸਰਕਟ ਡਿਜ਼ਾਈਨ ਅਤੇ ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਮੇਲ ਖਾਂਦਾ ਪ੍ਰਤੀਰੋਧ/ਟਰਮੀਨਲ ਪ੍ਰਤੀਰੋਧ, ਟਰੇਸ ਅੜਿੱਕਾ ਨਿਯੰਤਰਣ, ਅਤੇ ਟਰੇਸ ਲੰਬਾਈ ਨਿਯੰਤਰਣ ਨੂੰ ਪੂਰੀ ਤਰ੍ਹਾਂ ਵਿਚਾਰਿਆ ਹੈ।
DDR3 DRAM ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ:
| ਸਿਗਨਲ ਦਾ ਨਾਮ | ZYNQ ਪਿੰਨ ਨਾਮ | ZYNQ ਪਿੰਨ ਨੰਬਰ |
| DDR3_DQS0_P | PS_DDR_DQS_P0_502 | C2 |
| DDR3_DQS0_N | PS_DDR_DQS_N0_502 | B2 |
| DDR3_DQS1_P | PS_DDR_DQS_P1_502 | G2 |
| DDR3_DQS1_N | PS_DDR_DQS_N1_502 | F2 |
| DDR3_DQS2_P | PS_DDR_DQS_P2_502 | R2 |
| DDR3_DQS2_N | PS_DDR_DQS_N2_502 | T2 |
| DDR3_DQS3_P | PS_DDR_DQS_P3_502 | W5 |
| DDR3_DQS4_N | PS_DDR_DQS_N3_502 | W4 |
| DDR3_D0 | PS_DDR_DQ0_502 | C3 |
| DDR3_D1 | PS_DDR_DQ1_502 | B3 |
| DDR3_D2 | PS_DDR_DQ2_502 | A2 |
| DDR3_D3 | PS_DDR_DQ3_502 | A4 |
| DDR3_D4 | PS_DDR_DQ4_502 | D3 |
| DDR3_D5 | PS_DDR_DQ5_502 | D1 |
| DDR3_D6 | PS_DDR_DQ6_502 | C1 |
| DDR3_D7 | PS_DDR_DQ7_502 | E1 |
| DDR3_D8 | PS_DDR_DQ8_502 | E2 |
| DDR3_D9 | PS_DDR_DQ9_502 | E3 |
| DDR3_D10 | PS_DDR_DQ10_502 | G3 |
| DDR3_D11 | PS_DDR_DQ11_502 | H3 |
| DDR3_D12 | PS_DDR_DQ12_502 | J3 |
| DDR3_D13 | PS_DDR_DQ13_502 | H2 |
| DDR3_D14 | PS_DDR_DQ14_502 | H1 |
| DDR3_D15 | PS_DDR_DQ15_502 | J1 |
| DDR3_D16 | PS_DDR_DQ16_502 | P1 |
| DDR3_D17 | PS_DDR_DQ17_502 | P3 |
| DDR3_D18 | PS_DDR_DQ18_502 | R3 |
| DDR3_D19 | PS_DDR_DQ19_502 | R1 |
| DDR3_D20 | PS_DDR_DQ20_502 | T4 |
| DDR3_D21 | PS_DDR_DQ21_502 | U4 |
| DDR3_D22 | PS_DDR_DQ22_502 | U2 |
| DDR3_D23 | PS_DDR_DQ23_502 | U3 |
| DDR3_D24 | PS_DDR_DQ24_502 | V1 |
| DDR3_D25 | PS_DDR_DQ25_502 | Y3 |
| DDR3_D26 | PS_DDR_DQ26_502 | W1 |
| DDR3_D27 | PS_DDR_DQ27_502 | Y4 |
| DDR3_D28 | PS_DDR_DQ28_502 | Y2 |
| DDR3_D29 | PS_DDR_DQ29_502 | W3 |
| DDR3_D30 | PS_DDR_DQ30_502 | V2 |
| DDR3_D31 | PS_DDR_DQ31_502 | V3 |
| DDR3_DM0 | PS_DDR_DM0_502 | A1 |
| DDR3_DM1 | PS_DDR_DM1_502 | F1 |
| DDR3_DM2 | PS_DDR_DM2_502 | T1 |
| DDR3_DM3 | PS_DDR_DM3_502 | Y1 |
| DDR3_A0 | PS_DDR_A0_502 | N2 |
| DDR3_A1 | PS_DDR_A1_502 | K2 |
| DDR3_A2 | PS_DDR_A2_502 | M3 |
| DDR3_A3 | PS_DDR_A3_502 | K3 |
| DDR3_A4 | PS_DDR_A4_502 | M4 |
| DDR3_A5 | PS_DDR_A5_502 | L1 |
| DDR3_A6 | PS_DDR_A6_502 | L4 |
| DDR3_A7 | PS_DDR_A7_502 | K4 |
| DDR3_A8 | PS_DDR_A8_502 | K1 |
| DDR3_A9 | PS_DDR_A9_502 | J4 |
| DDR3_A10 | PS_DDR_A10_502 | F5 |
| DDR3_A11 | PS_DDR_A11_502 | G4 |
| DDR3_A12 | PS_DDR_A12_502 | E4 |
| DDR3_A13 | PS_DDR_A13_502 | D4 |
| DDR3_A14 | PS_DDR_A14_502 | F4 |
| DDR3_BA0 | PS_DDR_BA0_502 | L5 |
| DDR3_BA1 | PS_DDR_BA1_502 | R4 |
| DDR3_BA2 | PS_DDR_BA2_502 | J5 |
| DDR3_S0 | PS_DDR_CS_B_502 | N1 |
| DDR3_RAS | PS_DDR_RAS_B_502 | P4 |
| DDR3_CAS | PS_DDR_CAS_B_502 | P5 |
| DDR3_WE | PS_DDR_WE_B_502 | M5 |
| DDR3_ODT | PS_DDR_ODT_502 | N5 |
| DDR3_RESET | PS_DDR_DRST_B_502 | B4 |
| DDR3_CLK0_P | PS_DDR_CKP_502 | L2 |
| DDR3_CLK0_N | PS_DDR_CKN_502 | M2 |
| DDR3_CKE | PS_DDR_CKE_502 | N3 |
QSPI ਫਲੈਸ਼
FPGA ਕੋਰ ਬੋਰਡ AC7Z010 ਇੱਕ 256MBit Quad-SPI ਫਲੈਸ਼ ਚਿੱਪ ਨਾਲ ਲੈਸ ਹੈ, ਫਲੈਸ਼ ਮਾਡਲ W25Q256FVEI ਹੈ, ਜੋ ਕਿ 3.3V CMOS ਵੋਲਯੂਮ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈtage ਮਿਆਰੀ. QSPI ਫਲੈਸ਼ ਦੀ ਗੈਰ-ਅਸਥਿਰ ਪ੍ਰਕਿਰਤੀ ਦੇ ਕਾਰਨ, ਇਸਨੂੰ ਸਿਸਟਮ ਦੇ ਬੂਟ ਪ੍ਰਤੀਬਿੰਬ ਨੂੰ ਸਟੋਰ ਕਰਨ ਲਈ ਸਿਸਟਮ ਲਈ ਬੂਟ ਯੰਤਰ ਵਜੋਂ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਇਹਨਾਂ ਚਿੱਤਰਾਂ ਵਿੱਚ ਮੁੱਖ ਤੌਰ 'ਤੇ FPGA ਬਿੱਟ ਸ਼ਾਮਲ ਹਨ files, ARM ਐਪਲੀਕੇਸ਼ਨ ਕੋਡ, ਅਤੇ ਹੋਰ ਉਪਭੋਗਤਾ ਡੇਟਾ fileਐੱਸ. QSPI ਫਲੈਸ਼ ਦੇ ਖਾਸ ਮਾਡਲ ਅਤੇ ਸੰਬੰਧਿਤ ਮਾਪਦੰਡ ਸਾਰਣੀ 2-4-1 ਵਿੱਚ ਦਿਖਾਏ ਗਏ ਹਨ।
| ਸਥਿਤੀ | ਮਾਡਲ | ਸਮਰੱਥਾ | ਫੈਕਟਰੀ |
| U15 | W25Q256FVEI | 32M ਬਾਈਟ | Winbond |
ਸਾਰਣੀ 2-4-1: QSPI ਫਲੈਸ਼ ਨਿਰਧਾਰਨ
QSPI FLASH ZYNQ ਚਿੱਪ ਦੇ PS ਭਾਗ ਵਿੱਚ BANK500 ਦੇ GPIO ਪੋਰਟ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ। ਸਿਸਟਮ ਡਿਜ਼ਾਇਨ ਵਿੱਚ, ਇਹਨਾਂ PS ਪੋਰਟਾਂ ਦੇ GPIO ਪੋਰਟ ਫੰਕਸ਼ਨਾਂ ਨੂੰ QSPI ਫਲੈਸ਼ ਇੰਟਰਫੇਸ ਦੇ ਤੌਰ ਤੇ ਕੌਂਫਿਗਰ ਕਰਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਚਿੱਤਰ 2-4-1 ਯੋਜਨਾਬੱਧ ਵਿੱਚ QSPI ਫਲੈਸ਼ ਦਿਖਾਉਂਦਾ ਹੈ।
ਚਿੱਪ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟਾਂ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰੋ:
| ਸਿਗਨਲ ਦਾ ਨਾਮ | ZYNQ ਪਿੰਨ ਨਾਮ | ZYNQ ਪਿੰਨ ਨੰਬਰ |
| QSPI_SCK | PS_MIO6_500 | A5 |
| QSPI_CS | PS_MIO1_500 | A7 |
| QSPI_D0 | PS_MIO2_500 | B8 |
| QSPI_D1 | PS_MIO3_500 | D6 |
| QSPI_D2 | PS_MIO4_500 | B7 |
| QSPI_D3 | PS_MIO5_500 | A6 |
ਘੜੀ ਸੰਰਚਨਾ
AC7Z010 ਕੋਰ ਬੋਰਡ PS ਸਿਸਟਮ ਲਈ ਇੱਕ ਕਿਰਿਆਸ਼ੀਲ ਘੜੀ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ, ਤਾਂ ਜੋ PS ਸਿਸਟਮ ਸੁਤੰਤਰ ਤੌਰ 'ਤੇ ਕੰਮ ਕਰ ਸਕੇ।
PS ਸਿਸਟਮ ਘੜੀ ਸਰੋਤ
ZYNQ ਚਿੱਪ ਕੋਰ ਬੋਰਡ 'ਤੇ X33.333333 ਕ੍ਰਿਸਟਲ ਰਾਹੀਂ PS ਹਿੱਸੇ ਲਈ 1MHz ਕਲਾਕ ਇਨਪੁਟ ਪ੍ਰਦਾਨ ਕਰਦੀ ਹੈ। ਘੜੀ ਇਨਪੁਟ ZYNQ ਚਿੱਪ BANK500 ਦੇ PS_CLK_500 ਪਿੰਨ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ। ਇਸਦਾ ਯੋਜਨਾਬੱਧ ਚਿੱਤਰ ਚਿੱਤਰ 2-5-1 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ:
ਘੜੀ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ:
| ਸਿਗਨਲ ਦਾ ਨਾਮ | ZYNQ ਪਿੰਨ |
| PS_CLK_500 | E7 |
ਬਿਜਲੀ ਦੀ ਸਪਲਾਈ
ਪਾਵਰ ਸਪਲਾਈ ਵੋਲਯੂtagAC7Z010 ਕੋਰ ਬੋਰਡ ਦਾ e DC5V ਹੈ, ਜੋ ਕੈਰੀਅਰ ਬੋਰਡ ਨੂੰ ਜੋੜ ਕੇ ਸਪਲਾਈ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਇਸ ਤੋਂ ਇਲਾਵਾ, BANK34 ਅਤੇ BANK35 ਦੀ ਪਾਵਰ ਵੀ ਕੈਰੀਅਰ ਬੋਰਡ ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੀ ਜਾਂਦੀ ਹੈ। ਕੋਰ ਬੋਰਡ 'ਤੇ ਪਾਵਰ ਸਪਲਾਈ ਡਿਜ਼ਾਈਨ ਦਾ ਯੋਜਨਾਬੱਧ ਚਿੱਤਰ ਚਿੱਤਰ 2-6-1 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ:
FPGA ਵਿਕਾਸ ਬੋਰਡ + 5V ਦੁਆਰਾ ਸੰਚਾਲਿਤ ਹੈ, ਅਤੇ + 1.0V, + 1.8V, + 1.5V, + 3.3V ਚਾਰ DC / DC ਪਾਵਰ ਚਿਪਸ ਦੁਆਰਾ ਚਾਰ ਪਾਵਰ ਸਪਲਾਈ ਵਿੱਚ ਬਦਲਿਆ ਜਾਂਦਾ ਹੈ। + 1.0V ਦਾ ਆਉਟਪੁੱਟ ਕਰੰਟ 6A, + 1.8V ਅਤੇ + 1.5V ਪਾਵਰ ਆਉਟਪੁੱਟ ਕਰੰਟ 3A ਤੱਕ ਪਹੁੰਚ ਸਕਦਾ ਹੈ, + 3.3V ਆਉਟਪੁੱਟ ਕਰੰਟ 500mA ਹੈ। J29 ਕੋਲ FPGA BANK4 ਅਤੇ BANK34 ਨੂੰ ਪਾਵਰ ਸਪਲਾਈ ਕਰਨ ਲਈ 35 ਪਿੰਨ ਵੀ ਹਨ। ਡਿਫੌਲਟ 3.3V ਹੈ। ਉਪਭੋਗਤਾ ਬੈਕਪਲੇਨ 'ਤੇ VCCIO34 ਅਤੇ VCCIO35 ਨੂੰ ਬਦਲ ਕੇ BANK34 ਅਤੇ BANK35 ਦੀ ਪਾਵਰ ਬਦਲ ਸਕਦੇ ਹਨ। 1.5V VTT ਅਤੇ VREF ਵਾਲੀਅਮ ਤਿਆਰ ਕਰਦਾ ਹੈtagTI ਦੇ TPS3 ਦੁਆਰਾ DDR51206 ਦੁਆਰਾ ਲੋੜੀਂਦਾ ਹੈ। ਹਰੇਕ ਪਾਵਰ ਡਿਸਟ੍ਰੀਬਿਊਸ਼ਨ ਦੇ ਫੰਕਸ਼ਨ ਹੇਠਾਂ ਦਿੱਤੀ ਸਾਰਣੀ ਵਿੱਚ ਦਰਸਾਏ ਗਏ ਹਨ:
| ਬਿਜਲੀ ਦੀ ਸਪਲਾਈ | ਫੰਕਸ਼ਨ |
| +1.0ਵੀ | ZYNQ PS ਅਤੇ PL ਸੈਕਸ਼ਨ ਕੋਰ ਵੋਲtage |
| +1.8ਵੀ | ZYNQ PS ਅਤੇ PL ਅੰਸ਼ਕ ਸਹਾਇਕ ਵੋਲtage
BANK501 IO ਵੋਲtage |
| +3.3ਵੀ | ZYNQ Bank0, Bank500, QSIP ਫਲੈਸ਼
ਘੜੀ ਕ੍ਰਿਸਟਲ |
| +1.5ਵੀ | DDR3, ZYNQ Bank501 |
| VREF, VTT(+0.75V) | DDR3 |
| VCCIO34/35 | Bank34, Bank35 |
ਕਿਉਂਕਿ ZYNQ FPGA ਦੀ ਪਾਵਰ ਸਪਲਾਈ ਵਿੱਚ ਪਾਵਰ-ਆਨ ਕ੍ਰਮ ਦੀਆਂ ਲੋੜਾਂ ਹਨ, ਸਰਕਟ ਡਿਜ਼ਾਈਨ ਵਿੱਚ, ਅਸੀਂ ਚਿੱਪ ਦੀਆਂ ਪਾਵਰ ਲੋੜਾਂ ਦੇ ਅਨੁਸਾਰ ਡਿਜ਼ਾਈਨ ਕੀਤਾ ਹੈ। ਪਾਵਰ-ਆਨ ਕ੍ਰਮ ਹੈ +1.0V->+1.8V->(+1.5 V, +3.3V, VCCIO) ਸਰਕਟ ਡਿਜ਼ਾਇਨ ਚਿੱਪ ਦੇ ਆਮ ਸੰਚਾਲਨ ਨੂੰ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ। ਕਿਉਂਕਿ BANK34 ਅਤੇ BANK35 ਦੇ ਪੱਧਰ ਦੇ ਮਾਪਦੰਡ ਕੈਰੀਅਰ ਬੋਰਡ ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੀ ਬਿਜਲੀ ਸਪਲਾਈ ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਕੀਤੇ ਜਾਂਦੇ ਹਨ, ਸਭ ਤੋਂ ਵੱਧ 3.3V ਹੈ। ਜਦੋਂ ਤੁਸੀਂ ਕੋਰ ਬੋਰਡ ਲਈ VCCIO34 ਅਤੇ VCCIO35 ਪਾਵਰ ਪ੍ਰਦਾਨ ਕਰਨ ਲਈ ਕੈਰੀਅਰ ਬੋਰਡ ਨੂੰ ਡਿਜ਼ਾਈਨ ਕਰਦੇ ਹੋ, ਤਾਂ ਪਾਵਰ-ਆਨ ਕ੍ਰਮ + 5V ਤੋਂ ਹੌਲੀ ਹੁੰਦਾ ਹੈ।
AC7Z010 ਕੋਰ ਬੋਰਡ ਆਕਾਰ ਮਾਪ
ਬੋਰਡ ਤੋਂ ਬੋਰਡ ਕਨੈਕਟਰ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ
ਕੋਰ ਬੋਰਡ ਵਿੱਚ ਕੁੱਲ ਦੋ ਹਾਈ-ਸਪੀਡ ਐਕਸਪੈਂਸ਼ਨ ਪੋਰਟ ਹਨ। ਇਹ ਕੈਰੀਅਰ ਬੋਰਡ ਨਾਲ ਜੁੜਨ ਲਈ ਦੋ 120-ਪਿੰਨ ਇੰਟਰ-ਬੋਰਡ ਕਨੈਕਟਰ (J29/J30) ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ। ਬੋਰਡ ਤੋਂ ਬੋਰਡ ਕੁਨੈਕਟਰ ਦੀ ਪਿੰਨ ਸਪੇਸਿੰਗ 0.5mm ਹੈ, ਇਹਨਾਂ ਵਿੱਚੋਂ, J29 5V ਪਾਵਰ, VCCIO ਪਾਵਰ ਇਨਪੁਟ, ਕੁਝ IO ਸਿਗਨਲ ਅਤੇ ਜੇ.TAG ਸਿਗਨਲ, ਅਤੇ J30 ਬਾਕੀ IO ਸਿਗਨਲਾਂ ਅਤੇ MIO ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ। BANK34 ਅਤੇ BANK35 ਦਾ IO ਪੱਧਰ ਕਨੈਕਟਰ 'ਤੇ VCCIO ਇਨਪੁਟ ਨੂੰ ਐਡਜਸਟ ਕਰਕੇ ਬਦਲਿਆ ਜਾ ਸਕਦਾ ਹੈ, ਉੱਚ ਪੱਧਰ 3.3V ਤੋਂ ਵੱਧ ਨਹੀਂ ਹੈ। AX7Z010 ਕੈਰੀਅਰ ਬੋਰਡ ਜੋ ਅਸੀਂ ਡਿਜ਼ਾਇਨ ਕੀਤਾ ਹੈ, ਮੂਲ ਰੂਪ ਵਿੱਚ 3.3V ਹੈ। ਨੋਟ ਕਰੋ ਕਿ BANK13 ਦਾ IO ਨਹੀਂ ਹੈ
ਬੋਰਡ ਕਨੈਕਟਰ J29 ਨੂੰ ਬੋਰਡ ਦੀ ਅਸਾਈਨਮੈਂਟ ਪਿੰਨ ਕਰੋ
| J29 ਪਿੰਨ | ਸਿਗਨਲ
ਨਾਮ |
ZYNQ ਪਿੰਨ
ਨੰਬਰ |
J29 ਪਿੰਨ | ਸਿਗਨਲ ਦਾ ਨਾਮ | ZYNQ ਪਿੰਨ
ਨੰਬਰ |
| 1 | VCC5V | – | 2 | VCC5V | – |
| 3 | VCC5V | – | 4 | VCC5V | – |
| 5 | VCC5V | – | 6 | VCC5V | – |
| 7 | VCC5V | – | 8 | VCC5V | – |
| 9 | ਜੀ.ਐਨ.ਡੀ | – | 10 | ਜੀ.ਐਨ.ਡੀ | – |
| 11 | VCCIO_34 | – | 12 | VCCIO_35 | – |
| 13 | VCCIO_34 | – | 14 | VCCIO_35 | – |
| 15 | VCCIO_34 | – | 16 | VCCIO_35 | – |
| 17 | VCCIO_34 | – | 18 | VCCIO_35 | – |
| 19 | ਜੀ.ਐਨ.ਡੀ | – | 20 | ਜੀ.ਐਨ.ਡੀ | – |
| 21 | IO34_L10P | V15 | 22 | IO34_L7P | Y16 |
| 23 | IO34_L10N | ਡਬਲਯੂ15 | 24 | IO34_L7N | Y17 |
| 25 | IO34_L15N | U20 | 26 | IO34_L17P | Y18 |
| 27 | IO34_L15P | T20 | 28 | IO34_L17N | Y19 |
| 29 | ਜੀ.ਐਨ.ਡੀ | – | 30 | ਜੀ.ਐਨ.ਡੀ | – |
| 31 | IO34_L9N | U17 | 32 | IO34_L8P | ਡਬਲਯੂ14 |
| 33 | IO34_L9P | T16 | 34 | IO34_L8N | Y14 |
| 35 | IO34_L12N | U19 | 36 | IO34_L3P | U13 |
| 37 | IO34_L12P | U18 | 38 | IO34_L3N | V13 |
| 39 | ਜੀ.ਐਨ.ਡੀ | – | 40 | ਜੀ.ਐਨ.ਡੀ | – |
| 41 | IO34_L14N | P20 | 42 | IO34_L21N | V18 |
| 43 | IO34_L14P | N20 | 44 | IO34_L21P | V17 |
| 45 | IO34_L16N | ਡਬਲਯੂ20 | 46 | IO34_L18P | V16 |
| 47 | IO34_L16P | V20 | 48 | IO34_L18N | ਡਬਲਯੂ16 |
| 49 | ਜੀ.ਐਨ.ਡੀ | – | 50 | ਜੀ.ਐਨ.ਡੀ | – |
| 51 | IO34_L22N | ਡਬਲਯੂ19 | 52 | IO34_L23P | N17 |
| 53 | IO34_L22P | ਡਬਲਯੂ18 | 54 | IO34_L23N | P18 |
| 55 | IO34_L20N | R18 | 56 | IO34_L13N | P19 |
| 57 | IO34_L20P | T17 | 58 | IO34_L13P | N18 |
| 59 | ਜੀ.ਐਨ.ਡੀ | – | 60 | ਜੀ.ਐਨ.ਡੀ | – |
| 61 | IO34_L19N | R17 | 62 | IO34_L11N | U15 |
| 63 | IO34_L19P | R16 | 64 | IO34_L11P | U14 |
| 65 | IO34_L24P | P15 | 66 | IO34_L5N | T15 |
| 67 | IO34_L24N | P16 | 68 | IO34_L5P | T14 |
| 69 | ਜੀ.ਐਨ.ਡੀ | – | 70 | ਜੀ.ਐਨ.ਡੀ | – |
| 71 | IO34_L4P | V12 | 72 | IO34_L2N | U12 |
| 73 | IO34_L4N | ਡਬਲਯੂ13 | 74 | IO34_L2P | T12 |
| 75 | IO34_L1P | T11 | 76 | IO34_L6N | R14 |
| 77 | IO34_L1N | T10 | 78 | IO34_L6P | P14 |
| 79 | ਜੀ.ਐਨ.ਡੀ | – | 80 | ਜੀ.ਐਨ.ਡੀ | – |
| 81 | IO13_L13P | Y7 | 82 | IO13_L21P | V11 |
| 83 | IO13_L13N | Y6 | 84 | IO13_L21N | V10 |
| 85 | IO13_L11N | V7 | 86 | IO13_L14N | Y8 |
| 87 | IO13_L11P | U7 | 88 | IO13_L14P | Y9 |
| 89 | ਜੀ.ਐਨ.ਡੀ | – | 90 | ਜੀ.ਐਨ.ਡੀ | – |
| 91 | IO13_L19N | U5 | 92 | IO13_L22N | W6 |
| 93 | IO13_L19P | T5 | 94 | IO13_L22P | V6 |
| 95 | IO13_L16P | ਡਬਲਯੂ10 | 96 | IO13_L15P | V8 |
| 97 | IO13_L16N | W9 | 98 | IO13_L15N | W8 |
| 99 | ਜੀ.ਐਨ.ਡੀ | – | 100 | ਜੀ.ਐਨ.ਡੀ | – |
| 101 | IO13_L17P | U9 | 102 | IO13_L20P | Y12 |
| 103 | IO13_L17N | U8 | 104 | IO13_L20N | Y13 |
| 105 | IO13_L18P | ਡਬਲਯੂ11 | 106 | IO13_L12N | U10 |
| 107 | IO13_L18N | Y11 | 108 | IO13_L12P | T9 |
| 109 | ਜੀ.ਐਨ.ਡੀ | – | 110 | ਜੀ.ਐਨ.ਡੀ | – |
| 111 | FPGA_TCK | F9 | 112 | VP | K9 |
| 113 | FPGA_TMS | J6 | 114 | VN | L10 |
| 115 | FPGA_TDO | F6 | 116 | PS_POR_B | C7 |
| 117 | FPGA_TDI | G6 | 118 | FPGA_DONE | R11 |
ਬੋਰਡ ਕਨੈਕਟਰ J30 ਨੂੰ ਬੋਰਡ ਦੀ ਅਸਾਈਨਮੈਂਟ ਪਿੰਨ ਕਰੋ
| J30 ਪਿੰਨ | ਸਿਗਨਲ ਦਾ ਨਾਮ | ZYNQ ਪਿੰਨ
ਨੰਬਰ |
J30 ਪਿੰਨ | ਸਿਗਨਲ ਦਾ ਨਾਮ | ZYNQ
ਪਿੰਨ ਨੰਬਰ |
| 1 | IO35_L1P | C20 | 2 | IO35_L15N | F20 |
| 3 | IO35_L1N | B20 | 4 | IO35_L15P | F19 |
| 5 | IO35_L18N | G20 | 6 | IO35_L5P | E18 |
| 7 | IO35_L18P | G19 | 8 | IO35_L5N | E19 |
| 9 | ਜੀ.ਐਨ.ਡੀ | T13 | 10 | ਜੀ.ਐਨ.ਡੀ | T13 |
| 11 | IO35_L10N | J19 | 12 | IO35_L3N | D18 |
| 13 | IO35_L10P | K19 | 14 | IO35_L3P | E17 |
| 15 | IO35_L2N | A20 | 16 | IO35_L4P | D19 |
| 17 | IO35_L2P | B19 | 18 | IO35_L4N | D20 |
| 19 | ਜੀ.ਐਨ.ਡੀ | T13 | 20 | ਜੀ.ਐਨ.ਡੀ | T13 |
| 21 | IO35_L8P | M17 | 22 | IO35_L9N | L20 |
| 23 | IO35_L8N | M18 | 24 | IO35_L9P | L19 |
| 25 | IO35_L7P | M19 | 26 | IO35_L6P | F16 |
| 27 | IO35_L7N | M20 | 28 | IO35_L6N | F17 |
| 29 | ਜੀ.ਐਨ.ਡੀ | T13 | 30 | ਜੀ.ਐਨ.ਡੀ | T13 |
| 31 | IO35_L17N | H20 | 32 | IO35_L16N | G18 |
| 33 | IO35_L17P | J20 | 34 | IO35_L16P | G17 |
| 35 | IO35_L19N | G15 | 36 | IO35_L13N | H17 |
| 37 | IO35_L19P | H15 | 38 | IO35_L13P | H16 |
| 39 | ਜੀ.ਐਨ.ਡੀ | T13 | 40 | ਜੀ.ਐਨ.ਡੀ | T13 |
| 41 | IO35_L12N | K18 | 42 | IO35_L14N | H18 |
| 43 | IO35_L12P | K17 | 44 | IO35_L14P | J18 |
| 45 | IO35_L24N | J16 | 46 | IO35_L20P | K14 |
| 47 | IO35_L24P | K16 | 48 | IO35_L20N | J14 |
| 49 | ਜੀ.ਐਨ.ਡੀ | T13 | 50 | ਜੀ.ਐਨ.ਡੀ | T13 |
| 51 | IO35_L21N | N16 | 52 | IO35_L11P | L16 |
| 53 | IO35_L21P | N15 | 54 | IO35_L11N | L17 |
| 55 | IO35_L22N | L15 | 56 | IO35_L23P | M14 |
| 57 | IO35_L22P | L14 | 58 | IO35_L23N | M15 |
| 59 | ਜੀ.ਐਨ.ਡੀ | T13 | 60 | ਜੀ.ਐਨ.ਡੀ | T13 |
| 61 | PS_MIO22 | B17 | 62 | PS_MIO50 | B13 |
| 63 | PS_MIO27 | D13 | 64 | PS_MIO45 | B15 |
| 65 | PS_MIO23 | D11 | 66 | PS_MIO46 | D16 |
| 67 | PS_MIO24 | A16 | 68 | PS_MIO41 | C17 |
| 69 | ਜੀ.ਐਨ.ਡੀ | T13 | 70 | ਜੀ.ਐਨ.ਡੀ | T13 |
| 71 | PS_MIO25 | F15 | 72 | PS_MIO7 | D8 |
| 73 | PS_MIO26 | A15 | 74 | PS_MIO12 | D9 |
| 75 | PS_MIO21 | F14 | 76 | PS_MIO10 | E9 |
| 77 | PS_MIO16 | A19 | 78 | PS_MIO11 | C6 |
| 79 | ਜੀ.ਐਨ.ਡੀ | T13 | 80 | ਜੀ.ਐਨ.ਡੀ | T13 |
| 81 | PS_MIO20 | A17 | 82 | PS_MIO9 | B5 |
| 83 | PS_MIO19 | D10 | 84 | PS_MIO14 | C5 |
| 85 | PS_MIO18 | B18 | 86 | PS_MIO8 | D5 |
| 87 | PS_MIO17 | E14 | 88 | PS_MIO0 | E6 |
| 89 | ਜੀ.ਐਨ.ਡੀ | T13 | 90 | ਜੀ.ਐਨ.ਡੀ | T13 |
| 91 | PS_MIO39 | C18 | 92 | PS_MIO13 | E8 |
| 93 | PS_MIO38 | E13 | 94 | PS_MIO47 | B14 |
| 95 | PS_MIO37 | A10 | 96 | PS_MIO48 | B12 |
| 97 | PS_MIO28 | C16 | 98 | PS_MIO49 | C12 |
| 99 | ਜੀ.ਐਨ.ਡੀ | T13 | 100 | ਜੀ.ਐਨ.ਡੀ | T13 |
| 101 | PS_MIO35 | F12 | 102 | PS_MIO52 | C10 |
| 103 | PS_MIO34 | A12 | 104 | PS_MIO51 | B9 |
| 105 | PS_MIO33 | D15 | 106 | PS_MIO40 | D14 |
| 107 | PS_MIO32 | A14 | 108 | PS_MIO44 | F13 |
| 109 | ਜੀ.ਐਨ.ਡੀ | T13 | 110 | ਜੀ.ਐਨ.ਡੀ | T13 |
| 111 | PS_MIO31 | E16 | 112 | PS_MIO15 | C8 |
| 113 | PS_MIO36 | A11 | 114 | PS_MIO42 | E12 |
| 115 | PS_MIO29 | C13 | 116 | PS_MIO43 | A9 |
| 117 | PS_MIO30 | C15 | 118 | PS_MIO53 | C11 |
| 119 | QSPI_D3_PS_MIO5 | A6 | 120 | QSPI_D2_PS_MIO4 | B7 |
ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ
 |
ALINX AC7Z020 ZYNQ7000 FPGA ਵਿਕਾਸ ਬੋਰਡ [pdf] ਯੂਜ਼ਰ ਮੈਨੂਅਲ AC7Z020, AC7Z020 ZYNQ7000 FPGA ਵਿਕਾਸ ਬੋਰਡ, ZYNQ7000 FPGA ਵਿਕਾਸ ਬੋਰਡ, FPGA ਵਿਕਾਸ ਬੋਰਡ, ਵਿਕਾਸ ਬੋਰਡ, ਬੋਰਡ |
