Bòrd Leasachaidh ALINX AC7Z020 ZYNQ7000 FPGA

Fiosrachadh toraidh

Tha Bòrd Leasachaidh ZYNQ7000 FPGA na bhòrd leasachaidh anns a bheil a’ chip XC7Z100-1CLG400I, a tha na phàirt den t-sreath ZYNQ7000. Tha pròiseasar tagraidh stèidhichte air CortexA9 dà-cridhe ARM aige le astar gleoc suas ri 800MHz, 256KB air-chip RAM, agus eadar-aghaidh stòraidh taobh a-muigh a bheir taic do eadar-aghaidh 16/32 bit DDR2, DDR3. Tha dà thaic Gigabit NIC aig a’ bhòrd cuideachd, dà eadar-aghaidh USB2.0 OTG, dà eadar-aghaidh bus CAN2.0B, dà chairt SD, SDIO, riaghladairean co-chosmhail MMC, 2 SPIs, 2 UARTs, 2 eadar-aghaidh I2C, agus 4 paidhrichean de 32bit GPIO. Tha bòrd bunaiteach aig a’ bhòrd (AC7Z010) a bhios a’ cleachdadh dà chips Micron MT41K128M16TW-107 DDR3 le comas aonaichte de 256MB agus leud bus dàta de 32-bit. Tha LEDan cleachdaiche, iuchraichean luchd-cleachdaidh, bann leudachaidh, JTAG port deasbaid, agus solar cumhachd.

Stiùireadh airson cleachdadh bathar

Gus Bòrd Leasachaidh ZYNQ7000 FPGA a chleachdadh, lean na ceumannan seo:

1. Ceangail an solar cumhachd ris a 'bhòrd.
2. Ceangail am bòrd ris a 'choimpiutair agad a' cleachdadh càball USB.
3. Stàlaich draibhearan riatanach sam bith airson a 'bhùird air a' choimpiutair agad.
4. Fosgail an àrainneachd leasachaidh bathar-bog agad agus cruthaich pròiseact ùr.
5. Dèan rèiteachadh air na roghainnean pròiseict agad gus Bòrd Leasachaidh ZYNQ7000 FPGA a chleachdadh.
6. Sgrìobh do chòd agus cuir ri chèile e.
7. Luchdaich suas an còd cruinnichte chun bhòrd a’ cleachdadh an fhaidhle JTAG port deasbaid.
8. Dèan deuchainn air a’ chòd agad air a’ bhòrd.

Thoir an aire: Thoir sùil air leabhar-làimhe an neach-cleachdaidh airson fiosrachadh nas mionaidiche mu fheartan agus cleachdadh a’ bhùird.

Clàr an tionndaidh

Tionndadh	Ceann-latha	Sgaoileadh Le	Tuairisgeul
An t-Urr 1.0	2019-12-15	Rachel Zhou	Ciad Sgaoileadh

AC7Z010 prìomh bhòrd

Ro-ràdh bòrd bunaiteach AC7Z010

• AC7Z010 (modail bòrd bunaiteach, an aon rud gu h-ìosal) bòrd bunaiteach FPGA, tha chip ZYNQ stèidhichte air XC7Z010-1CLG400I de shreath companaidh XILINX ZYNQ7000. Tha siostam PS chip ZYNQ a’ toirt a-steach dà phròiseasar ARM CortexTM-A9, eadar-cheangail AMBA®, cuimhne a-staigh, eadar-aghaidh cuimhne taobh a-muigh agus iomaill. Anns an FPGA den chip ZYNQ tha beairteas de cheallan loidsig prògramaichte, DSP agus RAM a-staigh.
• Bidh am bòrd bunaiteach seo a’ cleachdadh dà chips Micron MT41K128M16TW-107 DDR3, agus tha comas 256MB aig gach fear; bidh an dà chips DDR a’ tighinn còmhla gus leud bus dàta 32-bit a chruthachadh, agus tricead cloc dàta leughaidh is sgrìobhaidh eadar ZYNQ agus DDR3 Suas gu 533Mhz; faodaidh an rèiteachadh seo coinneachadh ri feumalachdan giollachd dàta leud-bann àrd an t-siostam
• Gus ceangal a dhèanamh ris a 'bhòrd giùlain, tha an dà cheangal bòrd-gu-bòrd den bhòrd bunaiteach seo air an leudachadh le puirt USB air an taobh PS, eadar-aghaidh Gigabit Ethernet, slot cairt SD, agus puirt MIO eile (48). A bharrachd air cha mhòr a h-uile port IO (100) de BANK13 (dìreach airson AC7Z010), BAN34 agus BANK35 air taobh PL, faodar ìrean IO BANK34 agus BANK35 a thoirt seachad tron ​​​​bhòrd giùlain gus coinneachadh ri riatanasan luchd-cleachdaidh airson diofar ìrean eadar-aghaidh. Do luchd-cleachdaidh a tha feumach air tòrr IO, bidh am bòrd bunaiteach seo na dheagh roghainn. Agus am pàirt ceangail IO, a ’chip ZYNQ chun an eadar-aghaidh eadar an aon fhaid agus giollachd eadar-dhealaichte, agus chan eil meud a’ bhùird bunaiteach ach 35 * 42 (mm), a tha gu math freagarrach airson leasachadh àrd-sgoile.

ZYNQ Chip

Bidh prìomh bhòrd FPGA AC7Z010 a’ cleachdadh chip sreath Zynq7000 aig Xilinx, modal XC7Z010-1CLG400I. Tha siostam PS a ’chip a’ toirt a-steach dà phròiseasar ARM Cortex ™-A9, eadar-cheangail AMBA®, cuimhne a-staigh, eadar-aghaidh cuimhne taobh a-muigh agus iomaill. Tha na h-iomaill sin sa mhòr-chuid a’ toirt a-steach eadar-aghaidh bus USB, eadar-aghaidh Ethernet, eadar-aghaidh SD/SDIO, eadar-aghaidh bus I2C, eadar-aghaidh bus CAN, eadar-aghaidh UART, GPIO msaa. Faodaidh am PS obrachadh gu neo-eisimeileach agus tòiseachadh aig cumhachd air no ath-shuidheachadh. Thug Figear 2-2-1 mion-fhiosrachadh air an Diagram Bloc iomlan den ZYNQ7000 Chip.

Tha prìomh pharamadairean pàirt siostam PS mar a leanas:

• Pròiseasar tagraidh stèidhichte air CortexA9 dà-cridhe ARM, ailtireachd ARM-v7, suas gu 800MHz
• Stiùireadh 32KB ìre 1 agus tasgadan dàta gach CPU, tasgadan ìre 512 2KB 2 roinn CPU
• ROM bròg air-chip agus 256KB air-chip RAM
• Eadar-aghaidh stòraidh taobh a-muigh, cuir taic ri 16/32 bit DDR2, eadar-aghaidh DDR3
• Dà thaic Gigabit NIC: eadar-aghaidh DMA, GMII, RGMII, SGMII divergent-iomlan
• Dà eadar-aghaidh USB2.0 OTG, gach fear a’ toirt taic do suas ri 12 nodan
• Dà eadar-aghaidh bus CAN2.0B
• Dà chairt SD, SDIO, rianadairean co-chosmhail MMC
• 2 SPI, 2 UART, 2 eadar-aghaidh I2C
• 4 paidhrichean de 32bit GPIO, 54 (32 + 22) mar PS system IO, 64 ceangailte ri PL
• Ceangal leud-bann àrd taobh a-staigh PS agus PS gu PL

Tha prìomh pharamadairean pàirt loidsig PL mar a leanas:

• Ceallan loidsig: 28K
• Clàran-seallaidh (LUTn): 17600
• Flip-flops: 35,200
• 18x25 MACCn: 80
• Bloc RAM: 240KB
• Dà inneal-tionndaidh AD airson air-chip voltage, mothachadh teothachd agus suas ri 17 seanalan cuir a-steach eadar-dhealaichte bhon taobh a-muigh, 1MBPS
• Is e ìre astar chip XC7Z100-1CLG400I -1, ìre gnìomhachais, is e pasgan BGA400, is e pitch prìne 0.8mm tha am mìneachadh modail sònraichte chip de shreath ZYNQ7000 air a shealltainn ann am Figear 2-2-2

DDR3 DRAM

• Tha prìomh bhòrd FPGA AC7Z010 uidheamaichte le dà chips Micron DDR3 SDRAM (1GB gu h-iomlan), modail MT41K128M16TW-107 (Co-chòrdail ri Hynix
• H5TQ2G63AFR-PBI). Is e leud bus iomlan DDR3 SDRAM 32bit. Bidh DDR3 SDRAM ag obair aig astar as àirde de 533MHz (ìre dàta 1066Mbps). Tha siostam cuimhne DDR3 ceangailte gu dìreach ri eadar-aghaidh cuimhne BANK 502 den t-siostam giullachd ZYNQ (PS). Tha an rèiteachadh sònraichte de DDR3 SDRAM ri fhaicinn ann an Clàr 2-3-1 gu h-ìosal:

Àireamh Bit	Modail chip	Comas	Factaraidh
U8, U9	MT41K128M16TW-107	256m x 16 bit	Micron

Clàr 2-3-1: Rèiteachadh DDR3 SDRAM

Feumaidh dealbhadh bathar-cruaidh DDR3 beachdachadh teann air ionracas chomharran. Tha sinn air làn bheachdachadh a dhèanamh air a’ cho-fhreagairt resistor / terminal, smachd bacaidh lorg, agus smachd fad lorg ann an dealbhadh cuairteachaidh agus dealbhadh PCB gus dèanamh cinnteach à obrachadh àrd-astar agus seasmhach DDR3.

Sònrachadh prìne DDR3 DRAM:

Ainm comharraidh	Ainm pin ZYNQ	Àireamh pin ZYNQ
DDR3_DQS0_P	PS_DDR_DQS_P0_502	C2
DDR3_DQS0_N	PS_DDR_DQS_N0_502	B2
DDR3_DQS1_P	PS_DDR_DQS_P1_502	G2
DDR3_DQS1_N	PS_DDR_DQS_N1_502	F2
DDR3_DQS2_P	PS_DDR_DQS_P2_502	R2
DDR3_DQS2_N	PS_DDR_DQS_N2_502	T2
DDR3_DQS3_P	PS_DDR_DQS_P3_502	W5
DDR3_DQS4_N	PS_DDR_DQS_N3_502	W4
DDR3_D0	PS_DDR_DQ0_502	C3
DDR3_D1	PS_DDR_DQ1_502	B3
DDR3_D2	PS_DDR_DQ2_502	A2
DDR3_D3	PS_DDR_DQ3_502	A4
DDR3_D4	PS_DDR_DQ4_502	D3
DDR3_D5	PS_DDR_DQ5_502	D1
DDR3_D6	PS_DDR_DQ6_502	C1
DDR3_D7	PS_DDR_DQ7_502	E1
DDR3_D8	PS_DDR_DQ8_502	E2
DDR3_D9	PS_DDR_DQ9_502	E3

DDR3_D10	PS_DDR_DQ10_502	G3
DDR3_D11	PS_DDR_DQ11_502	H3
DDR3_D12	PS_DDR_DQ12_502	J3
DDR3_D13	PS_DDR_DQ13_502	H2
DDR3_D14	PS_DDR_DQ14_502	H1
DDR3_D15	PS_DDR_DQ15_502	J1
DDR3_D16	PS_DDR_DQ16_502	P1
DDR3_D17	PS_DDR_DQ17_502	P3
DDR3_D18	PS_DDR_DQ18_502	R3
DDR3_D19	PS_DDR_DQ19_502	R1
DDR3_D20	PS_DDR_DQ20_502	T4
DDR3_D21	PS_DDR_DQ21_502	U4
DDR3_D22	PS_DDR_DQ22_502	U2
DDR3_D23	PS_DDR_DQ23_502	U3
DDR3_D24	PS_DDR_DQ24_502	V1
DDR3_D25	PS_DDR_DQ25_502	Y3
DDR3_D26	PS_DDR_DQ26_502	W1
DDR3_D27	PS_DDR_DQ27_502	Y4
DDR3_D28	PS_DDR_DQ28_502	Y2
DDR3_D29	PS_DDR_DQ29_502	W3
DDR3_D30	PS_DDR_DQ30_502	V2
DDR3_D31	PS_DDR_DQ31_502	V3
DDR3_DM0	PS_DDR_DM0_502	A1
DDR3_DM1	PS_DDR_DM1_502	F1
DDR3_DM2	PS_DDR_DM2_502	T1
DDR3_DM3	PS_DDR_DM3_502	Y1
DDR3_A0	PS_DDR_A0_502	N2
DDR3_A1	PS_DDR_A1_502	K2
DDR3_A2	PS_DDR_A2_502	M3
DDR3_A3	PS_DDR_A3_502	K3
DDR3_A4	PS_DDR_A4_502	M4
DDR3_A5	PS_DDR_A5_502	L1
DDR3_A6	PS_DDR_A6_502	L4
DDR3_A7	PS_DDR_A7_502	K4
DDR3_A8	PS_DDR_A8_502	K1
DDR3_A9	PS_DDR_A9_502	J4

DDR3_A10	PS_DDR_A10_502	F5
DDR3_A11	PS_DDR_A11_502	G4
DDR3_A12	PS_DDR_A12_502	E4
DDR3_A13	PS_DDR_A13_502	D4
DDR3_A14	PS_DDR_A14_502	F4
DDR3_BA0	PS_DDR_BA0_502	L5
DDR3_BA1	PS_DDR_BA1_502	R4
DDR3_BA2	PS_DDR_BA2_502	J5
DDR3_S0	PS_DDR_CS_B_502	N1
DDR3_RAS	PS_DDR_RAS_B_502	P4
DDR3_CAS	PS_DDR_CAS_B_502	P5
DDR3_WE	PS_DDR_WE_B_502	M5
DDR3_ODT	PS_DDR_ODT_502	N5
DDR3_RESET	PS_DDR_DRST_B_502	B4
DDR3_CLK0_P	PS_DDR_CKP_502	L2
DDR3_CLK0_N	PS_DDR_CKN_502	M2
DDR3_CKE	PS_DDR_CKE_502	N3

QSPI Flash

Tha prìomh bhòrd FPGA AC7Z010 uidheamaichte le aon chip 256MBit Quad-SPI FLASH, is e am modail flash W25Q256FVEI, a bhios a’ cleachdadh an 3.3V CMOS voltage àbhaisteach. Air sgàth nàdar neo-luaineach QSPI FLASH, faodar a chleachdadh mar inneal bròg airson an t-siostam gus ìomhaigh bròg an t-siostaim a stòradh. Tha na h-ìomhaighean sin gu ìre mhòr a’ toirt a-steach pìos FPGA files, còd tagraidh ARM, agus dàta cleachdaiche eile files. Tha na modailean sònraichte agus na crìochan co-cheangailte de QSPI FLASH air an sealltainn ann an Clàr 2-4-1.

Dreuchd	Modail	Comas	Factaraidh
U15	W25Q256FVEI	32M Beit	Winbond

Clàr 2-4-1: Sònrachadh QSPI FLASH
Tha QSPI FLASH ceangailte ri port GPIO den BANK500 anns an roinn PS den chip ZYNQ. Ann an dealbhadh an t-siostaim, feumaidh gnìomhan port GPIO nam puirt PS sin a bhith air an rèiteachadh mar eadar-aghaidh QSPI FLASH. Tha Figear 2-4-1 a’ sealltainn an QSPI Flash anns an sgeama.

Dèan rèiteachadh air gnìomhan prìne chip:

Ainm comharraidh	Ainm pin ZYNQ	Àireamh pin ZYNQ
QSPI_SCK	PS_MIO6_500	A5
QSPI_CS	PS_MIO1_500	A7
QSPI_D0	PS_MIO2_500	B8
QSPI_D1	PS_MIO3_500	D6
QSPI_D2	PS_MIO4_500	B7
QSPI_D3	PS_MIO5_500	A6

Suidheachadh cloc

Tha am bòrd bunaiteach AC7Z010 a 'toirt seachad cloc gnìomhach airson an t-siostam PS, gus an urrainn don t-siostam PS obrachadh gu neo-eisimeileach.
Stòr cloc siostam PS
Bidh a ’chip ZYNQ a’ toirt seachad cuir a-steach gleoc 33.333333MHz airson a ’phàirt PS tron ​​​​criostail X1 air a’ phrìomh bhòrd. Tha cuir a-steach a’ ghleoc ceangailte ri prìne PS_CLK_500 den chip ZYNQ BANK500. Tha an sgeama sgeamach aige ri fhaicinn ann am Figear 2-5-1:

Sònrachadh prìne cloc:

Ainm comharra	Pin ZYNQ
PS_CLK_500	E7

Solar cumhachd
Tha an solar cumhachd voltagIs e DC7V e den phrìomh bhòrd AC010Z5, a tha air a thoirt seachad le bhith a ’ceangal a’ bhòrd giùlain. A bharrachd air an sin, tha cumhachd BANK34 agus BANK35 cuideachd air a thoirt seachad tron ​​​​bhòrd giùlain. Tha an diagram sgeamach de dhealbhadh solar cumhachd air a’ phrìomh bhòrd ri fhaicinn ann am Figear 2-6-1:

Tha bòrd leasachaidh FPGA air a stiùireadh le + 5V, agus air a thionndadh gu + 1.0V, + 1.8V, + 1.5V, + 3.3V ceithir solar cumhachd tro cheithir chips cumhachd DC / DC. Faodaidh an sruth toraidh de + 1.0V ruighinn 6A, + 1.8V agus + 1.5V sruth toraidh cumhachd is 3A, + is e sruth toraidh 3.3V 500mA. Tha 29 prìneachan aig J4 cuideachd airson cumhachd a thoirt do FPGA BANK34 agus BANK35. Is e am prìomh rud 3.3V. Faodaidh luchd-cleachdaidh cumhachd BANK34 agus BANK35 atharrachadh le bhith ag atharrachadh VCCIO34 agus VCCIO35 air an backplane. Bidh 1.5V a’ gineadh an VTT agus VREF voltagTha feum air le DDR3 tro TI's TPS51206. Tha gnìomhan gach cuairteachadh cumhachd air an sealltainn sa chlàr a leanas:

Solar cumhachd	Gnìomh
+1.0V	Earrann ZYNQ PS agus PL Core Voltage
+1.8V	ZYNQ PS agus PL pàirt taiceil leabhartage BANK501 IO leabhartage
+3.3V	ZYNQ Bank0, Banca 500, QSIP FLASH Criostal cloc

+1.5V	DDR3, Banca ZYNQ501
VREF, VTT(+0.75V)	DDR3
VCCIO34/35	Banca34, Banca35

Leis gu bheil na riatanasan sreath cumhachd aig solar cumhachd an ZYNQ FPGA, ann an dealbhadh cuairteachaidh, tha sinn air dealbhadh a rèir riatanasan cumhachd a ’chip. Is e an sreath cumhachd-air + 1.0V-> + 1.8V-> (+ 1.5 V, +3.3V, VCCIO) dealbhadh cuairteachaidh gus dèanamh cinnteach à obrachadh àbhaisteach a’ chip. Leis gu bheil inbhean ìre BANK34 agus BANK35 air an co-dhùnadh leis an t-solar cumhachd a bheir am bòrd giùlain seachad, is e 3.3V an ìre as àirde. Nuair a dhealbhaicheas tu am bòrd giùlain gus cumhachd VCCIO34 agus VCCIO35 a thoirt seachad airson a’ phrìomh bhòrd, tha an t-sreath cumhachd air adhart nas slaodaiche na + 5V.

Meud meud Bòrd Buna AC7Z010

Sònrachadh prìne Bòrd gu Bòrd Connectors
Tha dà phort leudachaidh àrd-astar gu h-iomlan aig a’ phrìomh bhòrd. Bidh e a’ cleachdadh dà cheangal eadar-bhòrd 120-pin (J29 / J30) gus ceangal ris a’ bhòrd giùlain. Is e 0.5mm eadar-dhealachadh PIN a’ bhùird gu ceanglaiche bòrd, nam measg, tha J29 ceangailte ri cumhachd 5V, cuir a-steach cumhachd VCCIO, cuid de chomharran IO agus JTAG comharran, agus tha J30 ceangailte ris na comharran IO a tha air fhàgail agus MIO. Faodar an ìre IO de BANK34 agus BANK35 atharrachadh le bhith ag atharrachadh cuir a-steach VCCIO air a ’cheangal, chan eil an ìre as àirde nas àirde na 3.3V. Is e am bòrd giùlain AX7Z010 a dhealbhaich sinn 3.3V gu bunaiteach. Thoir an aire nach eil an IO de BANK13

Sònrachadh prìne den bhòrd gu ceanglaiche bòrd J29

J29 Pin	Comharradh  Ainm	Pin ZYNQ Aireamh	J29 Pin	Ainm comharraidh	Pin ZYNQ Aireamh
1	VCC5V	–	2	VCC5V	–
3	VCC5V	–	4	VCC5V	–
5	VCC5V	–	6	VCC5V	–
7	VCC5V	–	8	VCC5V	–
9	GND	–	10	GND	–
11	VCCIO_34	–	12	VCCIO_35	–
13	VCCIO_34	–	14	VCCIO_35	–
15	VCCIO_34	–	16	VCCIO_35	–
17	VCCIO_34	–	18	VCCIO_35	–
19	GND	–	20	GND	–
21	IO34_L10P	v15	22	IO34_L7P	Y16
23	IO34_L10N	W15	24	IO34_L7N	Y17
25	IO34_L15N	U20	26	IO34_L17P	Y18
27	IO34_L15P	T20	28	IO34_L17N	Y19
29	GND	–	30	GND	–
31	IO34_L9N	U17	32	IO34_L8P	W14
33	IO34_L9P	T16	34	IO34_L8N	Y14
35	IO34_L12N	U19	36	IO34_L3P	U13
37	IO34_L12P	U18	38	IO34_L3N	v13
39	GND	–	40	GND	–
41	IO34_L14N	P20	42	IO34_L21N	v18
43	IO34_L14P	N20	44	IO34_L21P	v17
45	IO34_L16N	W20	46	IO34_L18P	v16
47	IO34_L16P	v20	48	IO34_L18N	W16
49	GND	–	50	GND	–
51	IO34_L22N	W19	52	IO34_L23P	N17
53	IO34_L22P	W18	54	IO34_L23N	P18
55	IO34_L20N	R18	56	IO34_L13N	P19
57	IO34_L20P	T17	58	IO34_L13P	N18
59	GND	–	60	GND	–

61	IO34_L19N	R17	62	IO34_L11N	U15
63	IO34_L19P	R16	64	IO34_L11P	U14
65	IO34_L24P	P15	66	IO34_L5N	T15
67	IO34_L24N	P16	68	IO34_L5P	T14
69	GND	–	70	GND	–
71	IO34_L4P	v12	72	IO34_L2N	U12
73	IO34_L4N	W13	74	IO34_L2P	T12
75	IO34_L1P	T11	76	IO34_L6N	R14
77	IO34_L1N	T10	78	IO34_L6P	P14
79	GND	–	80	GND	–
81	IO13_L13P	Y7	82	IO13_L21P	v11
83	IO13_L13N	Y6	84	IO13_L21N	v10
85	IO13_L11N	V7	86	IO13_L14N	Y8
87	IO13_L11P	U7	88	IO13_L14P	Y9
89	GND	–	90	GND	–
91	IO13_L19N	U5	92	IO13_L22N	W6
93	IO13_L19P	T5	94	IO13_L22P	V6
95	IO13_L16P	W10	96	IO13_L15P	V8
97	IO13_L16N	W9	98	IO13_L15N	W8
99	GND	–	100	GND	–
101	IO13_L17P	U9	102	IO13_L20P	Y12
103	IO13_L17N	U8	104	IO13_L20N	Y13
105	IO13_L18P	W11	106	IO13_L12N	U10
107	IO13_L18N	Y11	108	IO13_L12P	T9
109	GND	–	110	GND	–
111	FPGA_TCK	F9	112	VP	K9
113	FPGA_TMS	J6	114	VN	L10
115	FPGA_TDO	F6	116	PS_POR_B	C7
117	FPGA_TDI	G6	118	FPGA_DONE	R11

Sònrachadh prìne den bhòrd gu ceanglaiche bòrd J30

J30 Pin	Ainm comharraidh	Pin ZYNQ Aireamh	J30 Pin	Ainm comharraidh	ZYNQ Àireamh pin
1	IO35_L1P	C20	2	IO35_L15N	F20

3	IO35_L1N	B20	4	IO35_L15P	F19
5	IO35_L18N	G20	6	IO35_L5P	E18
7	IO35_L18P	G19	8	IO35_L5N	E19
9	GND	T13	10	GND	T13
11	IO35_L10N	J19	12	IO35_L3N	D18
13	IO35_L10P	K19	14	IO35_L3P	E17
15	IO35_L2N	A20	16	IO35_L4P	D19
17	IO35_L2P	B19	18	IO35_L4N	D20
19	GND	T13	20	GND	T13
21	IO35_L8P	M17	22	IO35_L9N	L20
23	IO35_L8N	M18	24	IO35_L9P	L19
25	IO35_L7P	M19	26	IO35_L6P	F16
27	IO35_L7N	M20	28	IO35_L6N	F17
29	GND	T13	30	GND	T13
31	IO35_L17N	H20	32	IO35_L16N	G18
33	IO35_L17P	J20	34	IO35_L16P	G17
35	IO35_L19N	G15	36	IO35_L13N	H17
37	IO35_L19P	H15	38	IO35_L13P	H16
39	GND	T13	40	GND	T13
41	IO35_L12N	K18	42	IO35_L14N	H18
43	IO35_L12P	K17	44	IO35_L14P	J18
45	IO35_L24N	J16	46	IO35_L20P	K14
47	IO35_L24P	K16	48	IO35_L20N	J14
49	GND	T13	50	GND	T13
51	IO35_L21N	N16	52	IO35_L11P	L16
53	IO35_L21P	N15	54	IO35_L11N	L17
55	IO35_L22N	L15	56	IO35_L23P	M14
57	IO35_L22P	L14	58	IO35_L23N	M15
59	GND	T13	60	GND	T13
61	PS_MIO22	B17	62	PS_MIO50	B13
63	PS_MIO27	D13	64	PS_MIO45	B15
65	PS_MIO23	D11	66	PS_MIO46	D16
67	PS_MIO24	A16	68	PS_MIO41	C17
69	GND	T13	70	GND	T13
71	PS_MIO25	F15	72	PS_MIO7	D8
73	PS_MIO26	A15	74	PS_MIO12	D9

75	PS_MIO21	F14	76	PS_MIO10	E9
77	PS_MIO16	A19	78	PS_MIO11	C6
79	GND	T13	80	GND	T13
81	PS_MIO20	A17	82	PS_MIO9	B5
83	PS_MIO19	D10	84	PS_MIO14	C5
85	PS_MIO18	B18	86	PS_MIO8	D5
87	PS_MIO17	E14	88	PS_MIO0	E6
89	GND	T13	90	GND	T13
91	PS_MIO39	C18	92	PS_MIO13	E8
93	PS_MIO38	E13	94	PS_MIO47	B14
95	PS_MIO37	A10	96	PS_MIO48	B12
97	PS_MIO28	C16	98	PS_MIO49	C12
99	GND	T13	100	GND	T13
101	PS_MIO35	F12	102	PS_MIO52	C10
103	PS_MIO34	A12	104	PS_MIO51	B9
105	PS_MIO33	D15	106	PS_MIO40	D14
107	PS_MIO32	A14	108	PS_MIO44	F13
109	GND	T13	110	GND	T13
111	PS_MIO31	E16	112	PS_MIO15	C8
113	PS_MIO36	A11	114	PS_MIO42	E12
115	PS_MIO29	C13	116	PS_MIO43	A9
117	PS_MIO30	C15	118	PS_MIO53	C11
119	QSPI_D3_PS_MIO5	A6	120	QSPI_D2_PS_MIO4	B7

www.alinx.com

Sgrìobhainnean/Goireasan

Bòrd Leasachaidh ALINX AC7Z020 ZYNQ7000 FPGA [pdfLeabhar-làimhe an neach-cleachdaidh AC7Z020, AC7Z020 ZYNQ7000 Bòrd Leasachaidh FPGA, Bòrd Leasachaidh ZYNQ7000 FPGA, Bòrd Leasachaidh FPGA, Bòrd Leasachaidh, Bòrd

Iomraidhean

• Leabhar-làimhe cleachdaiche