ALINX AN706 同步 Sampling 多通道 16 位 AD 模块用户手册

AD76061 是 16 位同步 samp分别具有八个、六个和四个通道的模拟到数字数据采集系统 (DAS)。每个部分包含模拟输入 clamp 保护，一个二阶抗混叠滤波器，一个采样保持器 amplifier，一个 16 位电荷再分配逐次逼近型模数转换器 (ADC)，一个灵活的数字滤波器，一个 2.5 V 参考和参考
输入clamp 保护电路可以容忍卷tages 高达 ±16.5 V。AD7606/AD7606-6/AD7606-4 采用 5 V 单电源供电，可以适应 ±10 V 和 ±5 V 真正的双极性输入信号，同时amp所有通道的吞吐率高达 200 kSPS。输入clamp 保护电路可以容忍卷tages 高达 ±16.5 V。
AD7606 具有 1 MΩ 模拟输入阻抗，与 s 无关amp灵频率。单电源供电、片上滤波和高输入阻抗消除了对驱动器操作的需要 amps 和外部双极电源。
AD7606/AD7606-6/AD7606-4 抗混叠滤波器具有 3 kHz 的 22 dB 截止频率，并在 s 时提供 40 dB 抗混叠抑制amp速率为 200 kSPS。
灵活的数字滤波器由引脚驱动，可提高 SNR，并减少 3 dB 带宽。

第 4 部分：AD7606 芯片功能框图

图 4-1：AD7606 功能框图

第 5 部分：AD7606 芯片时序规范

图 5-1：AD7606 时序图

AD7606 允许同时 samp凌所有八个模拟输入通道。
所有频道都是amp当两个 CONVST 引脚（CONVST A、CONVST B）连接在一起时，会同时发光。单个 CONVST 信号用于控制两个 CONVST x 输入。此公共 CONVST 信号的上升沿同时启动 samp凌在所有模拟输入通道（V1至V8）。
AD7606 包含一个用于执行转换的片内振荡器。所有 ADC 通道的转换时间为 tCONV。 BUSY 信号向用户指示转换何时正在进行，因此当应用 CONVST 的上升沿时，BUSY 变为逻辑高电平并在整个转换过程结束时转换为低电平。 BUSY 信号的下降沿用于放置所有八个采样保持器 amplifiers 回到轨道模式。 BUSY 的下降沿还表示现在可以从并行总线 (DB[15:0])、DOUTA 和 DOUTB 串行数据线或并行字节总线 DB[7:0] 读取新数据。

第 6 部分：AD7606 芯片引脚配置

在AN706 8通道AD模块硬件电路设计中，我们通过在AD7606的三个配置引脚上增加上拉或下拉电阻来设置AD7606的工作模式。

AD7606 支持外部参考输入或内部参考。如果使用外部基准，芯片的REFIN/REFOUT需要外部2.5V基准。如果使用内部参考卷tage. REFIN/REFOUT 引脚是一个内部 2.5V 参考电压。 REF SELECT 引脚用于选择内部参考或外部参考。在这个模块中，由于内部参考卷的准确性tagAD7606的e也很高（2.49V~2.505V），电路设计选择使用内部参考voltage.

引脚名称 设置级别 描述

参考选择高级使用内参体积tag2.5V
AD7606的AD转换数据采集可以采用并行方式或串行方式。用户可以通过设置PAR/SER/BYTE SEL引脚电平来设置通信模式。在AN706模块设计中，选择并行模式读取AD7606的AD数据

引脚名称 设置级别 描述

PAR/SER/字节选择低级选择并行接口

RANGE 引脚用于选择 ±10 V 或 ±5 V 作为 AD9767 的输入范围。在±5V范围内，1LSB=152.58uV。在±10 V 范围内，1LSB=305.175 uV。 AN706模块电路设计中，选择±5V模拟量tag输入范围

引脚名称 设置级别 描述

RANGE 低级模拟信号输入范围选择：±5V
AD7606 包含一个可选的数字一阶正弦滤波器，适用于吞吐量较慢或需要较高信噪比或动态范围的应用。过场amp使用overs控制数字滤波器的ling比率ampling 引脚，OS [2:0]（见下表）。 OS 2 是 MSB 控制位，OS 0 是 LSB 控制位。下表提供了oversampling位解码选择不同的oversamp乐费率。 OS 引脚在 BUSY 的下降沿被锁存。
在AN706模块的硬件设计中，OS[2:0]引出对外接口，FPGA或CPU可以通过控制OS[2:0]的引脚电平来选择是否使用滤波器，以达到更高的测量精度.

第 7 部分：AD7606 芯片 ADC 传递函数

AD7606 的输出编码是二进制补码。设计的代码转换发生在连续整数 LSB 值之间的中间，即 1/2 LSB 和 3/2 LSB。 AD65,536 的 LSB 大小为 FSR/7606。 AD7606 的理想传输特性如图 7-1 所示。

Part 8：接口定义（PCB上标注的pin为pin 1）

别针	信号名称	描述	别针	信号名称	描述
1	地线	地面	2	电压控制电路	+5 伏
3	操作系统1	配音amp玲选择	4	操作系统0	配音amp玲选择
5	康夫斯塔	数据转换	6	操作系统2	配音amp玲选择
7	RD	读	8	重置	重置
9	BUSY	忙碌的	10	CS	芯片选择
11			12	第一数据	第一个数据
13			14
15	DB0	广告数据总线	16	DB1	广告数据总线
17	DB2	广告数据总线	18	DB3	广告数据总线
19	DB4	广告数据总线	20	DB5	广告数据总线
21	DB6	广告数据总线	22	DB7	广告数据总线
23	DB8	广告数据总线	24	DB9	广告数据总线
25	DB10	广告数据总线	26	DB11	广告数据总线

第 9 部分：AN706 模块实验程序

首先，将AN706模块连接到ALINX FPGA开发板的34针标准扩展口（以防开发板断电）。

将信号源连接到 AN706 模块输入连接器（注：AD 端口输入范围：-5V~+5V）。
使用Quartus II或ISE软件将程序下载到FPGA中（如需测试程序，发邮件至 rachel. Zhou@alinx.com.cn).

打开串口调试助手工具，设置串口通信波特率如下
图 9-1：串口调试助手工具
卷tagAN8模块706路信号输入的e值会出现在串口通讯中。（由于8路数据在串口调试助手中显示为一行，所以需要放大界面。）

图 9-2：串行通信

以上数据为8路无信号输入的数据，因为AD信号输入为浮空状态，AD转换输出数据约为1.75V。
Examp乐： 如果用杜邦线将通道1的输入与AN3.3模块上的706V测试脚相连，测试voltage 模块上的 3.3V。

图 9-3：带 1V 测试引脚的通道 3.3

此时串口显示的AD1的测量数据约为+3.3074。

图 9-4：测试引脚 voltage 串口显示

第 10 部分：AN706 模块测量精度

通过测量施加的体积tage和高精度电压表，AD706模块在-0.5V到+5V电压范围内实际测量精度在5mV以内tage 输入范围。
下表显示了四个模拟量的八个通道的结果tages。第一列是高精度数字万用表测得的数据，后八列是AD模块AD模块测量的结果。

表 10-1：测试卷tage

在这个测试例程中，oversampling override enable 过滤器不用于提高 AN706 模块的精度。对于想要进一步提高s的准确性的用户amp玲和小号ampling速度不高，可以在程序里设置。方法ampling放大倍数，可以设置oversamp程序中的ling比。

第 11 部分：AN706 模块测试程序说明

下面简单介绍一下各个Verilog测试程序的思路，用户也可以参考代码中的注释说明。

顶级程序：ad706_test.v
定义FPGA和AN706模块以及串口接收和发送信号输入输出，实例化三个子程序（ad7606.v、volt_cal.v和uart.v）。
AD数据采集程序：ad7606.v
根据 AD7606 的时序，sample 16 个模拟信号AD 转换后的16 位数据。程序先向AD7606发送CONVSTAB信号开始AD数据转换，等待Busy信号变低依次读取AD通道1到通道16的数据。
广告卷tage 转换 (1 LSB)=5V/ 32758=0.15 mV

卷tage AD数据转换程序：volt_cal.v 该程序将从ad16.v采集到的7606位数据，Bit[15]转换为正负号，Bit[14:0]先转换为voltage值由下式计算，然后转换为十六进制voltage 值转换成 20 位 BCD 码。
串口发送程序：uart.v 定时发送8路voltage 数据通过 uart 传输到 PC。串口的发送时钟为50Mhz分频得到，波特率为9600bps。

www.alinx.com

文件/资源

ALINX AN706 同步 Sampling 多通道 16 位 AD 模块 [pdf] 用户手册
AN706 同时 Sampling 多通道 16 位 AD 模块，AN706，同步 Sampling 多通道 16 位 AD 模块，Sampling 多通道 16 位 AD 模块, 多通道 16 位 AD 模块, 16 位 AD 模块, AD 模块, 模块

参考

用户手册

第 1 部分：8 通道 AD 采集模块参数

第 2 部分：模块结构

第三部分：AD3芯片介绍