ALINX AN706 ساڳئي وقت Sampling ملٽي چينلز 16-Bits AD ماڊل يوزر مينوئل

ماڊل انٽرفيس: 40-پن 0.1 انچ فاصلو عورت هيڊر، ڊائون لوڊ هدايت
محيطي درجه حرارت (بجلي سان لاڳو: -40 ° ~ 85 °، صنعتي گهرجن کي پورو ڪرڻ لاء ماڊل تي سڀئي چپس

ان پٽ انٽرفيس: 8 SMA انٽرفيس ۽ 16-پن هيڊر 2.54 پچ سان (پن هر چينل ۾ مثبت ۽ منفي ٻه پن آهن)
ماپ جي درستگي: 0.5mV اندر

حصو 2: ماڊل جي جوڙجڪ

شڪل 2-1: 8-چينل AD ماڊل جي جوڙجڪ

حصو 3: AD7606 چپ جو تعارف

AD76061 16-bit آهي، هڪ ئي وقت ۾ ايسampling، اينالاگ کان ڊجيٽل ڊيٽا حاصل ڪرڻ وارو نظام (DAS) ترتيب سان اٺ، ڇهه ۽ چار چينلز سان. هر حصو اينالاگ ان پٽ cl تي مشتمل آهيamp تحفظ، هڪ سيڪنڊ-آرڊر antialiasing فلٽر، هڪ ٽريڪ ۽ هولڊ ampلائفيئر، هڪ 16-بٽ چارج ٻيهر ورهائڻ لڳاتار لڳ ڀڳ اينالاگ کان ڊجيٽل ڪنورٽر (ADC)، هڪ لچڪدار ڊجيٽل فلٽر، هڪ 2.5 V حوالو ۽ حوالو
ان پٽ clamp تحفظ circuitry vol برداشت ڪري سگهو ٿاtages ±16.5 V تائين. AD7606/AD7606-6/AD7606-4 هڪ واحد 5 V سپلائي کان ڪم ڪري ٿو ۽ ±10 V ۽ ±5 V صحيح بائيپولر ان پٽ سگنلن کي گڏ ڪري سگھي ٿو جڏهن تهampسڀني چينلن لاءِ 200 kSPS تائين لنگهه جي شرح تي. ان پٽ clamp تحفظ circuitry vol برداشت ڪري سگهو ٿاtag±16.5 V تائين.
AD7606 وٽ 1 MΩ اينالاگ ان پٽ رڪاوٽ آهي بغير s جيampلنگ جي تعدد. واحد سپلائي آپريشن، آن-چپ فلٽرنگ، ۽ اعلي ان پٽ رڪاوٽ ڊرائيور آپشن جي ضرورت کي ختم ڪري ٿو amps ۽ خارجي bipolar سامان.
AD7606/AD7606-6/AD7606-4 antialiasing فلٽر وٽ 3 dB ڪٽ آف فريڪوئنسي 22 kHz آهي ۽ 40 dB antialias rejecting مهيا ڪري ٿي جڏهن s.ampling 200 kSPS تي.
لچڪدار ڊجيٽل فلٽر پن تي هلندڙ آهي، SNR ۾ بهتري پيدا ڪري ٿو، ۽ 3 ڊي بي بينڊوڊٿ کي گھٽائي ٿو.

حصو 4: AD7606 چپ فنڪشنل بلاڪ ڊراگرام

شڪل 4-1: AD7606 فنڪشنل بلاڪ ڊاگرام

حصو 5: AD7606 چپ وقت جي وضاحت

شڪل 5-1: AD7606 ٽائمنگ ڊراگرام

AD7606 هڪ ئي وقت جي اجازت ڏئي ٿوampسڀني اٺ اينالاگ ان پٽ چينلن جو ling.
سڀ چينل ايسampليڊ simul-taneously جڏهن ٻئي CONVST پن (CONVST A، CONVST B) هڪٻئي سان ڳنڍيل آهن. هڪ واحد CONVST سگنل استعمال ڪيو ويندو آهي ٻنهي CONVST x ان پٽن کي ڪنٽرول ڪرڻ لاءِ. هن عام CONVST سگنل جي اڀرندڙ ڪنڊ هڪ ئي وقت جي شروعات ڪري ٿيampسڀني اينالاگ ان پٽ چينلز تي ling (V1 کان V8).
AD7606 تي مشتمل آهي هڪ آن-چپ آسيليٽر جيڪو استعمال ڪيو ويندو آهي تبديلين کي انجام ڏيڻ لاءِ. سڀني ADC چينلن جي بدلي جو وقت tCONV آهي. BUSY سگنل صارف ڏانهن اشارو ڪري ٿو جڏهن تبديليون جاري آهن، تنهنڪري جڏهن CONVST جي اڀرندڙ ڪنڊ لاڳو ٿئي ٿي، BUSY منطق بلند ٿي وڃي ٿي ۽ سڄي تبديلي جي عمل جي آخر ۾ منتقلي گهٽ ٿئي ٿي. BUSY سگنل جي گرڻ واري ڪنڊ کي استعمال ڪيو ويندو آهي سڀني اٺن ٽريڪ ۽ هولڊ کي رکڻ لاءِ ampلائفائر واپس ٽريڪ موڊ ۾. BUSY جي گرڻ واري ڪنڊ پڻ اشارو ڪري ٿي ته نئين ڊيٽا هاڻي متوازي بس (DB [15:0])، DOUTA ۽ DOUTB سيريل ڊيٽا لائينون، يا متوازي بائيٽ بس، ڊي بي [7:0] مان پڙهي سگهجي ٿو.

حصو 6: AD7606 چپ پن ترتيب

AN706 8-چينل AD ماڊل هارڊويئر سرڪٽ ڊيزائن ۾، اسان AD7606 جي آپريٽنگ موڊ کي AD7606 جي ٽن ڪنفيگريشن پنن ۾ پل-اپ يا پل-ڊائون ريزسٽرز شامل ڪري سيٽ ڪيو.

AD7606 هڪ خارجي ريفرنس ان پٽ يا اندروني ريفرنس کي سپورٽ ڪري ٿو. جيڪڏهن هڪ خارجي حوالو استعمال ڪيو ويندو آهي، چپ جي REFIN/REFOUT کي خارجي 2.5V حوالي جي ضرورت آهي. جيڪڏهن هڪ اندروني حوالو استعمال ڪندي voltage. REFIN/REFOUT پن هڪ اندروني 2.5V حوالو آهي. REF SELECT پن استعمال ڪيو ويندو آهي اندروني حوالي يا خارجي حوالي کي چونڊڻ لاءِ. هن ماڊل ۾، ڇاڪاڻ ته اندروني حوالن جي درستگي voltagAD7606 جو e پڻ تمام گھڻو آھي (2.49V ~ 2.505V)، سرڪٽ ڊيزائن کي استعمال ڪرڻ لاء چونڊيندو آھي اندروني حوالو حجمtage.

پن جو نالو سطح مقرر ڪريو وصف

REF چونڊيو اعليٰ سطح استعمال ڪريو اندروني حوالو voltagاي 2.5V

AD7606 جي AD تبادلي واري ڊيٽا جي حصول متوازي موڊ يا سيريل موڊ ۾ ٿي سگھي ٿي. صارف PAR/SER/BYTE SEL پن ليول کي ترتيب ڏيندي ڪميونيڪيشن موڊ سيٽ ڪري سگھي ٿو. AN706 ماڊل ڊيزائن ۾، AD7606 جي AD ڊيٽا پڙهڻ لاءِ متوازي موڊ چونڊيو

پن جو نالو سطح مقرر ڪريو وصف

PAR/SER/BYTE SEL گھٽ سطح متوازي انٽرفيس چونڊيو
RANGE پن AD10 ۾ ان پٽ رينج جي طور تي ±5 V يا ±9767 V کي چونڊڻ لاءِ استعمال ڪيو ويندو آهي. ±5 V جي حد ۾، 1LSB = 152.58uV. ±10 V جي حد ۾، 1LSB = 305.175 uV. AN706 ماڊل جي سرڪٽ ڊيزائن ۾، چونڊيو ±5V اينالاگ والtage داخل ڪرڻ جي حد

پن جو نالو سطح مقرر ڪريو وصف

RANGE گھٽ سطح اينالاگ سگنل ان پٽ رينج جي چونڊ: ± 5V

AD7606 هڪ اختياري ڊجيٽل فرسٽ آرڊر سنڪ فلٽر تي مشتمل آهي جنهن کي ايپليڪيشنن ۾ استعمال ڪيو وڃي جتي سست رفتاري جي شرح استعمال ٿئي ٿي يا جتي اعلي سگنل کان شور جو تناسب يا متحرڪ رينج گهربل هجي. اوورampڊجيٽل فلٽر جو ling تناسب اوور استعمال ڪندي ڪنٽرول ڪيو ويندو آهيampling pins, OS [2:0] (هيٺ ڏنل جدول ڏسو). OS 2 MSB ڪنٽرول بٽ آهي، ۽ OS 0 LSB ڪنٽرول بٽ آهي. هيٺ ڏنل جدول اوور مهيا ڪري ٿوampمختلف اوور چونڊڻ لاءِ ling bit ڊيڪوڊنگampجي شرح. OS پنن کي BUSY جي گرڻ واري ڪنڊ تي لچايو ويو آهي.
AN706 ماڊل جي هارڊويئر ڊيزائن ۾، OS[2:0] خارجي انٽرفيس ڏانهن وٺي ٿو، ۽ FPGA يا CPU اهو چونڊي سگهي ٿو ته فلٽر کي استعمال ڪيو وڃي OS جي پن ليول کي ڪنٽرول ڪندي [2:0] اعلي ماپ جي درستگي حاصل ڪرڻ لاءِ. .

حصو 7: AD7606 چپ ADC ٽرانسفر فنڪشن

AD7606 جو آئوٽ پٽ ڪوڊنگ ٻن جو پورو آھي. ڊزائين ڪيل ڪوڊ ٽرانزيڪشن لڳاتار انٽيجر LSB ويلز جي وچ ۾، يعني 1/2 LSB ۽ 3/2 LSB. LSB سائيز FSR/65,536 آهي AD7606 لاءِ. AD7606 لاءِ مثالي منتقلي جي خصوصيت تصوير 7-1 ۾ ڏيکاريل آهي.

حصو 8: انٽرفيس جي تعريف (پي سي بي تي ليبل ٿيل پن پن 1 آهي)

پن	سگنل جو نالو	وصف	پن	سگنل جو نالو	وصف
1	جي اين ڊي	زمين	2	وي سي سي	+5V
3	او ايس 1	اوورampلنگ چونڊيو	4	او ايس 0	اوورampلنگ چونڊيو
5	CONVSTAB	ڊيٽا جي تبديلي	6	او ايس 2	اوورampلنگ چونڊيو
7	RD	پڙهو	8	ري سيٽ ڪريو	ري سيٽ ڪريو
9	واپار	مصروف	10	CS	چپ چونڊيو
11			12	FIRSTDATA	پهريون ڊيٽا
13			14
15	ڊي بي 0	AD ڊيٽا بس	16	ڊي بي 1	AD ڊيٽا بس
17	ڊي بي 2	AD ڊيٽا بس	18	ڊي بي 3	AD ڊيٽا بس
19	ڊي بي 4	AD ڊيٽا بس	20	ڊي بي 5	AD ڊيٽا بس
21	ڊي بي 6	AD ڊيٽا بس	22	ڊي بي 7	AD ڊيٽا بس
23	ڊي بي 8	AD ڊيٽا بس	24	ڊي بي 9	AD ڊيٽا بس
25	ڊي بي 10	AD ڊيٽا بس	26	ڊي بي 11	AD ڊيٽا بس

حصو 9: AN706 ماڊل تجرباتي طريقيڪار

پهرين، AN706 ماڊل کي ALINX FPGA ڊولپمينٽ بورڊ جي 34-پن معياري توسيع پورٽ سان ڳنڍيو (جيڪڏهن ڊولپمينٽ بورڊ بند ٿيل هجي).

پنھنجي سگنل جي ماخذ کي AN706 ماڊل ان پٽ ڪنيڪٽر سان ڳنڍيو (نوٽ: AD پورٽ ان پٽ رينج: -5V~+5V).
Quartus II يا ISE سافٽ ويئر استعمال ڪندي پروگرام FPGA تي ڊائون لوڊ ڪريو (جيڪڏهن توهان کي ٽيسٽنگ پروگرامن جي ضرورت آهي، اي ميل موڪليو rachel.zhou@alinx.com.cn).

سيريل ڊيبگنگ اسسٽنٽ ٽول کي کوليو ۽ سيريل پورٽ جي ڪميونيڪيشن بوڊ ريٽ کي ھيٺ ڏنل سيٽ ڪريو
شڪل 9-1: سيريل ڊيبگنگ اسسٽنٽ ٽول
جلدtagAN8 ماڊل جي 706-چينل سگنل ان پٽ جي قيمت سيريل ڪميونيڪيشن ۾ ظاهر ٿيندي. (ڇاڪاڻ ته سيريل ڊيبگنگ اسسٽنٽ ۾ 8-واٽ ڊيٽا هڪ لڪير ۾ ڏيکاريل آهي، اسان کي انٽرفيس کي وڌائڻ جي ضرورت آهي.)

شڪل 9-2: سيريل ڪميونيڪيشن

مٿي ڄاڻايل ڊيٽا بغير سگنل ان پٽ جي ڊيٽا جا 8 چينل آهن، ڇاڪاڻ ته AD سگنل ان پٽ هڪ سچل حالت ۾ آهي، ۽ AD تبادلي جي پيداوار ڊيٽا بابت 1.75V آهي.
Exampاليزي: جيڪڏهن توهان چينل 1 جي ان پٽ کي AN3.3 ماڊل تي 706V ٽيسٽ پن سان ڊوپونٽ لائن سان ڳنڍيوtagماڊل تي 3.3V جو e.

شڪل 9-3: چينل 1 3.3V ٽيسٽ پن سان

هن وقت، سيريل انٽرفيس تي ڏيکاريل AD1 جي ماپ ڊيٽا اٽڪل +3.3074 آهي.

شڪل 9-4: ٽيسٽ پن جلدtagاي سيريل انٽرفيس تي ڊسپلي

حصو 10: AN706 ماڊل جي ماپ جي درستگي

لاڳو ٿيل حجم کي ماپڻ سانtage ۽ اعلي درستي وارو وولٽميٽر، AD706 ماڊل جي اصل ماپ جي درستگي 0.5mV جي اندر -5V کان +5V وولٽمينٽ جي اندر آھي.tage ان پٽ رينج.
هيٺ ڏنل جدول چار اينالاگ vol لاء اٺ چينلن جا نتيجا ڏيکاري ٿوtages. پھريون ڪالم ڊيٽا آھي جيڪا ماپي ويندي آھي اعليٰ صحت واري ڊجيٽل ملٽي ميٽر، ۽ آخري اٺ ڪالمن AD ماڊل جي AD ماڊل جي ماپ جا نتيجا آھن.

جدول 10-1: ٽيسٽنگ Voltage

هن ٽيسٽ جي معمول ۾، اوورampling override enable فلٽر AN706 ماڊل جي درستگي کي بهتر ڪرڻ لاءِ استعمال نه ڪيو ويو آهي. صارفين لاء جيڪي وڌيڪ بهتر ڪرڻ چاهيندا آهن s جي درستگيampلنگ ۽ ايسampling جي رفتار وڌيڪ نه آهي، ان کي پروگرام ۾ مقرر ڪري سگهجي ٿو. ايس جو طريقوampling magnification، توهان اوور سيٽ ڪري سگهو ٿاampپروگرام ۾ ling تناسب.

حصو 11: AN706 ماڊل ٽيسٽ پروگرام جو تفصيل

هيٺ ڏنل خيالن جو مختصر بيان آهي هر Verilog ٽيسٽ پروگرامن لاءِ، ۽ استعمال ڪندڙ پڻ حوالو ڏئي سگهن ٿا نوٽ تفصيل ڪوڊ ۾.

مٿين سطح جو پروگرام: ad706_test.v
FPGA ۽ AN706 ماڊلز جي وضاحت ڪريو ۽ سيريل پورٽ سگنل ان پٽ ۽ آئوٽ کي وصول ڪرڻ ۽ موڪلڻ لاءِ، ۽ ٽن سب روٽينز (ad7606.v، volt_cal.v ۽ uart.v) کي انسٽنٽ ڪريو.
AD ڊيٽا حاصل ڪرڻ جو پروگرام: ad7606.v
AD7606 جي وقت جي مطابق، ايسample 16 اينالاگ سگنل AD 16-bit ڊيٽا کي تبديل ڪيو. پروگرام پهريون ڀيرو AD7606 ڏانهن CONVSTAB سگنل موڪلي ٿو AD ڊيٽا جي تبديلي کي شروع ڪرڻ لاءِ، ۽ AD چينل 1 کان چينل 16 جي ڊيٽا کي ترتيب ۾ پڙهڻ لاءِ مصروف سگنل جي گهٽ ٿيڻ جو انتظار ڪري ٿو.
AD Voltagاي ڪنورشن (1 LSB)=5V/ 32758=0.15 mV

جلدtagAD ڊيٽا لاءِ e ڪنورشن پروگرام: volt_cal.v پروگرام ad16.v، Bit[7606] مان گڏ ڪيل 15-bit ڊيٽا کي مثبت ۽ منفي نشانين ۾ تبديل ڪري ٿو، ۽ Bit[14:0] پھريون ان کي حجم ۾ تبديل ڪري ٿو.tage قدر ھيٺ ڏنل فارمولا سان، ۽ پوء ھيڪساڊيڪل حجم کي تبديل ڪري ٿوtage قدر 20 عددي BCD ڪوڊ ۾.
سيريل پورٽ موڪلڻ جو پروگرام: uart.v ٽائمنگ موڪلي ٿو 8 چينل جي voltagاي ڊيٽا uart ذريعي PC ڏانهن. سيريل پورٽ جي منتقلي گھڙي حاصل ڪئي وئي آهي 50Mhz جي تعدد کي ورهائڻ سان، ۽ بيڊ جي شرح 9600bps آهي.

www.alinx.com

دستاويز / وسيلا

ALINX AN706 ساڳئي وقت Sampling ملٽي چينلز 16-Bits AD ماڊل [pdf] استعمال ڪندڙ دستياب
AN706 ساڳئي وقت ايسampling ملٽي چينلز 16-Bits AD ماڊل، AN706، ساڳئي وقت Sampling ملٽي چينلز 16-Bits AD ماڊل، Sampling ملٽي چينلز 16-Bits AD ماڊل، ملٽي چينلز 16-Bits AD ماڊل، 16-Bits AD Module، AD Module، Module

حوالو

استعمال ڪندڙ دستي

حصو 1: 8-چينل AD حاصل ڪرڻ وارو ماڊل پيرا ميٽرز