ALINX AN706 Đồng thời Sampling Hướng dẫn sử dụng mô-đun AD 16 bit đa kênh

Giao diện mô-đun: Tiêu đề nữ khoảng cách 40 chân 0.1 inch, hướng tải xuống
Nhiệt độ môi trường (với nguồn điện áp dụng: -40°~85°, tất cả các chip trên mô-đun đáp ứng các yêu cầu công nghiệp

Giao diện đầu vào: 8 giao diện SMA và tiêu đề 16 chân với cao độ 2.54 (Pin Mỗi kênh có hai Pin dương và âm)
Độ chính xác của phép đo: Trong vòng 0.5mV

Phần 2: Cấu trúc module

Hình 2-1: Cấu trúc mô-đun AD 8 kênh

Phần 3: Giới thiệu chip AD7606

AD76061 là 16-bit, đồng thời sampling, các hệ thống thu thập dữ liệu tương tự sang số (DAS) với tám, sáu và bốn kênh tương ứng. Mỗi phần chứa đầu vào tương tự clamp bảo vệ, bộ lọc khử răng cưa bậc hai, theo dõi và giữ ampbộ phát điện, bộ chuyển đổi tương tự sang kỹ thuật số (ADC) xấp xỉ liên tiếp phân phối lại điện tích 16 bit, bộ lọc kỹ thuật số linh hoạt, tham chiếu và tham chiếu 2.5 V
đầu vào clamp mạch bảo vệ chịu được voltaglên đến ±16.5 V. AD7606/AD7606-6/AD7606-4 hoạt động từ một nguồn cung cấp 5 V duy nhất và có thể cung cấp các tín hiệu đầu vào lưỡng cực thực ±10 V và ±5 V trong khi sampling ở tốc độ thông lượng lên đến 200 kSPS cho tất cả các kênh. đầu vào clamp mạch bảo vệ chịu được voltaglên đến ±16.5 V.
AD7606 có trở kháng đầu vào tương tự 1 MΩ bất kể samptần số linh. Hoạt động cung cấp đơn, lọc trên chip và trở kháng đầu vào cao loại bỏ nhu cầu vận hành trình điều khiển. amps và nguồn cung cấp lưỡng cực bên ngoài.
Bộ lọc khử răng cưa AD7606/AD7606-6/AD7606-4 có tần số cắt 3 dB là 22 kHz và cung cấp khả năng loại bỏ khử răng cưa 40 dB khi sampling ở mức 200 kSPS.
Bộ lọc kỹ thuật số linh hoạt được điều khiển bằng chân cắm, mang lại sự cải thiện về SNR và giảm băng thông 3 dB.

Phần 4: Sơ đồ khối chức năng chip AD7606

Hình 4-1: Sơ đồ khối chức năng AD7606

Phần 5: Thông số thời gian chip AD7606

Hình5-1: Sơ đồ thời gian AD7606

AD7606 cho phép đồng thời sampling của tất cả tám kênh đầu vào tương tự.
Tất cả các kênh là sampdẫn đồng thời khi cả hai chân CONVST (CONVST A, CONVST B) được nối với nhau. Một tín hiệu CONVST duy nhất được sử dụng để điều khiển cả hai đầu vào CONVST x. Cạnh lên của tín hiệu CONVST chung này bắt đầu đồng thời sampling trên tất cả các kênh đầu vào tương tự (V1 đến V8).
AD7606 chứa bộ tạo dao động trên chip được sử dụng để thực hiện chuyển đổi. Thời gian chuyển đổi cho tất cả các kênh ADC là tCONV. Tín hiệu BUSY cho người dùng biết khi quá trình chuyển đổi đang diễn ra, vì vậy khi cạnh tăng của CONVST được áp dụng, BUSY sẽ chuyển sang mức logic cao và chuyển tiếp xuống mức thấp khi kết thúc toàn bộ quá trình chuyển đổi. Cạnh xuống của tín hiệu BẬN được sử dụng để đặt tất cả tám đường dẫn và giữ ampnâng cấp trở lại chế độ theo dõi. Cạnh xuống của BUSY cũng chỉ ra rằng dữ liệu mới hiện có thể được đọc từ bus song song (DB[15:0]), các đường dữ liệu nối tiếp DOUTA và DOUTB hoặc bus byte song song, DB[7:0].

Phần 6: Cấu hình chân chip AD7606

Trong thiết kế mạch phần cứng mô-đun AD 706 kênh AN8, chúng tôi đặt chế độ hoạt động của AD7606 bằng cách thêm các điện trở kéo lên hoặc kéo xuống vào ba chân cấu hình của AD7606.

AD7606 hỗ trợ đầu vào tham chiếu bên ngoài hoặc tham chiếu bên trong. Nếu sử dụng tham chiếu bên ngoài, REFIN/REFOUT của chip yêu cầu tham chiếu 2.5V bên ngoài. Nếu sử dụng tham chiếu nội bộ voltagđ. Chân REFIN/REFOUT là một tham chiếu 2.5V bên trong. Chân REF SELECT được sử dụng để chọn tham chiếu bên trong hoặc tham chiếu bên ngoài. Trong mô-đun này, vì độ chính xác của tập tham chiếu nội bộtage của AD7606 cũng rất cao (2.49V~2.505V), thiết kế mạch chọn dùng vol tham chiếu nộitage.

Tên Pin Đặt cấp độ Sự miêu tả

THAM KHẢO CHỌN Cấp độ cao Sử dụng tài liệu tham khảo nội bộ voltage 2.5V

Việc thu thập dữ liệu chuyển đổi AD7606 có thể ở chế độ song song hoặc chế độ nối tiếp. Người dùng có thể đặt chế độ giao tiếp bằng cách đặt mức chân PAR/SER/BYTE SEL. trong thiết kế mô-đun AN706, chọn chế độ song song để đọc dữ liệu AD7606

Tên Pin Đặt cấp độ Sự miêu tả

PAR/SER/BYTE SEL Mức thấp Chọn giao diện song song
Chân RANGE được sử dụng để chọn ±10 V hoặc ±5 V làm phạm vi đầu vào trong AD9767. Trong phạm vi ±5 V, 1LSB=152.58uV. Trong phạm vi ±10 V, 1LSB=305.175 uV. Trong thiết kế mạch của mô-đun AN706, chọn âm lượng analog ±5Vtagphạm vi đầu vào e

Tên Pin Đặt cấp độ Sự miêu tả

Range Mức thấp Lựa chọn phạm vi đầu vào tín hiệu tương tự: ±5V

AD7606 chứa bộ lọc chân thực thứ tự kỹ thuật số tùy chọn nên được sử dụng trong các ứng dụng sử dụng tốc độ thông lượng chậm hơn hoặc khi mong muốn tỷ lệ tín hiệu trên nhiễu hoặc dải động cao hơn. Phần trênamptỷ lệ ling của bộ lọc kỹ thuật số được kiểm soát bằng cách sử dụng oversampchốt ling, OS [2:0] (xem Bảng bên dưới). OS 2 là bit điều khiển MSB và OS 0 là bit điều khiển LSB. Bảng dưới đây cung cấp các oversampgiải mã bit ling để chọn các overs khác nhauamplệ phí. Các chân của hệ điều hành được chốt trên cạnh xuống của BẬN.
Trong thiết kế phần cứng của mô-đun AN706, OS[2:0] dẫn đến giao diện bên ngoài và FPGA hoặc CPU có thể chọn có sử dụng bộ lọc hay không bằng cách kiểm soát mức pin của OS[2:0] để đạt được độ chính xác đo cao hơn .

Phần 7: CHỨC NĂNG CHUYỂN ĐỔI ADC Chip AD7606

Mã hóa đầu ra của AD7606 là phần bù hai. Quá trình chuyển đổi mã được thiết kế xảy ra ở giữa các giá trị LSB nguyên liên tiếp, nghĩa là 1/2 LSB và 3/2 LSB. Kích thước LSB là FSR/65,536 cho AD7606. Đặc tính truyền lý tưởng cho AD7606 được thể hiện trong Hình 7-1.

Phần 8: Định nghĩa giao diện (Chốt có nhãn trên PCB là chân 1)

Ghim	Tên tín hiệu	Sự miêu tả	Ghim	Tên tín hiệu	Sự miêu tả
1	GND	Đất	2	VCC	+5V
3	Hệ điều hành 1	Thuyết minhamplinh Lựa chọn	4	Hệ điều hành 0	Thuyết minhamplinh Lựa chọn
5	chuyển đổi	Chuyển đổi dữ liệu	6	Hệ điều hành 2	Thuyết minhamplinh Lựa chọn
7	RD	Đọc	8	CÀI LẠI	Cài lại
9	BẬN	Bận	10	CS	Chọn chip
11			12	DỮ LIỆU ĐẦU TIÊN	Dữ liệu đầu tiên
13			14
15	DB0	Bus dữ liệu quảng cáo	16	DB1	Bus dữ liệu quảng cáo
17	DB2	Bus dữ liệu quảng cáo	18	DB3	Bus dữ liệu quảng cáo
19	DB4	Bus dữ liệu quảng cáo	20	DB5	Bus dữ liệu quảng cáo
21	DB6	Bus dữ liệu quảng cáo	22	DB7	Bus dữ liệu quảng cáo
23	DB8	Bus dữ liệu quảng cáo	24	DB9	Bus dữ liệu quảng cáo
25	DB10	Bus dữ liệu quảng cáo	26	DB11	Bus dữ liệu quảng cáo

Phần 9: Quy trình thí nghiệm Mô-đun AN706

Đầu tiên, kết nối mô-đun AN706 với cổng mở rộng tiêu chuẩn 34 chân của Bảng phát triển ALINX FPGA (Trong trường hợp bảng phát triển bị tắt nguồn).

Kết nối nguồn tín hiệu của bạn với đầu nối đầu vào Mô-đun AN706 (Lưu ý: Phạm vi đầu vào cổng AD: -5V~+5V).
Tải chương trình xuống FPGA bằng phần mềm Quartus II hoặc ISE (nếu bạn cần chương trình thử nghiệm, hãy gửi email tới rachel.zhou@alinx.com.cn).

Mở công cụ hỗ trợ gỡ lỗi nối tiếp và đặt tốc độ truyền thông của cổng nối tiếp như sau
Hình 9-1: Công cụ hỗ trợ gỡ lỗi nối tiếp
VoltagGiá trị của đầu vào tín hiệu 8 kênh của mô-đun AN706 sẽ xuất hiện trong giao tiếp nối tiếp. (Vì dữ liệu 8 chiều được hiển thị trong một dòng trong trợ lý gỡ lỗi nối tiếp, chúng tôi cần phóng to giao diện.)

Hình 9-2: Giao tiếp nối tiếp

Dữ liệu trên là 8 kênh dữ liệu không có đầu vào tín hiệu, vì đầu vào tín hiệu AD ở trạng thái thả nổi và dữ liệu đầu ra chuyển đổi AD là khoảng 1.75V.
Examplê: Nếu bạn kết nối đầu vào của kênh 1 với chân kiểm tra 3.3V trên mô-đun AN706 bằng đường DuPont để kiểm tra âm lượngtage là 3.3V trên mô-đun.

Hình 9-3: Kênh 1 với chân kiểm tra 3.3V

Tại thời điểm này, dữ liệu đo lường của AD1 được hiển thị trên giao diện nối tiếp là khoảng +3.3074.

Hình 9-4: Kiểm tra pin voltage hiển thị trên giao diện nối tiếp

Phần 10: Độ chính xác đo lường mô-đun AN706

Bằng cách đo vol áp dụngtage và vôn kế có độ chính xác cao, độ chính xác đo thực tế của mô-đun AD706 nằm trong khoảng 0.5mV trong phạm vi -5V đến +5Vtagphạm vi đầu vào e.
Bảng sau đây cho thấy kết quả của tám kênh cho bốn vol tương tựtages. Cột đầu tiên là dữ liệu được đo bằng đồng hồ vạn năng kỹ thuật số có độ chính xác cao và tám cột cuối cùng là kết quả đo mô-đun AD của mô-đun AD.

Bảng 10-1: Tập kiểm tratage

Trong thói quen kiểm tra này, quáampbộ lọc cho phép ghi đè ling không được sử dụng để cải thiện độ chính xác của mô-đun AN706. Đối với những người dùng muốn cải thiện hơn nữa độ chính xác của sampling và samptốc độ ling không cao, nó có thể được thiết lập trong chương trình. phương pháp của sampphóng đại ling, bạn có thể thiết lập oversamptỷ lệ ling trong chương trình.

Phần 11: Mô tả chương trình kiểm tra mô-đun AN706

Sau đây là mô tả ngắn gọn về các ý tưởng cho từng chương trình thử nghiệm Verilog và người dùng cũng có thể tham khảo phần mô tả ghi chú trong mã.

Chương trình cấp cao nhất: ad706_test.v
Xác định các mô-đun FPGA và AN706 cũng như cổng nối tiếp để nhận và gửi tín hiệu đầu vào và đầu ra, đồng thời khởi tạo ba chương trình con (ad7606.v, volt_cal.v và uart.v).
Chương trình thu thập dữ liệu AD: ad7606.v
Theo thời gian của AD7606, sample 16 tín hiệu tương tự AD đã chuyển đổi dữ liệu 16-bit. Trước tiên, chương trình sẽ gửi tín hiệu CONVSTAB đến AD7606 để bắt đầu chuyển đổi dữ liệu AD và đợi tín hiệu Bận xuống mức thấp để đọc dữ liệu của kênh AD 1 đến kênh 16 theo trình tự.
tập quảng cáotage Chuyển đổi (1 LSB)=5V/ 32758=0.15 mV

Tậptagchương trình chuyển đổi dữ liệu AD: volt_cal.v Chương trình chuyển đổi dữ liệu 16-bit được thu thập từ ad7606.v, Bit[15] thành dấu dương và âm, và Bit[14:0] đầu tiên chuyển đổi nó thành voltage giá trị theo công thức sau, và sau đó chuyển đổi hệ thập lục phântaggiá trị e thành mã BCD gồm 20 chữ số.
Chương trình gửi cổng nối tiếp: uart.v Timing gửi 8 kênh voltagdữ liệu điện tử vào PC thông qua uart. Đồng hồ truyền của cổng nối tiếp thu được bằng cách chia tần số cho 50Mhz và tốc độ truyền là 9600bps.

www.alinx.com

Tài liệu / Tài nguyên

ALINX AN706 Đồng thời Sampling Mô-đun AD 16 bit đa kênh [tập tin pdf] Hướng dẫn sử dụng
AN706 Đồng thời Sampling Mô-đun AD 16 bit đa kênh, AN706, Đồng thời Sampling Mô-đun AD 16 bit đa kênh, Sampling Mô-đun AD 16 bit đa kênh, Mô-đun AD 16 bit đa kênh, Mô-đun AD 16 bit, Mô-đun AD, Mô-đun

Tài liệu tham khảo

Hướng dẫn sử dụng

Phần 1: Thông số mô-đun thu nhận quảng cáo 8 kênh