ALINX AN706 ក្នុងពេលដំណាលគ្នា Sampling Multi-Channels 16-Bits AD Module សៀវភៅណែនាំអ្នកប្រើប្រាស់

ចំណុចប្រទាក់ម៉ូឌុល៖ ក្បាលក្បាលស្ត្រី គម្លាត 40-pin 0.1 អ៊ីញ ទិសដៅទាញយក
សីតុណ្ហភាពព័ទ្ធជុំវិញ (ជាមួយនឹងថាមពលដែលបានអនុវត្ត: -40° ~ 85°, បន្ទះសៀគ្វីទាំងអស់នៅលើម៉ូឌុលដើម្បីបំពេញតាមតម្រូវការឧស្សាហកម្ម

ចំណុចប្រទាក់បញ្ចូល៖ ចំណុចប្រទាក់ SMA 8 និងបឋមកថា 16-pin ដែលមាន 2.54 ជម្រេ (Pin ឆានែលនីមួយៗមាន XNUMX Pin វិជ្ជមាន និងអវិជ្ជមាន)
ភាពត្រឹមត្រូវនៃការវាស់វែង៖ ក្នុងរយៈពេល 0.5mV

ផ្នែកទី 2: រចនាសម្ព័ន្ធម៉ូឌុល

រូបភាព 2-1: រចនាសម្ព័ន្ធម៉ូឌុល AD 8-channel

ផ្នែកទី 3៖ ការណែនាំអំពីបន្ទះឈីប AD7606

AD76061 គឺ 16 ប៊ីត s ក្នុងពេលដំណាលគ្នា។ampលីង ប្រព័ន្ធទទួលទិន្នន័យអាណាឡូកទៅឌីជីថល (DAS) ដែលមានបណ្តាញប្រាំបី ប្រាំមួយ និងបួន រៀងគ្នា។ ផ្នែកនីមួយៗមានបញ្ចូលអាណាឡូក clamp ការការពារ, តម្រងប្រឆាំងការហៅក្រៅលំដាប់ទីពីរ, តាមដាន និងសង្កត់ amplifier ឧបករណ៍បំប្លែងអាណាឡូកទៅឌីជីថល (ADC) ការចែកចាយឡើងវិញការគិតថ្លៃ 16 ប៊ីតជាបន្តបន្ទាប់ តម្រងឌីជីថលដែលអាចបត់បែនបាន ឯកសារយោង និងឯកសារយោង 2.5 V
ការបញ្ចូល clamp សៀគ្វីការពារអាចទ្រាំទ្រ voltages រហូតដល់ ±16.5 V. AD7606/AD7606-6/AD7606-4 ដំណើរការពីការផ្គត់ផ្គង់ 5 V តែមួយ ហើយអាចផ្ទុក ±10 V និង ±5 V សញ្ញាបញ្ចូល bipolar ពិតខណៈពេលដែល sampស្ថិតនៅក្នុងអត្រាបញ្ជូនរហូតដល់ 200 kSPS សម្រាប់គ្រប់ប៉ុស្តិ៍ទាំងអស់។ ការបញ្ចូល clamp សៀគ្វីការពារអាចទ្រាំទ្រ voltagរហូតដល់ ± 16.5 V.
AD7606 មាន impedance បញ្ចូលអាណាឡូក 1 MΩ ដោយមិនគិតពី sampប្រេកង់ ling ។ ប្រតិបត្តិការផ្គត់ផ្គង់តែមួយ ការច្រោះនៅលើបន្ទះឈីប និងការទប់ស្កាត់ការបញ្ចូលខ្ពស់លុបបំបាត់តម្រូវការសម្រាប់អ្នកបើកបរ op amps និងការផ្គត់ផ្គង់ bipolar ខាងក្រៅ។
AD7606/AD7606-6/AD7606-4 តម្រងប្រឆាំងមេរោគមានប្រេកង់កាត់ 3 dB នៃ 22 kHz និងផ្តល់នូវការបដិសេធ 40 dB antialias នៅពេល sampស្ថិតនៅ 200 kSPS ។
តម្រងឌីជីថលដែលអាចបត់បែនបានត្រូវបានជំរុញដោយម្ជុល ផ្តល់នូវការកែលម្អនៅក្នុង SNR និងកាត់បន្ថយកម្រិតបញ្ជូន 3 dB ។

ផ្នែកទី 4៖ ដ្យាក្រាមប្លុកមុខងាររបស់បន្ទះឈីប AD7606

រូបភាពទី 4-1: ដ្យាក្រាមប្លុកមុខងារ AD7606

ផ្នែកទី 5៖ ការកំណត់ពេលវេលាបន្ទះឈីប AD7606

រូបភាពទី 5-1: ដ្យាក្រាមកំណត់ពេលវេលា AD7606

AD7606 អនុញ្ញាតឱ្យ s ក្នុងពេលដំណាលគ្នា។ampលីងនៃបណ្តាញបញ្ចូលអាណាឡូកទាំងប្រាំបី។
ឆានែលទាំងអស់គឺ sampដឹកនាំក្នុងពេលដំណាលគ្នានៅពេលដែលម្ជុល CONVST ទាំងពីរ (CONVST A, CONVST B) ត្រូវបានចងជាមួយគ្នា។ សញ្ញា CONVST តែមួយត្រូវបានប្រើដើម្បីគ្រប់គ្រងការបញ្ចូល CONVST x ទាំងពីរ។ គែមកើនឡើងនៃសញ្ញា CONVST ទូទៅនេះចាប់ផ្តើមក្នុងពេលដំណាលគ្នា។ampស្ថិតនៅលើបណ្តាញបញ្ចូលអាណាឡូកទាំងអស់ (V1 ដល់ V8) ។
AD7606 មានលំយោលនៅលើបន្ទះឈីបដែលត្រូវបានប្រើដើម្បីធ្វើការបំប្លែង។ ពេលវេលាបំប្លែងសម្រាប់ប៉ុស្តិ៍ ADC ទាំងអស់គឺ tCONV ។ សញ្ញា BUSY បង្ហាញដល់អ្នកប្រើប្រាស់នៅពេលដែលការបំប្លែងកំពុងដំណើរការ ដូច្នេះនៅពេលដែលការកើនឡើងនៃ CONVST ត្រូវបានអនុវត្ត BUSY ឡើងខ្ពស់ ហើយការផ្លាស់ប្តូរទាបនៅចុងបញ្ចប់នៃដំណើរការបំប្លែងទាំងមូល។ គែមធ្លាក់ចុះនៃសញ្ញា BUSY ត្រូវបានប្រើដើម្បីដាក់បទទាំងប្រាំបី ampត្រឡប់ចូលទៅក្នុងរបៀបបទ។ គែមធ្លាក់ចុះនៃ BUSY ក៏បង្ហាញថាទិន្នន័យថ្មីអាចអានបានពីឡានក្រុងប៉ារ៉ាឡែល (DB[15:0]) ខ្សែទិន្នន័យសៀរៀល DOUTA និង DOUTB ឬប៉ារ៉ាឡែលបៃបៃ DB[7:0]។

ផ្នែកទី 6៖ ការកំណត់រចនាសម្ព័ន្ធ Chip Pin AD7606

នៅក្នុងការរចនាសៀគ្វីផ្នែករឹងម៉ូឌុល AN706 8-channel AD យើងបានកំណត់របៀបប្រតិបត្តិការរបស់ AD7606 ដោយបន្ថែមប្រដាប់ទប់ទាញឡើងលើ ឬទាញចុះក្រោមទៅម្ជុលកំណត់រចនាសម្ព័ន្ធបីរបស់ AD7606។

AD7606 គាំទ្រការបញ្ចូលឯកសារយោងខាងក្រៅ ឬឯកសារយោងខាងក្នុង។ ប្រសិនបើសេចក្តីយោងខាងក្រៅត្រូវបានប្រើប្រាស់ ការ REFIN/REFOUT នៃបន្ទះឈីបទាមទារសេចក្តីយោង 2.5V ខាងក្រៅ។ ប្រសិនបើប្រើឯកសារយោងខាងក្នុង voltagអ៊ី ម្ជុល REFIN/REFOUT គឺជាឯកសារយោង 2.5V ខាងក្នុង។ ម្ជុល REF SELECT ត្រូវបានប្រើដើម្បីជ្រើសរើសឯកសារយោងខាងក្នុង ឬឯកសារយោងខាងក្រៅ។ នៅក្នុងម៉ូឌុលនេះដោយសារតែភាពត្រឹមត្រូវនៃឯកសារយោងខាងក្នុង voltage នៃ AD7606 ក៏ខ្ពស់ផងដែរ (2.49V ~ 2.505V) ការរចនាសៀគ្វីជ្រើសរើសប្រើវ៉ុលយោងខាងក្នុង។tage.

ឈ្មោះពិន	កំណត់កម្រិត	ការពិពណ៌នា
ការជ្រើសរើស REF	កម្រិតខ្ពស់	ប្រើឯកសារយោងខាងក្នុង voltagអ៊ី ៤.៥ វី

ការទិញទិន្នន័យបំប្លែង AD របស់ AD7606 អាចស្ថិតក្នុងរបៀបប៉ារ៉ាឡែល ឬរបៀបសៀរៀល។ អ្នកប្រើប្រាស់អាចកំណត់របៀបទំនាក់ទំនងដោយកំណត់កម្រិត PAR/SER/BYTE SEL pin។ នៅក្នុងការរចនាម៉ូឌុល AN706 សូមជ្រើសរើសរបៀបប៉ារ៉ាឡែលដើម្បីអានទិន្នន័យ AD នៃ AD7606

ឈ្មោះពិន	កំណត់កម្រិត	ការពិពណ៌នា
PAR/SER/BYTE SEL	កម្រិតទាប	ជ្រើសរើសចំណុចប្រទាក់ប៉ារ៉ាឡែល

ម្ជុល RANGE ត្រូវបានប្រើដើម្បីជ្រើសរើស ±10 V ឬ ±5 V ជាជួរបញ្ចូលក្នុង AD9767។ នៅក្នុងជួរ± 5 V, 1LSB = 152.58uV ។ នៅក្នុងជួរ ±10 V, 1LSB = 305.175 uV ។ នៅក្នុងការរចនាសៀគ្វីនៃម៉ូឌុល AN706 សូមជ្រើសរើស ± 5V analog voltage ជួរបញ្ចូល

ឈ្មោះពិន	កំណត់កម្រិត	ការពិពណ៌នា
RANGE ។	កម្រិតទាប	ការជ្រើសរើសជួរបញ្ចូលសញ្ញាអាណាឡូក: ± 5V

AD7606 មានតម្រង sinc លំដាប់ឌីជីថលដំបូងជាជម្រើសដែលគួរតែត្រូវបានប្រើនៅក្នុងកម្មវិធីដែលអត្រាបញ្ជូនយឺតជាងត្រូវបានប្រើ ឬកន្លែងដែលសមាមាត្រសញ្ញាទៅសំលេងរំខានខ្ពស់ ឬជួរថាមវន្តគឺចង់បាន។ ជាងampសមាមាត្រ ling នៃតម្រងឌីជីថលត្រូវបានគ្រប់គ្រងដោយប្រើ oversampling pins, OS [2:0] (សូមមើលតារាងខាងក្រោម)។ ប្រព័ន្ធប្រតិបត្តិការ 2 គឺជាប៊ីតត្រួតពិនិត្យ MSB ហើយ OS 0 គឺជាប៊ីតត្រួតពិនិត្យ LSB ។ តារាងខាងក្រោមផ្តល់នូវការបន្ថែមampការឌិកូដ ling bit ដើម្បីជ្រើសរើសផ្នែកផ្សេងៗampអត្រា។ ម្ជុល OS ត្រូវបានចាក់សោនៅលើគែមធ្លាក់ចុះនៃ BUSY ។
នៅក្នុងការរចនាផ្នែករឹងនៃម៉ូឌុល AN706 OS[2:0] នាំទៅដល់ចំណុចប្រទាក់ខាងក្រៅ ហើយ FPGA ឬ CPU អាចជ្រើសរើសថាតើត្រូវប្រើតម្រងដោយគ្រប់គ្រងកម្រិត pin របស់ OS[2:0] ដើម្បីសម្រេចបាននូវភាពត្រឹមត្រូវនៃការវាស់វែងខ្ពស់ជាង .

ផ្នែកទី 7: AD7606 Chip ADC Transfer FunCTION

ការសរសេរកូដលទ្ធផលនៃ AD7606 គឺជាការបំពេញបន្ថែមពីរ។ ការផ្លាស់ប្តូរកូដដែលបានរចនាឡើងកើតឡើងនៅពាក់កណ្តាលរវាងតម្លៃ LSB ចំនួនគត់ជាបន្តបន្ទាប់ ពោលគឺ 1/2 LSB និង 3/2 LSB ។ ទំហំ LSB គឺ FSR/65,536 សម្រាប់ AD7606។ លក្ខណៈផ្ទេរដ៏ល្អសម្រាប់ AD7606 ត្រូវបានបង្ហាញក្នុងរូបភាព 7-1 ។

ផ្នែកទី 8៖ និយមន័យចំណុចប្រទាក់ (ម្ជុលដែលមានស្លាកនៅលើ PCB គឺលេខ 1)

ម្ជុល	ឈ្មោះសញ្ញា	ការពិពណ៌នា	ម្ជុល	ឈ្មោះសញ្ញា	ការពិពណ៌នា
1	GND	ដី	2	វី.ស៊ី.ស៊ី	+5V
3	ប្រព័ន្ធប្រតិបត្តិការ ១	ហួសampលីង ជ្រើសរើស	4	ប្រព័ន្ធប្រតិបត្តិការ ១	ហួសampលីង ជ្រើសរើស
5	CONVSTAB	ការបម្លែងទិន្នន័យ	6	ប្រព័ន្ធប្រតិបត្តិការ ១	ហួសampលីង ជ្រើសរើស
7	RD	អាន	8	កំណត់ឡើងវិញ	កំណត់ឡើងវិញ
9	រវល់	រវល់	10	CS	ជ្រើសរើសបន្ទះឈីប
11			12	ទិន្នន័យដំបូង	ទិន្នន័យដំបូង
13			14
15	DB0	AD Data Bus	16	DB1	AD Data Bus
17	DB2	AD Data Bus	18	DB3	AD Data Bus
19	DB4	AD Data Bus	20	DB5	AD Data Bus
21	DB6	AD Data Bus	22	DB7	AD Data Bus
23	DB8	AD Data Bus	24	DB9	AD Data Bus
25	DB10	AD Data Bus	26	DB11	AD Data Bus

ផ្នែកទី 9៖ នីតិវិធីពិសោធន៍ម៉ូឌុល AN706

ដំបូង ភ្ជាប់ម៉ូឌុល AN706 ទៅច្រកពង្រីកស្តង់ដារ 34-pin នៃក្រុមប្រឹក្សាអភិវឌ្ឍន៍ ALINX FPGA (ក្នុងករណីដែលបន្ទះអភិវឌ្ឍន៍ត្រូវបានបិទ)។

ភ្ជាប់ប្រភពសញ្ញារបស់អ្នកទៅឧបករណ៍ភ្ជាប់បញ្ចូលម៉ូឌុល AN706 (ចំណាំ៖ ជួរបញ្ចូលច្រក AD: -5V~+5V)។
ទាញយកកម្មវិធីទៅ FPGA ដោយប្រើកម្មវិធី Quartus II ឬ ISE (ប្រសិនបើអ្នកត្រូវការកម្មវិធីសាកល្បង សូមផ្ញើអ៊ីមែលទៅ rachel.zhou@alinx.com.cn).

បើកឧបករណ៍ជំនួយការបំបាត់កំហុសសៀរៀល ហើយកំណត់អត្រាទំនាក់ទំនង baud នៃច្រកសៀរៀលដូចខាងក្រោម
រូបភាពទី 9-1៖ ឧបករណ៍ជំនួយការបំបាត់កំហុសសៀរៀល
វ៉ុលtage តម្លៃនៃការបញ្ចូលសញ្ញា 8-channel នៃម៉ូឌុល AN706 នឹងបង្ហាញនៅក្នុងទំនាក់ទំនងសៀរៀល។ (ដោយសារតែទិន្នន័យ 8 ផ្លូវត្រូវបានបង្ហាញក្នុងបន្ទាត់មួយនៅក្នុងជំនួយការបំបាត់កំហុសសៀរៀល យើងត្រូវពង្រីកចំណុចប្រទាក់។ )

រូបភាព 9-2: ការទំនាក់ទំនងសៀរៀល

ទិន្នន័យខាងលើគឺជា 8 channels នៃទិន្នន័យដោយគ្មានការបញ្ចូលសញ្ញា ពីព្រោះការបញ្ចូលសញ្ញា AD ស្ថិតក្នុងស្ថានភាពអណ្តែត ហើយទិន្នន័យទិន្នផលការបំប្លែង AD គឺប្រហែល 1.75V។
Exampលេ៖ ប្រសិនបើអ្នកភ្ជាប់ការបញ្ចូលនៃឆានែល 1 ជាមួយនឹងម្ជុលសាកល្បង 3.3V នៅលើម៉ូឌុល AN706 ជាមួយនឹងបន្ទាត់ DuPont ដើម្បីសាកល្បងវ៉ុល។tage នៃ 3.3V នៅលើម៉ូឌុល។

រូបភាពទី 9-3: ឆានែលទី 1 ដែលមានម្ជុលសាកល្បង 3.3V

នៅពេលនេះទិន្នន័យរង្វាស់នៃ AD1 ដែលបង្ហាញនៅលើចំណុចប្រទាក់សៀរៀលគឺប្រហែល +3.3074 ។

រូបភាពទី 9-4: Test pin voltage បង្ហាញនៅលើចំណុចប្រទាក់សៀរៀល

ផ្នែកទី 10៖ ភាពត្រឹមត្រូវនៃការវាស់វែងម៉ូឌុល AN706

ដោយវាស់វ៉ុលដែលបានអនុវត្តtage និង voltmeter ភាពជាក់លាក់ខ្ពស់ ភាពត្រឹមត្រូវនៃការវាស់វែងជាក់ស្តែងនៃម៉ូឌុល AD706 គឺក្នុងរង្វង់ 0.5mV ក្នុងវ៉ុល -5V ដល់ +5Vtage ជួរបញ្ចូល។
តារាងខាងក្រោមបង្ហាញពីលទ្ធផលនៃប៉ុស្តិ៍ចំនួនប្រាំបីសម្រាប់វ៉ុលអាណាឡូកចំនួនបួនtages. ជួរទីមួយគឺជាទិន្នន័យដែលវាស់វែងដោយឧបករណ៍ឌីជីថលឌីជីថលដែលមានភាពជាក់លាក់ខ្ពស់ ហើយជួរចុងក្រោយប្រាំបីគឺជាលទ្ធផលនៃការវាស់វែងម៉ូឌុល AD របស់ម៉ូឌុល AD ។

តារាងទី 10-1: ការសាកល្បងវ៉ុលtage

នៅក្នុងទម្លាប់នៃការធ្វើតេស្តនេះ, លើសampling override enable filter មិនត្រូវបានប្រើដើម្បីកែលម្អភាពត្រឹមត្រូវនៃម៉ូឌុល AN706 ទេ។ សម្រាប់អ្នកប្រើប្រាស់ដែលចង់ធ្វើឱ្យប្រសើរឡើងបន្ថែមទៀតនូវភាពត្រឹមត្រូវនៃ sampលីង និង សampលីងល្បឿនមិនខ្ពស់ទេ វាអាចត្រូវបានកំណត់ក្នុងកម្មវិធី។ វិធីសាស្រ្ត sampការពង្រីកលីង អ្នកអាចកំណត់ពីលើampសមាមាត្រនៅក្នុងកម្មវិធី។

ផ្នែកទី 11៖ ការពិពណ៌នាកម្មវិធីសាកល្បងម៉ូឌុល AN706

ខាងក្រោមនេះគឺជាការពិពណ៌នាសង្ខេបនៃគំនិតសម្រាប់កម្មវិធីសាកល្បង Verilog នីមួយៗ ហើយអ្នកប្រើប្រាស់ក៏អាចយោងទៅលើការពិពណ៌នាចំណាំនៅក្នុងកូដផងដែរ។

កម្មវិធីកម្រិតកំពូល៖ ad706_test.v
កំណត់ម៉ូឌុល FPGA និង AN706 និងច្រកសៀរៀល ដើម្បីទទួល និងបញ្ជូនសញ្ញាបញ្ចូល និងទិន្នផល ហើយបញ្ចូលទម្រង់ការរងចំនួនបីភ្លាមៗ (ad7606.v, volt_cal.v និង uart.v) ។
កម្មវិធីទទួលទិន្នន័យ AD: ad7606.v
យោងតាមពេលវេលានៃ AD7606, sample 16 សញ្ញាអាណាឡូក AD បានបំប្លែងទិន្នន័យ 16 ប៊ីត។ កម្មវិធីដំបូងបញ្ជូនសញ្ញា CONVSTAB ទៅ AD7606 ដើម្បីចាប់ផ្តើមការបំប្លែងទិន្នន័យ AD ហើយរង់ចាំឱ្យសញ្ញា Busy ធ្លាក់ចុះ ដើម្បីអានទិន្នន័យរបស់ AD channel 1 ទៅ channel 16 តាមលំដាប់លំដោយ។
AD Voltage ការបម្លែង (1 LSB) = 5V / 32758 = 0.15 mV

វ៉ុលtagកម្មវិធីបំប្លែង e សម្រាប់ទិន្នន័យ AD៖ volt_cal.v កម្មវិធីបំប្លែងទិន្នន័យ 16-bit ដែលប្រមូលបានពី ad7606.v, Bit[15] ទៅជាសញ្ញាវិជ្ជមាន និងអវិជ្ជមាន ហើយ Bit[14:0] ដំបូងបំប្លែងវាទៅជាវ៉ុលtage តម្លៃដោយរូបមន្តខាងក្រោម ហើយបន្ទាប់មកបម្លែងលេខគោលដប់ប្រាំមួយ voltage តម្លៃចូលទៅក្នុងលេខកូដ BCD 20 ខ្ទង់។
កម្មវិធីបញ្ជូនច្រកសៀរៀល៖ uart.v ពេលវេលាផ្ញើ 8 ឆានែលនៃវ៉ុលtage ទិន្នន័យទៅកុំព្យូទ័រតាមរយៈ uart ។ នាឡិកាបញ្ជូនរបស់ច្រកសៀរៀលត្រូវបានទទួលដោយបែងចែកប្រេកង់ដោយ 50Mhz ហើយអត្រា baud គឺ 9600bps ។

www.alinx.com

ឯកសារ/ធនធាន

ALINX AN706 ក្នុងពេលដំណាលគ្នា Sampling Multi-Channels 16-Bits AD Module [pdf] សៀវភៅណែនាំអ្នកប្រើប្រាស់
AN706 ក្នុងពេលដំណាលគ្នា Sampling Multi-Channels 16-Bits AD Module, AN706, Simultaneous Sampling Multi-Channels 16-Bits AD Module, Sampling Multi-Channels 16-Bits AD Module, Multi-Channels 16-Bits AD Module, 16-Bits AD Module, AD Module, Module

ឯកសារយោង

សៀវភៅណែនាំអ្នកប្រើប្រាស់

ផ្នែកទី 1: 8- ប៉ារ៉ាម៉ែត្រម៉ូឌុលការទទួលឆានែល AD