8-Channel AD
Modulu di Acquisizione
AN706
Manuale d'usu
Part 1: 8-Channel AD Acquisition Module Parameters
- Modulu VPN: AN706
- Chip AD: AD7606
- Canale: 8 canali
- Bit AD: 16-bit
- Max SampTariffa: 200KSPS
- Input Voltage Rate: -5V ~ + 5V
- Strati PCB di Modulu: 4-Layer, strata di putenza indipendente è strata GND
- Interfaccia di Modulu: 40-pin 0.1 inch spacing header femminile, direzzione di scaricamentu
- Temperatura ambiente (cù u putere applicatu: -40 ° ~ 85 °, tutti i chip nantu à u modulu per risponde à i requisiti industriali
- Interfaccia di input: 8 interfacce SMA è intestazioni di 16 pin cù pitch 2.54 (Pin Ogni canale hà dui Pin pusitivi è negativi)
- Precisione di misurazione: Entro 0.5 mV
Parte 2: Struttura di u modulu
Figura 2-1: A struttura di u modulu AD di 8 canali
Parte 3: Introduzione di chip AD7606
L'AD76061 hè 16-bit, s simultaneaampling, sistemi di acquisizione di dati analogicu à digitale (DAS) cù ottu, sei è quattru canali, rispettivamente. Ogni parte cuntene input analogicu clamp prutezzione, un filtru antialiasing di secondu ordine, un track-and-hold amplifier, un convertitore analogico-digitale (ADC) di approssimazione successiva di ridistribuzione di carica di 16 bit, un filtru digitale flessibile, un riferimentu è riferimentu di 2.5 V
L'input clamp circuiti prutezzione pò tollerà voltages sin'à ±16.5 V. L'AD7606/AD7606-6/AD7606-4 opera da una sola alimentazione 5 V è pò accoglie ±10 V è ±5 V segnali di input bipolari veri mentre sampling à tassi di throughput finu à 200 kSPS per tutti i canali. L'input clamp circuiti prutezzione pò tollerà voltaghè finu à ± 16.5 V.
L'AD7606 hà una impedenza d'entrata analogica di 1 MΩ indipendentemente da sampfrequenza di ling. L'operazione di fornitura unica, u filtru in chip, è l'alta impedenza di input eliminanu a necessità di u driver op amps è forniture bipolari esterni.
U filtru antialiasing AD7606/AD7606-6/AD7606-4 hà una frequenza di cutoff di 3 dB di 22 kHz è furnisce un rifiutu antialias di 40 dB quandu sampling à 200 kSPS.
U filtru digitale flessibile hè guidatu da pin, rende miglioramenti in SNR, è riduce a larghezza di banda di 3 dB.
Part 4: AD7606 Chip Functional Block Diagram
Figura 4-1: Schema di Block Functional AD7606
Part 5: AD7606 Chip Timing Specification
Figura 5-1: Schemi di timing AD7606
L'AD7606 permette s simultaneousampling di tutti i ottu canali di input analogicu.
Tutti i canali sò sampled simul-taneously quandu i dui pin CONVST (CONVST A, CONVST B) sò ligati inseme. Un unicu signalu CONVST hè adupratu per cuntrullà i dui inputs CONVST x. U latu rising di stu signali cumuni CONVST inizia s simultaneaampling in tutti i canali di input analogicu (V1 à V8).
L'AD7606 cuntene un oscillator on-chip chì hè utilizatu per fà e cunversione. U tempu di cunversione per tutti i canali ADC hè tCONV. U signale BUSY indica à l'utilizatore quandu e cunversione sò in prugressu, per quessa, quandu u filu crescente di CONVST hè appiicatu, BUSY passa in alta logica è transizioni bassu à a fine di tuttu u prucessu di cunversione. U bordu di caduta di u signale BUSY hè utilizatu per mette tutti l'ottu track-and-hold amplifiers tornanu in modu di traccia. U bordu di caduta di BUSY indica ancu chì i novi dati ponu esse leghje da u bus parallelu (DB [15: 0]), e linee di dati seriali DOUTA è DOUTB, o u bus di byte parallelu, DB [7: 0].
Part 6: AD7606 Chip Pin Configuration
In u disignu di circuitu hardware di moduli AD di 706 canali AN8, avemu stabilitu u modu operativu di l'AD7606 aghjunghjendu resistori pull-up o pull-down à i trè pin di cunfigurazione di l'AD7606.
- L'AD7606 supporta un input di riferimentu esternu o un riferimentu internu. Se si usa un riferimentu esternu, u REFIN / REFOUT di u chip richiede una riferenza esterna 2.5V. Sè aduprate un riferimentu internu voltage. U pin REFIN / REFOUT hè un riferimentu internu di 2.5V. U pin REF SELECT hè utilizatu per selezziunà u riferimentu internu o riferimentu esternu. In questu modulu, perchè l'accuratezza di u riferimentu internu voltage di l'AD7606 hè dinù assai altu (2.49V ~ 2.505V), u disignu circuitu sceglie à aduprà u vol riferimentu internutage.
Pin Name Stallà u livellu Descrizzione SELEZIONA REF Altu Livellu Aduprà riferimentu internu voltagè 2.5V - L'acquistu di dati di cunversione AD di AD7606 pò esse in modu parallelu o in modu seriale. L'utilizatore pò stabilisce u modu di cumunicazione stabiliscendu u nivellu di pin PAR / SER / BYTE SEL. in u disignu di u modulu AN706, selezziunate u modu parallelu per leghje i dati AD di AD7606
Pin Name Stallà u livellu Descrizzione PAR/SER/BYTE SEL Livellu Bassu Sceglite l'interfaccia parallela - U pin RANGE hè utilizatu per selezziunà ± 10 V o ± 5 V cum'è a gamma di input in AD9767. In a gamma ± 5 V, 1LSB = 152.58uV. In a gamma ± 10 V, 1LSB = 305.175 uV. In u disignu di u circuitu di u modulu AN706, selezziunate ± 5V vol analogicutagu range di input
Pin Name Stallà u livellu Descrizzione RANGE Livellu Bassu Selezzione di gamma di ingressu di signale analogicu: ± 5V - L'AD7606 cuntene un filtru sinc di primu ordine digitale opzionale chì deve esse usatu in l'applicazioni induve si usanu tassi di throughput più lenti o induve un rapportu signal-à-rumore più altu o una gamma dinamica hè desiderata. L'oversampling ratio di u filtru digitale hè cuntrullata cù u oversampling pins, OS [2: 0] (vede Table below). OS 2 hè u bit di cuntrollu MSB, è OS 0 hè u bit di cuntrollu LSB. A tabella sottu furnisce l'oversampling bit decoding à selezziunà i differente oversampi tassi. I pin OS sò latched on the falling edge of BUSY.
In u disignu hardware di u modulu AN706, OS [2: 0] porta à l'interfaccia esterna, è a FPGA o CPU ponu selezziunà se aduprà u filtru cuntrullendu u livellu di pin di OS [2: 0] per ottene una precisione di misurazione più alta. .
Part 7: AD7606 Chip ADC FUNZIONE DI TRASFERIMENTO
A codificazione di output di l'AD7606 hè un cumplementu di dui. E transizioni di codice cuncepitu si verificanu à mezu à mezu trà i valori LSB interi successivi, vale à dì, 1/2 LSB è 3/2 LSB. A taglia LSB hè FSR/65,536 per l'AD7606. A caratteristica di trasferimentu ideale per l'AD7606 hè mostrata in Figura 7-1.
Parte 8: Definizione di l'interfaccia (U pin marcatu nantu à u PCB hè u pin 1)
| Pin | Signal Name | Descrizzione | Pin | Signal Name | Descrizzione |
| 1 | GND | Terra | 2 | VCC | + 5 V |
| 3 | OS 1 | Oversampling Selezziunà |
4 | OS 0 | Oversampling Selezziunà |
| 5 | CONVSTAB | Cunversione di dati | 6 | OS 2 | Oversampling Selezziunà |
| 7 | RD | Leghjite | 8 | RESET | Resettate |
| 9 | Occupatu | Occupatu | 10 | CS | Chip Select |
| 11 | 12 | PRIMA DATA | I primi dati | ||
| 13 | 14 | ||||
| 15 | DB0 | Bus di dati AD | 16 | DB1 | Bus di dati AD |
| 17 | DB2 | Bus di dati AD | 18 | DB3 | Bus di dati AD |
| 19 | DB4 | Bus di dati AD | 20 | DB5 | Bus di dati AD |
| 21 | DB6 | Bus di dati AD | 22 | DB7 | Bus di dati AD |
| 23 | DB8 | Bus di dati AD | 24 | DB9 | Bus di dati AD |
| 25 | DB10 | Bus di dati AD | 26 | DB11 | Bus di dati AD |
Part 9: Modulu AN706 Prucedura Sperimentale
- Prima, cunnette u modulu AN706 à u portu di espansione standard 34-pin di u Cunsigliu di Sviluppu ALINX FPGA (In casu chì a scheda di sviluppu hè spenta).
- Cunnette a vostra fonte di signale à u cunnessu di ingressu di u Modulu AN706 (Nota: intervallu di ingressu di u portu AD: -5V ~ + 5V).
- Scaricate u prugramma à l'FPGA cù u software Quartus II o ISE (se avete bisognu di i prugrammi di prova, mandate email à rachel.zhou@alinx.com.cn).
- Apertura u strumentu di assistente di debugging seriale è stabilisce u baud rate di cumunicazione di u portu seriale cum'è seguita
Figura 9-1: U Strumentu Serial Debugging Assistant - U voltagU valore di l'ingressu di u signale di 8 canali di u modulu AN706 appariscerà in a cumunicazione seriale. (Perchè i dati 8-way sò visualizati in una linea in l'assistente di debugging seriale, avemu bisognu di ingrandà l'interfaccia.)
Figura 9-2: Comunicazione Serial
I dati sopra hè 8 canali di dati senza input signale, perchè l'ingressu signale AD hè in un statu flottante, è i dati di output di cunversione AD sò circa 1.75V.
ExampLe: Se cunnette l'input di u canali 1 cù u pin di prova 3.3V in u modulu AN706 cù una linea DuPont per pruvà u vol.tage di 3.3V nantu à u modulu.
Figura 9-3: Canale 1 cù pin di prova 3.3V
À questu tempu, i dati di misurazione di AD1 affissati nantu à l'interfaccia seriale sò circa + 3.3074.
Figura 9-4: Test pin voltage visualizazione nantu à l'interfaccia seriale
Part 10: AN706 Module Measurement Accuracy
Misurendu u voltage è u voltmetru d'alta precisione, a precisione di misura reale di u modulu AD706 hè in 0.5mV in u -5V à +5V voltage gamma di input.
A tavula seguente mostra i risultati di ottu canali per quattru voltages. A prima colonna hè a dati misurata da u multimetru digitale d'alta precisione, è l'ultimi ottu colonne sò i risultati di a misurazione di u modulu AD di u modulu AD.
Table 10-1: Testing Voltage
In questa rutina di prova, l'oversampling override enable filter ùn hè micca usatu per migliurà a precisione di u modulu AN706. Per l'utilizatori chì volenu migliurà ulteriormente l'accuratezza di sampling è u sampling vitezza ùn hè altu, si pò esse stabilitu in u prugrammu. Metudu di sampling magnification, pudete stabilisce l'oversampling ratio in u prugramma.
Parte 11: Descrizzione di u prugramma di teste di Modulu AN706
A seguita hè una breve descrizzione di l'idee per ogni prugramma di teste Verilog, è l'utilizatori ponu ancu riferite à a descrizzione di nota in u codice.
- U prugramma di u livellu più altu: ad706_test.v
Definite i moduli FPGA è AN706 è u portu seriale per riceve è mandà u signale input è output, è instantiate trè subroutines (ad7606.v, volt_cal.v è uart.v). - prugramma di acquisizione di dati AD: ad7606.v
Sicondu u timing di l'AD7606, sample 16 signali analogichi AD cunvertisce dati 16-bit. U prugramma prima manda u signale CONVSTAB à l'AD7606 per inizià a cunversione di dati AD, è aspetta chì u signale Busy andate bassu per leghje i dati di u canali AD 1 à u canali 16 in sequenza.
AD Voltage Cunversione (1 LSB)=5V/ 32758=0.15 mV
- Voltage prugramma di cunversione per dati AD: volt_cal.v U prugramma converts i dati 16-bit raccolti da ad7606.v, Bit [15] in segni pusitivi è negativu, è Bit [14: 0] prima cunvertisce in un voltage valore da a formula seguente, è poi cunvertisce u vol hexadecimaltage valore in codice BCD di 20 cifre.
- Programma di mandatu di u portu seriale: uart.v Timing manda 8 canali di voltage dati à u PC attraversu uart. U clock di trasmissione di u portu seriale hè ottenutu dividendu a frequenza per 50Mhz, è a velocità di trasmissione hè 9600bps.
Documenti / Risorse
 |
ALINX AN706 Simultaneous SampLing Multi-Channel Modulu AD 16-Bits [pdfManuale d'usu AN706 Simultaneu SampLing Multi-Canali 16-bit AD Module, AN706, Simultaneous SampLing Module AD a 16 bit multicanale, Sampling Modulu AD a 16 bit multicanale, Modulo AD a 16 bit multicanale, Modulo AD a 16 bit, Modulo AD, Modulo |