ALINX AN706 Simultaneous Sampלינג מולטי-טשאַננעלס 16-ביץ אַד מאָדולע באַניצער מאַנואַל

מאָדולע צובינד: 40-שפּילקע 0.1 אינטש ספּייסינג ווייַבלעך כעדער, אראפקאפיע ריכטונג
אַמביאַנט טעמפּעראַטור (מיט מאַכט געווענדט: -40 ° ~ 85 °, אַלע די טשיפּס אויף מאָדולע צו טרעפן די ינדאַסטרי רעקווירעמענץ

אַרייַנשרייַב צובינד: 8 סמאַ ינטערפייסיז און 16-שפּילקע כעדערז מיט 2.54 פּעך (שפּילקע יעדער קאַנאַל האט positive און נעגאַטיוו צוויי שפּילקע)
מעאַסורעמענט אַקיעראַסי: ין 0.5mV

טייל 2: מאָדולע סטרוקטור

פיגורע 2-1: די 8-קאַנאַל אַד מאָדולע סטרוקטור

טייל 3: AD7606 שפּאָן הקדמה

די AD76061 איז 16-ביסל סיימאַלטייניאַסליampלינג, אַנאַלאָג-צו-דיגיטאַל דאַטן אַקוואַזישאַן סיסטעמען (DAS) מיט אַכט, זעקס און פיר טשאַנאַלז ריספּעקטיוולי. יעדער טייל כּולל אַנאַלאָג אַרייַנשרייַב קלamp שוץ, אַ צווייטע סדר אַנטיאַליאַסינג פילטער, אַ שפּור-און-האַלטן ampליפיער, אַ 16-ביסל אָפּצאָל רידיסטראַביושאַן סאַקסעסיוו אַפּראַקסאַמיישאַן אַנאַלאָג-צו-דיגיטאַל קאַנווערטער (ADC), אַ פלעקסאַבאַל דיגיטאַל פילטער, אַ 2.5 וו רעפֿערענץ און רעפֿערענץ
די אַרייַנשרייַב קלamp שוץ סערקאַץ קענען דערלאָזן וואָלtagדי AD16.5/AD7606-7606/AD6-7606 אַרבעטן פֿון אַ איין 4 וו צושטעלן און קענען אַקאַמאַדייט ± 5 וו און ± 10 וו אמת בייפּאָולער אַרייַנשרייַב סיגנאַלז.ampלינג ביי טרופּוט רייץ אַרויף צו 200 kSPS פֿאַר אַלע טשאַנאַלז. די אַרייַנשרייַב קלamp שוץ סערקאַץ קענען דערלאָזן וואָלtagאַרויף צו ± 16.5 V.
די AD7606 האט 1 MΩ אַנאַלאָג אַרייַנשרייַב ימפּידאַנס ראַגאַרדלאַס פון sampלינג אָפטקייַט. די איין צושטעלן אָפּעראַציע, אויף-שפּאָן פֿילטרירונג און הויך אַרייַנשרייַב ימפּידאַנס עלימינירן די נויט פֿאַר שאָפער אָפּ amps און פונדרויסנדיק בייפּאָולער סאַפּלייז.
די AD7606/AD7606-6/AD7606-4 אַנטיאַליאַסינג פילטער האט אַ 3 דב קאַטאָף אָפטקייַט פון 22 כז און גיט 40 דב אַנטיאַליאַס רידזשעקשאַן ווען sampלינג בייַ 200 kSPS.
די פלעקסאַבאַל דיגיטאַל פילטער איז שטיפט געטריבן, ייעלדס ימפּרווומאַנץ אין SNR און ראַדוסאַז די 3 דב באַנדווידט.

טייל 4: AD7606 שפּאָן פאַנגקשאַנאַל בלאָק דיאַגראַמע

פיגורע 4-1: AD7606 פאַנגקשאַנאַל בלאָק דיאַגראַמע

טייל 5: AD7606 טשיפּ טיימינג ספּעסיפיקאַטיאָן

פיגור 5-1: AD7606 טיימינג דיאַגראַמז

די AD7606 אַלאַוז סיימאַלטייניאַס sampלינג פון אַלע אַכט אַנאַלאָג אַרייַנשרייַב טשאַנאַלז.
אַלע טשאַנאַלז זענען sampגעפירט סיימאַלטייניאַסלי ווען ביידע CONVST פּינס (CONVST A, CONVST B) זענען טייד צוזאַמען. א איין CONVST סיגנאַל איז געניצט צו קאָנטראָלירן ביידע CONVST x ינפּוץ. די רייזינג ברעג פון דעם פּראָסט CONVST סיגנאַל ינישיאַץ סיימאַלטייניאַס sampלינג אויף אַלע אַנאַלאָג אַרייַנשרייַב טשאַנאַלז (V1 צו V8).
די AD7606 כּולל אַן אויף-שפּאָן אַסאַלייטער וואָס איז געניצט צו דורכפירן די קאַנווערזשאַנז. די קאַנווערזשאַן צייט פֿאַר אַלע ADC טשאַנאַלז איז tCONV. דער BUSY סיגנאַל ינדיקייץ צו דער באַניצער ווען קאַנווערזשאַנז זענען אין פּראָגרעס, אַזוי ווען די רייזינג ברעג פון CONVST איז געווענדט, BUSY גייט הויך לאָגיק און טראַנזישאַנז נידעריק אין די סוף פון די גאנצע קאַנווערזשאַן פּראָצעס. די פאַללינג ברעג פון די BUSY סיגנאַל איז געניצט צו שטעלן אַלע אַכט שפּור-און-האַלטן ampליפיערס צוריק אין שפּור מאָדע. די פאַללינג ברעג פון BUSY אויך ינדיקייץ אַז די נייַע דאַטן קענען איצט זיין לייענען פֿון די פּאַראַלעל ויטאָבוס (DB[15:0]), די DOUTA און DOUTB סיריאַל דאַטן שורות, אָדער די פּאַראַלעל בייט ויטאָבוס, DB[7:0].

טייל 6: AD7606 שפּאָן שטיפט קאַנפיגיעריישאַן

אין די AN706 8-קאַנאַל אַד מאָדולע ייַזנוואַרג קרייַז פּלאַן, מיר שטעלן די AD7606 ס אָפּערייטינג מאָדע דורך אַדינג ציען-אַרויף אָדער ציען-אַראָפּ ריזיסטערז צו די דריי קאַנפיגיעריישאַן פּינס פון די AD7606.

די AD7606 שטיצט אַ פונדרויסנדיק רעפֿערענץ אַרייַנשרייַב אָדער אַן ינערלעך רעפֿערענץ. אויב אַ פונדרויסנדיק רעפֿערענץ איז געניצט, די REFIN / REFOUT פון די שפּאָן ריקווייערז אַ פונדרויסנדיק 2.5 וו רעפֿערענץ. אויב ניצן אַ ינערלעך רעפֿערענץ וואָלtagE. די REFIN / REFOUT שטיפט איז אַן ינערלעך 2.5 וו רעפֿערענץ. די REF SELECT שטיפט איז געניצט צו אויסקלייַבן די ינערלעך רעפֿערענץ אָדער פונדרויסנדיק רעפֿערענץ. אין דעם מאָדולע, ווייַל די אַקיעראַסי פון די ינערלעך דערמאָנען וואָלtagדי AD7606 איז אויך זייער הויך (2.49 וו ~ 2.505 וו), די קרייַז פּלאַן טשוזיז צו נוצן די ינערלעך רעפֿערענץ וואַל.tage.

שפּילקע נאָמען שטעלן מדרגה באַשרייַבונג

REF SELECT הויך מדרגה ניצן ינערלעך דערמאָנען וואָלtagE 2.5 וו

די אַד קאַנווערזשאַן דאַטן אַקוואַזישאַן פון AD7606 קענען זיין אין פּאַראַלעל מאָדע אָדער סיריאַל מאָדע. דער באַניצער קענען שטעלן די קאָמוניקאַציע מאָדע דורך באַשטעטיקן די PAR/SER/BYTE SEL שטיפט מדרגה. אין די AN706 מאָדולע פּלאַן, סעלעקטירן פּאַראַלעל מאָדע צו לייענען AD דאַטן פון AD7606

שפּילקע נאָמען שטעלן מדרגה באַשרייַבונג

פּאַר/סער/ביטע סעל נידעריק מדרגה אויסקלייַבן פּאַראַלעל צובינד

די RANGE שטיפט איז גענוצט צו אויסקלייַבן אָדער ± 10 V אָדער ± 5 V ווי די אַרייַנשרייַב קייט אין AD9767. אין די ±5 וו קייט, 1LSB=152.58uV. אין די ± 10 וו קייט, 1לסב = 305.175 ווו. אין די קרייַז פּלאַן פון AN706 מאָדולע, סעלעקטירן ± 5 וו אַנאַלאָג וואַלtagE אַרייַנשרייַב קייט

שפּילקע נאָמען	שטעלן מדרגה	באַשרייַבונג
קייט	נידעריק מדרגה	אַנאַלאָג סיגנאַל אַרייַנשרייַב קייט סעלעקציע: ± 5 וו

די AD7606 כּולל אַן אַפּשאַנאַל דיגיטאַל סינק פילטער פֿאַר ערשטער-סדר, וואָס זאָל זיין געוויינט אין אַפּלאַקיישאַנז ווו סלאָוער טרופּוט ראַטעס זענען געניצט אָדער ווו העכער סיגנאַל-צו-ראַש פאַרהעלטעניש אָדער דינאַמיש קייט איז דיזייעראַבאַל. די אָוווערסampלינג פאַרהעלטעניש פון די דיגיטאַל פילטער איז קאַנטראָולד מיט די אָוווערסampלינג פּינס, אַס [2:0] (זען טאַבלע אונטן). OS 2 איז די MSB קאָנטראָל ביסל, און OS 0 איז די LSB קאָנטראָל ביסל. טאַבלע אונטן גיט די אָוווערסampלינג ביסל דיקאָודינג צו אויסקלייַבן די פאַרשידענע אָוווערסample רייץ. די אַס פּינס זענען לאַטשט אויף די פאַללינג ברעג פון BUSY.
אין די ייַזנוואַרג פּלאַן פון די AN706 מאָדולע, OS [2:0] פירט צו די פונדרויסנדיק צובינד, און די FPGA אָדער קפּו קענען אויסקלייַבן צי צו נוצן די פילטער דורך קאַנטראָולינג די שטיפט מדרגה פון אַס [2:0] צו דערגרייכן העכער מעזשערמאַנט אַקיעראַסי .

טייל 7: AD7606 שפּאָן אַדק אַריבערפירן פונקציע

דער רעזולטאַט קאָדירונג פון די AD7606 איז צוויי ס דערגאַנג. די דיזיינד קאָד טראַנזישאַנז פאַלן מידוויי צווישן סאַקסעסיוו ינטאַדזשער לסב וואַלועס, דאָס איז, 1/2 לסב און 3/2 לסב. די LSB גרייס איז FSR/65,536 פֿאַר די AD7606. די ידעאַל אַריבערפירן קוואַליטעט פֿאַר די AD7606 איז געוויזן אין פיגורע 7-1.

טייל 8: צובינד דעפֿיניציע (די לייבאַלד שטיפט אויף די פּקב איז שפּילקע 1)

שפּילקע	סיגנאַל נאָמען	באַשרייַבונג	שפּילקע	סיגנאַל נאָמען	באַשרייַבונג
1	GND	ערד	2	VCC	+5V
3	OS1	אָווערסampling אויסקלייַבן	4	OS0	אָווערסampling אויסקלייַבן
5	CONVSTAB	דאַטאַ קאַנווערזשאַן	6	OS2	אָווערסampling אויסקלייַבן
7	RD	לייענען	8	באַשטעטיק	באַשטעטיק
9	פאַרנומען	פאַרנומען	10	CS	שפּאָן אויסקלייַבן
11			12	FIRSTDATA	ערשטער דאַטן
13			14
15	DB0	אַד דאַטאַ ויטאָבוס	16	DB1	אַד דאַטאַ ויטאָבוס
17	DB2	אַד דאַטאַ ויטאָבוס	18	DB3	אַד דאַטאַ ויטאָבוס
19	DB4	אַד דאַטאַ ויטאָבוס	20	DB5	אַד דאַטאַ ויטאָבוס
21	DB6	אַד דאַטאַ ויטאָבוס	22	DB7	אַד דאַטאַ ויטאָבוס
23	DB8	אַד דאַטאַ ויטאָבוס	24	DB9	אַד דאַטאַ ויטאָבוס
25	DB10	אַד דאַטאַ ויטאָבוס	26	DB11	אַד דאַטאַ ויטאָבוס

טייל 9: AN706 מאָדולע עקספּערימענטאַל פּראָצעדור

ערשטער, פאַרבינדן די AN706 מאָדולע צו די 34-שפּילקע נאָרמאַל יקספּאַנשאַן פּאָרט פון די ALINX FPGA אנטוויקלונג באָרד (אין פאַל די אַנטוויקלונג ברעט איז פּאַוערד אַוועק).

פאַרבינדן דיין סיגנאַל מקור צו די AN706 מאָדולע אַרייַנשרייַב קאַנעקטער (באַמערקונג: AD פּאָרט אַרייַנשרייַב קייט: -5V ~ +5V).
אראפקאפיע די פּראָגראַם צו די FPGA ניצן די Quartus II אָדער ISE ווייכווארג (אויב איר דאַרפֿן די טעסטינג מגילה, שיקן E- בריוו צו rachel.zhou@alinx.com.cn).

עפֿענען די סיריאַל דיבאַגינג אַסיסטאַנט געצייַג און שטעלן די קאָמוניקאַציע באַוד קורס פון די סיריאַל פּאָרט ווי גייט
פיגורע 9-1: די סיריאַל דיבאַגינג אַססיסטאַנט געצייַג
דער וואָלtagדי ווערט פון די 8-קאַנאַל סיגנאַל אַרייַנשרייַב פון די AN706 מאָדולע וועט דערשייַנען אין די סיריאַל קאָמוניקאַציע. (ווייַל די 8-וועג דאַטן איז געוויזן אין איין שורה אין די סיריאַל דיבאַגינג אַסיסטאַנט, מיר דאַרפֿן צו פאַרגרעסערן די צובינד.)

פיגורע 9-2: סיריאַל קאָמוניקאַציע

די אויבן דאַטן זענען 8 טשאַנאַלז פון דאַטן אָן סיגנאַל אַרייַנשרייַב, ווייַל די AD סיגנאַל אַרייַנשרייַב איז אין אַ פלאָוטינג שטאַט, און די AD קאַנווערזשאַן רעזולטאַט דאַטן איז וועגן 1.75 וו.
Exampלאַ: אויב איר פאַרבינדן די אַרייַנשרייַב פון קאַנאַל 1 מיט די 3.3 וו טעסט שטיפט אויף די AN706 מאָדולע מיט אַ דופּאָנט שורה צו פּרובירן די באַנדtagE פון 3.3 וו אויף די מאָדולע.

פיגורע 9-3: קאַנאַל 1 מיט 3.3 וו פּרובירן שטיפט

אין דעם צייט, די מעזשערמאַנט דאַטן פון AD1 געוויזן אויף די סיריאַל צובינד איז וועגן +3.3074.

פיגורע 9-4: טעסט שטיפט וואָלtage אַרויסווייַזן אויף די סיריאַל צובינד

טייל 10: AN706 מאָדולע מעאַסורעמענט אַקיעראַסי

דורך מעסטן די געווענדט וואָלtagאון די הויך-פּינטלעכקייַט וואָלטמעטער, די פאַקטיש מעזשערמאַנט אַקיעראַסי פון די AD706 מאָדולע איז ין 0.5mV ין די -5V צו +5V וואַלtagE אַרייַנשרייַב קייט.
די פאלגענדע טיש ווייזט די רעזולטאַטן פון אַכט טשאַנאַלז פֿאַר פיר אַנאַלאָג וואַלtages. דער ערשטער זייַל איז די דאַטן געמאסטן דורך די הויך-פּינטלעכקייַט דיגיטאַל מולטימעטער, און די לעצטע אַכט שפאלטן זענען די רעזולטאַטן פון די אַד מאָדולע מעזשערמאַנט פון די AD מאָדולע.

טיש 10-1: טעסטינג חלקtage

אין דעם פּראָבע רוטין, די אָוווערסampלינג אָווועררייד געבן פילטער איז נישט געניצט צו פֿאַרבעסערן די אַקיעראַסי פון די AN706 מאָדולע. פֿאַר יוזערז וואָס ווילן צו פֿאַרבעסערן די אַקיעראַסי פון sampלינג און די שampלינג גיכקייַט איז נישט הויך, עס קענען זיין שטעלן אין דעם פּראָגראַם. אופֿן פון שampלינג מאַגנאַפאַקיישאַן, איר קענען שטעלן די אָוווערסampלינג פאַרהעלטעניש אין דעם פּראָגראַם.

טייל 11: AN706 מאָדולע פּרובירן פּראָגראַם באַשרייַבונג

די פאלגענדע איז אַ קורץ באַשרייַבונג פון די יידיאַז פֿאַר יעדער Verilog פּרובירן מגילה, און יוזערז קענען אויך אָפּשיקן צו די באַמערקונג באַשרייַבונג אין די קאָד.

שפּיץ מדרגה פּראָגראַם: ad706_test.v
דעפינירן די FPGA און AN706 מאַדזשולז און די סיריאַל פּאָרט צו באַקומען און שיקן די סיגנאַל אַרייַנשרייַב און רעזולטאַט, און ינסטאַנטייט דריי סובראָוטינז (ad7606.v, volt_cal.v און uart.v).
אַד דאַטן אַקוואַזישאַן פּראָגראַם: ad7606.v
לויט די טיימינג פון די AD7606, סampדי 16 אַנאַלאָג סיגנאַלז אַד קאָנווערטעד 16-ביסל דאַטן. דער פּראָגראַם ערשטער סענדז די CONVSTAB סיגנאַל צו די AD7606 צו אָנהייבן AD דאַטן קאַנווערזשאַן, און ווארטן פֿאַר די פאַרנומען סיגנאַל צו נידעריק צו לייענען די דאַטן פון AD קאַנאַל 1 צו קאַנאַל 16 אין סיקוואַנס.
AD VoltagE קאַנווערזשאַן (1 לסב) = 5 וו / 32758 = 0.15 מוו

VoltagE קאַנווערזשאַן פּראָגראַם פֿאַר AD דאַטן: volt_cal.v דער פּראָגראַם קאַנווערץ די 16-ביסל דאַטן געזאמלט פֿון ad7606.v, ביט[15] אין positive און נעגאַטיוו וואונדער, און ביט[14:0] קאַנווערץ עס ערשטער אין אַ באַנדtage ווערט דורך די פאלגענדע פאָרמולע, און דעמאָלט קאַנווערץ די העקסאַדעסימאַל וואָלtagE ווערט אין 20-ציפֿער BCD קאָד.
סיריאַל פּאָרט שיקט פּראָגראַם: uart.v טיימינג סענדז 8 טשאַנאַלז פון וואָלtagE דאַטן צו די פּיסי דורך ואַרט. די טראַנסמיסיע זייגער פון די סיריאַל פּאָרט איז באקומען דורך דיוויידינג די אָפטקייַט דורך 50 מהז, און די באַוד קורס איז 9600 בפּס.

www.alinx.com

דאָקומענטן / רעסאָורסעס

ALINX AN706 Simultaneous Sampלינג מולטי-טשאַננעלס 16-ביץ אַד מאָדולע [pdfבאַניצער מאַנואַל
AN706 סימולטאַנעאָוס סampלינג מולטי-טשאַננעלס 16-ביס אַד מאָדולע, AN706, סימולטאַנעאָוס Sampלינג מולטי-טשאַננעלס 16-ביץ אַד מאָדולע, Sampלינג מולטי-טשאַנאַלז 16-ביץ אַד מאָדולע, מולטי-טשאַנאַלז 16-ביס אַד מאָדולע, 16-ביס אַד מאָדולע, אַד מאָדולע, מאָדולע

רעפערענצן

באַניצער מאַנואַל

טייל 1: 8-קאַנאַל אַד אַקוואַזישאַן מאָדולע פּאַראַמעטערס