8-ချန်နယ် AD
သိမ်းယူမှု Module
AN706
အသုံးပြုသူလက်စွဲ
အပိုင်း 1- 8-ချန်နယ် AD သိမ်းယူမှု မော်ဂျူး ကန့်သတ်ချက်များ
- မော်ဂျူး VPN- AN706
- AD Chip: AD7606
- ချန်နယ်- 8-ချန်နယ်
- AD ဘစ်များ- 16-ဘစ်
- Max Sample Rate: 200KSPS
- ထည့်သွင်းမှု Voltage နှုန်း- -5V~+5V
- Module ၏ PCB အလွှာများ- 4-Layer၊ သီးခြားပါဝါအလွှာနှင့် GND အလွှာ
- မော်ဂျူးမျက်နှာပြင်- 40-pin 0.1 လက်မအကွာ အမျိုးသမီးခေါင်းစီး၊ ဒေါင်းလုဒ်ဦးတည်ချက်
- ပတ်ဝန်းကျင် အပူချိန် (-40°~85° ပါဝါသုံးထားသဖြင့်၊ စက်မှုလိုအပ်ချက်များနှင့် ကိုက်ညီရန် မော်ဂျူးပေါ်ရှိ ချစ်ပ်များအားလုံး
- အဝင်အင်တာဖေ့စ်- SMA အင်တာဖေ့စ် 8 ခုနှင့် 16 pitch ပါသော 2.54-pin ခေါင်းစီးများ (ပင်နံပါတ်တစ်ခုစီတွင် ချန်နယ်တစ်ခုစီတွင် အပြုသဘောနှင့် အနှုတ်နှစ်ပင်ပါရှိသည်)
- တိုင်းတာမှုတိကျမှု- 0.5mV အတွင်း
အပိုင်း 2- မော်ဂျူးဖွဲ့စည်းပုံ
ပုံ 2-1- 8-channel AD module တည်ဆောက်ပုံ
အပိုင်း 3- AD7606 Chip နိဒါန်း
AD76061 သည် 16-bit၊ တပြိုင်နက်တည်း s ဖြစ်သည်။ampလိုင်း ရှစ်လိုင်း၊ ခြောက်လိုင်းနှင့် လိုင်းလေးခု အသီးသီးပါရှိသော analog-to-digital data acquisition systems (DAS)။ အစိတ်အပိုင်းတစ်ခုစီတွင် analog input cl ပါရှိသည်။amp ကာကွယ်မှု၊ ဒုတိယအမှာစာ ဆန့်ကျင်သည့် စစ်ထုတ်မှု၊ ခြေရာခံပြီး ဖိထားပါ။ amplifier၊ 16-bit အားပြန်လည်ဖြန့်ဖြူးမှု ဆက်တိုက် အနီးစပ်ဆုံး analog-to-digital converter (ADC)၊ ပြောင်းလွယ်ပြင်လွယ် ဒစ်ဂျစ်တယ် စစ်ထုတ်မှု၊ 2.5 V ရည်ညွှန်းချက် ကိုးကားချက်
ထည့်သွင်းမှု clamp ကာကွယ်မှု circuitry သည် vol ကိုသည်းခံနိုင်သည်။tages သည် ±16.5 V အထိဖြစ်သည်။ AD7606/AD7606-6/AD7606-4 သည် 5 V ထောက်ပံ့မှုတစ်ခုတည်းမှလည်ပတ်ပြီး ±10 V နှင့် ±5 V စစ်မှန်သော bipolar input အချက်ပြမှုများကို s တွင်ထားရှိနိုင်သည်။ampချန်နယ်အားလုံးအတွက် 200 kSPS အထိ ဖြတ်တောက်မှုနှုန်းဖြင့် အသုံးပြုနိုင်မည်ဖြစ်သည်။ ထည့်သွင်းမှု clamp ကာကွယ်မှု circuitry သည် vol ကိုသည်းခံနိုင်သည်။tag±16.5 V အထိ
AD7606 တွင် 1 MΩ analog input impedance ရှိသည် s မသက်ဆိုင်ပါ။ampling ကြိမ်နှုန်း။ ထောက်ပံ့မှုတစ်ခုတည်းလုပ်ဆောင်မှု၊ on-chip filtering နှင့် high input impedance သည် driver op လိုအပ်မှုကိုဖယ်ရှားပေးသည်။ amps နှင့် ပြင်ပ စိတ်ကြွ အထောက်အပံ့များ။
AD7606/AD7606-6/AD7606-4 antialiasing filter သည် 3 dB cutoff frequency 22 kHz ရှိပြီး s တွင် 40 dB antialias ငြင်းပယ်ခြင်းကို ပံ့ပိုးပေးပါသည်။amp200 kSPS တွင် တည်ရှိသည်။
လိုက်လျောညီထွေရှိသော ဒစ်ဂျစ်တယ်စစ်ထုတ်မှုသည် ပင်ထိုးမောင်းနှင်ထားပြီး၊ SNR တွင် တိုးတက်မှုများကို ထုတ်ပေးပြီး 3 dB လှိုင်းနှုန်းကို လျှော့ချပေးသည်။
အပိုင်း 4- AD7606 Chip Functional Block Diagram
ပုံ 4-1- AD7606 Functional Block Diagram
အပိုင်း 5- AD7606 Chip Timing Specification
ပုံ 5-1- AD7606 Timing Diagrams
AD7606 သည် တပြိုင်နက်တည်း s ကို ခွင့်ပြုသည်။ampanalog input channels ရှစ်ခုလုံး၏ ling
ချန်နယ်များအားလုံးသည် s ဖြစ်သည်။ampCONVST ပင်များ (CONVST A၊ CONVST B) နှစ်ခုလုံးကို တပြိုင်တည်း တွဲထားသောအခါတွင် တပြိုင်နက် ဦးဆောင်သည်။ CONVST x input နှစ်ခုလုံးကို ထိန်းချုပ်ရန် တစ်ခုတည်းသော CONVST အချက်ပြမှုကို အသုံးပြုသည်။ ဤဘုံ CONVST အချက်ပြမှု၏ အစွန်းသည် တစ်ပြိုင်နက်တည်း စတင်သည်။ampAnalog input ချန်နယ်အားလုံး (V1 မှ V8) တွင် ရှိနေသည်။
AD7606 တွင် ပြောင်းလဲမှုများကို လုပ်ဆောင်ရန် အသုံးပြုသည့် on-chip oscillator ပါရှိသည်။ ADC ချန်နယ်အားလုံးအတွက် ပြောင်းလဲချိန်သည် tCONV ဖြစ်သည်။ ပြောင်းလဲမှုများ လုပ်ဆောင်နေချိန်တွင် BUSY အချက်ပြမှုသည် သုံးစွဲသူအား ညွှန်ပြသည်၊ ထို့ကြောင့် CONVST ၏ မြင့်တက်လာသောအနားသတ်ကို အသုံးပြုသောအခါ၊ BUSY သည် ယုတ္တိမြင့်မားသွားကာ ပြောင်းလဲခြင်းလုပ်ငန်းစဉ်တစ်ခုလုံး၏အဆုံးတွင် အနိမ့်ဆုံးအကူးအပြောင်းများဖြစ်သည်။ BUSY အချက်ပြမှု၏ ပြုတ်ကျသောအစွန်းသည် လမ်းကြောင်းရှစ်ခုလုံးကို ထားရှိရန် အသုံးပြုသည်။ ampတေးသွားများသည် ခြေရာခံမုဒ်သို့ ပြန်သွားကြသည်။ BUSY ၏ ပြိုလဲနေသော အစွန်းသည် ယခုဒေတာအသစ်ကို အပြိုင်ဘတ်စ် (DB[15:0])၊ DOUTA နှင့် DOUTB အမှတ်စဉ်ဒေတာလိုင်းများ သို့မဟုတ် အပြိုင် byte ဘတ်စ်ကား၊ DB[7:0] တို့မှ ဖတ်နိုင်ပြီဟု ဖော်ပြသည်။
အပိုင်း 6- AD7606 Chip Pin ဖွဲ့စည်းမှု
AN706 8-channel AD module hardware circuit ဒီဇိုင်းတွင်၊ ကျွန်ုပ်တို့သည် AD7606 ၏ configuration pins သုံးခုတွင် အဆွဲအတက် သို့မဟုတ် pull-down resistors များကို ပေါင်းထည့်ခြင်းဖြင့် AD7606 ၏လည်ပတ်မှုမုဒ်ကို သတ်မှတ်ပေးပါသည်။
- AD7606 သည် ပြင်ပကိုးကားချက်ထည့်သွင်းမှု သို့မဟုတ် အတွင်းပိုင်းအကိုးအကားကို ပံ့ပိုးပေးသည်။ ပြင်ပကိုးကားချက်ကို အသုံးပြုပါက ချစ်ပ်၏ REFIN/REFOUT သည် ပြင်ပ 2.5V ရည်ညွှန်းချက် လိုအပ်သည်။ internal reference vol ကိုသုံးရင်tagင REFIN/REFOUT ပင်နံပါတ်သည် အတွင်းပိုင်း 2.5V ရည်ညွှန်းချက်ဖြစ်သည်။ REF SELECT ပင်နံပါတ်အား အတွင်းပိုင်းအကိုးအကား သို့မဟုတ် ပြင်ပကိုးကားချက်ကို ရွေးချယ်ရန် အသုံးပြုသည်။ ဤ module တွင် internal reference vol ၏တိကျမှုကြောင့်ဖြစ်သည်။tagAD7606 ၏ e သည် အလွန်မြင့်မားသည် (2.49V~2.505V) သည် အတွင်းပိုင်းအကိုးအကား vol ကို အသုံးပြုရန် circuit ဒီဇိုင်းကို ရွေးချယ်သည်။tage.
ပင်အမည် အဆင့်သတ်မှတ်ပါ ဖော်ပြချက် REF SELECT အဆင့်မြင့်မားသည်။ အတွင်းအကိုးအကား vol ကိုသုံးပါ။tage 2.5V ဖြစ်သည် - AD7606 ၏ AD ပြောင်းလဲခြင်းဒေတာရယူမှုသည် အပြိုင်မုဒ် သို့မဟုတ် အမှတ်စဉ်မုဒ်တွင် ဖြစ်နိုင်သည်။ အသုံးပြုသူသည် PAR/SER/BYTE SEL ပင်နံပါတ်အဆင့်ကို သတ်မှတ်ခြင်းဖြင့် ဆက်သွယ်ရေးမုဒ်ကို သတ်မှတ်နိုင်သည်။ AN706 module ဒီဇိုင်းတွင် AD7606 ၏ AD ဒေတာကို ဖတ်ရန် အပြိုင်မုဒ်ကို ရွေးချယ်ပါ။
ပင်အမည် အဆင့်သတ်မှတ်ပါ ဖော်ပြချက် PAR/SER/BYTE SEL အဆင့်နိမ့် Parallel interface ကို ရွေးပါ။ - RANGE ပင်နံပါတ်ကို AD10 တွင် ထည့်သွင်းသည့်အကွာအဝေးအဖြစ် ±5 V သို့မဟုတ် ±9767 V ကို ရွေးချယ်ရန် အသုံးပြုသည်။ ±5 V အကွာအဝေးတွင် 1LSB=152.58uV။ ±10 V အကွာအဝေးတွင် 1LSB=305.175 uV။ AN706 module ၏ circuit ဒီဇိုင်းတွင် ±5V analog vol ကို ရွေးပါ။tage ထည့်သွင်းမှုအပိုင်းအခြား
ပင်အမည် အဆင့်သတ်မှတ်ပါ ဖော်ပြချက် ချက်အရ RANGE အဆင့်နိမ့် Analog signal input range ရွေးချယ်မှု：±5V - AD7606 တွင် ပိုမိုနှေးကွေးသော ဖြတ်သန်းမှုနှုန်းများကို အသုံးပြုသည့် သို့မဟုတ် signal-to-noise အချိုး သို့မဟုတ် dynamic range သည် နှစ်လိုဖွယ်ကောင်းသော အပလီကေးရှင်းများတွင် အသုံးပြုသင့်သည့် ရွေးချယ်နိုင်သော ဒစ်ဂျစ်တယ်ပထမအမှာစာ sinc filter တစ်ခုပါရှိသည်။ အုampဒစ်ဂျစ်တယ် filter ၏ ling ratio ကို overs သုံးပြီး ထိန်းချုပ်ထားသည်။ampling pins၊ OS [2:0] (အောက်ပါဇယားကိုကြည့်ပါ)။ OS 2 သည် MSB ထိန်းချုပ်မှုဘစ်ဖြစ်ပြီး OS 0 သည် LSB ထိန်းချုပ်မှုဘစ်ဖြစ်သည်။ အောက်ဖော်ပြပါဇယားတွင် အကျုံးဝင်သည်။ampမတူညီသော အပိုင်းများကို ရွေးရန် ling bit decodingample နှုန်းများ။ OS ပင်နံပါတ်များကို BUSY ၏ပြုတ်ကျသောအစွန်းတွင် ချိတ်ထားသည်။
AN706 module ၏ ဟာ့ဒ်ဝဲဒီဇိုင်းတွင်၊ OS[2:0] သည် ပြင်ပအင်တာဖေ့စ်သို့ ဦးတည်သွားပြီး FPGA သို့မဟုတ် CPU သည် OS ၏ pin အဆင့်ကို ထိန်းချုပ်ခြင်းဖြင့် ပိုမိုမြင့်မားသော တိုင်းတာမှုတိကျမှုရရှိရန် FPGA သို့မဟုတ် CPU ကို အသုံးပြုရန် ရွေးချယ်နိုင်သည် .
အပိုင်း 7- AD7606 Chip ADC လွှဲပြောင်းလုပ်ဆောင်မှု
AD7606 ၏ output coding သည် နှစ်ခု၏ ဖြည့်စွက်ချက်ဖြစ်သည်။ ဒီဇိုင်းထုတ်ထားသော ကုဒ်အကူးအပြောင်းများသည် ကိန်းပြည့် LSB တန်ဖိုးများဖြစ်သည့် 1/2 LSB နှင့် 3/2 LSB ကြားတွင် အလယ်အလတ်တွင် ဖြစ်ပေါ်သည်။ LSB အရွယ်အစားသည် AD65,536 အတွက် FSR/7606 ဖြစ်သည်။ AD7606 အတွက် စံပြလွှဲပြောင်းခြင်းလက္ခဏာကို ပုံ 7-1 တွင် ပြထားသည်။
အပိုင်း 8- အင်တာဖေ့စ် အဓိပ္ပါယ်ဖွင့်ဆိုချက် (PCB တွင် တံဆိပ်တပ်ထားသော ပင်နံပါတ်သည် ပင်နံပါတ် 1)
| တံ | အချက်ပြအမည် | ဖော်ပြချက် | တံ | အချက်ပြအမည် | ဖော်ပြချက် |
| 1 | GND | မြေပြင် | 2 | VCC | +5V |
| 3 | OS1 | ကျော်ampလင်း ရွေးချယ်ပါ။ |
4 | OS0 | ကျော်ampလင်း ရွေးချယ်ပါ။ |
| 5 | CONVSTAB | ဒေတာကူးပြောင်းခြင်း။ | 6 | OS2 | ကျော်ampလင်း ရွေးချယ်ပါ။ |
| 7 | RD | ဖတ်ပါ။ | 8 | ပြန်သတ်မှတ်ပါ။ | ပြန်လည်သတ်မှတ်ပါ။ |
| 9 | အလုပ်ရှုပ်သည် | အလုပ်ရှုပ်သည် | 10 | CS | Chip ကို ရွေးပါ။ |
| 11 | 12 | FIRSTDATA | ပထမအချက် | ||
| 13 | 14 | ||||
| 15 | DB0 | AD Data Bus | 16 | DB1 | AD Data Bus |
| 17 | DB2 | AD Data Bus | 18 | DB3 | AD Data Bus |
| 19 | DB4 | AD Data Bus | 20 | DB5 | AD Data Bus |
| 21 | DB6 | AD Data Bus | 22 | DB7 | AD Data Bus |
| 23 | DB8 | AD Data Bus | 24 | DB9 | AD Data Bus |
| 25 | DB10 | AD Data Bus | 26 | DB11 | AD Data Bus |
အပိုင်း 9- AN706 Module စမ်းသပ်မှု လုပ်ထုံးလုပ်နည်း
- ပထမဦးစွာ AN706 module ကို ALINX FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့၏ 34-pin standard expansion port သို့ ချိတ်ဆက်ပါ (ဖွံ့ဖြိုးရေးဘုတ်အဖွဲ့အား ပါဝါပိတ်ပါက)။
- သင့်အချက်ပြရင်းမြစ်ကို AN706 Module အဝင်ချိတ်ဆက်ကိရိယာသို့ ချိတ်ဆက်ပါ (မှတ်ချက်- AD port ထည့်သွင်းမှုအပိုင်းအခြား- -5V~+5V)။
- Quartus II သို့မဟုတ် ISE ဆော့ဖ်ဝဲလ်ကို အသုံးပြု၍ ပရိုဂရမ်အား FPGA သို့ ဒေါင်းလုဒ်လုပ်ပါ (စမ်းသပ်မှုပရိုဂရမ်များ လိုအပ်ပါက၊ အီးမေးလ်ပို့ပါ။ rachel.zhou@alinx.com.cn).
- အမှတ်စဉ် အမှားရှာပြင်သည့် လက်ထောက်ကိရိယာကို ဖွင့်ပြီး အမှတ်စဉ် ပို့တ်၏ ဆက်သွယ်မှု baud နှုန်းကို အောက်ပါအတိုင်း သတ်မှတ်ပါ။
ပုံ 9-1- Serial Debugging Assistant Tool - voltagAN8 module ၏ 706-channel signal input ၏ e တန်ဖိုးသည် အမှတ်စဉ်ဆက်သွယ်မှုတွင် ပေါ်လာမည်ဖြစ်သည်။ (8-way data ကို serial debugging assistant တွင် တစ်ကြောင်းတည်းပြသထားသောကြောင့်၊ interface ကို ချဲ့ရန် လိုအပ်ပါသည်။)
ပုံ 9-2- အမှတ်စဉ်ဆက်သွယ်ရေး
အထက်ဖော်ပြပါဒေတာသည် အချက်ပြထည့်သွင်းခြင်းမရှိဘဲ ဒေတာ 8 လိုင်းဖြစ်သည်၊ အဘယ်ကြောင့်ဆိုသော် AD အချက်ပြထည့်သွင်းမှုသည် ရေပေါ်အခြေအနေဖြစ်ပြီး AD ပြောင်းလဲခြင်းအထွက်ဒေတာသည် 1.75V ခန့်ဖြစ်သောကြောင့် ဖြစ်သည်။
Example- အကယ်၍ သင်သည် channel 1 ၏ input ကို vol ကိုစမ်းသပ်ရန် AN3.3 module ရှိ 706V test pin နှင့် vol ကိုစမ်းသပ်ရန်၊tagmodule ပေါ်ရှိ 3.3V ၏ e။
ပုံ 9-3- 1V စမ်းသပ်ပင်နံပါတ်ပါသော ချန်နယ် 3.3
ဤအချိန်တွင်၊ အမှတ်စဉ်အင်တာဖေ့စ်တွင်ပြသထားသော AD1 ၏တိုင်းတာမှုဒေတာသည် +3.3074 ခန့်ဖြစ်သည်။
ပုံ 9-4- စမ်းသပ်ရန် pin voltage ကို serial interface တွင်ပြသသည်။
အပိုင်း 10- AN706 မော်ဂျူး တိုင်းတာမှု တိကျမှု
အသုံးချမှုပမာဏကို တိုင်းတာခြင်းဖြင့်tage နှင့် တိကျသော မြင့်မားသော voltmeter၊ AD706 module ၏ အမှန်တကယ် တိုင်းတာမှု တိကျမှုသည် -0.5V မှ +5V ဗို့အတွင်း 5mV အတွင်းဖြစ်သည်။tage ထည့်သွင်းမှုအပိုင်း။
အောက်ပါဇယားသည် analog vol လေးခုအတွက် ချန်နယ်ရှစ်ခု၏ ရလဒ်များကို ပြသသည်။tages ပထမကော်လံသည် တိကျသောဒစ်ဂျစ်တယ်မာလ်တီမီတာဖြင့် တိုင်းတာသည့်ဒေတာဖြစ်ပြီး နောက်ဆုံးကော်လံရှစ်ခုသည် AD module ၏ AD module တိုင်းတာခြင်း၏ရလဒ်များဖြစ်သည်။
ဇယား 10-1- စမ်းသပ်ခြင်း Voltage
ဤစမ်းသပ်မှုလုပ်ရိုးလုပ်စဉ်တွင်၊ အထက်အရာရှိများampAN706 module ၏တိကျမှုကို တိုးတက်စေရန်အတွက် ling override enable filter ကို အသုံးမပြုပါ။ s ၏တိကျမှုကိုပိုမိုတိုးတက်စေလိုသောအသုံးပြုသူများအတွက်ampling နှင့် sampling speed က မမြင့်ဘူး ၊ program မှာ သတ်မှတ်လို့ရပါတယ်။ ၎ampling ချဲ့ခြင်း၊ overs သတ်မှတ်နိုင်သည်။ampပရိုဂရမ်တွင် ling အချိုး။
အပိုင်း 11- AN706 Module စမ်းသပ်မှု ပရိုဂရမ် ဖော်ပြချက်
အောက်ဖော်ပြပါသည် Verilog စမ်းသပ်မှုပရိုဂရမ်တစ်ခုစီအတွက် အယူအဆအကျဉ်းချုပ်ဖော်ပြချက်ဖြစ်ပြီး သုံးစွဲသူများသည် ကုဒ်ရှိ မှတ်စုဖော်ပြချက်ကို ကိုးကားနိုင်သည်။
- ထိပ်တန်းအဆင့် ပရိုဂရမ်- ad706_test.v
FPGA နှင့် AN706 မော်ဂျူးများနှင့် အချက်ပြအဝင်အထွက်နှင့် အထွက်တို့ကို လက်ခံရန်နှင့် ပေးပို့ရန် အမှတ်စဉ်များကို သတ်မှတ်ပြီး လုပ်ရိုးလုပ်စဉ်ခွဲသုံးခု (ad7606.v၊ volt_cal.v နှင့် uart.v) ကို ချက်ချင်းလုပ်ဆောင်ပါ။ - AD ဒေတာ ရယူမှု ပရိုဂရမ်- ad7606.v
AD7606 ၏အချိန်ဇယားအရ sample 16 analog signals AD သည် 16-bit data ကိုပြောင်းသည်။ ပရိုဂရမ်သည် AD ဒေတာကူးပြောင်းမှုစတင်ရန် CONVSTAB အချက်ပြမှုကို AD7606 သို့ ဦးစွာပေးပို့ပြီး AD ချန်နယ် 1 မှ ချန်နယ် 16 ၏ ဒေတာကို ဆက်တိုက်ဖတ်ရန် အလုပ်များသည့်အချက်ပြမှု နည်းပါးသွားစေရန် စောင့်ဆိုင်းသည်။
AD Voltage ပြောင်းလဲခြင်း (1 LSB)=5V/ 32758=0.15 mV
- ထယ်၊tagAD ဒေတာအတွက် e ပြောင်းလဲခြင်းပရိုဂရမ်- volt_cal.v ပရိုဂရမ်သည် ad16.v၊ Bit[7606] မှ စုဆောင်းထားသော 15-bit ဒေတာကို အပြုသဘောနှင့် အနုတ်လက္ခဏာများအဖြစ်သို့ ပြောင်းလဲပေးပြီး Bit[14:0] မှ ၎င်းကို volt အဖြစ်သို့ ပြောင်းလဲပေးပါသည်။tagအောက်ပါပုံသေနည်းဖြင့် e တန်ဖိုးကို၊ ထို့နောက် hexadecimal vol ကိုပြောင်းသည်။tage တန်ဖိုးကို ဂဏန်း 20 လုံး BCD ကုဒ်သို့ ပြောင်းလဲပါ။
- အမှတ်စဉ် ပို့တ်ပို့ခြင်း ပရိုဂရမ်- uart.v Timing သည် လိုင်း 8 လိုင်းကို ပေးပို့သည်။taguart မှတဆင့် PC သို့ဒေတာများ။ serial port ၏ transmit clock ကို frequency 50Mhz ဖြင့် ပိုင်းခြားပြီး baud rate သည် 9600bps ဖြစ်သည်။
စာရွက်စာတမ်းများ / အရင်းအမြစ်များ
 |
ALINX AN706 တစ်ပြိုင်နက်တည်း SampMulti-Channels 16-Bits AD Module ကို အသုံးပြုထားသည်။ [pdf] အသုံးပြုသူလက်စွဲ AN706 တစ်ပြိုင်နက်တည်း SampMulti-Channels 16-Bits AD Module၊ AN706၊ Simultaneous SampMulti-Channels 16-Bits AD Module, SampMulti-Channels 16-Bits AD Module၊ Multi-Channels 16-Bits AD Module၊ 16-Bits AD Module၊ AD Module၊ Module |