ALINX AN706 Simultaneous SampPoužívateľská príručka pre viackanálové 16-bitové moduly AD

Rozhranie modulu: 40-kolíkové záhlavie s rozstupom 0.1 palca, smer sťahovania
Teplota okolia (s napájaním: -40 ° ~ 85 °, všetky čipy na module spĺňajú priemyselné požiadavky

Vstupné rozhranie: 8 rozhraní SMA a 16-kolíkové záhlavia s rozstupom 2.54 (Pin Každý kanál má kladné a záporné dva piny)
Presnosť merania: do 0.5 mV

Časť 2: Štruktúra modulu

Obrázok 2-1: Štruktúra 8-kanálového modulu AD

Časť 3: Úvod čipu AD7606

AD76061 je 16-bitový, simultánny sampanalógovo-digitálne systémy získavania údajov (DAS) s ôsmimi, šiestimi a štyrmi kanálmi. Každá časť obsahuje analógový vstup clamp ochrana, antialiasingový filter druhého rádu, funkcia track-and-hold amplifier, 16-bitový analógovo-digitálny prevodník s postupnou aproximáciou náboja (ADC), flexibilný digitálny filter, 2.5 V referenčný a referenčný
Vstup clamp ochranné obvody môžu tolerovať objtagje až ±16.5 V. AD7606/AD7606-6/AD7606-4 pracuje z jedného 5 V zdroja a dokáže prijať ±10 V a ±5 V skutočné bipolárne vstupné signály, zatiaľ čo sampling pri priepustnosti až 200 kSPS pre všetky kanály. Vstup clamp ochranné obvody môžu tolerovať objtagje až ±16.5 V.
AD7606 má 1 MΩ analógovú vstupnú impedanciu bez ohľadu na sampling frekvencia. Operácia s jedným zdrojom, filtrovanie na čipe a vysoká vstupná impedancia eliminujú potrebu ovládača op amps a externé bipolárne zdroje.
Antialiasingový filter AD7606/AD7606-6/AD7606-4 má 3 dB medznú frekvenciu 22 kHz a poskytuje 40 dB antialias odmietnutie, keď sampling pri 200 kSPS.
Flexibilný digitálny filter je riadený kolíkom, prináša zlepšenie SNR a znižuje šírku pásma o 3 dB.

Časť 4: Funkčný blokový diagram čipu AD7606

Obrázok 4-1: Funkčný blokový diagram AD7606

Časť 5: Špecifikácia časovania čipu AD7606

Obrázok 5-1: Časové diagramy AD7606

AD7606 umožňuje simultánne sampvšetkých ôsmich analógových vstupných kanálov.
Všetky kanály sú sampvedené súčasne, keď sú oba kolíky CONVST (CONVST A, CONVST B) zviazané. Na ovládanie oboch vstupov CONVST x sa používa jeden signál CONVST. Nábežná hrana tohto bežného signálu CONVST iniciuje simultánne sampna všetkých analógových vstupných kanáloch (V1 až V8).
AD7606 obsahuje oscilátor na čipe, ktorý sa používa na vykonávanie konverzií. Čas konverzie pre všetky kanály ADC je tCONV. Signál BUSY signalizuje používateľovi, keď prebiehajú konverzie, takže keď sa použije vzostupná hrana CONVST, BUSY sa logicky posunie nahor a na konci celého procesu konverzie sa zmení na nízku úroveň. Zostupná hrana signálu BUSY sa používa na umiestnenie všetkých ôsmich track-and-hold amplifikátory späť do režimu stopy. Klesajúca hrana BUSY tiež naznačuje, že nové dáta je teraz možné čítať z paralelnej zbernice (DB[15:0]), sériových dátových liniek DOUTA a DOUTB alebo paralelnej bajtovej zbernice DB[7:0].

Časť 6: Konfigurácia kolíka čipu AD7606

V dizajne hardvérového obvodu 706-kanálového AD modulu AN8 sme nastavili prevádzkový režim AD7606 pridaním pull-up alebo pull-down rezistorov na tri konfiguračné piny AD7606.

AD7606 podporuje vstup externej referencie alebo internú referenciu. Ak sa použije externá referencia, REFIN/REFOUT čipu vyžaduje externú 2.5V referenciu. Ak používate interný referenčný objtage. Pin REFIN/REFOUT je interná 2.5V referencia. Pin REF SELECT sa používa na výber internej alebo externej referencie. V tomto module, pretože presnosť internej referencie objtage AD7606 je tiež veľmi vysoká (2.49 V ~ 2.505 V), návrh obvodu sa rozhodne použiť interný referenčný obj.tage.

Názov PIN Nastaviť úroveň Popis

REF SELECT Vysoká úroveň Použite internú referenciu objtage 2.5 V.

AD7606 je zber dát konverzie AD môže prebiehať v paralelnom režime alebo sériovom režime. Užívateľ môže nastaviť komunikačný režim nastavením úrovne pinov PAR/SER/BYTE SEL. v dizajne modulu AN706 vyberte paralelný režim na čítanie údajov AD z AD7606

Názov PIN Nastaviť úroveň Popis

VÝBER PAR/SER/BYTE Nízka úroveň Vyberte paralelné rozhranie
Pin RANGE sa používa na výber buď ±10 V alebo ±5 V ako vstupného rozsahu v AD9767. V rozsahu ±5 V, 1LSB=152.58uV. V rozsahu ±10 V, 1LSB=305.175 uV. V návrhu obvodu modulu AN706 zvoľte ±5V analógový objtage rozsah vstupu

Názov PIN Nastaviť úroveň Popis

RANGE Nízka úroveň Výber rozsahu vstupu analógového signálu：±5V

AD7606 obsahuje voliteľný digitálny sinc filter prvého rádu, ktorý by sa mal použiť v aplikáciách, kde sa používajú pomalšie priepustné rýchlosti alebo kde je žiaduci vyšší pomer signálu k šumu alebo dynamický rozsah. Oversamppomer digitálneho filtra sa ovláda pomocou presahovampling pins, OS [2:0] (pozri tabuľku nižšie). OS 2 je riadiaci bit MSB a OS 0 je riadiaci bit LSB. Nižšie uvedená tabuľka poskytuje overeniaampling bit dekódovanie na výber rôznych overovample sadzby. Piny OS sú zaistené na zostupnej hrane BUSY.
V hardvérovom dizajne modulu AN706 vedie OS[2:0] k externému rozhraniu a FPGA alebo CPU si môžu vybrať, či sa má použiť filter ovládaním úrovne pinov OS[2:0], aby sa dosiahla vyššia presnosť merania. .

Časť 7: FUNKCIA PRENOSU ADC čipu AD7606

Výstupné kódovanie AD7606 je doplnkom dvoch. Navrhnuté kódové prechody sa vyskytujú uprostred medzi po sebe nasledujúcimi celočíselnými hodnotami LSB, to znamená 1/2 LSB a 3/2 LSB. Veľkosť LSB je FSR/65,536 7606 pre AD7606. Ideálna prenosová charakteristika pre AD7 je znázornená na obrázku 1-XNUMX.

Časť 8: Definícia rozhrania (Označený kolík na doske plošných spojov je kolík 1)

Pin	Názov signálu	Popis	Pin	Názov signálu	Popis
1	GND	Ground	2	VCC	+5 V
3	OS1	Oversampling Vyberte	4	OS0	Oversampling Vyberte
5	CONVSTAB	Konverzia údajov	6	OS2	Oversampling Vyberte
7	RD	Prečítajte si	8	RESETOVAŤ	Resetovať
9	ZANEPRÁZDNENÝ	Zaneprázdnený	10	CS	Výber čipu
11			12	FIRSTDATA	Prvé údaje
13			14
15	DB0	AD Data Bus	16	DB1	AD Data Bus
17	DB2	AD Data Bus	18	DB3	AD Data Bus
19	DB4	AD Data Bus	20	DB5	AD Data Bus
21	DB6	AD Data Bus	22	DB7	AD Data Bus
23	DB8	AD Data Bus	24	DB9	AD Data Bus
25	DB10	AD Data Bus	26	DB11	AD Data Bus

Časť 9: Experimentálny postup modulu AN706

Najprv pripojte modul AN706 k 34-pinovému štandardnému rozširujúcemu portu vývojovej dosky ALINX FPGA (v prípade, že je vývojová doska vypnutá).

Pripojte zdroj signálu k vstupnému konektoru modulu AN706 (Poznámka: rozsah vstupu AD portu: -5V~+5V).
Stiahnite si program do FPGA pomocou softvéru Quartus II alebo ISE (ak potrebujete testovacie programy, pošlite e-mail na rachel.zhou@alinx.com.cn).

Otvorte nástroj asistenta sériového ladenia a nastavte prenosovú rýchlosť sériového portu nasledovne
Obrázok 9-1: Nástroj Serial Debugging Assistant Tool
ZvtagV sériovej komunikácii sa objaví hodnota 8-kanálového signálového vstupu modulu AN706. (Vzhľadom na to, že 8-smerné údaje sa v asistentovi sériového ladenia zobrazujú v jednom riadku, musíme zväčšiť rozhranie.)

Obrázok 9-2: Sériová komunikácia

Vyššie uvedené údaje predstavujú 8 kanálov údajov bez vstupu signálu, pretože vstup signálu AD je v pohyblivom stave a výstupné údaje konverzie AD sú približne 1.75 V.
Example: Ak prepojíte vstup kanála 1 s 3.3V testovacím kolíkom na module AN706 s linkou DuPont na testovanie vol.tage 3.3 V na module.

Obrázok 9-3: Kanál 1 s 3.3V testovacím kolíkom

V tomto čase sú namerané údaje AD1 zobrazené na sériovom rozhraní približne +3.3074.

Obrázok 9-4: Skúšobný kolík objtage displej na sériovom rozhraní

Časť 10: Presnosť merania modulu AN706

Meraním aplikovaného objtage a vysoko presným voltmetrom je skutočná presnosť merania modulu AD706 v rozmedzí 0.5 mV v rozsahu -5V až +5V obj.tage vstupný rozsah.
Nasledujúca tabuľka zobrazuje výsledky ôsmich kanálov pre štyri analógové objtages. Prvý stĺpec sú údaje namerané vysoko presným digitálnym multimetrom a posledných osem stĺpcov sú výsledky merania modulu AD modulu.

Tabuľka 10-1: Testovanie svtage

V tejto testovacej rutine, oversampling override enable filter sa nepoužíva na zlepšenie presnosti modulu AN706. Pre používateľov, ktorí chcú ďalej zlepšiť presnosť sampling a samprýchlosť lingu nie je vysoká, dá sa nastaviť v programe. Metóda sampzväčšenie, môžete nastaviť presahyamppomeru v programe.

Časť 11: Popis programu testovania modulu AN706

Nasleduje stručný popis nápadov pre každý testovací program Verilog a používatelia sa môžu odvolať aj na popis poznámky v kóde.

Program najvyššej úrovne: ad706_test.v
Definujte moduly FPGA a AN706 a sériový port na príjem a odosielanie vstupu a výstupu signálu a vytvorte inštanciu troch podprogramov (ad7606.v, volt_cal.v a uart.v).
Program na získavanie údajov AD: ad7606.v
Podľa časovania AD7606, sample 16 analógových signálov AD konvertovalo 16-bitové dáta. Program najprv odošle signál CONVSTAB do AD7606, aby sa spustila konverzia dát AD, a čaká, kým signál Busy klesne na nízku úroveň, aby postupne načítal dáta AD kanála 1 až kanála 16.
AD Voltage Konverzia (1 LSB)=5V/ 32758=0.15 mV

VoltagKonverzný program pre AD dáta: volt_cal.v Program konvertuje 16-bitové dáta zozbierané z ad7606.v, Bit[15] na kladné a záporné znamienko a Bit[14:0] ich najskôr skonvertuje na obj.tage hodnotu podľa nasledujúceho vzorca a potom prevedie hexadecimálny objtage hodnotu do 20-miestneho BCD kódu.
Program na odosielanie sériového portu: uart.v Timing posiela 8 kanálov objtage dáta do PC cez uart. Vysielacie hodiny sériového portu sa získajú vydelením frekvencie 50 MHz a prenosová rýchlosť je 9600 bps.

www.alinx.com

Dokumenty / zdroje

ALINX AN706 Simultaneous Sampviackanálový 16-bitový modul AD [pdfPoužívateľská príručka
AN706 Simultánne Sampling viackanálový 16-bitový modul AD, AN706, Simultaneous Sampling viackanálový 16-bitový modul AD, Sampviackanálový 16-bitový modul AD, viackanálový 16-bitový modul AD, 16-bitový modul AD, modul AD, modul

Referencie

Používateľská príručka

Časť 1: Parametre 8-kanálového modulu akvizície AD