ALINX AN706 Simultáneo Sampling Manual de usuario del módulo AD de 16 bits multicanal

Interfaz do módulo: cabeceira hembra de 40 pines de 0.1 polgadas, dirección de descarga
Temperatura ambiente (con enerxía aplicada: -40 ° ~ 85 °, todos os chips do módulo para cumprir os requisitos industriais

Interface de entrada: 8 interfaces SMA e cabeceiras de 16 pinos con paso de 2.54 (Pin Cada canle ten dous pines positivos e negativos)
Precisión de medición: dentro de 0.5 mV

Parte 2: Estrutura do módulo

Figura 2-1: A estrutura do módulo AD de 8 canles

Parte 3: Introdución ao chip AD7606

O AD76061 é de 16 bits, s simultáneoampling, sistemas de adquisición de datos analóxico a dixital (DAS) con oito, seis e catro canles, respectivamente. Cada parte contén entrada analóxica clamp protección, un filtro antialiasing de segunda orde, un track-and-hold amplifier, un conversor analóxico a dixital (ADC) de aproximación sucesiva de redistribución de carga de 16 bits, un filtro dixital flexible, unha referencia e referencia de 2.5 V
A entrada clamp circuítos de protección pode tolerar voltagé de ata ±16.5 V. O AD7606/AD7606-6/AD7606-4 funciona cunha única fonte de 5 V e pode acomodar sinais de entrada bipolares verdadeiros de ±10 V e ±5 V mentres sampling a taxas de rendemento de ata 200 kSPS para todas as canles. A entrada clamp circuítos de protección pode tolerar voltagé ata ±16.5 V.
O AD7606 ten unha impedancia de entrada analóxica de 1 MΩ independentemente de sampfrecuencia ling. A operación de subministración única, o filtrado no chip e a alta impedancia de entrada eliminan a necesidade de operar no controlador amps e fontes bipolares externas.
O filtro de antialiasing AD7606/AD7606-6/AD7606-4 ten unha frecuencia de corte de 3 dB de 22 kHz e proporciona un rexeitamento de antialias de 40 dB cando sampling a 200 kSPS.
O filtro dixital flexible está dirixido por pins, mellora a SNR e reduce o ancho de banda de 3 dB.

Parte 4: Diagrama de bloques funcionais do chip AD7606

Figura 4-1: Diagrama de bloques funcionais AD7606

Parte 5: Especificación de temporización do chip AD7606

Figura 5-1: Diagramas de temporización AD7606

O AD7606 permite s simultáneaampling das oito canles de entrada analóxica.
Todas as canles son sampled simultáneamente cando os dous pinos CONVST (CONVST A, CONVST B) están unidos. Utilízase un único sinal CONVST para controlar as dúas entradas CONVST x. O bordo ascendente deste sinal CONVST común inicia s simultáneosampling en todas as canles de entrada analóxica (V1 a V8).
O AD7606 contén un oscilador no chip que se usa para realizar as conversións. O tempo de conversión para todas as canles ADC é tCONV. O sinal BUSY indícalle ao usuario cando as conversións están en curso, polo que cando se aplica o bordo ascendente de CONVST, BUSY aumenta a lóxica e baixa ao final de todo o proceso de conversión. O bordo descendente do sinal BUSY úsase para colocar os oito track-and-hold ampos lifiers volven ao modo de pista. O bordo descendente de BUSY tamén indica que agora se poden ler os novos datos desde o bus paralelo (DB[15:0]), as liñas de datos serie DOUTA e DOUTB ou o bus de bytes paralelo, DB[7:0].

Parte 6: Configuración do pin do chip AD7606

No deseño do circuíto de hardware do módulo AD de 706 canles AN8, establecemos o modo de funcionamento do AD7606 engadindo resistencias pull-up ou pull-down aos tres pinos de configuración do AD7606.

O AD7606 admite unha entrada de referencia externa ou unha referencia interna. Se se usa unha referencia externa, o REFIN/REFOUT do chip require unha referencia externa de 2.5 V. Se se utiliza unha referencia interna voltage. O pin REFIN/REFOUT é unha referencia interna de 2.5 V. O pin REF SELECT úsase para seleccionar a referencia interna ou externa. Neste módulo, porque a precisión da referencia interna voltage do AD7606 tamén é moi alto (2.49 V ~ 2.505 V), o deseño do circuíto opta por utilizar o vol de referencia internatage.

Nome do Pin Establecer o nivel Descrición

SELECCIÓN REF Nivel Alto Use referencia interna voltage 2.5V

A adquisición de datos de conversión AD do AD7606 pode ser en modo paralelo ou en modo serie. O usuario pode configurar o modo de comunicación configurando o nivel de pin PAR/SER/BYTE SEL. no deseño do módulo AN706, seleccione o modo paralelo para ler os datos AD de AD7606

Nome do Pin Establecer o nivel Descrición

PAR/SER/BYTE SEL Baixo Nivel Seleccione interface paralela
O pin RANGE úsase para seleccionar ±10 V ou ±5 V como intervalo de entrada en AD9767. No intervalo de ±5 V, 1LSB=152.58uV. No intervalo de ±10 V, 1LSB=305.175 uV. No deseño do circuíto do módulo AN706, seleccione ± 5V vol analóxicotagRango de entrada

Nome do Pin Establecer o nivel Descrición

GAMA Baixo Nivel Selección do rango de entrada de sinal analóxico: ± 5V

O AD7606 contén un filtro sinc dixital de primeira orde opcional que debería usarse en aplicacións onde se utilicen taxas de rendemento máis lentas ou onde se desexa unha maior relación sinal-ruído ou rango dinámico. Os oversampa relación de ling do filtro dixital contrólase mediante o oversampling pins, OS [2:0] (consulte a táboa seguinte). OS 2 é o bit de control MSB e OS 0 é o bit de control LSB. A táboa seguinte ofrece os oversampling bit decodificación para seleccionar os diferentes oversampas taxas. Os pinos do sistema operativo están pechados no bordo descendente de BUSY.
No deseño de hardware do módulo AN706, o sistema operativo [2:0] conduce á interface externa e a FPGA ou a CPU poden seleccionar se quere usar o filtro controlando o nivel de pin do sistema operativo [2:0] para acadar unha maior precisión de medición. .

Parte 7: FUNCIÓN DE TRANSFERENCIA ADC de chip AD7606

A codificación de saída do AD7606 é un complemento a dous. As transicións de código deseñadas ocorren a medio camiño entre os sucesivos valores de LSB enteiros, é dicir, 1/2 LSB e 3/2 LSB. O tamaño do LSB é FSR/65,536 para o AD7606. A característica de transferencia ideal para o AD7606 móstrase na Figura 7-1.

Parte 8: definición da interface (o pin rotulado da PCB é o pin 1)

Pin	Nome do sinal	Descrición	Pin	Nome do sinal	Descrición
1	GND	Terra	2	VCC	+5 V
3	OS1	Oversampling Seleccione	4	OS0	Oversampling Seleccione
5	CONVSTAB	Conversión de datos	6	OS2	Oversampling Seleccione
7	RD	Ler	8	RESET	Restablecer
9	OCUPADO	Ocupado	10	CS	Selección de chip
11			12	PRIMEIROS DATOS	Primeiros datos
13			14
15	DB0	Bus de datos AD	16	DB1	Bus de datos AD
17	DB2	Bus de datos AD	18	DB3	Bus de datos AD
19	DB4	Bus de datos AD	20	DB5	Bus de datos AD
21	DB6	Bus de datos AD	22	DB7	Bus de datos AD
23	DB8	Bus de datos AD	24	DB9	Bus de datos AD
25	DB10	Bus de datos AD	26	DB11	Bus de datos AD

Parte 9: Módulo AN706 Procedemento experimental

En primeiro lugar, conecte o módulo AN706 ao porto de expansión estándar de 34 pines da placa de desenvolvemento ALINX FPGA (no caso de que a placa de desenvolvemento estea apagada).

Conecte a súa fonte de sinal ao conector de entrada do módulo AN706 (Nota: rango de entrada do porto AD: -5V~+5V).
Descargue o programa na FPGA usando o software Quartus II ou ISE (se precisa os programas de proba, envíe un correo electrónico a rachel.zhou@alinx.com.cn).

Abra a ferramenta do asistente de depuración en serie e configure a velocidade en baudios de comunicación do porto serie como segue
Figura 9-1: A ferramenta Asistente de depuración en serie
O voltagO valor da entrada de sinal de 8 canles do módulo AN706 aparecerá na comunicación en serie. (Debido a que os datos de 8 vías móstranse nunha liña no asistente de depuración en serie, necesitamos ampliar a interface).

Figura 9-2: Comunicación en serie

Os datos anteriores son 8 canles de datos sen entrada de sinal, porque a entrada de sinal AD está en estado flotante e os datos de saída de conversión AD son de aproximadamente 1.75 V.
ExampLe: Se conecta a entrada da canle 1 co pin de proba de 3.3 V do módulo AN706 cunha liña DuPont para probar o voltage de 3.3 V no módulo.

Figura 9-3: Canle 1 con pin de proba de 3.3 V

Neste momento, os datos de medición de AD1 que se mostran na interface en serie son de aproximadamente +3.3074.

Figura 9-4: Vol de pin de probatage visualización na interface serie

Parte 10: Precisión de medición do módulo AN706

Medindo o vol. aplicadotage e o voltímetro de alta precisión, a precisión de medición real do módulo AD706 está dentro de 0.5 mV dentro do -5V a +5V voltage rango de entrada.
A seguinte táboa mostra os resultados de oito canles para catro voltages. A primeira columna son os datos medidos polo multímetro dixital de alta precisión, e as últimas oito columnas son os resultados da medición do módulo AD do módulo AD.

Táboa 10-1: Testing Voltage

Nesta rutina de proba, o oversampO filtro de activación de anulación de ling non se usa para mellorar a precisión do módulo AN706. Para os usuarios que queiran mellorar aínda máis a precisión do sampling e o sampa velocidade de ling non é alta, pódese configurar no programa. Método do sampling aumento, pode definir os oversampling ratio no programa.

Parte 11: Descrición do programa de proba do módulo AN706

A seguinte é unha breve descrición das ideas para cada programa de proba de Verilog, e os usuarios tamén poden consultar a descrición da nota no código.

Programa de nivel superior: ad706_test.v
Defina os módulos FPGA e AN706 e o porto serie para recibir e enviar a entrada e saída do sinal, e instanciar tres subrutinas (ad7606.v, volt_cal.v e uart.v).
Programa de adquisición de datos AD: ad7606.v
Segundo o tempo da AD7606, sample 16 sinais analóxicos AD convertidos datos de 16 bits. O programa envía primeiro o sinal CONVSTAB ao AD7606 para iniciar a conversión de datos AD e agarda a que o sinal de ocupado baixe para ler os datos da canle AD 1 á canle 16 en secuencia.
AD Voltage Conversión (1 LSB)=5V/ 32758=0.15 mV

VoltagPrograma de conversión de datos AD: volt_cal.v O programa converte os datos de 16 bits recollidos de ad7606.v, Bit[15] en signos positivos e negativos, e Bit[14:0] primeiro convérteos nun voltage o valor da seguinte fórmula e, a continuación, converte o volume hexadecimaltage valor nun código BCD de 20 díxitos.
Programa de envío de porto serie: uart.v Timing envía 8 canles de voltage datos ao PC a través de uart. O reloxo de transmisión do porto serie obtense dividindo a frecuencia por 50 Mhz e a taxa de transmisión é de 9600 bps.

www.alinx.com

Documentos/Recursos

ALINX AN706 Simultáneo Sampling Módulo AD de 16 bits multicanle [pdfManual do usuario
AN706 simultáneo Sampling Módulo AD de 16 bits multicanle, AN706, S simultáneaampling Módulo AD de 16 bits multicanle, Sampling Módulo AD de 16 bits multicanle, Módulo AD de 16 bits multicanle, Módulo AD de 16 bits, Módulo AD, módulo

Referencias

Manual de usuario

Parte 1: Parámetros do módulo de adquisición de AD de 8 canles