ALINX AN706 Simultaneous SampUživatelská příručka pro vícekanálové 16bitové moduly AD

Rozhraní modulu: 40-pinová zásuvka s roztečí 0.1 palce, směr stahování
Okolní teplota (s připojeným napájením: -40°~85°, všechny čipy na modulu splňují průmyslové požadavky

Vstupní rozhraní: 8 rozhraní SMA a 16pinové headery s roztečí 2.54 (Pin Každý kanál má kladné a záporné dva piny)
Přesnost měření: Do 0.5 mV

Část 2: Struktura modulu

Obrázek 2-1: Struktura 8kanálového modulu AD

Část 3: Úvod k čipu AD7606

AD76061 je 16bitový, simultánní sampanalogově-digitální systémy sběru dat (DAS) s osmi, šesti a čtyřmi kanály. Každá část obsahuje analogový vstup třamp ochrana, antialiasingový filtr druhého řádu, track-and-hold amplifier, 16bitový analogově-digitální převodník s postupnou aproximací náboje (ADC), flexibilní digitální filtr, 2.5 V reference a reference
Vstup třamp ochranný obvod může tolerovat zvtagje až ±16.5 V. AD7606/AD7606-6/AD7606-4 pracuje z jediného zdroje 5 V a může pojmout skutečné bipolární vstupní signály ±10 V a ±5 V, zatímco sampling při propustnosti až 200 kSPS pro všechny kanály. Vstup třamp ochranný obvod může tolerovat zvtages až ±16.5 V.
AD7606 má analogovou vstupní impedanci 1 MΩ bez ohledu na sampling frekvence. Operace s jedním napájením, filtrování na čipu a vysoká vstupní impedance eliminují potřebu ovladače op amps a externí bipolární zdroje.
Antialiasingový filtr AD7606/AD7606-6/AD7606-4 má mezní frekvenci 3 dB 22 kHz a poskytuje potlačení vyhlazení 40 dB, když sampling při 200 kSPS.
Flexibilní digitální filtr je poháněn kolíky, přináší vylepšení SNR a snižuje šířku pásma o 3 dB.

Část 4: Funkční blokové schéma čipu AD7606

Obrázek 4-1: Funkční blokové schéma AD7606

Část 5: Specifikace časování čipu AD7606

Obrázek 5-1: Časové diagramy AD7606

AD7606 umožňuje simultánní sampvšech osmi analogových vstupních kanálů.
Všechny kanály jsou sampvedena současně, když jsou oba kolíky CONVST (CONVST A, CONVST B) svázány dohromady. K ovládání obou vstupů CONVST x se používá jediný signál CONVST. Náběžná hrana tohoto běžného signálu CONVST iniciuje simultánní sampling na všech analogových vstupních kanálech (V1 až V8).
AD7606 obsahuje oscilátor na čipu, který se používá k provádění převodů. Doba převodu pro všechny kanály ADC je tCONV. Signál BUSY signalizuje uživateli, že probíhají konverze, takže když je aplikována vzestupná hrana CONVST, BUSY jde logicky vysoko a na konci celého procesu konverze přechází na nízkou úroveň. Sestupná hrana signálu BUSY se používá k umístění všech osmi track-and-hold amplifiers zpět do režimu stopy. Sestupná hrana BUSY také indikuje, že nová data lze nyní číst z paralelní sběrnice (DB[15:0]), sériových datových linek DOUTA a DOUTB nebo paralelní bajtové sběrnice DB[7:0].

Část 6: Konfigurace čipového kolíku AD7606

V návrhu hardwarového obvodu 706kanálového modulu AD AN8 jsme nastavili provozní režim AD7606 přidáním pull-up nebo pull-down rezistorů na tři konfigurační piny AD7606.

AD7606 podporuje vstup externí reference nebo interní reference. Pokud je použita externí reference, REFIN/REFOUT čipu vyžaduje externí referenci 2.5V. Pokud používáte interní referenční objtagE. Pin REFIN/REFOUT je interní 2.5V reference. Pin REF SELECT se používá k výběru interní nebo externí reference. V tomto modulu, protože přesnost vnitřní reference svtage AD7606 je také velmi vysoká (2.49V~2.505V), návrh obvodu volí použití vnitřní referenční obj.tage.

Název PIN Nastavit úroveň Popis

VÝBĚR REF Vysoká úroveň Použijte interní referenční svtage 2.5 V.

AD7606 je sběr dat konverze AD může být v paralelním režimu nebo sériovém režimu. Uživatel může nastavit komunikační režim nastavením úrovně pinů PAR/SER/BYTE SEL. v konstrukci modulu AN706 vyberte paralelní režim pro čtení dat AD z AD7606

Název PIN Nastavit úroveň Popis

VÝBĚR PAR/SER/BYTE Nízká úroveň Vyberte paralelní rozhraní
Pin RANGE se používá k výběru buď ±10 V nebo ±5 V jako vstupního rozsahu v AD9767. V rozsahu ±5 V, 1LSB=152.58uV. V rozsahu ±10 V, 1LSB=305.175 uV. V návrhu obvodu modulu AN706 zvolte ±5V analog voltage vstupní rozsah

Název PIN Nastavit úroveň Popis

RANGE Nízká úroveň Výběr vstupního rozsahu analogového signálu：±5V

AD7606 obsahuje volitelný digitální sinkový filtr prvního řádu, který by měl být použit v aplikacích, kde se používá nižší propustnost nebo kde je žádoucí vyšší poměr signálu k šumu nebo dynamický rozsah. Oversampling poměr digitálního filtru je řízen pomocí oversampling pins, OS [2:0] (viz tabulka níže). OS 2 je řídicí bit MSB a OS 0 je řídicí bit LSB. Níže uvedená tabulka poskytuje oversampling bit dekódování pro výběr různých oversample sazby. Piny OS jsou zajištěny na sestupné hraně BUSY.
V hardwarovém návrhu modulu AN706 vede OS[2:0] k externímu rozhraní a FPGA nebo CPU si mohou vybrat, zda použít filtr ovládáním úrovně pinů OS[2:0] pro dosažení vyšší přesnosti měření. .

Část 7: FUNKCE PŘENOSU ADC čipu AD7606

Výstupní kódování AD7606 je dvojí doplněk. K navrženým kódovým přechodům dochází uprostřed mezi po sobě jdoucími celočíselnými hodnotami LSB, tj. 1/2 LSB a 3/2 LSB. Velikost LSB je FSR/65,536 7606 pro AD7606. Ideální přenosová charakteristika pro AD7 je znázorněna na obrázku 1-XNUMX.

Část 8: Definice rozhraní (Označený kolík na desce plošných spojů je kolík 1)

Kolík	Název signálu	Popis	Kolík	Název signálu	Popis
1	GND	Země	2	VCC	+5V
3	OS1	Oversampling Vybrat	4	OS0	Oversampling Vybrat
5	CONVSTAB	Konverze dat	6	OS2	Oversampling Vybrat
7	RD	Číst	8	RESETOVAT	Resetovat
9	OBCHOD	Zaneprázdněný	10	CS	Výběr čipu
11			12	FIRSTDATA	První údaje
13			14
15	DB0	AD Data Bus	16	DB1	AD Data Bus
17	DB2	AD Data Bus	18	DB3	AD Data Bus
19	DB4	AD Data Bus	20	DB5	AD Data Bus
21	DB6	AD Data Bus	22	DB7	AD Data Bus
23	DB8	AD Data Bus	24	DB9	AD Data Bus
25	DB10	AD Data Bus	26	DB11	AD Data Bus

Část 9: Modul AN706 Experimentální postup

Nejprve připojte modul AN706 k 34pinovému standardnímu rozšiřujícímu portu vývojové desky ALINX FPGA (v případě, že je vývojová deska vypnutá).

Připojte zdroj signálu ke vstupnímu konektoru modulu AN706 (Poznámka: rozsah vstupu AD portu: -5V~+5V).
Stáhněte si program do FPGA pomocí softwaru Quartus II nebo ISE (pokud potřebujete testovací programy, pošlete e-mail na rachel.zhou@alinx.com.cn).

Otevřete nástroj sériového ladění asistenta a nastavte komunikační přenosovou rychlost sériového portu následovně
Obrázek 9-1: Nástroj Serial Debugging Assistant Tool
VoltagV sériové komunikaci se objeví hodnota 8kanálového signálového vstupu modulu AN706. (Protože se 8cestná data v asistentu sériového ladění zobrazují na jednom řádku, musíme rozhraní zvětšit.)

Obrázek 9-2: Sériová komunikace

Výše uvedená data představují 8 kanálů dat bez vstupu signálu, protože vstup signálu AD je v plovoucím stavu a výstupní data konverze AD jsou přibližně 1.75 V.
Exampten: Pokud propojíte vstup kanálu 1 s 3.3V testovacím kolíkem na modulu AN706 s linkou DuPont pro testování vol.tage 3.3V na modulu.

Obrázek 9-3: Kanál 1 s testovacím kolíkem 3.3V

V tuto chvíli jsou naměřená data AD1 zobrazená na sériovém rozhraní přibližně +3.3074.

Obrázek 9-4: Zkušební kolík svtage displej na sériovém rozhraní

Část 10: Přesnost měření modulu AN706

Měřením aplikovaného objtage a vysoce přesného voltmetru je skutečná přesnost měření modulu AD706 v rozmezí 0.5 mV v rozsahu -5V až +5Vtage vstupní rozsah.
Následující tabulka ukazuje výsledky osmi kanálů pro čtyři analogové objtages. První sloupec jsou data naměřená vysoce přesným digitálním multimetrem a posledních osm sloupců jsou výsledky měření AD modulu AD modulu.

Tabulka 10-1: Testování svtage

V této testovací rutině, oversampling override enable filter se nepoužívá ke zlepšení přesnosti modulu AN706. Pro uživatele, kteří chtějí dále zlepšit přesnost sampling a samprychlost lingu není vysoká, lze ji nastavit v programu. Metoda sampzvětšení, můžete nastavit přesahyampling poměr v programu.

Část 11: Popis zkušebního programu modulu AN706

Následuje stručný popis nápadů pro každý testovací program Verilog a uživatelé mohou také odkazovat na popis poznámky v kódu.

Program nejvyšší úrovně: ad706_test.v
Definujte moduly FPGA a AN706 a sériový port pro příjem a odesílání vstupního a výstupního signálu a vytvořte instanci tří podprogramů (ad7606.v, volt_cal.v a uart.v).
Program pro sběr dat AD: ad7606.v
Podle časování AD7606, sample 16 analogových signálů AD převádí 16bitová data. Program nejprve odešle signál CONVSTAB do AD7606, aby se započal převod dat AD, a čeká, až signál Busy zeslábne, aby postupně přečetl data kanálu AD 1 až kanálu 16.
AD svtage Konverze (1 LSB)=5V/ 32758=0.15 mV

svtagKonverzní program pro data AD: volt_cal.v Program převede 16bitová data shromážděná z ad7606.v, Bit[15] na kladná a záporná znaménka a Bit[14:0] je nejprve převede na vol.tage hodnotu podle následujícího vzorce a poté převede hexadecimální objemtage hodnotu do 20místného BCD kódu.
Program pro odesílání sériového portu: uart.v Timing odesílá 8 kanálů objtage data do PC přes uart. Vysílací hodiny sériového portu se získají vydělením frekvence 50 MHz a přenosová rychlost je 9600 bps.

www.alinx.com

Dokumenty / zdroje

ALINX AN706 Simultaneous Sampvícekanálový 16bitový modul AD [pdfUživatelská příručka
AN706 Simultánní Sampling Multi-Channels 16-Bits AD Module, AN706, Simultaneous Sampling Multi-Channels 16-bits AD Module, Sampling Vícekanálové 16bitové moduly AD, vícekanálové 16bitové moduly AD, 16bitové moduly AD, modul AD, modul

Reference

Uživatelská příručka

Část 1: Parametry modulu akvizice 8kanálového AD