ALINX AN706 Samtímis Sampling Multi-Channels 16-bita AD Module User Manual

Einingaviðmót: 40 pinna 0.1 tommu bil kvenhaus, niðurhalsstefna
Umhverfishiti (með afl beitt: -40°~85°, allar flísar á einingu til að uppfylla iðnaðarkröfur

Inntaksviðmót: 8 SMA tengi og 16 pinna hausar með 2.54 pitch (Pin Hver rás hefur jákvæða og neikvæða tvo pinna)
Mælingarnákvæmni: Innan 0.5mV

Hluti 2: Uppbygging einingar

Mynd 2-1: Uppbygging 8 rása AD einingarinnar

Hluti 3: AD7606 Chip Inngangur

AD76061 er 16 bita, samtímis sampling, analog-to-digital data acquisition systems (DAS) með átta, sex og fjórum rásum, í sömu röð. Hver hluti inniheldur hliðrænt inntak clamp vörn, annars flokks andlitssía, track-and-hold amplyftara, 16 bita endurdreifingu hleðslu í röð með hliðstæðum til stafrænum breyti (ADC), sveigjanleg stafræn sía, 2.5 V tilvísun og viðmiðun
Inntakið clamp verndarrásir þola voltager allt að ±16.5 V. AD7606/AD7606-6/AD7606-4 starfar frá einni 5 V framboði og getur tekið við ±10 V og ±5 V sönn tvískauta inntaksmerki á meðan sampling við gegnumstreymishraða allt að 200 kSPS fyrir allar rásir. Inntakið clamp verndarrásir þola voltages allt að ±16.5 V.
AD7606 er með 1 MΩ hliðrænt inntaksviðnám óháð samplanga tíðni. Aðgerðin með einni framboði, síun á flís og mikil inntaksviðnám útiloka þörfina fyrir stýrikerfisaðgerð amps og ytri geðhvarfabirgðir.
AD7606/AD7606-6/AD7606-4 hliðrunarsían hefur 3 dB skurðartíðni upp á 22 kHz og veitir 40 dB hliðrun höfnun þegar samplanga við 200 kSPS.
Sveigjanlega stafræna sían er pinnadrifin, skilar framförum í SNR og dregur úr 3 dB bandbreiddinni.

Hluti 4: AD7606 flís hagnýtur blokkarmynd

Mynd 4-1: AD7606 hagnýtur blokkarmynd

Part 5: AD7606 Chip Tímasetning Specification

Mynd5-1: AD7606 tímarit

AD7606 leyfa samtímis sampling allra átta hliðrænu inntaksrásanna.
Allar rásir eru sampleitt samtímis þegar báðir CONVST pinnar (CONVST A, CONVST B) eru tengdir saman. Eitt CONVST merki er notað til að stjórna báðum CONVST x inntakunum. Hækkandi brún þessa algenga CONVST merki byrjar samtímis sampling á öllum hliðrænum inntaksrásum (V1 til V8).
AD7606 inniheldur oscillator á flís sem er notaður til að framkvæma umbreytingarnar. Umbreytingartími fyrir allar ADC rásir er tCONV. BUSY merkið gefur til kynna fyrir notandanum þegar umbreytingar eru í gangi, þannig að þegar hækkandi brún CONVST er beitt, fer BUSY rökfræði hátt og umbreytingar lágt í lok alls umbreytingarferlisins. Fallbrún BUSY merkisins er notuð til að setja öll átta track-and-hold amplyftara aftur í brautarstillingu. Fallbrún BUSY gefur einnig til kynna að nú sé hægt að lesa nýju gögnin úr samhliða rútunni (DB[15:0]), DOUTA og DOUTB raðgagnalínunum, eða samhliða bætisbrautinni, DB[7:0].

Hluti 6: AD7606 Chip Pin Configuration

Í AN706 8 rása AD mát vélbúnaðarrásarhönnun, stillum við notkunarham AD7606 með því að bæta uppdráttar- eða niðurdráttarviðnámum við þrjá stillingapinna á AD7606.

AD7606 styður ytri tilvísunarinntak eða innri tilvísun. Ef ytri tilvísun er notuð, krefst REFIN/REFOUT flísarinnar ytri 2.5V viðmiðunar. Ef innri tilvísun er notuðtage. REFIN/REFOUT pinninn er innri 2.5V tilvísun. REF SELECT pinninn er notaður til að velja innri tilvísun eða ytri tilvísun. Í þessari einingu, vegna þess að nákvæmni innri tilvísunar binditage af AD7606 er líka mjög hátt (2.49V~2.505V), hringrásarhönnunin velur að nota innri viðmiðunarrúmmáltage.

Nafn pinna Stilltu stig Lýsing

REF SELECT Hátt stig Notaðu innri tilvísun binditage 2.5V

AD7606 umbreytingargagnaöflun getur verið í samhliða ham eða raðstillingu. Notandinn getur stillt samskiptahaminn með því að stilla PAR/SER/BYTE SEL pinnastigið. í AN706 einingahönnuninni skaltu velja samhliða stillingu til að lesa AD gögn AD7606

Nafn pinna Stilltu stig Lýsing

PAR/SER/BYTE SEL Lágt stig Veldu samhliða viðmót
RANGE pinninn er notaður til að velja annað hvort ±10 V eða ±5 V sem inntakssvið í AD9767. Á ±5 V sviðinu, 1LSB=152.58uV. Á ±10 V sviðinu, 1LSB=305.175 uV. Í hringrásarhönnun AN706 mátsins, veldu ±5V hliðstæða voltage inntakssvið

Nafn pinna Stilltu stig Lýsing

RANGE Lágt stig Val á hliðrænu inntakssviði:±5V

AD7606 inniheldur valfrjálsa stafræna fyrstu-orden sinc síu sem ætti að nota í forritum þar sem hægari afköst eru notuð eða þar sem hærra merki-til-suðhlutfall eða hreyfisvið er æskilegt. Ofanirnarampling hlutfalli stafrænu síunnar er stjórnað með því að nota oversampling pins, OS [2:0] (sjá töflu hér að neðan). OS 2 er MSB stýribitinn og OS 0 er LSB stýribitinn. Taflan hér að neðan veitir yfirfærslurnarampling bita afkóðun til að velja mismunandi yfirample vextir. Stýrikerfispinnarnir eru læstir á fallbrún BUSY.
Í vélbúnaðarhönnun AN706 einingarinnar leiðir OS[2:0] til ytra viðmótsins og FPGA eða CPU getur valið hvort nota eigi síuna með því að stjórna pinnastigi OS[2:0] til að ná meiri mælingarnákvæmni.

Hluti 7: AD7606 Chip ADC flutningsvirkni

Úttakskóðun AD7606 er tveggja viðbót. Hönnuðu kóðaskiptin eiga sér stað miðja vegu á milli heiltalna LSB gilda, það er 1/2 LSB og 3/2 LSB. LSB stærðin er FSR/65,536 fyrir AD7606. Hin fullkomna flutningseiginleiki fyrir AD7606 er sýndur á mynd 7-1.

Hluti 8: Skilgreining viðmóts (merkti pinna á PCB er pinna 1)

Pinna	Merkisheiti	Lýsing	Pinna	Merkisheiti	Lýsing
1	GND	Jarðvegur	2	VCC	+5V
3	OS1	Utanríkisamplanga Veldu	4	OS0	Utanríkisamplanga Veldu
5	CONVSTAB	Gagnaumbreyting	6	OS2	Utanríkisamplanga Veldu
7	RD	Lestu	8	ENDURSTILLA	Endurstilla
9	UPPTEKINN	Upptekinn	10	CS	Flís Veldu
11			12	FIRSTDATA	Fyrstu gögnin
13			14
15	DB0	AD Data Bus	16	DB1	AD Data Bus
17	DB2	AD Data Bus	18	DB3	AD Data Bus
19	DB4	AD Data Bus	20	DB5	AD Data Bus
21	DB6	AD Data Bus	22	DB7	AD Data Bus
23	DB8	AD Data Bus	24	DB9	AD Data Bus
25	DB10	AD Data Bus	26	DB11	AD Data Bus

Part 9: AN706 Module Experimental aðferð

Fyrst skaltu tengja AN706 eininguna við 34 pinna staðlaða stækkunartengi ALINX FPGA þróunarborðsins (ef slökkt er á þróunarborðinu).

Tengdu merkigjafann þinn við AN706 Module inntakstengi (Athugið: AD tengi inntakssvið: -5V~+5V).
Sæktu forritið á FPGA með Quartus II eða ISE hugbúnaðinum (ef þú þarft prófunarforritin, sendu tölvupóst á rachel.zhou@alinx.com.cn).

Opnaðu raðkembiforritið og stilltu samskiptahraða raðtengisins sem hér segir
Mynd 9-1: Serial villuleitaraðstoðartólið
BinditagGildi 8 rása merkjainntaks AN706 einingarinnar mun birtast í raðsamskiptum. (Vegna þess að 8-átta gögnin eru birt í einni línu í raðkembiforritinu, þurfum við að stækka viðmótið.)

Mynd 9-2: Raðsamskipti

Ofangreind gögn eru 8 rásir af gögnum án merkjainntaks, vegna þess að AD merkjainntakið er í fljótandi ástandi og AD umbreytingarúttaksgögnin eru um 1.75V.
Example: Ef þú tengir inntak rásar 1 við 3.3V prófunarpinna á AN706 einingunni með DuPont línu til að prófa rúmmáliðtage af 3.3V á einingunni.

Mynd 9-3: Rás 1 með 3.3V prófunarpinna

Á þessum tíma eru mælingargögn AD1 sem birtast á raðviðmótinu um +3.3074.

Mynd 9-4: Prófpinna voltage skjár á raðviðmótinu

Hluti 10: AN706 einingarmælingarnákvæmni

Með því að mæla beitt binditage og hárnákvæmni spennumælirinn, raunveruleg mælingarnákvæmni AD706 einingarinnar er innan 0.5mV innan -5V til +5V voltage inntakssvið.
Eftirfarandi tafla sýnir niðurstöður átta rása fyrir fjórar hliðrænar bindingartages. Fyrsti dálkurinn er gögnin sem mæld eru með stafræna margmælinum með mikilli nákvæmni og síðustu átta dálkarnir eru niðurstöður AD mátmælingar AD einingarinnar.

Tafla 10-1: Prófuntage

Í þessari prófunarrútínu, yfirsampling override enable filter er ekki notuð til að bæta nákvæmni AN706 einingarinnar. Fyrir notendur sem vilja bæta enn frekar nákvæmni sampling og sampling hraði er ekki hár, það er hægt að stilla hann í forritinu. Aðferð sampling stækkun, þú getur stillt yfirsamplanga hlutfall í áætluninni.

Hluti 11: AN706 Lýsing á einingarprófunarforriti

Eftirfarandi er stutt lýsing á hugmyndum fyrir hvert Verilog prófunarforrit og notendur geta einnig vísað til athugasemdalýsingarinnar í kóðanum.

Dagskrá á efsta stigi: ad706_test.v
Skilgreindu FPGA og AN706 einingarnar og raðtengi til að taka á móti og senda merki inntak og úttak, og staðfestu þrjár undirrútur (ad7606.v, volt_cal.v og uart.v).
AD gagnaöflunarforrit: ad7606.v
Samkvæmt tímasetningu AD7606, sample 16 hliðræn merki AD umbreytt 16 bita gögn. Forritið sendir fyrst CONVSTAB merki til AD7606 til að hefja AD gagnabreytingu og bíður eftir að Busy merki lækki til að lesa gögn AD rásar 1 yfir á rás 16 í röð.
AD binditage Umbreyting (1 LSB)=5V/ 32758=0.15 mV

Voltage umbreytingarforrit fyrir AD gögn: volt_cal.v Forritið breytir 16 bita gögnum sem safnað er frá ad7606.v, Bit[15] í jákvæð og neikvæð tákn og Bit[14:0] breytir þeim fyrst í rúmmáltage-gildi með eftirfarandi formúlu, og breytir síðan sextándu rúmmálinutage gildi í 20 stafa BCD kóða.
Sendingarforrit fyrir raðtengi: uart.v Tímasetning sendir 8 rásir af voltage gögn í tölvuna í gegnum uart. Sendisklukka raðtengisins er fengin með því að deila tíðninni með 50Mhz og baudratinn er 9600bps.

www.alinx.com

Skjöl / auðlindir

ALINX AN706 Samtímis Sampling Multi-Channels 16-bita AD Module [pdfNotendahandbók
AN706 Samtímis Sampling fjölrása 16 bita AD eining, AN706, samtímis Sampling Multi-Channels 16-bita AD Module, Sampling fjölrása 16 bita AD eining, fjölrása 16 bita AD eining, 16 bita AD eining, AD eining, eining

Heimildir

Notendahandbók

Part 1: 8-Channel AD Acquisition Module Parameters