ALINX AN706 Simultània SampLing Manual d'usuari del mòdul AD de 16 bits multicanal

Interfície del mòdul: capçalera femenina d'espaiat de 40 pins de 0.1 polzades, direcció de descàrrega
Temperatura ambient (amb potència aplicada: -40 ° ~ 85 °, tots els xips del mòdul per complir els requisits industrials

Interfície d'entrada: 8 interfícies SMA i capçaleres de 16 pins amb un pas de 2.54 (Pin Cada canal té dos pins positius i negatius)
Precisió de mesura: dins de 0.5 mV

Part 2: Estructura del mòdul

Figura 2-1: Estructura del mòdul AD de 8 canals

Part 3: Introducció al xip AD7606

L'AD76061 és de 16 bits, s simultaniampling, sistemes d'adquisició de dades analògic a digital (DAS) amb vuit, sis i quatre canals, respectivament. Cada part conté l'entrada analògica clamp protecció, un filtre antialiasing de segon ordre, un seguiment i retenció amplificador, un convertidor analògic a digital (ADC) d'aproximació successiva de redistribució de càrrega de 16 bits, un filtre digital flexible, una referència i referència de 2.5 V
L'entrada clamp circuits de protecció poden tolerar voltagés de fins a ±16.5 V. L'AD7606/AD7606-6/AD7606-4 funciona amb una única font de 5 V i pot acollir senyals d'entrada bipolars reals de ±10 V i ±5 V mentre sampling a velocitats de rendiment de fins a 200 kSPS per a tots els canals. L'entrada clamp circuits de protecció poden tolerar voltagés fins a ±16.5 V.
L'AD7606 té una impedància d'entrada analògica d'1 MΩ independentment de sampfreqüència de ling. L'operació de subministrament únic, el filtratge en xip i l'alta impedància d'entrada eliminen la necessitat d'un controlador operatiu amps i subministraments bipolars externs.
El filtre antialiasing AD7606/AD7606-6/AD7606-4 té una freqüència de tall de 3 dB de 22 kHz i proporciona un rebuig antialias de 40 dB quan sampling a 200 kSPS.
El filtre digital flexible està impulsat per pins, millora la SNR i redueix l'amplada de banda de 3 dB.

Part 4: Diagrama de blocs funcionals del xip AD7606

Figura 4-1: Diagrama de blocs funcionals de l'AD7606

Part 5: especificació de temporització del xip AD7606

Figura 5-1: Diagrames de temps AD7606

L'AD7606 permet s simultàniaampling dels vuit canals d'entrada analògic.
Tots els canals són sampconduït simultàniament quan els dos pins CONVST (CONVST A, CONVST B) estan lligats junts. S'utilitza un sol senyal CONVST per controlar les dues entrades CONVST x. El front ascendent d'aquest senyal CONVST comú inicia s simultanisampling a tots els canals d'entrada analògic (V1 a V8).
L'AD7606 conté un oscil·lador en xip que s'utilitza per realitzar les conversions. El temps de conversió per a tots els canals ADC és tCONV. El senyal BUSY indica a l'usuari quan les conversions estan en curs, de manera que quan s'aplica el front ascendent de CONVST, BUSY augmenta la lògica i passa a baix al final de tot el procés de conversió. La vora descendent del senyal BUSY s'utilitza per col·locar els vuit track-and-hold ampels lifiers tornen al mode de pista. El front descendent de BUSY també indica que les noves dades ara es poden llegir des del bus paral·lel (DB[15:0]), les línies de dades sèrie DOUTA i DOUTB o el bus de bytes paral·lel, DB[7:0].

Part 6: Configuració del pin del xip AD7606

En el disseny del circuit de maquinari del mòdul AD de 706 canals AN8, establim el mode de funcionament de l'AD7606 afegint resistències d'extracció o baixada als tres pins de configuració de l'AD7606.

L'AD7606 admet una entrada de referència externa o una referència interna. Si s'utilitza una referència externa, el REFIN/REFOUT del xip requereix una referència externa de 2.5 V. Si s'utilitza una referència interna voltage. El pin REFIN/REFOUT és una referència interna de 2.5 V. El pin REF SELECT s'utilitza per seleccionar la referència interna o externa. En aquest mòdul, perquè la precisió de la referència interna voltage de l'AD7606 també és molt alta (2.49 V ~ 2.505 V), el disseny del circuit opta per utilitzar el vol de referència internatage.

Nom del pin Estableix el nivell Descripció

SELECCIONAR REF Nivell alt Utilitzeu referència interna voltage 2.5V

L'adquisició de dades de conversió AD de l'AD7606 pot ser en mode paral·lel o en mode sèrie. L'usuari pot configurar el mode de comunicació configurant el nivell de pin PAR/SER/BYTE SEL. al disseny del mòdul AN706, seleccioneu el mode paral·lel per llegir les dades AD de l'AD7606

Nom del pin Estableix el nivell Descripció

PAR/SER/BYTE SEL Nivell Baix Seleccioneu la interfície paral·lela
El pin RANGE s'utilitza per seleccionar ±10 V o ±5 V com a rang d'entrada a l'AD9767. En el rang de ±5 V, 1LSB=152.58uV. En el rang de ±10 V, 1LSB=305.175 uV. Al disseny del circuit del mòdul AN706, seleccioneu ± 5V vol analògictage rang d'entrada

Nom del pin Estableix el nivell Descripció

GAMMA Nivell Baix Selecció del rang d'entrada del senyal analògic: ± 5V

L'AD7606 conté un filtre sinc digital de primer ordre opcional que s'ha d'utilitzar en aplicacions on s'utilitzen taxes de rendiment més lentes o on es desitja una relació senyal-soroll més alta o un rang dinàmic. Els oversampLa relació de ling del filtre digital es controla mitjançant els oversampling pins, OS [2:0] (vegeu la taula següent). OS 2 és el bit de control MSB i OS 0 és el bit de control LSB. La taula següent proporciona els oversampdescodificació de bits ling per seleccionar els diferents oversamples tarifes. Els pins del sistema operatiu estan tancats a la vora baixa de BUSY.
En el disseny de maquinari del mòdul AN706, el sistema operatiu [2:0] condueix a la interfície externa i l'FPGA o la CPU poden seleccionar si s'utilitza el filtre controlant el nivell de pin del sistema operatiu [2:0] per aconseguir una major precisió de mesura. .

Part 7: FUNCIÓ DE TRANSFERÈNCIA ADC de xip AD7606

La codificació de sortida de l'AD7606 és un complement de dos. Les transicions de codi dissenyades es produeixen a mig camí entre els valors LSB enters successius, és a dir, 1/2 LSB i 3/2 LSB. La mida LSB és FSR/65,536 per a l'AD7606. La característica de transferència ideal per a l'AD7606 es mostra a la figura 7-1.

Part 8: definició de la interfície (el pin etiquetat de la PCB és el pin 1)

Pin	Nom del senyal	Descripció	Pin	Nom del senyal	Descripció
1	GND	Terra	2	VCC	+5V
3	OS1	offampling Seleccioneu	4	OS0	offampling Seleccioneu
5	CONVSTAB	Conversió de dades	6	OS2	offampling Seleccioneu
7	RD	Llegeix	8	RESET	Restableix
9	OCUPAT	Ocupat	10	CS	Selecció de xip
11			12	PRIMER DADES	Primeres dades
13			14
15	DB0	Bus de dades AD	16	DB1	Bus de dades AD
17	DB2	Bus de dades AD	18	DB3	Bus de dades AD
19	DB4	Bus de dades AD	20	DB5	Bus de dades AD
21	DB6	Bus de dades AD	22	DB7	Bus de dades AD
23	DB8	Bus de dades AD	24	DB9	Bus de dades AD
25	DB10	Bus de dades AD	26	DB11	Bus de dades AD

Part 9: Mòdul AN706 Procediment experimental

Primer, connecteu el mòdul AN706 al port d'expansió estàndard de 34 pins de la placa de desenvolupament ALINX FPGA (en cas que la placa de desenvolupament estigui apagada).

Connecteu la vostra font de senyal al connector d'entrada del mòdul AN706 (Nota: rang d'entrada del port AD: -5V~+5V).
Baixeu el programa a l'FPGA mitjançant el programari Quartus II o ISE (si necessiteu els programes de prova, envieu un correu electrònic a rachel.zhou@alinx.com.cn).

Obriu l'eina d'assistent de depuració en sèrie i configureu la velocitat de comunicació del port sèrie de la manera següent
Figura 9-1: L'eina Assistent de depuració en sèrie
El voltagEl valor de l'entrada de senyal de 8 canals del mòdul AN706 apareixerà a la comunicació sèrie. (Com que les dades de 8 vies es mostren en una línia a l'assistent de depuració en sèrie, hem d'ampliar la interfície.)

Figura 9-2: Comunicació sèrie

Les dades anteriors són 8 canals de dades sense entrada de senyal, perquè l'entrada del senyal AD està en estat flotant i les dades de sortida de conversió AD són d'uns 1.75 V.
ExampLI: Si connecteu l'entrada del canal 1 amb el pin de prova de 3.3 V del mòdul AN706 amb una línia DuPont per provar el voltage de 3.3 V al mòdul.

Figura 9-3: Canal 1 amb pin de prova de 3.3 V

En aquest moment, les dades de mesura de l'AD1 que es mostren a la interfície sèrie són d'aproximadament +3.3074.

Figura 9-4: Vol. del pin de provatage visualització a la interfície sèrie

Part 10: Precisió de mesura del mòdul AN706

Mitjançant la mesura del vol aplicattage i el voltímetre d'alta precisió, la precisió de mesura real del mòdul AD706 es troba dins de 0.5 mV dins dels -5V a +5V voltage rang d'entrada.
La taula següent mostra els resultats de vuit canals per a quatre voltages. La primera columna són les dades mesurades pel multímetre digital d'alta precisió, i les últimes vuit columnes són els resultats de la mesura del mòdul AD del mòdul AD.

Taula 10-1: Testing Voltage

En aquesta rutina de prova, els oversampEl filtre d'activació de substitució de ling no s'utilitza per millorar la precisió del mòdul AN706. Per als usuaris que volen millorar encara més la precisió de sampling i el sampla velocitat de ling no és alta, es pot configurar al programa. Mètode del sampaugment de ling, podeu establir els oversamprelació de ling al programa.

Part 11: Descripció del programa de prova del mòdul AN706

A continuació es mostra una breu descripció de les idees per a cada programa de prova de Verilog, i els usuaris també poden consultar la descripció de la nota al codi.

Programa de nivell superior: ad706_test.v
Definiu els mòduls FPGA i AN706 i el port sèrie per rebre i enviar l'entrada i sortida del senyal, i instància tres subrutines (ad7606.v, volt_cal.v i uart.v).
Programa d'adquisició de dades AD: ad7606.v
Segons el temps de l'AD7606, sampel 16 senyals analògics AD convertit dades de 16 bits. El programa envia primer el senyal CONVSTAB a l'AD7606 per iniciar la conversió de dades AD i espera que el senyal d'ocupat baixi per llegir les dades del canal AD 1 al canal 16 en seqüència.
AD Voltage Conversió (1 LSB)=5V/ 32758=0.15 mV

VoltagPrograma de conversió per a dades AD: volt_cal.v El programa converteix les dades de 16 bits recollides de ad7606.v, Bit[15] en signes positius i negatius, i Bit[14:0] primer les converteix en un voltage per la fórmula següent i després converteix el volum hexadecimaltage valor en codi BCD de 20 dígits.
Programa d'enviament del port sèrie: uart.v La temporització envia 8 canals de voltage dades al PC mitjançant uart. El rellotge de transmissió del port sèrie s'obté dividint la freqüència per 50 Mhz i la velocitat de transmissió és de 9600 bps.

www.alinx.com

Documents/Recursos

ALINX AN706 Simultània Sampling mòdul AD de 16 bits multicanal [pdfManual d'usuari
AN706 Simultània Sampling Mòdul AD de 16 bits multicanal, AN706, S simultaniampling mòdul AD de 16 bits multicanal, Sampling mòdul AD de 16 bits multicanal, mòdul AD de 16 bits multicanal, mòdul AD de 16 bits, mòdul AD, mòdul

Referències

Manual d'usuari

Part 1: Paràmetres del mòdul d'adquisició AD de 8 canals