8-च्यानल AD
अधिग्रहण मोड्युल
AN706
प्रयोगकर्ता पुस्तिका
भाग १: ८-च्यानल AD अधिग्रहण मोड्युल प्यारामिटरहरू
- मोड्युल VPN: AN706
- AD चिप: AD7606
- च्यानल: 8-च्यानल
- AD बिट्स: 16-बिट
- म्याक्स एसample दर: 200KSPS
- इनपुट भोल्यूमtage दर: -5V~+5V
- मोड्युलको पीसीबी तहहरू: 4-तह, स्वतन्त्र शक्ति तह र GND तह
- मोड्युल इन्टरफेस: 40-पिन 0.1 इन्च स्पेसिङ महिला हेडर, डाउनलोड दिशा
- परिवेशको तापक्रम (पावर लागू गरिएको: -40° ~ 85°, औद्योगिक आवश्यकताहरू पूरा गर्न मोड्युलमा रहेका सबै चिपहरू
- इनपुट इन्टरफेस: 8 SMA इन्टरफेसहरू र 16 पिचको साथ 2.54-पिन हेडरहरू (पिन प्रत्येक च्यानलमा सकारात्मक र नकारात्मक दुई पिन छन्)
- मापन शुद्धता: 0.5mV भित्र
भाग २: मोड्युल संरचना
चित्र २-१: ८-च्यानल AD मोड्युल संरचना
भाग ३: AD3 चिप परिचय
AD76061 16-बिट हो, एक साथ sampलिंग, एनालग-देखि-डिजिटल डाटा अधिग्रहण प्रणाली (DAS) क्रमशः आठ, छ, र चार च्यानलहरू। प्रत्येक भागमा एनालग इनपुट cl समावेश छamp सुरक्षा, दोस्रो-अर्डर एन्टिअलिजिङ फिल्टर, ट्र्याक-एन्ड-होल्ड amplifier, एक 16-बिट चार्ज पुन: वितरण क्रमिक अनुमानित एनालग-देखि-डिजिटल कन्भर्टर (ADC), एक लचिलो डिजिटल फिल्टर, एक 2.5 V सन्दर्भ र सन्दर्भ
इनपुट clamp सुरक्षा सर्किटरी भोल्युम सहन सक्छtages ±16.5 V सम्म। AD7606/AD7606-6/AD7606-4 एकल 5 V आपूर्तिबाट सञ्चालन हुन्छ र ±10 V र ±5 V साँचो द्विध्रुवी इनपुट संकेतहरू समायोजन गर्न सक्छ जबकि sampसबै च्यानलहरूको लागि 200 kSPS सम्म थ्रुपुट दरहरूमा ling। इनपुट clamp सुरक्षा सर्किटरी भोल्युम सहन सक्छtag16.5 V सम्म।
AD7606 सँग 1 MΩ एनालग इनपुट प्रतिबाधा s को परवाह नगरी छampling आवृत्ति। एकल आपूर्ति सञ्चालन, अन-चिप फिल्टरिङ, र उच्च इनपुट प्रतिबाधाले चालक अपको आवश्यकतालाई हटाउँछ amps र बाह्य द्विध्रुवी आपूर्ति।
AD7606/AD7606-6/AD7606-4 antialiasing फिल्टरसँग 3 kHz को 22 dB कटअफ फ्रिक्वेन्सी छ र 40 dB एन्टिअलियास अस्वीकार प्रदान गर्दछ जब samp200 kSPS मा ling।
लचिलो डिजिटल फिल्टर पिन संचालित छ, SNR मा सुधारहरू उत्पादन गर्दछ, र 3 dB ब्यान्डविथ घटाउँछ।
भाग ४: AD4 चिप कार्यात्मक ब्लक रेखाचित्र
चित्र ४-१: AD4 कार्यात्मक ब्लक रेखाचित्र
भाग 5: AD7606 चिप समय निर्दिष्टीकरण
चित्र ५-१: AD5 समय रेखाचित्र
AD7606 एक साथ अनुमति दिन्छampसबै आठ एनालग इनपुट च्यानलहरूको ling।
सबै च्यानलहरू एसampदुबै CONVST पिनहरू (CONVST A, CONVST B) एकसाथ बाँधिएका बेला सिमुल-टेनियस रूपमा नेतृत्व गरिन्छ। एकल CONVST संकेत दुवै CONVST x इनपुटहरू नियन्त्रण गर्न प्रयोग गरिन्छ। यो सामान्य CONVST संकेतको बढ्दो किनाराले एकसाथ s लाई प्रारम्भ गर्दछampसबै एनालग इनपुट च्यानलहरूमा ling (V1 देखि V8)।
AD7606 मा एक अन-चिप ओसिलेटर समावेश छ जुन रूपान्तरण गर्न प्रयोग गरिन्छ। सबै ADC च्यानलहरूको लागि रूपान्तरण समय tCONV हो। BUSY सङ्केतले प्रयोगकर्तालाई सङ्केत गर्छ जब रूपान्तरणहरू प्रगतिमा हुन्छन्, त्यसैले जब CONVST को बढ्दो किनारा लागू गरिन्छ, BUSY ले तर्क उच्च हुन्छ र सम्पूर्ण रूपान्तरण प्रक्रियाको अन्त्यमा कम हुन्छ। BUSY सिग्नलको झर्ने किनारा सबै आठ ट्र्याक-एन्ड-होल्ड राख्न प्रयोग गरिन्छ amplifiers ट्र्याक मोड मा फिर्ता। BUSY को पतन किनाराले यो पनि संकेत गर्दछ कि नयाँ डाटा अब समानान्तर बस (DB[15:0]), DOUTA र DOUTB सिरियल डाटा लाइनहरू, वा समानान्तर बाइट बस, DB [7:0] बाट पढ्न सकिन्छ।
भाग 6: AD7606 चिप पिन कन्फिगरेसन
AN706 8-च्यानल AD मोड्युल हार्डवेयर सर्किट डिजाइनमा, हामीले AD7606 को तीनवटा कन्फिगरेसन पिनहरूमा पुल-अप वा पुल-डाउन प्रतिरोधकहरू थपेर AD7606 को सञ्चालन मोड सेट गर्छौं।
- AD7606 ले बाह्य सन्दर्भ इनपुट वा आन्तरिक सन्दर्भलाई समर्थन गर्दछ। यदि बाह्य सन्दर्भ प्रयोग गरिन्छ भने, चिपको REFIN/REFOUT लाई बाह्य 2.5V सन्दर्भ चाहिन्छ। यदि आन्तरिक सन्दर्भ भोल्युम प्रयोग गर्दै हुनुहुन्छtage REFIN/REFOUT पिन एक आन्तरिक 2.5V सन्दर्भ हो। REF SELECT पिन आन्तरिक सन्दर्भ वा बाह्य सन्दर्भ चयन गर्न प्रयोग गरिन्छ। यस मोड्युलमा, किनभने आन्तरिक सन्दर्भ भोल्युमको शुद्धताtagAD7606 को e पनि धेरै उच्च छ (2.49V ~ 2.505V), सर्किट डिजाइनले आन्तरिक सन्दर्भ भोल्युम प्रयोग गर्न रोज्छ।tage.
पिन नाम स्तर सेट गर्नुहोस् विवरण REF चयन गर्नुहोस् उच्च स्तर आन्तरिक सन्दर्भ भोल्युम प्रयोग गर्नुहोस्tagई 2.5V - AD7606 को AD रूपान्तरण डाटा अधिग्रहण समानान्तर मोड वा क्रमिक मोडमा हुन सक्छ। प्रयोगकर्ताले PAR/SER/BYTE SEL पिन स्तर सेट गरेर संचार मोड सेट गर्न सक्छ। AN706 मोड्युल डिजाइनमा, AD7606 को AD डाटा पढ्नको लागि समानान्तर मोड चयन गर्नुहोस्।
पिन नाम स्तर सेट गर्नुहोस् विवरण PAR/SER/BYTE SEL तल्लो तह समानान्तर इन्टरफेस चयन गर्नुहोस् - RANGE पिन AD10 मा इनपुट दायराको रूपमा ±5 V वा ±9767 V चयन गर्न प्रयोग गरिन्छ। ±5 V दायरामा, 1LSB=152.58uV। ±10 V दायरामा, 1LSB=305.175 uV। AN706 मोड्युलको सर्किट डिजाइनमा, ±5V एनालग भोल्युम चयन गर्नुहोस्tagई इनपुट दायरा
पिन नाम स्तर सेट गर्नुहोस् विवरण RANGE तल्लो तह एनालग सिग्नल इनपुट दायरा चयन: ± 5V - AD7606 मा एक वैकल्पिक डिजिटल पहिलो-अर्डर sinc फिल्टर समावेश छ जुन अनुप्रयोगहरूमा प्रयोग गरिनु पर्छ जहाँ ढिलो थ्रुपुट दरहरू प्रयोग गरिन्छ वा जहाँ उच्च सिग्नल-देखि-शोर अनुपात वा गतिशील दायरा वांछनीय छ। ओभरहरूampडिजिटल फिल्टरको लिंग अनुपात ओभरहरू प्रयोग गरेर नियन्त्रण गरिन्छampling pins, OS [2:0] (तलको तालिका हेर्नुहोस्)। OS 2 MSB नियन्त्रण बिट हो, र OS 0 LSB नियन्त्रण बिट हो। तलको तालिकाले ओभरहरू प्रदान गर्दछampविभिन्न ओभरहरू चयन गर्न ling बिट डिकोडिङampदरहरू। ओएस पिनहरू BUSY को झर्ने किनारमा लचिएका छन्।
AN706 मोड्युलको हार्डवेयर डिजाइनमा, OS[2:0] ले बाह्य इन्टरफेसमा जान्छ, र FPGA वा CPU ले उच्च मापन शुद्धता प्राप्त गर्न OS[2:0] को पिन स्तर नियन्त्रण गरेर फिल्टर प्रयोग गर्ने कि नगर्ने भनेर चयन गर्न सक्छ। ।
भाग 7: AD7606 चिप ADC ट्रान्सफर प्रकार्य
AD7606 को आउटपुट कोडिङ दुईको पूरक हो। डिजाइन गरिएको कोड ट्रान्जिसनहरू क्रमिक पूर्णांक LSB मानहरू, अर्थात् 1/2 LSB र 3/2 LSB बीचको बीचमा हुन्छन्। LSB साइज AD65,536 को लागि FSR/7606 हो। AD7606 को लागि आदर्श स्थानान्तरण विशेषता चित्र 7-1 मा देखाइएको छ।
भाग 8: इन्टरफेस परिभाषा (PCB मा लेबल गरिएको पिन पिन 1 हो)
| पिन | संकेत नाम | विवरण | पिन | संकेत नाम | विवरण |
| 1 | GND | जमिन | 2 | VCC | +5V |
| 3 | OS1 | ओभरमाampling चयन गर्नुहोस् |
4 | OS0 | ओभरमाampling चयन गर्नुहोस् |
| 5 | CONVSTAB | डाटा रूपान्तरण | 6 | OS2 | ओभरमाampling चयन गर्नुहोस् |
| 7 | RD | पढ्नुहोस् | 8 | रिसेट गर्नुहोस् | रिसेट गर्नुहोस् |
| 9 | व्यस्त | व्यस्त | 10 | CS | चिप चयन गर्नुहोस् |
| 11 | 12 | FIRSTDATA | पहिलो डाटा | ||
| 13 | 14 | ||||
| 15 | DB0 | AD डाटा बस | 16 | DB1 | AD डाटा बस |
| 17 | DB2 | AD डाटा बस | 18 | DB3 | AD डाटा बस |
| 19 | DB4 | AD डाटा बस | 20 | DB5 | AD डाटा बस |
| 21 | DB6 | AD डाटा बस | 22 | DB7 | AD डाटा बस |
| 23 | DB8 | AD डाटा बस | 24 | DB9 | AD डाटा बस |
| 25 | DB10 | AD डाटा बस | 26 | DB11 | AD डाटा बस |
भाग 9: AN706 मोड्युल प्रयोगात्मक प्रक्रिया
- पहिले, AN706 मोड्युललाई ALINX FPGA विकास बोर्डको 34-पिन मानक विस्तार पोर्टमा जडान गर्नुहोस् (विकास बोर्ड बन्द भएको अवस्थामा)।
- तपाईंको सिग्नल स्रोतलाई AN706 मोड्युल इनपुट कनेक्टरमा जडान गर्नुहोस् (नोट: AD पोर्ट इनपुट दायरा: -5V~+5V)।
- क्वार्टस II वा ISE सफ्टवेयर प्रयोग गरेर FPGA मा प्रोग्राम डाउनलोड गर्नुहोस् (यदि तपाईंलाई परीक्षण कार्यक्रमहरू चाहिन्छ भने, इमेल पठाउनुहोस्। rachel.zhou@alinx.com.cn).
- सिरियल डिबगिङ सहायक उपकरण खोल्नुहोस् र निम्नानुसार सिरियल पोर्टको संचार बाउड दर सेट गर्नुहोस्
चित्र ९-१: सिरियल डिबगिङ सहायक उपकरण - भोल्युमtagAN8 मोड्युलको 706-च्यानल सिग्नल इनपुटको e मान क्रमिक सञ्चारमा देखा पर्नेछ। (किनभने 8-तरिका डेटा सिरियल डिबगिङ सहायकमा एक लाइनमा प्रदर्शित गरिएको छ, हामीले इन्टरफेसलाई विस्तार गर्न आवश्यक छ।)
चित्र ९-२: क्रमिक सञ्चार
माथिको डाटा सिग्नल इनपुट बिना डाटाको 8 च्यानलहरू हो, किनभने AD सिग्नल इनपुट फ्लोटिंग अवस्थामा छ, र AD रूपान्तरण आउटपुट डाटा लगभग 1.75V छ।
ExampLe: यदि तपाईंले AN1 मोड्युलमा 3.3V परीक्षण पिनसँग च्यानल 706 को इनपुटलाई डुपोन्ट लाइनसँग जडान गर्नुभयो भने भोल्युम परीक्षण गर्नtagमोड्युलमा 3.3V को e।
चित्र ९-३: ३.३V परीक्षण पिनको साथ च्यानल १
यस समयमा, सीरियल इन्टरफेसमा प्रदर्शित AD1 को मापन डेटा लगभग +3.3074 छ।
चित्र ९-४: परीक्षण पिन भोल्युमtage सीरियल इन्टरफेसमा प्रदर्शन
भाग १०: AN10 मोड्युल मापन शुद्धता
लागू गरिएको भोल्युम मापन गरेरtage र उच्च परिशुद्धता भोल्टमीटर, AD706 मोड्युलको वास्तविक मापन शुद्धता -0.5V देखि +5V भोल्युम भित्र 5mV भित्र छ।tage इनपुट दायरा।
निम्न तालिकाले चार एनालग भोल्युमका लागि आठ च्यानलहरूको नतिजा देखाउँछtages। पहिलो स्तम्भ उच्च परिशुद्धता डिजिटल मल्टिमिटर द्वारा मापन गरिएको डाटा हो, र अन्तिम आठ स्तम्भहरू AD मोड्युलको AD मोड्युल मापनको परिणामहरू हुन्।
तालिका १०-१: परीक्षण भोल्युमtage
यो टेस्ट दिनचर्यामा, ओभरहरूampling ओभरराइड सक्षम फिल्टर AN706 मोड्युलको शुद्धता सुधार गर्न प्रयोग गरिएको छैन। s को शुद्धता थप सुधार गर्न चाहने प्रयोगकर्ताहरूको लागिampलिंग र एसampling गति उच्च छैन, यो कार्यक्रम मा सेट गर्न सकिन्छ। एस को विधिampलिंग म्याग्निफिकेसन, तपाईं ओभरहरू सेट गर्न सक्नुहुन्छampकार्यक्रममा ling अनुपात।
भाग 11: AN706 मोड्युल परीक्षण कार्यक्रम विवरण
निम्न प्रत्येक Verilog परीक्षण कार्यक्रमहरूको लागि विचारहरूको संक्षिप्त विवरण हो, र प्रयोगकर्ताहरूले कोडमा नोट विवरणलाई पनि सन्दर्भ गर्न सक्छन्।
- शीर्ष स्तर कार्यक्रम: ad706_test.v
सिग्नल इनपुट र आउटपुट प्राप्त गर्न र पठाउनको लागि FPGA र AN706 मोड्युलहरू र सिरियल पोर्ट परिभाषित गर्नुहोस्, र तीन सबरुटिनहरू (ad7606.v, volt_cal.v र uart.v) इन्स्ट्यान्टिएट गर्नुहोस्। - AD डाटा अधिग्रहण कार्यक्रम: ad7606.v
AD7606 को समय अनुसार, sample 16 एनालग संकेतहरू AD रूपान्तरित 16-बिट डाटा। कार्यक्रमले पहिले AD7606 मा AD डेटा रूपान्तरण सुरु गर्न CONVSTAB सिग्नल पठाउँछ, र अनुक्रममा AD च्यानल 1 देखि च्यानल 16 को डेटा पढ्न व्यस्त सिग्नल कम हुनको लागि पर्खन्छ।
AD भोल्युमtage रूपान्तरण (1 LSB)=5V/ 32758=0.15 mV
- भोल्युमtagAD डाटाका लागि e रूपान्तरण कार्यक्रम: volt_cal.v कार्यक्रमले ad16.v, बिट[7606] बाट सङ्कलन गरिएको 15-बिट डाटालाई सकारात्मक र नकारात्मक चिन्हहरूमा रूपान्तरण गर्छ, र बिट[14:0] पहिले यसलाई भोल्युममा रूपान्तरण गर्दछ।tage मान निम्न सूत्रद्वारा, र त्यसपछि हेक्साडेसिमल भोल्युमलाई रूपान्तरण गर्दछtage मान २०-अङ्कको BCD कोडमा।
- सिरियल पोर्ट पठाउने कार्यक्रम: uart.v समयले भोल्युमको 8 च्यानलहरू पठाउँछtaguart मार्फत पीसीमा e डाटा। सिरियल पोर्टको ट्रान्समिट घडी फ्रिक्वेन्सी 50Mhz द्वारा विभाजन गरेर प्राप्त गरिन्छ, र बाउड दर 9600bps हो।
कागजातहरू / स्रोतहरू
 |
ALINX AN706 एकसाथ एसampling बहु-च्यानलहरू 16-बिट्स AD मोड्युल [pdf] प्रयोगकर्ता पुस्तिका AN706 एकसाथ एसampling बहु-च्यानलहरू 16-बिट्स AD मोड्युल, AN706, एक साथ Sampling बहु-च्यानलहरू 16-बिट्स एडी मोड्युल, एसampling बहु-च्यानलहरू 16-बिट्स AD मोड्युल, बहु-च्यानलहरू 16-बिट्स AD मोड्युल, 16-बिट्स AD मोड्युल, AD मोड्युल, मोड्युल |