ALINX AN706 Simultaneous Sampling Multi-Channels 16-Bits AD Module מדריך למשתמש

ה-AD76061 הוא 16 סיביות, סימולטניותampling, מערכות רכישת מידע אנלוגי-דיגיטלי (DAS) עם שמונה, שישה וארבעה ערוצים, בהתאמה. כל חלק מכיל קלט אנלוגי clamp הגנה, מסנן נגד ביטוי מסדר שני, מעקב והחזקה ampliifier, ממיר אנלוגי-דיגיטלי (ADC) לחלוקת מטען מחדש של 16 סיביות, מסנן דיגיטלי גמיש, התייחסות והתייחסות של 2.5 וולט
הקלט clamp מעגלי הגנה יכולים לסבול Voltages עד ±16.5 וולט. ה-AD7606/AD7606-6/AD7606-4 פועלים מאספקת 5 וולט בודדת ויכול להכיל ±10 וולט ו-±5 וולט כניסת דו קוטבית אמיתית בעוד sampling בקצבי תפוקה של עד 200 kSPS עבור כל הערוצים. הקלט clamp מעגלי הגנה יכולים לסבול Voltages עד ±16.5 V.
ל-AD7606 יש עכבת כניסה אנלוגית של 1 MΩ ללא קשר ל-sampתדר ling. פעולת האספקה הבודדת, הסינון על-שבב ועכבת הכניסה הגבוהה מבטלת את הצורך בהפעלת מנהל ההתקן amps ואספקה דו-קוטבית חיצונית.
למסנן ה-AD7606/AD7606-6/AD7606-4 יש תדר חיתוך של 3 dB של 22 קילו-הרץ ומספק דחיית 40 dB נגד כינוי כאשר sampling ב-200 kSPS.
המסנן הדיגיטלי הגמיש מונע באמצעות פינים, מניב שיפורים ב-SNR, ומפחית את רוחב הפס של 3 dB.

חלק 4: תרשים בלוקים פונקציונלי של שבב AD7606

איור 4-1: תרשים בלוקים פונקציונלי AD7606

חלק 5: מפרט תזמון שבב AD7606

איור 5-1: דיאגרמות תזמון AD7606

ה-AD7606 מאפשרים s בו-זמניתampling של כל שמונת ערוצי הקלט האנלוגיים.
כל הערוצים הם sampled בו-זמנית כאשר שני פיני CONVST (CONVST A, CONVST B) קשורים זה לזה. אות CONVST בודד משמש לשליטה בשתי הכניסות CONVST x. הקצה העולה של אות CONVST משותף זה יוזם s בו-זמניתampling בכל ערוצי הקלט האנלוגיים (V1 עד V8).
ה-AD7606 מכיל מתנד על-שבב המשמש לביצוע ההמרות. זמן ההמרה עבור כל ערוצי ה-ADC הוא tCONV. האות BUSY מציין למשתמש מתי ההמרות מתבצעות, כך שכאשר הקצה העולה של CONVST מוחל, BUSY הולך לוגיקה גבוה ועובר נמוך בסוף תהליך ההמרה כולו. הקצה הנופל של האות BUSY משמש כדי להציב את כל שמונת ה-track-and-hold ampהמחצבים חוזרים למצב מסלול. הקצה הנופל של BUSY מציין גם שניתן לקרוא את הנתונים החדשים מהאוטובוס המקביל (DB[15:0]), מקווי הנתונים הטוריים DOUTA ו-DOUTB, או מאפיק הבייטים המקבילי, DB[7:0].

חלק 6: תצורת פין שבב AD7606

בתכנון מעגל החומרה של מודול AD AN706 8 ערוצים, אנו מגדירים את מצב הפעולה של ה-AD7606 על ידי הוספת נגדים משיכה או משיכה לשלושת פיני התצורה של ה-AD7606.

ה-AD7606 תומך בקלט הפניה חיצוני או הפניה פנימית. אם נעשה שימוש בהתייחסות חיצונית, ה-REFIN/REFOUT של השבב דורש התייחסות חיצונית של 2.5V. אם משתמשים בהתייחסות פנימית כרךtagה. פין REFIN/REFOUT הוא התייחסות פנימית של 2.5V. סיכת ה-REF SELECT משמשת לבחירת ההפניה הפנימית או ההפניה החיצונית. במודול זה, מכיוון שהדיוק של ההתייחסות הפנימית כרךtage של ה-AD7606 הוא גם גבוה מאוד (2.49V~2.505V), עיצוב המעגל בוחר להשתמש בנפח הייחוס הפנימיtage.

שם סיכה הגדר רמה תֵאוּר

REF SELECT רמה גבוהה השתמש בהתייחסות פנימית כרךtage 2.5V

רכישת נתוני ההמרה של AD7606 יכולה להיות במצב מקבילי או במצב סדרתי. המשתמש יכול להגדיר את מצב התקשורת על ידי הגדרת רמת ה-PIN PAR/SER/BYTE SEL. בעיצוב מודול AN706, בחר במצב מקבילי לקריאת נתוני AD7606

שם סיכה הגדר רמה תֵאוּר

PAR/SER/BYTE SEL רמה נמוכה בחר ממשק מקביל
פין RANGE משמש לבחירת ±10 V או ±5 V כטווח הקלט ב-AD9767. בטווח ±5 V, 1LSB=152.58uV. בטווח ±10 V, 1LSB=305.175 uV. בתכנון המעגל של מודול AN706, בחר ±5V אנלוגי כרךtagטווח קלט e

שם סיכה הגדר רמה תֵאוּר

טווח רמה נמוכה בחירת טווח קלט אות אנלוגי：±5V

ה-AD7606 מכיל מסנן סינון דיגיטלי אופציונלי מסדר ראשון שיש להשתמש בו ביישומים שבהם נעשה שימוש בקצבי תפוקה איטיים יותר או שבהם רצוי יחס אות לרעש או טווח דינמי גבוה יותר. האוברסampיחס ה-ling של המסנן הדיגיטלי נשלט באמצעות ה-oversampפיני ling, OS [2:0] (ראה טבלה למטה). מערכת הפעלה 2 היא סיבית הבקרה של MSB, ומערכת הפעלה 0 היא סיבית בקרת ה-LSB. הטבלה שלהלן מספקת את ההשלמותampפענוח סיביות ling לבחירת ה-overs השוניםampתעריפים. פיני מערכת ההפעלה ננעלים בקצה הנופל של BUSY.
בתכנון החומרה של מודול AN706, מערכת ההפעלה [2:0] מובילה לממשק החיצוני, וה-FPGA או המעבד יכולים לבחור אם להשתמש במסנן על ידי שליטה ברמת הפינים של מערכת ההפעלה [2:0] כדי להשיג דיוק מדידה גבוה יותר .

חלק 7: פונקציית העברת שבב ADC AD7606

קידוד הפלט של ה-AD7606 הוא השלמה של שניים. מעברי הקוד המתוכננים מתרחשים באמצע הדרך בין ערכי LSB שלמים עוקבים, כלומר 1/2 LSB ו-3/2 LSB. גודל ה-LSB הוא FSR/65,536 עבור ה-AD7606. מאפיין ההעברה האידיאלי עבור AD7606 מוצג באיור 7-1.

חלק 8: הגדרת ממשק (הפין המסומן על ה-PCB הוא פין 1)

פִּין	שם אות	תֵאוּר	פִּין	שם אות	תֵאוּר
1	GND	טָחוּן	2	VCC	+5V
3	OS1	תורותampling לִבחוֹר	4	OS0	תורותampling לִבחוֹר
5	CONVSTAB	המרת נתונים	6	OS2	תורותampling לִבחוֹר
7	RD	לִקְרוֹא	8	אִתחוּל	אִתחוּל
9	עסקי	עָסוּק	10	CS	צ'יפ בחר
11			12	FIRSTDATA	נתונים ראשונים
13			14
15	DB0	AD Data Bus	16	DB1	AD Data Bus
17	DB2	AD Data Bus	18	DB3	AD Data Bus
19	DB4	AD Data Bus	20	DB5	AD Data Bus
21	DB6	AD Data Bus	22	DB7	AD Data Bus
23	DB8	AD Data Bus	24	DB9	AD Data Bus
25	DB10	AD Data Bus	26	DB11	AD Data Bus

חלק 9: הליך ניסיוני של מודול AN706

ראשית, חבר את מודול AN706 ליציאת ההרחבה הסטנדרטית 34 פינים של לוח הפיתוח ALINX FPGA (במקרה שלוח הפיתוח כבוי).

חבר את מקור האות שלך למחבר כניסת מודול AN706 (הערה: טווח כניסת יציאת AD: -5V~+5V).
הורד את התוכנית ל-FPGA באמצעות תוכנת Quartus II או ISE (אם אתה צריך את תוכניות הבדיקה, שלח דוא"ל ל rachel.zhou@alinx.com.cn).

פתח את הכלי מסייע איתור באגים סדרתי וקבע את קצב ההחזרה של היציאה הטורית באופן הבא
איור 9-1: כלי איתור באגים סדרתי
כרךtagהערך של כניסת האות 8 ערוצים של מודול AN706 יופיע בתקשורת הטורית. (מכיוון שנתוני 8 הכיוונים מוצגים בשורה אחת בעוזרת איתור באגים סדרתית, עלינו להגדיל את הממשק.)

איור 9-2: תקשורת טורית

הנתונים שלעיל הם 8 ערוצי נתונים ללא קלט אות, מכיוון שכניסת אות ה-AD נמצאת במצב צף, ונתוני הפלט של המרת AD הם בערך 1.75V.
Exampעל: אם תחבר את הכניסה של ערוץ 1 עם פין הבדיקה 3.3V במודול AN706 עם קו DuPont כדי לבדוק את הווליוםtage של 3.3V על המודול.

איור 9-3: ערוץ 1 עם פין בדיקה של 3.3V

בשלב זה, נתוני המדידה של AD1 המוצגים בממשק הטורי הם בערך +3.3074.

איור 9-4: נפח פין בדיקהtagתצוגה בממשק הטורי

חלק 10: דיוק מדידת מודול AN706

על ידי מדידת הנפח המיושםtage ומד המתח בעל הדיוק הגבוה, דיוק המדידה בפועל של מודול AD706 הוא בטווח של 0.5mV בתוך נפח -5V עד +5Vtagטווח קלט e.
הטבלה הבאה מציגה את התוצאות של שמונה ערוצים עבור ארבעה כרך אנלוגיtages. העמודה הראשונה היא הנתונים הנמדדים על ידי המולטימטר הדיגיטלי ברמת דיוק גבוהה, ושמונה העמודות האחרונות הן התוצאות של מדידת מודול AD של מודול AD.

טבלה 10-1: בדיקה כרךtage

בשגרת הבדיקות הזו, האוברסampמסנן הפעלת ling override אינו משמש לשיפור הדיוק של מודול AN706. למשתמשים שרוצים לשפר עוד יותר את הדיוק של sampלינג וה-sampמהירות לינג אינה גבוהה, ניתן להגדיר אותה בתוכנית. שיטת סampהגדלה של ling, אתה יכול להגדיר את oversampיחס לינג בתוכנית.

חלק 11: תיאור תוכנית בדיקת מודול AN706

להלן תיאור קצר של הרעיונות עבור כל תוכנת בדיקה של Verilog, ומשתמשים יכולים גם להתייחס לתיאור ההערה בקוד.

תוכנית ברמה העליונה: ad706_test.v
הגדירו את מודולי ה-FPGA וה-AN706 ואת היציאה הטורית כדי לקבל ולשלוח את הקלט והפלט של האות, וליצור שלוש תתי-שגרות (ad7606.v, volt_cal.v ו-uart.v).
תוכנית רכישת נתונים של AD: ad7606.v
לפי התזמון של ה-AD7606, ס'amp16 אותות אנלוגיים AD המירו נתונים של 16 סיביות. התוכנית שולחת תחילה את אות CONVSTAB ל-AD7606 כדי להתחיל המרת נתוני AD, וממתינה לאות ה-Buy לרדת נמוך כדי לקרוא את הנתונים של ערוץ AD 1 לערוץ 16 ברצף.
כרך א.דtagהמרה (1 LSB)=5V/ 32758=0.15 mV

כרך ידtagתוכנית המרה אלקטרונית עבור נתוני AD: volt_cal.v התוכנית ממירה את נתוני 16 הסיביות שנאספו מ-ad7606.v, Bit[15] לסימנים חיוביים ושליליים, ו-Bit[14:0] ממירה אותם תחילה לנפחtagערך e לפי הנוסחה הבאה, ולאחר מכן ממירה את נפח ההקסדצימליtagערך e לקוד BCD בן 20 ספרות.
תוכנית שליחת יציאה טורית: uart.v תזמון שולח 8 ערוצים של כרךtagנתונים למחשב האישי באמצעות uart. שעון השידור של היציאה הטורית מתקבל על ידי חלוקת התדר ב-50Mhz, וקצב הביאוד הוא 9600bps.

www.alinx.com

מסמכים / משאבים

ALINX AN706 Simultaneous Sampling Multi-Channels 16-Bits AD Module [pdfמדריך למשתמש
AN706 Simultaneous Sampling Multi-Channels 16-Bits AD Module, AN706, Simultaneous Sampling Multi-Channels 16-Bits AD Module, Sampling רב ערוצים מודול AD 16 סיביות, מודול AD 16 סיביות רב ערוצים, מודול AD 16 סיביות, מודול AD, מודול

הפניות

מדריך למשתמש

חלק 1: פרמטרים של מודול רכישת AD 8 ערוצים

חלק 2: מבנה המודול

חלק 3: מבוא לשבב AD7606