ALPHA ڊيٽا ADM-PCIE-9H3 اعلي ڪارڪردگي FPGA پروسيسنگ ڪارڊ
تعارف
ADM-PCIE-9H3 هڪ اعليٰ ڪارڪردگيءَ وارو ڪمپيوٽنگ ڪارڊ آهي جنهن جو مقصد ڊيٽا سينٽر ايپليڪيشنن لاءِ آهي، جنهن ۾ هڪ Xilinx Virtex UltraScale+ Plus FPGA سان گڏ هاءِ بينڊوڊٿ ميموري (HBM) آهي.
اهم خاصيتون
- PCIe Gen1/2/3 x1/2/4/8/16 capable
- غير فعال ۽ فعال حرارتي انتظام جي جوڙجڪ
- 1/2 ڊگھائي، گھٽ پروfile، x16 کنڊ PCIe فارم فيڪٽر
- 8GB HBM آن ڊي ميموري 460GB/s جي قابل
- ھڪڙو QSFP-DD ڪيج ڊيٽا جي شرح جي قابل آھي 28 Gbps في 8 چينلز تائين (224 Gbps)
- هڪ 8 لين الٽراپورٽ SlimSAS ڪنيڪٽر OpenCAPI سان مطابقت رکندڙ ۽ IO توسيع لاءِ موزون
- سپورٽ ڪري ٿو يا ته VU33P يا VU35P Virtex UltraScale + FPGAs
- فرنٽ پينل ۽ پوئين ڪنڊ JTAG USB پورٽ ذريعي رسائي
- FPGA USB/J تي ترتيب ڏيڻ جي قابلTAG ۽ SPI ٺاھ جوڙ فليش
- جلدtagاي، موجوده، ۽ درجه حرارت جي نگراني
- 8 GPIO سگنل ۽ 1 الڳ ٿيل ٽائيمنگ ان پٽ
آرڊر ڪوڊ
ADM-PCIE-9H3
ADM-PCIE-9H3/NF (اختياري پرستار کان سواء)
ڏسو http://www.alpha-data.com/pdfs/adm-pcie-9h3.pdf مڪمل آرڊر جي اختيارن لاء.
بورڊ جي معلومات
جسماني وضاحتون
ADM-PCIE-9H3 PCI ايڪسپريس CEM نظر ثاني 3.0 سان مطابقت رکي ٿو.
ٽيبل 1 : مشيني طول و عرض (Inc. فرنٽ پينل)
| وصف | ماپ |
| ڪل Dy | 80.1 ملي ميٽر |
| ڪل Dx | 181.5 ملي ميٽر |
| ڪل Dz | 19.7 ملي ميٽر |
| وزن | 350 گرام |
چيسس جي گهرج
PCI ايڪسپريس
ADM-PCIE-9H3 PCIe Gen 1/2/3 جي قابل آهي 1/2/4/8/16 لين سان، PCI ايڪسپريس لاء Xilinx Integrated Block استعمال ڪندي.
مشيني گهرجن
هڪ 16-لين جسماني PCIe سلاٽ گهربل آهي ميڪيڪل مطابقت لاءِ.
بجلي جي گهرج
ADM-PCIE-9H3 PCIe Edge مان تمام طاقت ڪڍندو آهي. PCIe جي وضاحت جي مطابق، هي ڪارڊ جي بجلي جي استعمال کي وڌ ۾ وڌ 75W تائين محدود ڪري ٿو.
بجلي جي استعمال جي تخميني لاءِ Xilinx XPE اسپريڊ شيٽ جي استعمال جي ضرورت آهي ۽ الفا ڊيٽا مان دستياب هڪ پاور تخميني وارو اوزار. مهرباني ڪري رابطو ڪريو support@alpha-data.com هي اوزار حاصل ڪرڻ لاء.
XPE استعمال ڪندي ريل تائين موجود طاقت هن ريت آهن:
ٽيبل 2: ريل ذريعي دستياب پاور
| جلدtage | ذريعو نالو | موجوده صلاحيت |
| 0.72-0.90 | وي سي سي_انٽ + وي سي سي آءِ اين ٽي_آءِ او + وي سي سي_برام | 42A |
| 0.9 | ايم جي ٽي اي وي سي سي | 5A |
| 1.2 | ايم جي ٽي اي وي ٽي ٽي | 9A |
| 1.2 | وي سي سي_ايڇ بي ايم * وي سي سي_آءِ او_ايڇ بي ايم | 14A |
| 1.8 | وي سي سي اي يو ايڪس + وي سي سي اي يو ايڪس_آئي او + وي سي سي او_1.8 وي | 1.5A |
| 1.8 | ايم جي ٽي وي سي سي اي او ايڪس | 0.5A |
| 2.5 | وي سي سي اي يو ايڪس_ايڇ بي ايم | 2.2A |
| 3.3 | Optics لاء 3.3V | 3.6A |
حرارتي ڪارڪردگي
جيڪڏهن FPGA بنيادي درجه حرارت 105 درجا سينس کان وڌيڪ آهي، FPGA ڊيزائن کي صاف ڪيو ويندو ته ڪارڊ کي وڌيڪ گرم ٿيڻ کان روڪڻ لاء.
ADM-PCIE-9H3 FPGA جي درجه حرارت کي گهٽائڻ لاءِ گرمي سنڪ سان گڏ اچي ٿو، جيڪو عام طور تي ڪارڊ تي گرم ترين نقطو آهي. FPGA مرڻ جو گرمي پد 100 درجا سينٽي گريڊ کان هيٺ رهڻ گهرجي. FPGA مرڻ جي درجه حرارت کي ڳڻڻ لاءِ، پنھنجي ايپليڪيشن پاور وٺو، ھيٺ ڏنل جدول مان Theta JA سان ضرب ڪريو، ۽ پنھنجي سسٽم جي اندروني گرمي پد ۾ شامل ڪريو. هيٺ ڏنل گراف ٻن لائينن کي ڏيکاري ٿو، ھڪڙي کي ڪفن سان نصب ٿيل ڊڪٽ ۾ آزمايو ويو، ۽ ٻيو ڪفن کان سواء آزمائيو ويو. ڪارڪردگي عام طور تي ڪفن جي بغير بهتر آهي، پر اهي بهتر هينڊلنگ مهيا ڪن ٿا ۽ ڪمپيڪٽ سرورز ۾ هوا جي ٻيهر گردش کي گھٽائي ٿو. ڪفن کي 1/16″ هيڪس ڊرائيور استعمال ڪندي ختم ڪري سگھجي ٿو. جيڪڏهن توهان بورڊ سان مهيا ڪيل فين استعمال ڪري رهيا آهيو، توهان کي معلوم ٿيندو ته بورڊ لاءِ Theta JA لڳ ڀڳ 1.43 degC/W آهي ٿلهي هوا ۾ يا ڪفن نصب ٿيل بغير.
بجلي جي ضايع ٿيڻ جو اندازو لڳائي سگھجي ٿو الفا ڊيٽا پاور اسٽيميٽر کي استعمال ڪندي Xilinx Power Estimator (XPE) سان گڏ ڊائون لوڊ ڪرڻ جي قابل http://www.xilinx.com/products/technology/power/xpe.html. ڊائون لوڊ ڪريو
UltraScale ٽول ۽ ڊوائيس کي سيٽ ڪريو Virtex UltraScale+, VU33P, FSVH2104, -2, -2L, يا -3, وڌايل. پنھنجي سسٽم جي ماحول ۾ ماحول جي درجه حرارت کي سيٽ ڪريو ۽ موثر ٿيٽا JA لاءِ 'يوزر اوور رائڊ' چونڊيو ۽ خالي فيلڊ ۾ پنھنجي سسٽم LFM سان لاڳاپيل شڪل داخل ڪريو. ھيٺ ڏنل اسپريڊ شيٽ ٽيب ۾ سڀ قابل اطلاق ڊيزائن عناصر ۽ استعمال داخل ڪرڻ لاء اڳتي وڌو. اڳيون رابطو ڪندي الفا ڊيٽا مان 9H3 پاور تخمينو حاصل ڪريو
support@alpha-data.com. توهان وري FPGA پاور جي انگن اکرن ۾ پلگ ان ڪنداسين آپٽيڪل ماڊل جي انگن اکرن سان گڏ بورڊ جي سطح جو اندازو حاصل ڪرڻ لاء.
فعال بمقابله غير فعال حرارتي انتظام
ADM-PCIE-9H3 جهاز ٿورڙي اختياري بلور سان گڏ سسٽم ۾ فعال کولنگ لاءِ خراب هوا جي وهڪري سان. جيڪڏهن ADM-PCIE-9H3 سرور ۾ نصب ڪيو ويندو ڪنٽرول ايئر فلو سان، آرڊر اختيار / NF هن اضافي ٽڪرا کان سواء ڪارڊ حاصل ڪرڻ لاء استعمال ڪري سگهجي ٿو. مداحن وٽ باقي اسيمبليءَ جي ڀيٽ ۾ ناڪامي (MTBF) جي وچ ۾ تمام ننڍو مطلب وقت آھي، تنھنڪري غير فعال ڪارڊن کي سار سنڀال جي ضرورت کان پھريائين گھڻو وقت ھوندو آھي. ADM-PCIE-9H3 ۾ هڪ فين اسپيڊ ڪنٽرولر پڻ شامل آهي، جنهن ۾ فين جي رفتار کي مرڻ جي درجه حرارت جي بنياد تي، ۽
ناڪامي فين جي ڳولا (ڏسو سيڪشن فين ڪنٽرولرز).
حسب ضرورت
الفا ڊيٽا موجوده تجارتي آف دي شيلف (COTS) پروڊڪٽس لاءِ وسيع ڪسٽمائيزيشن جا اختيار مهيا ڪري ٿي.
ڪجھ اختيارن ۾ شامل آھن، پر انھن تائين محدود نه آھن: ڀرپاسي واري سلاٽ ۾ اضافي نيٽ ورڪنگ ڪيجز يا مڪمل پروfile, وڌايل گرمي sinks, baffles, ۽ سرڪٽ اضافو.
مهرباني ڪري رابطو ڪريو sales@alpha-data.com هڪ اقتباس حاصل ڪرڻ ۽ اڄ توهان جي منصوبي کي شروع ڪرڻ لاء.
فنڪشنل وضاحت
مٿانview
ADM-PCIE-9H3 هڪ ورسٽائل ريڪنفيگريبل ڪمپيوٽنگ پليٽ فارم آهي هڪ Virtex UltraScale+ VU33P/VU35P FPGA سان، هڪ Gen3x16 PCIe انٽرفيس، 8GB HBM ميموري، هڪ QSFP-DD ڪيج، هڪ OpenCAPI مطابقت رکندڙ الٽراپورٽ/Capitable 28GSANEL. ٽائمنگ سنڪرونائيزيشن پلس لاءِ الڳ ٿيل ان پٽ، عام مقصد جي استعمال لاءِ 12 پن هيڊر (ڪلاڪنگ، ڪنٽرول پن، ڊيبگ، وغيره)، فرنٽ پينل LEDs، ۽ مضبوط سسٽم مانيٽر.
سوئچز
ADM-PCIE-9H3 وٽ هڪ آڪٽل ڊيپ سوئچ SW1 آهي، جيڪو بورڊ جي پوئين پاسي تي واقع آهي. SW1 ۾ هر سوئچ جي فنڪشن هيٺ تفصيلي آهي:
جدول 3: سوئچ افعال
| سوئچ | فيڪٽري ڊفالٽ | فنڪشن | آف اسٽيٽ | رياست تي |
| سوڪسڪسيمڪس-ايڪسڪسڪس | بند | استعمال ڪندڙ سوئچ 0 | پن AW33 = '1' | پن BF52 = '0' |
| سوڪسڪسيمڪس-ايڪسڪسڪس | بند | استعمال ڪندڙ سوئچ 1 | پن AY36 = '1' | پن BF47 = '0' |
| سوڪسڪسيمڪس-ايڪسڪسڪس | بند | رکيل | رکيل | رکيل |
| سوڪسڪسيمڪس-ايڪسڪسڪس | بند | بجلي بند | بورڊ کي طاقت ڏيندو | فوري طور تي بجلي بند ڪريو |
| سوڪسڪسيمڪس-ايڪسڪسڪس | بند | سروس موڊ | باقاعده آپريشن | فرم ویئر اپڊيٽ سروس موڊ |
| سوڪسڪسيمڪس-ايڪسڪسڪس | ON | HOST_I2 C_EN | PCIe I2C مٿان Sysmon | سسمون الڳ |
| سوڪسڪسيمڪس-ايڪسڪسڪس | ON | CAPI_VP D_EN | OpenCAPI VPD دستياب | OpenCAPI VPD الڳ ٿيل |
| سوڪسڪسيمڪس-ايڪسڪسڪس | ON | CAPI_VP D_WP | CAPI VPD لکڻ محفوظ آهي | CAPI VPD لکڻ جي قابل آهي |
استعمال ڪريو IO معياري "LVCMOS18" جڏهن صارف سوئچ پنن کي محدود ڪري.
LEDs
ADM-PCIE-7H9 تي 3 LEDs آهن، جن مان 4 عام مقصد آهن ۽ جن جي معنيٰ استعمال ڪندڙ جي وضاحت ڪري سگهجي ٿي. ٻيا 3 مقرر ٿيل ڪم آھن جيڪي ھيٺ بيان ڪيا ويا آھن:
جدول 4: LED تفصيل
| ڪمپ. حوالو. | فنڪشن | رياست تي | آف اسٽيٽ |
| D1 | ايل اي ڊي_جي 1 | استعمال ڪندڙ جي وضاحت ڪئي وئي '0' | استعمال ڪندڙ جي وضاحت ڪئي وئي '1' |
| D3 | LED_A1 | استعمال ڪندڙ جي وضاحت ڪئي وئي '0' | استعمال ڪندڙ جي وضاحت ڪئي وئي '1' |
| D4 | ٿي ويو | FPGA ترتيب ڏنل آهي | FPGA ترتيب نه آهي |
| D5 | اسٽيٽس 1 | ڏسو اسٽيٽس LED وصفون | |
| D6 | اسٽيٽس 0 | ڏسو اسٽيٽس LED وصفون | |
| D7 | LED_A0 | استعمال ڪندڙ جي وضاحت ڪئي وئي '0' | استعمال ڪندڙ جي وضاحت ڪئي وئي '1' |
| D9 | ايل اي ڊي_جي 0 | استعمال ڪندڙ جي وضاحت ڪئي وئي '0' | استعمال ڪندڙ جي وضاحت ڪئي وئي '1' |
ڏسو سيڪشن مڪمل پن آئوٽ ٽيبل صارف جي ڪنٽرول ٿيل LED نيٽ ۽ پنن جي مڪمل فهرست لاءِ
گھڙيل
ADM-PCIE-9H3 ڪيترن ئي ملٽي گيگابٽ ٽرانسيور ڪواڊس ۽ FPGA ڪپڙي لاءِ لچڪدار حوالو گھڙي حل فراهم ڪري ٿو. Si5338 Clock Synthesizer مان نڪرندڙ ڪا به گھڙي يا ته فرنٽ پينل USB USB انٽرفيس يا Alpha Data sysmon FPGA سيريل پورٽ تان ٻيهر ترتيب ڏئي سگھجي ٿي. هي استعمال ڪندڙ کي اجازت ڏئي ٿو ته تقريباً ڪنهن به صوابديدي گھڙي جي تعدد کي ترتيب ڏئي ايپليڪيشن رن ٽائيم دوران. وڌ ۾ وڌ گھڙي جي تعدد 312.5MHz آهي.
اتي پڻ دستياب آھي Si5328 جٽٽر attenuator. اهو صاف ۽ هم وقت ساز ڪلاڪ مهيا ڪري سگهي ٿو QSFP-DD ۽ OpenCAPI (SlimSAS) کواڊ جڳهن تي گھڻن گھڙين جي تعدد تي. اهي ڊوائيس صرف غير مستحڪم ميموري استعمال ڪندا آهن، تنهنڪري FPGA ڊيزائن کي ڪنهن به پاور چڪر واري واقعي کان پوء رجسٽر نقشي کي ٻيهر ترتيب ڏيڻ جي ضرورت پوندي.
ھيٺ ڏنل سيڪشن ۾ سڀ گھڙي جا نالا مڪمل پن آئوٽ ٽيبل ۾ ملي سگھن ٿا.
سي 5328
جيڪڏھن جھرڻ جي گھٽتائي جي ضرورت آھي مھرباني ڪري ڏسو حوالو دستاويز لاءِ Si5328.
https://www.silabs.com/Support%20Documents/TechnicalDocs/Si5328.pdf
سرڪٽ ڪنيڪشن آئيني Xilinx VCU110 ۽ VCU108، مهرباني ڪري ڏسو Xilinx ديو بورڊ حوالن لاءِ
PCIe حوالو گھڙي
PCIe ڪارڊ ايج سان ڳنڍيل 16 MGT لين MGT ٽائلس 224 کان 227 تائين استعمال ڪن ٿا ۽ سسٽم 100 MHz ڪلاڪ استعمال ڪن ٿا (خالص نالو PCIE_REFCLK).
متبادل طور تي، هڪ صاف، آن بورڊ 100MHz ڪلاڪ پڻ موجود آهي (خالص نالو PCIE_LCL_REFCLK).
ڪپڙي جي گھڙي
ڊيزائن پيش ڪري ٿي ڪپڙي جي گھڙي (خالص نالو FABRIC_SRC_CLK) جيڪو 300 MHz تي ڊفالٽ ڪري ٿو. هي ڪلاڪ FPGA ڊيزائن ۾ IDELAY عناصر لاءِ استعمال ٿيڻ جو ارادو ڪيو ويو آهي. ڪپڙي جي گھڙي گلوبل ڪلاڪ (GC) پن سان ڳنڍيل آھي.
DIFF_TERM_ADV = TERM_100 گھربل آھي LVDS ختم ڪرڻ لاءِ
مددگار ڪلاڪ
ڊزائين پيش ڪري ٿو هڪ معاون ڪلاڪ (خالص نالو AUX_CLK) جيڪو 300 MHz تي ڊفالٽ ڪري ٿو. هي گھڙي ڪنهن به مقصد لاءِ استعمال ٿي سگهي ٿي ۽ گلوبل ڪلاڪ (GC) پن سان ڳنڍيل آهي.
DIFF_TERM_ADV = TERM_100 گھربل آھي LVDS ختم ڪرڻ لاءِ
پروگرامنگ ڪلاڪ (EMCCLK)
هڪ 100MHz گھڙي (خالص نالو EMCCLK_B) FPGA جي ترتيب دوران SPI فليش ڊيوائس کي هلائڻ لاءِ EMCCLK پن ۾ ڀريو ويندو آهي. ياد رهي ته هي هڪ گلوبل ڪلاڪ قابل نه آهي IO پن.
QSFP-DD
QSFP-DD ڪيج MGT ٽائلس 126 ۽ 127 ۾ واقع آهي ۽ 161.1328125MHz ڊفالٽ ريفرنس ڪلاڪ استعمال ڪريو.
نوٽ ڪريو ته ھن گھڙي جي فريڪوئنسي کي تبديل ڪري سگھجي ٿو 312MHz تائين ڪنھن به صوابديدي گھڙي جي فريڪوئنسي کي سسٽم مانيٽر ذريعي Si5338 ري-پروگراميبل ڪلاڪ اوسليٽر کي ري-پروگرام ڪندي. اهو ٿي سگهي ٿو الفا ڊيٽا API استعمال ڪندي يا يو ايس بي مٿان مناسب الفا ڊيٽا سافٽ ويئر اوزار سان.
ڏسو خالص نالا QSFP_CLK* پن جڳهن لاءِ.
QSFP-DD ڪيج پڻ واقع آهي جيئن ته اهو Si5328 jitter attenuator گھڙي گھڙي مان گھڙي سگھجي ٿو.
ڏسو خالص نالا SI5328_OUT_1* پن جڳهن لاءِ.
الٽراپورٽ SlimSAS (OpenCAPI)
Ultraport SlimSAS کنیکٹر MGT ٽائل 124 ۽ 125 ۾ واقع آهي.
OpenCAPI لاءِ هڪ خارجي 156.25MHz ڪلاڪ ڪيبل مٿان مهيا ڪئي وئي آهي. ڪيبل ڪلاڪ پن جڳهن لاءِ خالص نالا CAPI_CLK_0* ڏسو.
ھن انٽرفيس لاءِ ٻيو متبادل گھڙي جو ذريعو Si5338 گھڙي سنٿيسائيزر آھي جيڪو 161.1328125MHz تي ڊفالٽ ڪيو ويو آھي. ڏسو خالص نالا CAPI_CLK_1* پن جڳهن لاءِ. نوٽ ڪريو ته ھن گھڙي جي فريڪوئنسي کي تبديل ڪري سگھجي ٿو 312MHz تائين ڪنھن به صوابديدي گھڙي جي فريڪوئنسي کي سسٽم مانيٽر ذريعي Si5338 ري-پروگراميبل ڪلاڪ اوسليٽر کي ري-پروگرام ڪندي. اهو ٿي سگهي ٿو الفا ڊيٽا API استعمال ڪندي يا يو ايس بي مٿان مناسب الفا ڊيٽا سافٽ ويئر اوزار سان.
jitter حساس ايپليڪيشنن لاءِ، هي انٽرفيس سي 5328 جٽٽر ايٽينيوٽر کان بند ڪري سگهجي ٿو. ڏسو خالص نالا SI5328_OUT_0* پن جڳهن لاءِ.
PCI ايڪسپريس
ADM-PCIE-9H3 PCIe Gen 1/2/3 جي قابل آهي 1/2/4/8/16 لين سان. FPGA هنن لينن کي سڌو سنئون انٽيگريڊ PCI ايڪسپريس بلاڪ استعمال ڪندي Xilinx کان هلائي ٿو. PCIe لنڪ جي رفتار ۽ استعمال ٿيل لين جو تعداد عام طور تي خودڪار آهي ۽ صارف جي مداخلت جي ضرورت ناهي.
PCI ايڪسپريس ري سيٽ (PERST#) ٻن هنڌن تي FPGA سان ڳنڍيل آهي. ڏسو مڪمل پن آئوٽ ٽيبل سگنلز PERST0_1V8_L ۽ PERST1_1V8_L.
تيز رفتار لين لاءِ ٻيون پن اسائنمينٽ مڪمل پن آئوٽ ٽيبل سان جڙيل پن آئوٽ ۾ مهيا ڪيا ويا آهن
PCI ايڪسپريس جي وضاحت جي ضرورت آهي ته سڀئي اضافو ڪارڊ 120ms اندر ڳڻپ لاءِ تيار هجن پاور صحيح ٿيڻ کان پوءِ (100ms بعد پاور صحيح آهي + 20ms بعد ۾ PERST جاري ٿيڻ کان پوءِ). ADM-PCIE-9H3 هن گهرج کي پورو ڪري ٿو جڏهن هڪ ٽينڊم بٽ اسٽريم کان ترتيب ڏنل مناسب SPI رڪاوٽن سان سيڪشن ۾ تفصيل سان:
فليش ميموري کان ترتيب. ٽنڊيم ٺاھ جوڙ تي وڌيڪ تفصيل لاء، ڏسو Xilinx xapp 1179.
نوٽ:
Xilinx پاران مهيا ڪيل PCIe IP ڪور جي اندر مختلف مدر بورڊز/بيڪپلين مختلف RX برابري واري اسڪيمن مان فائدو وٺندا. الفا ڊيٽا هيٺين سيٽنگ کي استعمال ڪرڻ جي سفارش ڪري ٿو جيڪڏهن ڪو صارف پنهنجي سسٽم سان لنڪ جي غلطين يا تربيتي مسئلن جو تجربو ڪري ٿو: IP ڪور جنريٽر جي اندر، موڊ کي تبديل ڪريو "اڃا" ۽ "GT سيٽنگون" ٽئب کوليو، "فارم فيڪٽر ڊرائيون انسرشن نقصان" کي تبديل ڪريو. ايڊجسٽمينٽ“ ”ايڊ-ان ڪارڊ“ کان ”چپ کان چپ“ تائين (وڌيڪ تفصيل لاءِ Xilinx PG239 ڏسو).
QSFP-DD
ھڪڙو QSFP-DD پنجج اڳيان پينل تي موجود آھي. هي ڪيج يا ته QSFP28 يا QSFP-DD ڪيبل (پوئتي هم آهنگ) رکڻ جي قابل آهي. ٻئي فعال آپٽيڪل ۽ غير فعال تانبا QSFP-DD/QSFP28 مطابقت رکندڙ ماڊل مڪمل طور تي مطابقت رکن ٿا. ڪميونيڪيشن انٽرفيس 28Gbps في چينل تائين هلائي سگھي ٿو. QSFP-DD ڪيج ۾ 8 چينل آھن (مجموعي وڌ ۾ وڌ بينڊوڊٿ 224Gbps). هي ڪيج مثالي طور تي 8x 10G/25G، 2x 100G ايٿرنيٽ، يا Xilinx GTY Transceivers پاران سپورٽ ڪيل ڪنهن ٻئي پروٽوڪول لاءِ مناسب آهي. مھرباني ڪري ڏسو Xilinx يوزر گائيڊ UG578 وڌيڪ تفصيل لاءِ ٽرانسيور جي صلاحيتن تي.
QSFP-DD ڪيج ۾ ڪنٽرول سگنل آهن جيڪي FPGA سان ڳنڍيل آهن. رابطي جو تفصيل هن دستاويز جي آخر ۾ مڪمل پن آئوٽ ٽيبل ۾ آهي. پن اسائنمنٽس ۾ استعمال ٿيل نوٽيشن QSFP* آهي جڳهن سان گڏ هيٺ ڏنل ڊراگرام ۾ واضح ڪيو ويو آهي.
QSFP_SCL_1V8 ۽ QSFP_SDA_1V8 پن استعمال ڪريو جيئن مڪمل پن آئوٽ ٽيبل ۾ تفصيل سان QSFP28 رجسٽر اسپيس سان رابطو ڪرڻ لاءِ.
نوٽ:
LP_MODE (گهٽ پاور موڊ) کيج کي زمين سان ڳنڍيو ويو آهي، پاور ضابطن کي سيٽ ڪرڻ لاء مينيجمينٽ انٽرفيس استعمال ڪريو.
اهو Alpha ڊيٽا لاءِ ممڪن آهي ته ADM-PCIE-9H3 کي QSFP-DD ۽ QSFP28 اجزاء سان اڳ ۾ ئي فٽ ڪرڻ. هيٺ ڏنل جدول ڏيکاري ٿو حصو نمبر ٽرانسيورس لاءِ نصب ٿيل جڏهن هن بورڊ سان آرڊر ڪيو ويو.
جدول 5 : QSFP28 حصو نمبر
| آرڊر ڪوڊ | وصف | حصو نمبر | ٺاهيندڙ |
| سوال10 | 40G (4×10) QSFP آپٽيڪل ٽرانسيور | ايف ٽي ايل 410 ڪيو اي 2 سي | فنيسر |
| سوال14 | 56G (4×14) QSFP آپٽيڪل ٽرانسيور | ايف ٽي ايل 414 ڪيو بي 2 سي | فنيسر |
| سوال25 | 100G (4×25) QSFP28 آپٽيڪل ٽرانسيور | FTLC9558REPM بابت | فنيسر |
OpenCAPI الٽراپورٽ SlimSAS
هڪ الٽراپورٽ SlimSAS رسيپٽيڪل بورڊ جي پٺيءَ سان 200G تي هلندڙ OpenCAPI مطابق انٽرفيس جي اجازت ڏئي ٿو (8 چينل 25G تي). OpenCAPI ۽ ان جي فائدن تي وڌيڪ تفصيلن لاءِ مھرباني ڪري support@alpha-data.com يا پنھنجي IBM نمائندي سان رابطو ڪريو.
SlimSAS کنیکٹر پڻ استعمال ڪري سگھجي ٿو اضافي 2x QSFP28 بريڪ آئوٽ بورڊ کي ڳنڍڻ لاءِ، رابطو sales@alpha-data.com وڌيڪ تفصيل لاءِ. متبادل طور تي، ڪيبلنگ ڪيب استعمال ڪيو ويندو ڪيترن ئي ADM-PCIE-9H3 ڪارڊ کي چيسس اندر ڳنڍڻ لاء.
سسٽم مانيٽر
ADM-PCIE-9H3 وٽ درجه حرارت جي نگراني ڪرڻ جي صلاحيت آهي، حجمtage، ۽ بورڊ جي آپريشن تي چيڪ ڪرڻ لاء سسٽم جو موجوده. مانيٽرنگ هڪ Atmel AVR microcontroller استعمال ڪندي لاڳو ڪئي وئي آهي.
جيڪڏهن بنيادي FPGA گرمي پد 105 درجا سينس کان وڌيڪ آهي، FPGA کي صاف ڪيو ويندو ڪارڊ کي نقصان کان بچڻ لاء.
microcontroller جي اندر ڪنٽرول الگورتھم خودڪار طريقي سان چيڪ ڪريو لائن voltages ۽ بورڊ جي درجه حرارت ۽ شيئرز تي معلومات مهيا ڪري ٿي FPGA کي هڪ وقف ڪيل سيريل انٽرفيس تي جيڪو الفا ڊيٽا ريفرنس ڊيزائن پيڪيج ۾ ٺهيل آهي (الڳ الڳ وڪرو). معلومات سڌو سنئون مائڪرو ڪنٽرولر کان USB انٽرفيس تي فرنٽ پينل تي يا PCIe ڪارڊ جي ڪنڊ تي موجود IPMI انٽرفيس ذريعي پڻ رسائي سگهجي ٿي.
جدول 6: جلدtagاي، موجوده، ۽ درجه حرارت مانيٽر
| مانيٽر | انڊيڪس | مقصد / وضاحت |
| اي ٽي سي | اي ٽي سي | گذري ويل وقت (سيڪنڊ) |
| EC | EC | ايونٽ ڪائونٽر (پاور سائيڪل) |
| 12V | ADC00 | بورڊ ان پٽ جي فراهمي |
| 12 وي_آءِ | ADC01 | 12V ان پٽ ڪرنٽ اندر amps |
| 3.3V | ADC02 | بورڊ ان پٽ جي فراهمي |
| 3.3 وي_آءِ | ADC03 | 3.3V ان پٽ ڪرنٽ اندر amps |
| 3.3V | ADC05 | بورڊ ان پٽ معاون طاقت |
| 3.3V | ADC05 | 3.3V QSFP آپٽڪس لاءِ |
| 2.5V | ADC06 | گھڙي ۽ DRAM حجمtage جي فراهمي |
| 1.8V | ADC07 | FPGA IO جلدtagاي (VCCO) |
| 1.8V | ADC08 | ٽرانسيور پاور (AVCC_AUX) |
| 1.2V | ADC09 | ايڇ بي ايم پاور |
| 1.2V | ADC10 | ٽرانسيور پاور (AVTT) |
| 0.9V | ADC11 | ٽرانسيور پاور (AVCC) |
| 0.85-0.90V | ADC12 | برام + انٽ_آئو (وي سي سي انٽ_آئو) |
| 0.72-0.90V | ADC13 | FPGA ڪور سپلائي (VccINT) |
| uC_temp | ٽي ايم پي 00 | FPGA آن مرڻ جي درجه حرارت |
| بورڊ0_Temp | ٽي ايم پي 01 | سامهون پينل جي ويجهو بورڊ جي درجه حرارت |
| بورڊ1_Temp | ٽي ايم پي 02 | بورڊ جي درجه حرارت جي ويجهو پوئتي مٿين ڪنڊ |
| ايف پي جي اي_ٽيمپ | ٽي ايم پي 03 | FPGA آن مرڻ جي درجه حرارت |
سسٽم مانيٽر اسٽيٽس LEDs
LEDs D5 (لال) ۽ D6 (سائي) ڪارڊ جي صحت جي حالت کي ظاهر ڪن ٿا.
ٽيبل 7 : اسٽيٽس LED وصفون
| LEDs | حيثيت |
| سائو | ڊوڙندو ۽ الارم ناهي |
| سائو + ڳاڙهو | اسٽينڊ بائي (بند ٿيل) |
| چمڪندڙ سائو + چمڪندڙ ڳاڙهو (گڏجي) | ڌيان - نازڪ الارم فعال |
| چمڪندڙ سائو + چمڪندڙ ڳاڙهو (متبادل) | سروس موڊ |
| چمڪندڙ سائو + ڳاڙهو | ڌيان - الارم فعال |
| ڳاڙهو | غائب ايپليڪيشن firmware يا غلط firmware |
| چمڪندڙ لال | FPGA ٺاھ جوڙ بورڊ جي حفاظت لاء صاف |
فين ڪنٽرولر
سسٽم مانيٽر پاران ڪنٽرول ڪيل آن بورڊ USB بس کي MAX6620 فين ڪنٽرولر تائين رسائي آهي. هي ڊوائيس ڪيترن ئي آن بورڊ سسٽم مانيٽر ڪميونيڪيشن انٽرفيس ذريعي ڪنٽرول ڪري سگهجي ٿو، بشمول USB، PCIe Edge SMBUS، ۽ FPGA sysmon سيرل ڪميونيڪيشن پورٽ. فين ڪنٽرولر I2C بس 1 تي آهي ايڊريس 0x2a تي. اضافي سوالن لاء. رابطو support@alpha-data.com انهن ڪنٽرولرز کي استعمال ڪرڻ تي اضافي سوالن سان.
USB انٽرفيس
FPGA سڌو سنئون يو ايس بي ڪنيڪشن مان ترتيب ڏئي سگھجي ٿو يا ته سامهون پينل يا پوئين ڪارڊ جي ڪنڊ تي.
ADM-PCIE-9H3 استعمال ڪري ٿو Digilent USB-JTAG ڪنورٽر باڪس جيڪو سپورٽ ڪيو ويو آهي Xilinx سافٽ ويئر ٽول سوٽ. ADM-PCIE-9H3 USB پورٽ جي وچ ۾ صرف هڪ مائڪرو-USB AB قسم جي ڪيبل سان ڳنڍيو ۽ Vivado نصب ٿيل ميزبان ڪمپيوٽر سان. Vivado هارڊويئر مئنيجر خودڪار طريقي سان FPGA کي سڃاڻيندو ۽ توهان کي FPGA ۽ SBPI ترتيب ڏيڻ جي PROM کي ترتيب ڏيڻ جي اجازت ڏيندو.
ساڳيو USB کنیکٹر سڌو سنئون سسٽم مانيٽر سسٽم تائين رسائي لاء استعمال ڪيو ويندو آهي. سڀ جلدtagهن انٽرفيس تي الفا ڊيٽا جي avr2util سافٽ ويئر استعمال ڪندي es، ڪرنٽ، گرمي پد، ۽ غير مستحڪم گھڙي جي ترتيب جي سيٽنگن تائين رسائي ڪري سگھجي ٿي.
ونڊوز ۽ لاڳاپيل USB ڊرائيور لاءِ Avr2util هتي ڊائون لوڊ ڪري سگهجي ٿو:
https://support.alpha-data.com/pub/firmware/utilities/windows/
لينڪس لاءِ Avr2util هتي ڊائون لوڊ آهي:
https://support.alpha-data.com/pub/firmware/utilities/linux/
استعمال ڪريو "avr2util.exe /؟" سڀني اختيارن کي ڏسڻ لاء.
مثال طورample "avr2util.exe /usbcom com4 ڊسپلي سينسر" سڀني سينسر جي قيمت ڏيکاريندو.
مثال طورample "avr2util.exe /usbcom com4 setclknv 1 156250000" QSFP ڪلاڪ کي 156.25MHz تي سيٽ ڪندو. setclk انڊيڪس 0 = CAPI_CLK_1، انڊيڪس 1 = QSFP_CLK، انڊيڪس 2 = AUX_CLK، انڊيڪس 3 = FABRIC_CLK.
ونڊوز ڊيوائس مئنيجر هيٺ ڏنل com پورٽ نمبر سان ملائڻ لاءِ 'com4' کي تبديل ڪريو
ٺاھ جوڙ
ADM-PCIE-9H3 تي FPGA ترتيب ڏيڻ جا ٻه مکيه طريقا آهن:
- فليش ميموري مان، پاور آن تي، جيئن سيڪشن 3.8.1 ۾ بيان ڪيو ويو آهي
- USB ڪيبل استعمال ڪندي يا ته USB پورٽ سيڪشن 3.8.2 تي ڳنڍيل آهي
فليش ميموري کان ترتيب
FPGA پاڻمرادو ترتيب ڏئي سگھجي ٿو پاور آن تي ٻن 256 Mbit QSPI فليش ميموري ڊيوائس مان ترتيب ڏنل x8 SPI ڊيوائس (مائڪرون پارٽ نمبر MT25QU256ABA8E12-0). اهي فليش ڊيوائسز عام طور تي 32 MiByte جي ٻن علائقن ۾ ورهايل آهن، جتي هر علائقو VU33P FPGA لاءِ بي ترتيب ٿيل بٽ اسٽريم رکڻ لاءِ ڪافي وڏو آهي.
ADM-PCIE-9H3 هڪ سادي PCIe آخر پوائنٽ بٽ اسٽريم سان موڪليو ويو آهي جنهن ۾ بنيادي الفا ڊيٽا ADXDMA بٽ اسٽريم شامل آهي. الفا ڊيٽا ٻين ڪسٽم بٽ اسٽريمز ۾ لوڊ ڪري سگھي ٿي پيداوار جي جاچ دوران، مھرباني ڪري رابطو ڪريو sales@alpha-data.com وڌيڪ تفصيل لاءِ.
اهو ممڪن آهي ته هن هارڊويئر تي هڪ fallback تصوير سان Multiboot استعمال ڪرڻ. ماسٽر SPI ٺاھ جوڙ انٽرفيس ۽ Fallback MultiBoot Xilinx UG570 ۾ تفصيل سان بحث ڪيو ويو آھي. پاور آن تي، FPGA پروگرامنگ ۾ هيڊر جي مواد جي بنياد تي سيريل ماسٽر موڊ ۾ پاڻمرادو ترتيب ڏيڻ جي ڪوشش ڪري ٿو. file. Multibook ۽ ICAP استعمال ڪري سگھجن ٿا ٻن ڪنفيگريشن وارن علائقن جي وچ ۾ FPGA ۾ لوڊ ٿيڻ لاءِ. تفصيل لاءِ ڏسو Xilinx UG570 MultiBoot.
لوڊ ٿيل تصوير پڻ سپورٽ ڪري سگھي ٿي ٽينڊم PROM يا ٽينڊم PCIE فيلڊ اپڊيٽ جي ترتيب جي طريقن سان.
اهي اختيار PCIe ري سيٽ ٽائمنگ گهرجن کي پورو ڪرڻ ۾ مدد لاءِ پاور آن لوڊ وقت گھٽائي ٿو. فيلڊ سان ٽينڊم پڻ هڪ ميزبان سسٽم کي قابل بنائي ٿو صارف FPGA منطق کي ٻيهر ترتيب ڏيڻ جي بغير PCIe لنڪ کي وڃائڻ کان سواء، هڪ مفيد خصوصيت جڏهن سسٽم ري سيٽ ۽ پاور چڪر هڪ اختيار نه آهي.
الفا ڊيٽا سسٽم مانيٽر پڻ فليش ميموري کي ٻيهر ترتيب ڏيڻ ۽ FPGA کي ٻيهر پروگرام ڪرڻ جي قابل آهي.
هي FPGA کي ٻيهر پروگرام ڪرڻ لاءِ هڪ ڪارائتو ناڪام محفوظ ميڪانيزم مهيا ڪري ٿو جيتوڻيڪ اهو PCIe بس بند ڪري ڇڏي ٿو. سسٽم مانيٽر يو ايس بي تي فرنٽ پينل ۽ پوئين ڪنڊ تي، يا PCIe کنڊ تي SMBUS ڪنيڪشن تي رسائي ڪري سگھجي ٿو.
بلڊنگ ۽ پروگرامنگ ترتيب جون تصويرون
ٿورڙو ٺاھيوfile انهن پابندين سان (ڏسو xapp1233):
- سيٽ_پراپرٽي بِٽ اسٽريم.جنرل.ڪمپريس سچ [موجوده_ڊيزائن]
- سيٽ_پراپرٽي BITSTREAM.CONFIG.EXTMASTERCCLK_EN {DIV-1} [موجوده_ڊيزائن]
- set_property BITSTREAM.CONFIG.SPI_32BIT_ADDR ها [موجوده_ڊزائن]
- سيٽ_پراپرٽي BITSTREAM.CONFIG.SPI_BUSWIDTH 8 [موجوده_ڊيزائن]
- set_property BITSTREAM.CONFIG.SPI_FALL_EDGE ها [موجوده_ڊزائن]
- سيٽ_پراپرٽي BITSTREAM.CONFIG.UNUSEDPIN {پلنون} [موجوده_ڊيزائن]
- سيٽ_پراپرٽي CFGBVS GND [ current_design ]
- سيٽ_پراپرٽي CONFIG_VOLTAGE 1.8 [ موجوده_ڊزائن ]
- set_property BITSTREAM.CONFIG.OVERTEMPSHUTDOWN فعال ڪريو [current_design]
هڪ MCS ٺاهيو file انهن خاصيتن سان (write_cfgmem):
- - فارميٽ MCS
- -سائيز 64
- -انٽرفيس SPIx8
- -loadbit "اپ 0x0000000file/filename.bit>" (0 جڳھ)
- -loadbit "اپ 0x2000000file/filename.bit>" (پهريون جڳھ، اختياري)
پروگرام vivado هارڊويئر مئنيجر سان انهن سيٽنگن سان (ڏسو xapp1233):
- SPI part: mt25qu256-spi-x1_x2_x4_x8
- غير ترتيب واري ميم I/O پنن جي حالت: پل-ڪو به نه
- چار کي نشانو بڻايو files write_cfgmem tcl حڪم مان ٺاهيل آهي.
جي ترتيب جي ذريعيTAG
ھڪڙو مائڪرو-USB AB ڪيبل ٿي سگھي ٿو منسلڪ ٿي سگھي ٿو فرنٽ پينل يا پوئين ڪنڊ USB پورٽ سان. هي اجازت ڏئي ٿو FPGA کي ٻيهر ترتيب ڏيڻ لاءِ Xilinx Vivado هارڊويئر مئنيجر استعمال ڪندي مربوط Digilent J ذريعيTAG ڪنورٽر باڪس. ڊوائيس خود بخود Vivado هارڊويئر مئنيجر ۾ سڃاڻپ ڪئي ويندي.
وڌيڪ تفصيلي هدايتن لاءِ، مھرباني ڪري ڏسو ”اي ايف پي اي ڊي ڊيوائس کي پروگرام ڪرڻ لاءِ Vivado هارڊويئر مئنيجر استعمال ڪرڻ“ سيڪشن جو Xilinx UG908: https://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_1/ug908-vivado-programming-debugging.pdf
GPIO ڪنيڪٽر
GPIO آپشن هڪ ورسٽائل ڪفن ٿيل ڪنيڪٽر تي مشتمل آهي Molex کان پارٽ نمبر 87832-1222 سان جيڪي صارفين کي ڪسٽم IO گهرجن سان گڏ FPGA سگنلن سان چار سڌو ڪنيڪٽ ڪن ٿا.
تجويز ڪيل ميٽنگ پلگ: Molex 0875681273 يا 0511101260
سڌو رابطو FPGA سگنل
8 نيٽ ٽوڙيا ويا آهن GPIO هيڊر ڏانهن، جيئن ته فرق واري جوڙي جا چار سيٽ. اهي سگنل ڪنهن به 1.8V سپورٽ سگنلنگ معيار لاءِ موزون آهن جيڪي Xilinx UltraScale فن تعمير جي حمايت ڪن ٿا. ڏسو Xilinx UG571 IO اختيارن لاءِ.
LVDS ۽ 1.8 CMOS مشهور آپشن آهن. 0th GPIO سگنل انڊيڪس گلوبل ڪلاڪ ڪنيڪشن لاء مناسب آهي.
سڌو ڳنڍڻ وارا GPIO سگنل 1.8V تائين محدود آهن هڪ Quickswitch (74CBTLVD3245PW) ذريعي FPGA کي اوور وول کان بچائڻ لاءِtagاي IO پنن تي. هي Quickswitch سگنلن کي ڪنهن به طرف سفر ڪرڻ جي اجازت ڏئي ٿو صرف 4 ohms سيريز جي رڪاوٽ سان ۽ پروپيگيشن دير جي 1ns کان گهٽ. نيٽ سڌو سنئون FPGA سان ڳنڍيل آهن quickswitch کان پوء.
سڌي ڳنڍڻ واري سگنل جا نالا GPIO_0_1V8_P/N ۽ GPIO_1_1V8_P/N وغيره ليبل ڪيا ويا آهن. سگنل پن مختص مڪمل پن آئوٽ ٽيبل ۾ ملي سگھن ٿا
ٽائيمنگ ان پٽ
J1.1 ۽ J1.2 استعمال ڪري سگھجن ٿا هڪ الڳ ٿيل ٽائيمنگ ان پٽ سگنل جي طور تي (25MHz تائين). ايپليڪيشنون يا ته سڌو سنئون GPIO ڪنيڪٽر سان ڳنڍجي سگهن ٿيون، يا الفا ڊيٽا هڪ ڪيبل ٿيل حل فراهم ڪري سگهي ٿي هڪ SMA سان يا سامهون واري پينل تي ساڳيو ڪنيڪٽر. فرنٽ پينل ڪنيڪٽر جي اختيارن لاءِ sales@alpha-data.com سان رابطو ڪريو.
پن جڳهن لاءِ، ڏسو سگنل جو نالو ISO_CLK مڪمل پن آئوٽ ٽيبل ۾.
سگنل کي 2367 ohm سيريز جي مزاحمت سان آپٽيڪل آئسوليٽر پارٽ نمبر TLP220 ذريعي الڳ ڪيو ويو آهي.
استعمال ڪندڙ EEPROM
هڪ 2Kb I2C صارف EEPROM مهيا ڪيل آهي MAC پتي يا ٻي صارف جي معلومات کي محفوظ ڪرڻ لاءِ. EEPROM حصو نمبر CAT34C02HU4IGT4A آهي
ايڊريس پنن A2، A1، ۽ A0 سڀ هڪ منطقي '0' ڏانهن ڇڪيل آهن.
حفاظت لکو (WP)، سيريل ڪلاک (SCL)، ۽ سيريل ڊيٽا (SDA) پن اسائنمينٽس مڪمل پن آئوٽ ٽيبل ۾ ملي سگھن ٿا SPARE_WP، SPARE_SCL، ۽ SPARE_SDA نالن سان.
WP، SDA، ۽ SCL سگنل سڀني کي ڪارڊ تي خارجي پل اپ اپ مزاحمت ڪندڙ آھن.
ضميمو الف: مڪمل پن آئوٽ ٽيبل
جدول 8 : مڪمل پن آئوٽ ٽيبل (جاري ايندڙ صفحي تي)
| پن نمبر | سگنل جو نالو | پن جو نالو | بئنڪ Voltage |
| BC18 | AUX_CLK_PIN_N | IO_L11N_T1U_N9_GC_64 | 1.8 (LVCMOS18) |
| بي بي 18 | AUX_CLK_PIN_P | IO_L11P_T1U_N8_GC_64 | 1.8 (LVCMOS18) |
| BF33 | AVR_B2U_1V8 | IO_L2P_T0L_N2_66 | 1.8 (LVCMOS18) |
| BF31 | AVR_HS_B2U_1V8 | IO_L1P_T0L_N0_DBC_66 | 1.8 (LVCMOS18) |
| بي بي 33 | AVR_HS_CLK_1V8 | IO_L12N_T1U_N11_GC_66 | 1.8 (LVCMOS18) |
| BF32 | AVR_HS_U2B_1V8 | IO_L1N_T0L_N1_DBC_66 | 1.8 (LVCMOS18) |
| بي اي 33 | AVR_MON_CLK_1V8 | IO_L12P_T1U_N10_GC_66 | 1.8 (LVCMOS18) |
| BF34 | AVR_U2B_1V8 | IO_L2N_T0L_N3_66 | 1.8 (LVCMOS18) |
| AK39 | CAPI_CLK_0_PIN_N | MGTREFCLK0N_124 | MGT REFCLK |
| AK38 | CAPI_CLK_0_PIN_P | MGTREFCLK0P_124 | MGT REFCLK |
| AF39 | CAPI_CLK_1_PIN_N | MGTREFCLK0N_125 | MGT REFCLK |
| AF38 | CAPI_CLK_1_PIN_P | MGTREFCLK0P_125 | MGT REFCLK |
| BF17 | CAPI_I2C_SCL_1V8 | IO_L1P_T0L_N0_DBC_64 | 1.8 (LVCMOS18) |
| BF16 | CAPI_I2C_SDA_1V8 | IO_L1N_T0L_N1_DBC_64 | 1.8 (LVCMOS18) |
| BF19 | CAPI_INT/RESET_1V8 | IO_L2P_T0L_N2_64 | 1.8 (LVCMOS18) |
| BF43 | CAPI_RX0_N | MGTYRXN0_124 | ايم جي ٽي |
| BF42 | CAPI_RX0_P | MGTYRXP0_124 | ايم جي ٽي |
| بي ڊي 44 | CAPI_RX1_N | MGTYRXN1_124 | ايم جي ٽي |
| بي ڊي 43 | CAPI_RX1_P | MGTYRXP1_124 | ايم جي ٽي |
| بي بي 44 | CAPI_RX2_N | MGTYRXN2_124 | ايم جي ٽي |
| بي بي 43 | CAPI_RX2_P | MGTYRXP2_124 | ايم جي ٽي |
| AY44 | CAPI_RX3_N | MGTYRXN3_124 | ايم جي ٽي |
| AY43 | CAPI_RX3_P | MGTYRXP3_124 | ايم جي ٽي |
| BC46 | CAPI_RX4_N | MGTYRXN0_125 | ايم جي ٽي |
| BC45 | CAPI_RX4_P | MGTYRXP0_125 | ايم جي ٽي |
| بي اي 46 | CAPI_RX5_N | MGTYRXN1_125 | ايم جي ٽي |
| بي اي 45 | CAPI_RX5_P | MGTYRXP1_125 | ايم جي ٽي |
| AW46 | CAPI_RX6_N | MGTYRXN2_125 | ايم جي ٽي |
| AW45 | CAPI_RX6_P | MGTYRXP2_125 | ايم جي ٽي |
| AV44 | CAPI_RX7_N | MGTYRXN3_125 | ايم جي ٽي |
| AV43 | CAPI_RX7_P | MGTYRXP3_125 | ايم جي ٽي |
| AT39 | CAPI_TX0_N | MGTYTXN0_124 | ايم جي ٽي |
| AT38 | CAPI_TX0_P | MGTYTXP0_124 | ايم جي ٽي |
| پن نمبر | سگنل جو نالو | پن جو نالو | بئنڪ Voltage |
| آر 41 | CAPI_TX1_N | MGTYTXN1_124 | ايم جي ٽي |
| آر 40 | CAPI_TX1_P | MGTYTXP1_124 | ايم جي ٽي |
| AP39 | CAPI_TX2_N | MGTYTXN2_124 | ايم جي ٽي |
| AP38 | CAPI_TX2_P | MGTYTXP2_124 | ايم جي ٽي |
| AN41 | CAPI_TX3_N | MGTYTXN3_124 | ايم جي ٽي |
| AN40 | CAPI_TX3_P | MGTYTXP3_124 | ايم جي ٽي |
| AM39 | CAPI_TX4_N | MGTYTXN0_125 | ايم جي ٽي |
| AM38 | CAPI_TX4_P | MGTYTXP0_125 | ايم جي ٽي |
| AL41 | CAPI_TX5_N | MGTYTXN1_125 | ايم جي ٽي |
| AL40 | CAPI_TX5_P | MGTYTXP1_125 | ايم جي ٽي |
| AJ41 | CAPI_TX6_N | MGTYTXN2_125 | ايم جي ٽي |
| AJ40 | CAPI_TX6_P | MGTYTXP2_125 | ايم جي ٽي |
| AG41 | CAPI_TX7_N | MGTYTXN3_125 | ايم جي ٽي |
| AG40 | CAPI_TX7_P | MGTYTXP3_125 | ايم جي ٽي |
| AV26 | EMCCLK_B | IO_L24P_T3U_N10_EMCCLK_65 | 1.8 (LVCMOS18) |
| بي اي 31 | FABRIC_CLK_PIN_N | IO_L13N_T2L_N1_GC_QBC_66 | 1.8 (DIFF_TERM_ADV سان LVDS) |
| AY31 | FABRIC_CLK_PIN_P | IO_L13P_T2L_N0_GC_QBC_66 | 1.8 (DIFF_TERM_ADV سان LVDS) |
| بي اي 8 | FPGA_FLASH_CE0_L | RDWR_FCS_B_0 | 1.8 (LVCMOS18) |
| AW24 | FPGA_FLASH_CE1_L | IO_L2N_T0L_N3_FWE_FCS2_B_65 | 1.8 (LVCMOS18) |
| AW7 | FPGA_FLASH_DQ0 | ڊي00_MOSI_0 | 1.8 (LVCMOS18) |
| AV7 | FPGA_FLASH_DQ1 | D01_DIN_0 | 1.8 (LVCMOS18) |
| AW8 | FPGA_FLASH_DQ2 | D02_0 | 1.8 (LVCMOS18) |
| AV8 | FPGA_FLASH_DQ3 | D03_0 | 1.8 (LVCMOS18) |
| AV28 | FPGA_FLASH_DQ4 | IO_L22P_T3U_N6_DBC_AD0P
_ڊي04_65 |
1.8 (LVCMOS18) |
| AW28 | FPGA_FLASH_DQ5 | IO_L22N_T3U_N7_DBC_AD0N
_ڊي05_65 |
1.8 (LVCMOS18) |
| بي بي 28 | FPGA_FLASH_DQ6 | IO_L21P_T3L_N4_AD8P_D06_65 | 1.8 (LVCMOS18) |
| BC28 | FPGA_FLASH_DQ7 | IO_L21N_T3L_N5_AD8N_D07_65 | 1.8 (LVCMOS18) |
| بي اي 19 | GPIO_0_1V8_N | IO_L13N_T2L_N1_GC_QBC_64 | 1.8 (LVCMOS18or LVDS) |
| AY19 | GPIO_0_1V8_P | IO_L13P_T2L_N0_GC_QBC_64 | 1.8 (LVCMOS18or LVDS) |
| AY20 | GPIO_1_1V8_N | IO_L15N_T2L_N5_AD11N_64 | 1.8 (LVCMOS18or LVDS) |
| AY21 | GPIO_1_1V8_P | IO_L15P_T2L_N4_AD11P_64 | 1.8 (LVCMOS18or LVDS) |
| AW20 | GPIO_2_1V8_N | IO_L16N_T2U_N7_QBC_AD3N_64 | 1.8 (LVCMOS18or LVDS) |
| پن نمبر | سگنل جو نالو | پن جو نالو | بئنڪ Voltage |
| AV20 | GPIO_2_1V8_P | IO_L16P_T2U_N6_QBC_AD3P_64 | 1.8 (LVCMOS18or LVDS) |
| AW18 | GPIO_3_1V8_N | IO_L17N_T2U_N9_AD10N_64 | 1.8 (LVCMOS18or LVDS) |
| AW19 | GPIO_3_1V8_P | IO_L17P_T2U_N8_AD10P_64 | 1.8 (LVCMOS18or LVDS) |
| بي اي 27 | آئي بي ايم_پرسٽ_1وي 8_ايل | IO_L20P_T3L_N2_AD1P_D08_65 | 1.8 (LVCMOS18) |
| بي اي 18 | ISO_CLK_1V8 | IO_L14P_T2L_N2_GC_64 | 1.8 (LVCMOS18) |
| AD8 | PCIE_LCL_REFCLK_PIN_N | MGTREFCLK0N_226 | MGT REFCLK |
| AD9 | PCIE_LCL_REFCLK_PIN_P | MGTREFCLK0P_226 | MGT REFCLK |
| AF8 | PCIE_REFCLK_1_PIN_N | MGTREFCLK0N_225 | MGT REFCLK |
| AF9 | PCIE_REFCLK_1_PIN_P | MGTREFCLK0P_225 | MGT REFCLK |
| AB8 | PCIE_REFCLK_2_PIN_N | MGTREFCLK0N_227 | MGT REFCLK |
| AB9 | PCIE_REFCLK_2_PIN_P | MGTREFCLK0P_227 | MGT REFCLK |
| AL1 | PCIE_RX0_N | MGTYRXN3_227 | ايم جي ٽي |
| AL2 | PCIE_RX0_P | MGTYRXP3_227 | ايم جي ٽي |
| AM3 | PCIE_RX1_N | MGTYRXN2_227 | ايم جي ٽي |
| AM4 | PCIE_RX1_P | MGTYRXP2_227 | ايم جي ٽي |
| بي اي 1 | PCIE_RX10_N | MGTYRXN1_225 | ايم جي ٽي |
| بي اي 2 | PCIE_RX10_P | MGTYRXP1_225 | ايم جي ٽي |
| BC1 | PCIE_RX11_N | MGTYRXN0_225 | ايم جي ٽي |
| BC2 | PCIE_RX11_P | MGTYRXP0_225 | ايم جي ٽي |
| AY3 | PCIE_RX12_N | MGTYRXN3_224 | ايم جي ٽي |
| AY4 | PCIE_RX12_P | MGTYRXP3_224 | ايم جي ٽي |
| بي بي 3 | PCIE_RX13_N | MGTYRXN2_224 | ايم جي ٽي |
| بي بي 4 | PCIE_RX13_P | MGTYRXP2_224 | ايم جي ٽي |
| بي ڊي 3 | PCIE_RX14_N | MGTYRXN1_224 | ايم جي ٽي |
| بي ڊي 4 | PCIE_RX14_P | MGTYRXP1_224 | ايم جي ٽي |
| بي 5 | PCIE_RX15_N | MGTYRXN0_224 | ايم جي ٽي |
| بي 6 | PCIE_RX15_P | MGTYRXP0_224 | ايم جي ٽي |
| AK3 | PCIE_RX2_N | MGTYRXN1_227 | ايم جي ٽي |
| AK4 | PCIE_RX2_P | MGTYRXP1_227 | ايم جي ٽي |
| AN1 | PCIE_RX3_N | MGTYRXN0_227 | ايم جي ٽي |
| AN2 | PCIE_RX3_P | MGTYRXP0_227 | ايم جي ٽي |
| AP3 | PCIE_RX4_N | MGTYRXN3_226 | ايم جي ٽي |
| AP4 | PCIE_RX4_P | MGTYRXP3_226 | ايم جي ٽي |
| آر 1 | PCIE_RX5_N | MGTYRXN2_226 | ايم جي ٽي |
| آر 2 | PCIE_RX5_P | MGTYRXP2_226 | ايم جي ٽي |
| پن نمبر | سگنل جو نالو | پن جو نالو | بئنڪ Voltage |
| AT3 | PCIE_RX6_N | MGTYRXN1_226 | ايم جي ٽي |
| AT4 | PCIE_RX6_P | MGTYRXP1_226 | ايم جي ٽي |
| AU1 | PCIE_RX7_N | MGTYRXN0_226 | ايم جي ٽي |
| AU2 | PCIE_RX7_P | MGTYRXP0_226 | ايم جي ٽي |
| AV3 | PCIE_RX8_N | MGTYRXN3_225 | ايم جي ٽي |
| AV4 | PCIE_RX8_P | MGTYRXP3_225 | ايم جي ٽي |
| AW1 | PCIE_RX9_N | MGTYRXN2_225 | ايم جي ٽي |
| AW2 | PCIE_RX9_P | MGTYRXP2_225 | ايم جي ٽي |
| Y4 | PCIE_TX0_PIN_N | MGTYTXN3_227 | ايم جي ٽي |
| Y5 | PCIE_TX0_PIN_P | MGTYTXP3_227 | ايم جي ٽي |
| AA6 | PCIE_TX1_PIN_N | MGTYTXN2_227 | ايم جي ٽي |
| AA7 | PCIE_TX1_PIN_P | MGTYTXP2_227 | ايم جي ٽي |
| AL6 | PCIE_TX10_PIN_N | MGTYTXN1_225 | ايم جي ٽي |
| AL7 | PCIE_TX10_PIN_P | MGTYTXP1_225 | ايم جي ٽي |
| AM8 | PCIE_TX11_PIN_N | MGTYTXN0_225 | ايم جي ٽي |
| AM9 | PCIE_TX11_PIN_P | MGTYTXP0_225 | ايم جي ٽي |
| AN6 | PCIE_TX12_PIN_N | MGTYTXN3_224 | ايم جي ٽي |
| AN7 | PCIE_TX12_PIN_P | MGTYTXP3_224 | ايم جي ٽي |
| AP8 | PCIE_TX13_PIN_N | MGTYTXN2_224 | ايم جي ٽي |
| AP9 | PCIE_TX13_PIN_P | MGTYTXP2_224 | ايم جي ٽي |
| آر 6 | PCIE_TX14_PIN_N | MGTYTXN1_224 | ايم جي ٽي |
| آر 7 | PCIE_TX14_PIN_P | MGTYTXP1_224 | ايم جي ٽي |
| AT8 | PCIE_TX15_PIN_N | MGTYTXN0_224 | ايم جي ٽي |
| AT9 | PCIE_TX15_PIN_P | MGTYTXP0_224 | ايم جي ٽي |
| AB4 | PCIE_TX2_PIN_N | MGTYTXN1_227 | ايم جي ٽي |
| AB5 | PCIE_TX2_PIN_P | MGTYTXP1_227 | ايم جي ٽي |
| AC6 | PCIE_TX3_PIN_N | MGTYTXN0_227 | ايم جي ٽي |
| AC7 | PCIE_TX3_PIN_P | MGTYTXP0_227 | ايم جي ٽي |
| AD4 | PCIE_TX4_PIN_N | MGTYTXN3_226 | ايم جي ٽي |
| AD5 | PCIE_TX4_PIN_P | MGTYTXP3_226 | ايم جي ٽي |
| AF4 | PCIE_TX5_PIN_N | MGTYTXN2_226 | ايم جي ٽي |
| AF5 | PCIE_TX5_PIN_P | MGTYTXP2_226 | ايم جي ٽي |
| AE6 | PCIE_TX6_PIN_N | MGTYTXN1_226 | ايم جي ٽي |
| AE7 | PCIE_TX6_PIN_P | MGTYTXP1_226 | ايم جي ٽي |
| ايڇ 4 | PCIE_TX7_PIN_N | MGTYTXN0_226 | ايم جي ٽي |
| پن نمبر | سگنل جو نالو | پن جو نالو | بئنڪ Voltage |
| ايڇ 5 | PCIE_TX7_PIN_P | MGTYTXP0_226 | ايم جي ٽي |
| AG6 | PCIE_TX8_PIN_N | MGTYTXN3_225 | ايم جي ٽي |
| AG7 | PCIE_TX8_PIN_P | MGTYTXP3_225 | ايم جي ٽي |
| AJ6 | PCIE_TX9_PIN_N | MGTYTXN2_225 | ايم جي ٽي |
| AJ7 | PCIE_TX9_PIN_P | MGTYTXP2_225 | ايم جي ٽي |
| AW27 | PERST0_1V8_L | IO_T3U_N12_PERSTN0_65 | 1.8 (LVCMOS18) |
| AY27 | PERST1_1V8_L | IO_L23N_T3U_N9_PERSTN1_I 2C_SDA_65 | 1.8 (LVCMOS18) |
| AD39 | QSFP_CLK_PIN_N | MGTREFCLK0N_126 | MGT REFCLK |
| AD38 | QSFP_CLK_PIN_P | MGTREFCLK0P_126 | MGT REFCLK |
| AV16 | QSFP_INT_1V8_L | IO_L24P_T3U_N10_64 | 1.8 (LVCMOS18) |
| بي اي 14 | QSFP_MODPRS_L | IO_L22N_T3U_N7_DBC_AD0N_64 | 1.8 (LVCMOS18) |
| AV15 | QSFP_RST_1V8_L | IO_L24N_T3U_N11_64 | 1.8 (LVCMOS18) |
| AU46 | QSFP_RX0_N | MGTYRXN0_126 | ايم جي ٽي |
| AU45 | QSFP_RX0_P | MGTYRXP0_126 | ايم جي ٽي |
| AT44 | QSFP_RX1_N | MGTYRXN1_126 | ايم جي ٽي |
| AT43 | QSFP_RX1_P | MGTYRXP1_126 | ايم جي ٽي |
| آر 46 | QSFP_RX2_N | MGTYRXN2_126 | ايم جي ٽي |
| آر 45 | QSFP_RX2_P | MGTYRXP2_126 | ايم جي ٽي |
| AP44 | QSFP_RX3_N | MGTYRXN3_126 | ايم جي ٽي |
| AP43 | QSFP_RX3_P | MGTYRXP3_126 | ايم جي ٽي |
| AN46 | QSFP_RX4_N | MGTYRXN0_127 | ايم جي ٽي |
| AN45 | QSFP_RX4_P | MGTYRXP0_127 | ايم جي ٽي |
| AK44 | QSFP_RX5_N | MGTYRXN1_127 | ايم جي ٽي |
| AK43 | QSFP_RX5_P | MGTYRXP1_127 | ايم جي ٽي |
| AM44 | QSFP_RX6_N | MGTYRXN2_127 | ايم جي ٽي |
| AM43 | QSFP_RX6_P | MGTYRXP2_127 | ايم جي ٽي |
| AL46 | QSFP_RX7_N | MGTYRXN3_127 | ايم جي ٽي |
| AL45 | QSFP_RX7_P | MGTYRXP3_127 | ايم جي ٽي |
| AW15 | ڪيو ايس ايف پي_ ايس سي ايل_1 وي 8 | IO_L23P_T3U_N8_64 | 1.8 (LVCMOS18) |
| AW14 | ڪيو ايس ايف پي_ايس ڊي اي_1 وي 8 | IO_L23N_T3U_N9_64 | 1.8 (LVCMOS18) |
| ايڇ 43 | QSFP_TX0_N | MGTYTXN0_126 | ايم جي ٽي |
| ايڇ 42 | QSFP_TX0_P | MGTYTXP0_126 | ايم جي ٽي |
| AE41 | QSFP_TX1_N | MGTYTXN1_126 | ايم جي ٽي |
| AE40 | QSFP_TX1_P | MGTYTXP1_126 | ايم جي ٽي |
| AF43 | QSFP_TX2_N | MGTYTXN2_126 | ايم جي ٽي |
| پن نمبر | سگنل جو نالو | پن جو نالو | بئنڪ Voltage |
| AF42 | QSFP_TX2_P | MGTYTXP2_126 | ايم جي ٽي |
| AD43 | QSFP_TX3_N | MGTYTXN3_126 | ايم جي ٽي |
| AD42 | QSFP_TX3_P | MGTYTXP3_126 | ايم جي ٽي |
| AC41 | QSFP_TX4_N | MGTYTXN0_127 | ايم جي ٽي |
| AC40 | QSFP_TX4_P | MGTYTXP0_127 | ايم جي ٽي |
| AB43 | QSFP_TX5_N | MGTYTXN1_127 | ايم جي ٽي |
| AB42 | QSFP_TX5_P | MGTYTXP1_127 | ايم جي ٽي |
| AA41 | QSFP_TX6_N | MGTYTXN2_127 | ايم جي ٽي |
| AA40 | QSFP_TX6_P | MGTYTXP2_127 | ايم جي ٽي |
| Y43 | QSFP_TX7_N | MGTYTXN3_127 | ايم جي ٽي |
| Y42 | QSFP_TX7_P | MGTYTXP3_127 | ايم جي ٽي |
| AV36 | SI5328_1V8_SCL | IO_L24N_T3U_N11_66 | 1.8 (LVCMOS18) |
| AV35 | SI5328_1V8_SDA | IO_L24P_T3U_N10_66 | 1.8 (LVCMOS18) |
| AE37 | SI5328_OUT_0_PIN_N | MGTREFCLK1N_125 | MGT REFCLK |
| AE36 | SI5328_OUT_0_PIN_P | MGTREFCLK1P_125 | MGT REFCLK |
| AB39 | SI5328_OUT_1_PIN_N | MGTREFCLK0N_127 | MGT REFCLK |
| AB38 | SI5328_OUT_1_PIN_P | MGTREFCLK0P_127 | MGT REFCLK |
| بي بي 19 | SI5328_REFCLK_IN_N | IO_L12N_T1U_N11_GC_64 | 1.8 (ايل وي ڊي ايس) |
| بي بي 20 | SI5328_REFCLK_IN_P | IO_L12P_T1U_N10_GC_64 | 1.8 (ايل وي ڊي ايس) |
| AV33 | SI5328_RST_1V8_L | IO_L22P_T3U_N6_DBC_AD0P_66 | 1.8 (LVCMOS18) |
| بي 30 | اسپار_ايس سي ايل | IO_L5N_T0U_N9_AD14N_66 | 1.8 (LVCMOS18) |
| BC30 | اسپار_ايس ڊي اي | IO_L6P_T0U_N10_AD6P_66 | 1.8 (LVCMOS18) |
| بي ڊي 30 | اسپار_ڊبليو پي | IO_L6N_T0U_N11_AD6N_66 | 1.8 (LVCMOS18) |
| بي 31 | ايس آر وي سي_ايم ڊي_ايل_1وي8 | IO_L3P_T0L_N4_AD15P_66 | 1.8 (LVCMOS18) |
| AV32 | استعمال ڪندڙ_ايل اي ڊي_اي0_1وي8 | IO_L18N_T2U_N11_AD2N_66 | 1.8 (LVCMOS18) |
| AW32 | استعمال ڪندڙ_ايل اي ڊي_اي1_1وي8 | IO_T2U_N12_66 | 1.8 (LVCMOS18) |
| AY30 | استعمال ڪندڙ_ايل اي ڊي_جي0_1وي8 | IO_L17N_T2U_N9_AD10N_66 | 1.8 (LVCMOS18) |
| AV31 | استعمال ڪندڙ_ايل اي ڊي_جي1_1وي8 | IO_L18P_T2U_N10_AD2P_66 | 1.8 (LVCMOS18) |
| AW33 | يو ايس آر_ايس ڊبليو_0 | IO_L22N_T3U_N7_DBC_AD0N_66 | 1.8 (LVCMOS18) |
| AY36 | يو ايس آر_ايس ڊبليو_1 | IO_L23P_T3U_N8_66 | 1.8 (LVCMOS18) |
نظرثاني جي تاريخ
| تاريخ | نظرثاني | پاران تبديل ٿيل | تبديلي جي فطرت |
| 24 سيپٽمبر 2018 | 1.0 | ڪي روٿ | شروعاتي رليز |
|
31 آڪٽوبر 2018 |
1.1 |
ڪي روٿ |
اپڊيٽ ڪيل پراڊڪٽ تصويرون، تبديل ٿيل ڊفالٽ پروگرام قابل گھڙي جي تعدد CAPI_CLK_1 لاءِ 161MHz تائين |
|
14 ڊسمبر 2018 |
1.2 |
ڪي روٿ |
تازه ڪاري ترتيب واري فليش حصو نمبر، تبديل ٿيل لفظن جي gpio وضاحت جي درستگي لاء، شامل ڪيل وزن. |
|
24 آڪٽوبر 2019 |
1.3 |
ڪي روٿ |
تازه ڪاري ٺاھ جوڙ پتي جي نقشي کي هٽائڻ ۽ ياداشت جي حصي جي صلاحيت جي صحيح وضاحت. |
|
25 جنوري 2022 |
1.4 |
ڪي روٿ |
تازه ڪاري حرارتي ڪارڪردگي حرارتي ڪارڪردگي جي انگن اکرن کي شامل ڪرڻ ۽ ڪفن جي اثر بابت تبصرا، سيڪشن مان QSFP0 ۽ QSFP1 جا حوالا ڪڍيا ويا QSFP-DD ۽ اپڊيٽ ڪيو ويو 25Gb ٽرانسيور حصو نمبر. |
ڪسٽمر سروس
© 2022 ڪاپي رائيٽ Alpha Data Parallel Systems Ltd.
سڀ حق محفوظ آهن.
هي اشاعت حق اشاعت جي قانون طرفان محفوظ آهي، سڀئي حق محفوظ آهن. Alpha Data Parallel Systems Ltd جي اڳوڻي تحريري رضامنديءَ کان سواءِ، هن اشاعت جو ڪوبه حصو، ڪنهن به شڪل يا صورت ۾، ٻيهر پيش نه ٿو ڪري سگهجي.
هيڊ آفيس
ائڊريس: سوٽ L4A، 160 ڊنڊي اسٽريٽ،
ايڊنبرگ، EH11 1DQ، UK
ٽيليفون: +44 131 558 2600
فيڪس: +44 131 558 2700
اي ميل: sales@alpha-data.com
webسائيٽ: http://www.alpha-data.com
يو ايس آفيس
ائڊريس: 10822 ويسٽ ٽولر ڊرائيو، سوٽ 250
Littleton، CO 80127
ٽيليفون: (303) 954 8768
فيڪس: (866) 820 9956 - ٽول فري
اي ميل: sales@alpha-data.com
webسائيٽ: http://www.alpha-data.com
سڀئي ٽريڊ مارڪ انهن جي لاڳاپيل مالڪن جي ملڪيت آهن.
ائڊريس: سوٽ L4A، 160 ڊنڊي اسٽريٽ،
ايڊنبرگ، EH11 1DQ، UK
ٽيليفون: +44 131 558 2600
فيڪس: +44 131 558 2700
اي ميل: sales@alpha-data.com
webسائيٽ: http://www.alpha-data.com
ائڊريس: 10822 ويسٽ ٽولر ڊرائيو، سوٽ 250
Littleton، CO 80127
ٽيليفون: (303) 954 8768
فيڪس: (866) 820 9956 - ٽول فري
اي ميل: sales@alpha-data.com
webسائيٽ: http://www.alpha-data.com
دستاويز / وسيلا
 |
ALPHA ڊيٽا ADM-PCIE-9H3 اعلي ڪارڪردگي FPGA پروسيسنگ ڪارڊ [pdf] استعمال ڪندڙ دستياب ADM-PCIE-9H3 هاء ڪارڪردگي FPGA پروسيسنگ ڪارڊ، ADM-PCIE-9H3، اعلي ڪارڪردگي FPGA پروسيسنگ ڪارڊ، FPGA پروسيسنگ ڪارڊ، پروسيسنگ ڪارڊ |
 |
ALPHA ڊيٽا ADM-PCIE-9H3 اعلي ڪارڪردگي FPGA پروسيسنگ ڪارڊ [pdf] استعمال ڪندڙ دستياب ADM-PCIE-9H3 هاءِ پرفارمنس FPGA پروسيسنگ ڪارڊ، ADM-PCIE-9H3، هاءِ پرفارمنس FPGA پروسيسنگ ڪارڊ، پرفارمنس FPGA پروسيسنگ ڪارڊ، FPGA پروسيسنگ ڪارڊ، پروسيسنگ ڪارڊ |
