ALPHA DATA ADM-PCIE-9H3 Kard ta 'l-Ipproċessar FPGA ta' Prestazzjoni Għolja
Introduzzjoni
L-ADM-PCIE-9H3 hija karta tal-kompjuters li tista' tiġi konfigurata mill-ġdid ta' prestazzjoni għolja maħsuba għall-applikazzjonijiet taċ-Ċentru tad-Data, li fiha Xilinx Virtex UltraScale+ Plus FPGA b'Memorja ta' Bandwidth Għolja (HBM).
Karatteristiċi Ewlenin
- PCIe Gen1/2/3 x1/2/4/8/16 capable
- Konfigurazzjoni ta 'ġestjoni termali passiva u attiva
- 1/2 tul, pro baxxfile, X16 edge PCIe form factor
- 8GB HBM on-die memorja kapaċi 460GB/s
- Gaġġa waħda QSFP-DD kapaċi għal rati ta' data sa 28 Gbps għal kull 8 kanali (224 Gbps)
- Konnetturi Ultraport SlimSAS ta '8 korsija waħda konformi ma' OpenCAPI u adattati għall-espansjoni tal-IO
- Jappoġġja jew VU33P jew VU35P Virtex UltraScale+ FPGAs
- Il-pannell ta’ quddiem u t-tarf ta’ wara JTAG aċċess permezz tal-port USB
- FPGA konfigurabbli fuq USB/JTAG u flash konfigurazzjoni SPI
- Voltage, kurrenti, u monitoraġġ tat-temperatura
- 8 sinjali GPIO u 1 input iżolat ta 'ħin
Kodiċi tal-Ordni
ADM-PCIE-9H3
ADM-PCIE-9H3/NF (mingħajr fann mhux obbligatorju)
Ara http://www.alpha-data.com/pdfs/adm-pcie-9h3.pdf għal għażliet kompluti ta 'ordnijiet.
Informazzjoni tal-Bord
Speċifikazzjonijiet Fiżiċi
L-ADM-PCIE-9H3 jikkonforma mar-reviżjoni PCI Express CEM 3.0.
Tabella 1: Dimensjonijiet mekkaniċi (Inc. Panel ta' quddiem)
| Deskrizzjoni | Miżura |
| Total Dy | 80.1 mm |
| Dx totali | 181.5 mm |
| Total Dz | 19.7 mm |
| Piż | 350 gramma |
Rekwiżiti tax-Chassis
PCI Express
L-ADM-PCIE-9H3 huwa kapaċi PCIe Gen 1/2/3 b'1/2/4/8/16 korsiji, bl-użu tal-Blokk Integrat Xilinx għal PCI Express.
Ħtiġijiet Mekkaniċi
Slot PCIe fiżiku b'16-il korsija huwa meħtieġ għall-kompatibilità mekkanika.
Rekwiżiti ta' Enerġija
L-ADM-PCIE-9H3 jiġbed l-enerġija kollha mill-PCIe Edge. Skont l-ispeċifikazzjoni PCIe, dan jillimita l-konsum tal-enerġija tal-karta għal massimu ta '75W.
L-istima tal-konsum tal-enerġija teħtieġ l-użu tal-ispreadsheet Xilinx XPE u għodda tal-istima tal-enerġija disponibbli minn Alpha Data. Jekk jogħġbok ikkuntattja support@alpha-data.com biex tikseb din l-għodda.
Il-qawwa disponibbli għall-binarji kkalkulata bl-użu ta' XPE hija kif ġej:
Tabella 2: Enerġija Disponibbli Bil-Ferrovija
| Voltage | Isem Sors | Kapaċità Kurrenti |
| 0.72-0.90 | VCC_INT + VCCINT_IO + VCC_BRAM | 42A |
| 0.9 | MGTAVCC | 5A |
| 1.2 | MGTAVTT | 9A |
| 1.2 | VCC_HBM * VCC_IO_HBM | 14A |
| 1.8 | VCCAUX + VCCAUX_IO + VCCO_1.8V | 1.5A |
| 1.8 | MGTVCCAUX | 0.5A |
| 2.5 | VCCAUX_HBM | 2.2A |
| 3.3 | 3.3V għall-Ottika | 3.6A |
Prestazzjoni Termali
Jekk it-temperatura tal-qalba tal-FPGA taqbeż il-105 grad Celsius, id-disinn tal-FPGA jitneħħa biex jipprevjeni li l-karta tissaħħan iżżejjed.
L-ADM-PCIE-9H3 jiġi b'sink tas-sħana biex tnaqqas it-temperatura tal-FPGA, li tipikament hija l-iktar punt sħun fuq il-karta. It-temperatura tad-die FPGA għandha tibqa 'taħt il-100 grad Celsius. Biex tikkalkula t-temperatura tad-die FPGA, ħu l-qawwa tal-applikazzjoni tiegħek, immoltiplika b'Theta JA mit-tabella hawn taħt, u żid mat-temperatura ambjentali interna tas-sistema tiegħek. Il-graff t'hawn taħt turi żewġ linji, waħda ġiet ittestjata f'kanal bl-iskruni installati, u l-oħra ġiet ittestjata mingħajr l-shrouds. Il-prestazzjoni hija ġeneralment aħjar mingħajr l-shrouds, iżda jipprovdu mmaniġġjar imtejjeb u jnaqqsu r-riċirkolazzjoni tal-arja f'servers kompatti. Is-shroud jista 'jitneħħa bl-użu ta' sewwieq hex 1/16″. Jekk qed tuża l-fann ipprovdut mal-bord, issib theta JA hija bejn wieħed u ieħor 1.43 degC/W għall-bord f'arja kwieta bi jew mingħajr is-shroud installat.
Id-dissipazzjoni tal-enerġija tista' tiġi stmata bl-użu tal-istimatur tal-enerġija Alpha Data flimkien mal-Estimatur tal-Enerġija Xilinx (XPE) li jista' jitniżżel fuq http://www.xilinx.com/products/technology/power/xpe.html. Niżżel
l-għodda UltraScale u ssettja l-apparat għal Virtex UltraScale+, VU33P, FSVH2104, -2, -2L, jew -3, estiż. Issettja t-temperatura ambjentali għall-ambjent tas-sistema tiegħek u agħżel 'user override' għat-theta JA effettiva u daħħal il-figura assoċjata mas-sistema LFM tiegħek fil-qasam vojt. Ipproċedi biex daħħal l-elementi kollha tad-disinn applikabbli u l-utilizzazzjoni fit-tabs tal-ispreadsheet li ġejjin. Sussegwentement akkwista l-istimatur tal-qawwa 9H3 minn Alpha Data billi tikkuntattja
support@alpha-data.com. Imbagħad se twaħħal iċ-ċifri tal-qawwa tal-FPGA flimkien ma 'ċifri tal-modulu ottiku biex tikseb stima tal-livell tal-bord.
Ġestjoni Termali Attiva VS Passiva
L-ADM-PCIE-9H3 ibgħat b'blower żgħir mhux obbligatorju għal tkessiħ attiv f'sistemi bi fluss ta 'arja fqir. Jekk l-ADM-PCIE-9H3 se jiġi installat f'server bi fluss ta 'arja kkontrollat, l-għażla ta' ordni /NF tista 'tintuża biex tirċievi karti mingħajr din il-biċċa żejda. Il-fannijiet għandhom żmien medju ħafna iqsar bejn il-falliment (MTBF) mill-bqija tal-assemblaġġ, għalhekk il-karti passivi għandhom stennija ta 'ħajja ħafna itwal qabel ma jeħtieġu manutenzjoni. L-ADM-PCIE-9H3 jinkludi wkoll kontrollur tal-veloċità tal-fann, li jippermetti veloċità tal-fann varjabbli bbażata fuq it-temperatura tad-die, u
skoperta ta' fann fallut (ara t-taqsima Kontrolluri tal-Fan).
Customizations
Alpha Data tipprovdi għażliet ta 'adattament estensivi għal prodotti eżistenti kummerċjali off-the-shelf (COTS).
Xi għażliet jinkludu, iżda mhumiex limitati għal: gaġeġ tan-netwerking addizzjonali fi slots biswit jew pro sħiħfile, sinkijiet tas-sħana mtejba, baffles, u żidiet ta 'ċirkwit.
Jekk jogħġbok ikkuntattja sales@alpha-data.com biex tikseb kwotazzjoni u tibda l-proġett tiegħek illum.
Deskrizzjoni Funzjonali
Fuqview
L-ADM-PCIE-9H3 hija pjattaforma tal-kompjuters versatili li tista' tiġi konfigurata mill-ġdid b'Virtex UltraScale+ VU33P/VU35P FPGA, interface Gen3x16 PCIe, 8GB ta' memorja HBM, gaġġa QSFP-DD waħda, konnettur Ultraport SlimSAS kompatibbli OpenCAPI kapaċi wkoll 28G/kanal, input iżolat għal polz ta 'sinkronizzazzjoni tal-ħin, header ta' 12-il pin għal użu ta 'skop ġenerali (clocking, labar tal-kontroll, debug, eċċ.), LEDs tal-pannell ta' quddiem, u monitor ta 'sistema robusta.
Swiċċijiet
L-ADM-PCIE-9H3 għandu swiċċ DIP ottali SW1, li jinsab fuq in-naħa ta 'wara tal-bord. Il-funzjoni ta 'kull swiċċ f'SW1 hija dettaljata hawn taħt:
Tabella 3: Funzjonijiet tal-Iswiċċ
| Aqleb | Default tal-Fabbrika | Funzjoni | Istat OFF | FUQ l-Istat |
| SW1-1 | OFF | Iswiċċ tal-Utent 0 | Pin AW33 = '1' | Pin BF52 = '0' |
| SW1-2 | OFF | Iswiċċ tal-Utent 1 | Pin AY36 = '1' | Pin BF47 = '0' |
| SW1-3 | OFF | Riżervat | Riżervat | Riżervat |
| SW1-4 | OFF | Qawwa Mitfi | Bord se jitfa ' | Immedjatament l-enerġija mitfija |
| SW1-5 | OFF | Modalità tas-Servizz | Operazzjoni Regolari | Modalità tas-servizz tal-aġġornament tal-firmware |
| SW1-6 | ON | HOST_I2 C_EN | Sysmon fuq PCIe I2C | Sysmon iżolat |
| SW1-7 | ON | CAPI_VP D_EN | OpenCAPI VPD disponibbli | OpenCAPI VPD iżolat |
| SW1-8 | ON | CAPI_VP D_WP | CAPI VPD huwa protett mill-kitba | CAPI VPD jista' jinkiteb |
Uża IO Standard "LVCMOS18" meta tillimita l-brilli tas-swiċċ tal-utent.
LEDs
Hemm 7 LED fuq l-ADM-PCIE-9H3, li 4 minnhom huma għan ġenerali u li t-tifsira tagħhom tista 'tiġi definita mill-utent. It-3 l-oħra għandhom funzjonijiet fissi deskritti hawn taħt:
Tabella 4: Dettalji LED
| Komp. Ref. | Funzjoni | FUQ l-Istat | Istat OFF |
| D1 | LED_G1 | Iddefinit mill-utent '0' | Iddefinit mill-utent '1' |
| D3 | LED_A1 | Iddefinit mill-utent '0' | Iddefinit mill-utent '1' |
| D4 | MAGĦMUL | FPGA huwa kkonfigurat | FPGA mhux ikkonfigurat |
| D5 | Status 1 | Ara Status LED Definizzjonijiet | |
| D6 | Status 0 | Ara Status LED Definizzjonijiet | |
| D7 | LED_A0 | Iddefinit mill-utent '0' | Iddefinit mill-utent '1' |
| D9 | LED_G0 | Iddefinit mill-utent '0' | Iddefinit mill-utent '1' |
Ara s-Sezzjoni Tabella Sħiħa ta' Pinout għal-lista sħiħa ta' xbieki u labar LED ikkontrollati mill-utent
Clocking
L-ADM-PCIE-9H3 jipprovdi soluzzjonijiet ta 'arloġġ ta' referenza flessibbli għall-ħafna quads transceiver multi-gigabit u drapp FPGA. Kwalunkwe arloġġ mis-Si5338 Clock Synthesizer huwa konfigurabbli mill-ġdid jew mill-USB USB Interface tal-pannell ta 'quddiem jew mill-port tas-serje Alpha Data sysmon FPGA. Dan jippermetti lill-utent biex jikkonfigura kważi kull frekwenza ta 'arloġġ arbitrarja matul il-ħin tat-tħaddim tal-applikazzjoni. Il-frekwenza massima tal-arloġġ hija 312.5MHz.
Hemm ukoll attenwatur jitter Si5328 disponibbli. Dan jista 'jipprovdi arloġġi nodfa u sinkroniċi għall-postijiet quad QSFP-DD u OpenCAPI (SlimSAS) f'ħafna frekwenzi tal-arloġġ. Dawn l-apparati jużaw biss memorja volatili, għalhekk id-disinn FPGA jeħtieġ li jerġa 'jikkonfigura l-mappa tar-reġistru wara kwalunkwe avveniment taċ-ċiklu tal-enerġija.
L-ismijiet kollha tal-arloġġi fit-taqsima ta' hawn taħt jistgħu jinstabu fit-Tabella ta' Pinout kompluta.
Si5328
Jekk tkun meħtieġa attenwazzjoni tal-jitter jekk jogħġbok ara d-dokumentazzjoni ta 'referenza għas-Si5328.
https://www.silabs.com/Support%20Documents/TechnicalDocs/Si5328.pdf
Il-konnessjonijiet taċ-ċirkwit jirriflettu Xilinx VCU110 u VCU108, jekk jogħġbok ara Xilinx Dev Boards għal referenzi
Arloġġi ta' Referenza PCIe
Is-16-il korsija MGT konnessi mat-tarf tal-karta PCIe jużaw madum MGT 224 permezz 227 u jużaw l-arloġġ tas-sistema 100 MHz (isem nett PCIE_REFCLK).
Alternattivament, arloġġ nadif abbord ta' 100MHz huwa disponibbli wkoll (isem nett PCIE_LCL_REFCLK).
Arloġġ tad-drapp
Id-disinn joffri arloġġ tad-drapp (isem nett FABRIC_SRC_CLK) li default għal 300 MHz. Dan l-arloġġ huwa maħsub biex jintuża għal elementi IDELAY f'disinji FPGA. L-arloġġ tad-drapp huwa konness ma' pin tal-Arloġġ Globali (GC).
DIFF_TERM_ADV = TERM_100 huwa meħtieġ għat-terminazzjoni tal-LVDS
Arloġġ Awżiljarju
Id-disinn joffri arloġġ awżiljarju (isem nett AUX_CLK) li default għal 300 MHz. Dan l-arloġġ jista 'jintuża għal kwalunkwe skop u huwa konness ma' pin tal-Arloġġ Globali (GC).
DIFF_TERM_ADV = TERM_100 huwa meħtieġ għat-terminazzjoni tal-LVDS
Arloġġ tal-Programmazzjoni (EMCCLK)
Arloġġ ta '100MHz (isem nett EMCCLK_B) jiddaħħal fil-pin EMCCLK biex isuq l-apparat tal-flash SPI waqt il-konfigurazzjoni tal-FPGA. Innota li dan mhuwiex pin IO kapaċi arloġġ globali.
QSFP-DD
Il-gaġġa QSFP-DD tinsab fil-madum MGT 126 u 127 u tuża arloġġ ta 'referenza default ta' 161.1328125MHz.
Innota li din il-frekwenza ta 'l-arloġġ tista' tinbidel għal kwalunkwe frekwenza ta 'arloġġ arbitrarja sa 312MHz billi terġa' tipprogramma l-ossillatur ta 'l-arloġġ Si5338 programmabbli mill-ġdid permezz tal-monitor tas-sistema. Dan jista 'jsir bl-użu ta' Alpha Data API jew fuq USB bl-għodda xierqa Alpha Data Software.
Ara l-ismijiet tax-xibka QSFP_CLK* għal postijiet tal-pinnijiet.
Il-gaġġa QSFP-DD tinsab ukoll b'tali mod li tista 'tiġi ċċekkjata mill-multiplikatur tal-arloġġ tal-attenwatur tal-jitter Si5328.
Ara l-ismijiet nett SI5328_OUT_1* għal postijiet tal-pinnijiet.
Ultraport SlimSAS (OpenCAPI)
Il-konnettur Ultraport SlimSAS jinsab fil-madum MGT 124 u 125.
Għal OpenCAPI arloġġ estern ta '156.25MHz huwa pprovdut fuq il-kejbil. Ara l-ismijiet nett CAPI_CLK_0* għall-postijiet tal-pinnijiet tal-arloġġ tal-kejbil.
Sors alternattiv ieħor tal-arloġġ għal din l-interface huwa s-sintetizzatur tal-arloġġ Si5338 li huwa default għal 161.1328125MHz. Ara l-ismijiet nett CAPI_CLK_1* għal postijiet tal-pinnijiet. Innota li din il-frekwenza ta 'l-arloġġ tista' tinbidel għal kwalunkwe frekwenza ta 'arloġġ arbitrarja sa 312MHz billi terġa' tipprogramma l-ossillatur ta 'l-arloġġ Si5338 programmabbli mill-ġdid permezz tal-monitor tas-sistema. Dan jista 'jsir bl-użu ta' Alpha Data API jew fuq USB bl-għodda xierqa Alpha Data Software.
Għal applikazzjonijiet sensittivi għall-jitter, dan l-interface jista 'jiġi mqabbad mill-attenwatur tal-jitter Si5328. Ara l-ismijiet nett SI5328_OUT_0* għal postijiet tal-pinnijiet.
PCI Express
L-ADM-PCIE-9H3 huwa kapaċi PCIe Gen 1/2/3 b'1/2/4/8/16 korsiji. L-FPGA isuq dawn il-korsiji direttament billi juża l-blokk Integrat PCI Express minn Xilinx. In-negozjar tal-veloċità tal-link PCIe u n-numru ta 'korsiji użati huwa ġeneralment awtomatiku u ma jeħtieġx l-intervent tal-utent.
Reset PCI Express (PREST#) imqabbad mal-FPGA f'żewġ postijiet. Ara s-sinjali Tlesti tal-Pinout Table PREST0_1V8_L u PREST1_1V8_L.
L-assenjazzjonijiet l-oħra tal-pinnijiet għall-korsiji ta' veloċità għolja huma pprovduti fil-pinout mehmuż mat-Tabella tal-Pinout Sħiħa
L-ispeċifikazzjoni PCI Express teħtieġ li l-karti add-in kollha jkunu lesti għall-enumerazzjoni fi żmien 120ms wara li l-enerġija tkun valida (100ms wara li l-enerġija tkun valida + 20ms wara li l-PREST jiġi rilaxxat). L-ADM-PCIE-9H3 jissodisfa dan ir-rekwiżit meta kkonfigurat minn bitstream tandem bir-restrizzjonijiet SPI xierqa dettaljati fit-taqsima:
Konfigurazzjoni Mill-Flash Memory. Għal aktar dettalji dwar il-konfigurazzjoni tandem, ara Xilinx xapp 1179.
Nota:
Motherboards/backplanes differenti se jibbenefikaw minn skemi ta' ekwalizzazzjoni RX differenti fi ħdan il-qalba tal-IP PCIe ipprovduta minn Xilinx. Alpha Data jirrakkomanda li tuża l-issettjar li ġej jekk utent jesperjenza żbalji ta' rabta jew kwistjonijiet ta' taħriġ mas-sistema tiegħu: fi ħdan il-ġeneratur tal-qalba tal-IP, ibdel il-mod għal "Avvanzat" u iftaħ it-tab "Settings GT", ibdel it-"telf ta' inserzjoni mmexxi mill-fattur tal-forma" aġġustament” minn “Żid-in Card” għal “Chip-to-Chip” (Ara Xilinx PG239 għal aktar dettalji).
QSFP-DD
Gaġġa waħda QSFP-DD hija disponibbli fuq il-pannell ta 'quddiem. Din il-gaġġa hija kapaċi tospita jew kejbils QSFP28 jew QSFP-DD (kompatibbli b'lura). Kemm il-mudelli kompatibbli tar-ram QSFP-DD/QSFP28 ottiċi attivi kif ukoll dawk passivi huma kompletament konformi. L-interface tal-komunikazzjoni tista 'taħdem sa 28Gbps għal kull kanal. Hemm 8 kanali madwar il-gaġġa QSFP-DD (bandwidth massimu totali ta '224Gbps). Din il-gaġġa hija adattata idealment għal 8x 10G/25G, 2x 100G Ethernet, jew kwalunkwe protokoll ieħor appoġġjat mit-Transceivers Xilinx GTY. Jekk jogħġbok ara Xilinx User Guide UG578 għal aktar dettalji dwar il-kapaċitajiet tat-transceivers.
Il-gaġġa QSFP-DD għandha sinjali ta 'kontroll konnessi mal-FPGA. Il-konnettività hija ddettaljata fit-Tabella tal-Pinout Tlesti fl-aħħar ta' dan id-dokument. In-notazzjoni użata fl-assenjazzjonijiet tal-pin hija QSFP* b'postijiet ċċarati fid-dijagramma hawn taħt.
Uża l-pinnijiet QSFP_SCL_1V8 u QSFP_SDA_1V8 kif iddettaljat fit-Tabella ta' Pinout kompluta biex tikkomunika mal-ispazju tar-reġistru QSFP28.
Nota:
L-LP_MODE (Modalità ta 'Enerġija Baxxa) mal-gaġġa hija marbuta mal-art, uża l-interface ta' ġestjoni biex tissettja r-regoli tal-enerġija.
Huwa possibbli li Alpha Data twaħħal minn qabel l-ADM-PCIE-9H3 b'komponenti QSFP-DD u QSFP28. It-tabella hawn taħt turi n-numru tal-parti għat-transceivers imwaħħla meta ordnati ma 'dan il-bord.
Tabella 5: Numri tal-Partijiet QSFP28
| Kodiċi tal-Ordni | Deskrizzjoni | Numru tal-Parti | Manifattur |
| Q10 | 40G (4 × 10) QSFP Transceiver ottiku | FTL410QE2C | Finisar |
| Q14 | 56G (4 × 14) QSFP Transceiver ottiku | FTL414QB2C | Finisar |
| Q25 | 100G (4 × 25) QSFP28 Transceiver ottiku | FTLC9558REPM | Finisar |
OpenCAPI Ultraport SlimSAS
Reċipjenti Ultraport SlimSAS tul in-naħa ta 'wara tal-bord jippermettu interfaces konformi OpenCAPI li jaħdmu f'200G (8 kanali f'25G). Jekk jogħġbok ikkuntattja support@alpha-data.com jew lir-rappreżentant tal-IBM tiegħek għal aktar dettalji dwar OpenCAPI u l-benefiċċji tiegħu.
Il-konnettur SlimSAS jista 'jintuża wkoll biex jgħaqqad bord ta' tbegħid QSFP2 addizzjonali 28x, ikkuntattja sales@alpha-data.com għal aktar dettalji. Alternattivament, kabina tal-kejbils tintuża biex tikkonnettja karti multipli ADM-PCIE-9H3 fi chassis.
Monitor tas-Sistema
L-ADM-PCIE-9H3 għandu l-abbiltà li jimmonitorja t-temperatura, voltage, u kurrenti tas-sistema biex tiċċekkja l-operat tal-bord. Il-monitoraġġ huwa implimentat bl-użu ta 'mikrokontrollur Atmel AVR.
Jekk it-temperatura tal-qalba tal-FPGA taqbeż il-105 grad Celsius, l-FPGA titneħħa biex tevita ħsara lill-karta.
Algoritmi ta 'kontroll fi ħdan il-mikrokontrollur awtomatikament jivverifikaw il-linja voltages u t-temperaturi u l-ishma abbord jagħmlu l-informazzjoni disponibbli għall-FPGA fuq interface serjali ddedikat mibni fil-pakkett tad-disinn ta 'referenza Alpha Data (mibjugħ separatament). L-informazzjoni tista 'wkoll tiġi aċċessata direttament mill-mikrokontrollur fuq l-interface USB fuq il-pannell ta' quddiem jew permezz tal-interface IPMI disponibbli fit-tarf tal-karta PCIe.
Tabella 6 : Voltage, Monitors tal-Kurrent, u tat-Temperatura
| Monituri | Indiċi | Għan/Deskrizzjoni |
| ETC | ETC | Kontatur tal-ħin li għadda (sekondi) |
| EC | EC | Kontatur tal-avvenimenti (ċikli tal-enerġija) |
| 12V | ADC00 | Provvista ta' input tal-bord |
| 12V_I | ADC01 | 12V input kurrenti in amps |
| 3.3V | ADC02 | Provvista ta' input tal-bord |
| 3.3V_I | ADC03 | 3.3V input kurrenti in amps |
| 3.3V | ADC05 | Qawwa awżiljarja tad-dħul tal-bord |
| 3.3V | ADC05 | 3.3V għall-ottika QSFP |
| 2.5V | ADC06 | Arloġġ u DRAM voltagProvvista |
| 1.8V | ADC07 | FPGA IO voltage (VCCO) |
| 1.8V | ADC08 | Qawwa tat-transceiver (AVCC_AUX) |
| 1.2V | ADC09 | HBM Power |
| 1.2V | ADC10 | Qawwa tat-Transceiver (AVTT) |
| 0.9V | ADC11 | Qawwa tat-Transceiver (AVCC) |
| 0.85-0.90V | ADC12 | BRAM + INT_IO (VccINT_IO) |
| 0.72-0.90V | ADC13 | Provvista Core FPGA (VccINT) |
| uC_Temp | TMP00 | FPGA temperatura fuq die |
| Bord0_Temp | TMP01 | Temperatura tal-bord ħdejn il-pannell ta 'quddiem |
| Bord1_Temp | TMP02 | It-temperatura tal-bord qrib ir-rokna ta 'fuq ta' wara |
| FPGA_Temp | TMP03 | FPGA temperatura fuq die |
LEDs tal-Istat tal-Monitor tas-Sistema
LEDs D5 (Aħmar) u D6 (Aħdar) jindikaw l-istat tas-saħħa tal-karta.
Tabella 7: Definizzjonijiet tal-LED tal-Istat
| LEDs | Status |
| Aħdar | Running u l-ebda allarmi |
| Aħdar + Aħmar | Standby (mitfi) |
| Aħdar li jteptep + Aħmar li jteptep (flimkien) | Attenzjoni – allarm kritiku attiv |
| Aħdar li jteptep + Aħmar li jteptep (jalterna) | Modalità tas-Servizz |
| Aħdar + Aħmar li jteptep | Attenzjoni – allarm attiv |
| Aħmar | Firmware tal-applikazzjoni nieqsa jew firmware invalidu |
| Aħmar li jteptep | Konfigurazzjoni FPGA approvata biex tipproteġi l-bord |
Kontrolluri tal-fann
Il-bus USB abbord ikkontrollat mill-monitor tas-sistema għandu aċċess għal kontrollur tal-fann MAX6620. Dan l-apparat jista 'jiġi kkontrollat permezz tal-interfaces ta' komunikazzjoni tal-monitor tas-sistema abbord multipli, inklużi USB, PCIe Edge SMBUS, u port ta 'komunikazzjoni seral sysmon FPGA. Il-kontrollur tal-fann jinsab fuq I2C bus 1 fl-indirizz 0x2a. Għal mistoqsijiet addizzjonali. Kuntatt support@alpha-data.com b'mistoqsijiet addizzjonali dwar l-użu ta' dawn il-kontrolluri.
Interface USB
L-FPGA jista 'jiġi kkonfigurat direttament mill-konnessjoni USB jew fuq il-pannell ta' quddiem jew it-tarf tal-karta ta 'wara.
L-ADM-PCIE-9H3 juża l-USB-J DigilentTAG kaxxa tal-konvertitur li hija appoġġjata mill-software Xilinx tool suite. Sempliċement qabbad kejbil tat-tip mikro-USB AB bejn il-port USB ADM-PCIE-9H3 u kompjuter ospitanti b'Vivado installat. Vivado Hardware Manager awtomatikament jirrikonoxxi l-FPGA u jippermettilek tikkonfigura l-FPGA u l-PROM tal-konfigurazzjoni SBPI.
L-istess konnettur USB jintuża biex jaċċessa direttament is-sistema tal-monitor tas-sistema. Kollha voltages, kurrenti, temperaturi, u settings tal-konfigurazzjoni tal-arloġġ mhux volatili jistgħu jiġu aċċessati bl-użu tas-softwer avr2util ta' Alpha Data f'din l-interface.
Avr2util għall-Windows u s-sewwieq USB assoċjat jista' jitniżżel minn hawn:
https://support.alpha-data.com/pub/firmware/utilities/windows/
Avr2util għal Linux jista' jitniżżel minn hawn:
https://support.alpha-data.com/pub/firmware/utilities/linux/
Uża "avr2util.exe /?" biex tara l-għażliet kollha.
Per example “avr2util.exe /usbcom com4 display-sensors” se juri l-valuri tas-sensuri kollha.
Per example “avr2util.exe /usbcom com4 setclknv 1 156250000” se jissettja l-arloġġ QSFP għal 156.25MHz. setclk indiċi 0 = CAPI_CLK_1, indiċi 1 = QSFP_CLK, indiċi 2 = AUX_CLK, indiċi 3 = FABRIC_CLK.
Ibdel 'com4' biex taqbel man-numru tal-port com assenjat taħt windows device manager
Konfigurazzjoni
Hemm żewġ modi ewlenin kif tiġi kkonfigurata l-FPGA fuq l-ADM-PCIE-9H3:
- Mill-memorja Flash, meta tixgħel, kif deskritt fit-Taqsima 3.8.1
- Bl-użu ta' kejbil USB konness fi kwalunkwe port USB Taqsima 3.8.2
Konfigurazzjoni Mill-Flash Memory
L-FPGA jista 'jiġi kkonfigurat awtomatikament meta jinxtegħel minn żewġ apparat tal-memorja flash QSPI ta' 256 Mbit konfigurati bħala apparat SPI x8 (numri tal-parti Micron MT25QU256ABA8E12-0). Dawn l-apparati flash huma tipikament maqsuma f'żewġ reġjuni ta '32 MiByte kull wieħed, fejn kull reġjun huwa kbir biżżejjed biex iżomm bitstream mhux kompressat għal VU33P FPGA.
L-ADM-PCIE-9H3 jintbagħat b'bitstream tal-endpoint PCIe sempliċi li fih bitstream bażiku ta' Alpha Data ADXDMA. Alpha Data tista 'tagħbija f'bitstreams personalizzati oħra waqt it-test tal-produzzjoni, jekk jogħġbok ikkuntattja sales@alpha-data.com għal aktar dettalji.
Huwa possibbli li tuża Multiboot b'immaġni fallback fuq dan il-hardware. L-interface tal-konfigurazzjoni SPI prinċipali u l-Fallback MultiBoot huma diskussi fid-dettall f'Xilinx UG570. Meta tixgħel, l-FPGA tipprova tikkonfigura ruħha awtomatikament fil-modalità master tas-serje abbażi tal-kontenut tal-header fl-ipprogrammar file. Multibook u ICAP jistgħu jintużaw biex jintgħażlu bejn iż-żewġ reġjuni ta 'konfigurazzjoni biex jitgħabbew fl-FPGA. Ara Xilinx UG570 MultiBoot għad-dettalji.
L-immaġni mgħobbija tista 'wkoll tappoġġja tandem PROM jew tandem PCIE b'metodi ta' konfigurazzjoni ta 'aġġornament tal-qasam.
Dawn l-għażliet inaqqsu l-ħinijiet tat-tagħbija tal-power-on biex jgħinu jissodisfaw ir-rekwiżiti tal-ħin tar-reset PCIe. Tandem mal-qasam jippermetti wkoll li sistema ospitanti terġa 'tikkonfigura l-loġika tal-FPGA tal-utent mingħajr ma titlef il-link PCIe, karatteristika utli meta s-sistema reset u ċ-ċikli tal-enerġija mhumiex għażla.
Il-Monitor tas-Sistema tad-Data Alpha huwa kapaċi wkoll li jikkonfigura mill-ġdid il-memorja flash u jipprogramma mill-ġdid l-FPGA.
Dan jipprovdi mekkaniżmu ta 'failsafe utli biex terġa' tipprogramma l-FPGA anki jekk tinżel mix-xarabank PCIe. Il-monitor tas-sistema jista 'jkollu aċċess għal USB fuq il-pannell ta' quddiem u t-tarf ta 'wara, jew fuq il-konnessjonijiet SMBUS fuq it-tarf PCIe.
Stampi tal-Konfigurazzjoni tal-Bini u l-Ipprogrammar
Iġġenera daqsxejnfile b'dawn ir-restrizzjonijiet (ara xapp1233):
- set_property BITSTREAM.GENERAL.COMPRESS TRUE [ current_design ]
- set_property BITSTREAM.CONFIG.EXTMASTERCCLK_EN {DIV-1} [current_design]
- set_property BITSTREAM.CONFIG.SPI_32BIT_ADDR IVA [current_design]
- set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 8 [current_design]
- set_property BITSTREAM.CONFIG.SPI_FALL_EDGE IVA [current_design]
- set_property BITSTREAM.CONFIG.UNUSEDPIN {Pullnone} [current_design]
- set_property CFGBVS GND [ current_design ]
- set_property CONFIG_VOLTAGE 1.8 [ current_design ]
- set_property BITSTREAM.CONFIG.OVERTEMPSHUTDOWN Attiva [current_design]
Iġġenera MCS file b'dawn il-proprjetajiet (write_cfgmem):
- -format MCS
- -daqs 64
- -interface SPix8
- -loadbit "up 0x0000000file/filename.bit>” (l-0 post)
- -loadbit "up 0x2000000file/filename.bit>” (l-ewwel post, mhux obbligatorju)
Programm mal-maniġer tal-ħardwer vivado b'dawn is-settings (ara xapp1233):
- SPI part: mt25qu256-spi-x1_x2_x4_x8
- Stat tal-pinnijiet I/O mhux konfigurati tal-mem: Iġbed-ebda
- Immira l-erba files iġġenerat mill-kmand write_cfgmem tcl.
Konfigurazzjoni permezz ta' JTAG
Cable AB mikro-USB jista 'jkun imwaħħal mal-pannell ta' quddiem jew mal-port USB tat-tarf ta 'wara. Dan jippermetti li l-FPGA tiġi kkonfigurata mill-ġdid bl-użu ta' Xilinx Vivado Hardware Manager permezz tad-Digilent J integrat.TAG kaxxa tal-konvertitur. L-apparat se jiġi rikonoxxut awtomatikament f'Vivado Hardware Manager.
Għal struzzjonijiet aktar dettaljati, jekk jogħġbok ara t-taqsima "L-użu ta' Vivado Hardware Manager biex Jipprogramma Apparat FPGA" ta' Xilinx UG908: https://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_1/ug908-vivado-programming-debugging.pdf
Konnettur GPIO
L-għażla GPIO tikkonsisti f'konnettur miksi versatili minn Molex bin-numru tal-parti 87832-1222 li jagħti lill-utenti b'rekwiżiti IO tad-dwana erba 'konnessjoni diretta ma' sinjali FPGA.
Plagg tat-tgħammir rakkomandat: Molex 0875681273 jew 0511101260
Sinjali FPGA Direct Connect
8 xbieki huma mqassma għall-header GPIO, bħala erba 'settijiet ta' pari differenzjali. Dawn is-sinjali huma adattati għal kwalunkwe standards ta 'sinjalazzjoni appoġġjati minn 1.8V appoġġjati mill-arkitettura Xilinx UltraScale. Ara Xilinx UG571 għal għażliet IO.
LVDS u 1.8 CMOS huma għażliet popolari. L-indiċi tas-sinjal 0th GPIO huwa adattat għal konnessjoni ta 'arloġġ globali.
Is-sinjali GPIO ta 'konnessjoni diretta huma limitati għal 1.8V permezz ta' quickswitch (74CBTLVD3245PW) sabiex jipproteġu l-FPGA minn overvol.tage fuq pins IO. Dan il-quickswitch jippermetti lis-sinjali jivvjaġġaw f'kull direzzjoni b'4 ohms biss ta 'impedenza tas-serje u inqas minn 1ns ta' dewmien ta 'propagazzjoni. Ix-xbieki huma konnessi direttament mal-FPGA wara l-quickswitch.
L-ismijiet tas-sinjali ta 'konnessjoni diretta huma mmarkati GPIO_0_1V8_P/N u GPIO_1_1V8_P/N, eċċ biex juru l-polarità u l-grupp. L-allokazzjonijiet tal-pin tas-sinjali jistgħu jinstabu fit-Tabella tal-Pinout Tlesti
Input tal-Ħin
J1.1 u J1.2 jistgħu jintużaw bħala sinjal iżolat ta 'input ta' ħin (sa 25MHz). L-applikazzjonijiet jistgħu jew jgħaqqdu direttament mal-konnettur GPIO, jew Alpha Data tista 'tipprovdi soluzzjoni bil-kejbil b'SMA jew konnettur simili fuq il-pannell ta' quddiem. Ikkuntattja sales@alpha-data.com għal għażliet ta 'konnettur tal-pannell ta' quddiem.
Għal postijiet tal-pinnijiet, ara l-isem tas-sinjal ISO_CLK fit-Tabella tal-Pinout kompluta.
Is-sinjal huwa iżolat permezz ta 'numru ta' parti iżolatur ottiku TLP2367 b'220 ohm ta 'reżistenza tas-serje.
Utent EEPROM
EEPROM ta' utent I2C ta' 2Kb hija pprovduta għall-ħażna ta' indirizzi MAC jew informazzjoni oħra dwar l-utent. L-EEPROM hija n-numru tal-parti CAT34C02HU4IGT4A
Il-pinnijiet ta' l-indirizz A2, A1, u A0 huma kollha marbuta ma' '0' loġiku.
Write protect (WP), Serial Clock (SCL), u Serial Data (SDA) assenjazzjonijiet tal-pin jistgħu jinstabu fit-Tabella ta' Pinout Tlesti bl-ismijiet SPARE_WP, SPARE_SCL, u SPARE_SDA rispettivament.
Is-sinjali WP, SDA, u SCL kollha għandhom resistors pull-up esterni fuq il-karta.
Appendiċi A: Imla Tabella Pinout
Tabella 8 : Tabella tal-pinout kompluta (ikompli fil-paġna li jmiss)
| Numru tal-Pin | Isem tas-Sinjal | Isem tal-Pin | Bank Voltage |
| BC18 | AUX_CLK_PIN_N | IO_L11N_T1U_N9_GC_64 | 1.8 (LVCMOS18) |
| BB18 | AUX_CLK_PIN_P | IO_L11P_T1U_N8_GC_64 | 1.8 (LVCMOS18) |
| BF33 | AVR_B2U_1V8 | IO_L2P_T0L_N2_66 | 1.8 (LVCMOS18) |
| BF31 | AVR_HS_B2U_1V8 | IO_L1P_T0L_N0_DBC_66 | 1.8 (LVCMOS18) |
| BB33 | AVR_HS_CLK_1V8 | IO_L12N_T1U_N11_GC_66 | 1.8 (LVCMOS18) |
| BF32 | AVR_HS_U2B_1V8 | IO_L1N_T0L_N1_DBC_66 | 1.8 (LVCMOS18) |
| BA33 | AVR_MON_CLK_1V8 | IO_L12P_T1U_N10_GC_66 | 1.8 (LVCMOS18) |
| BF34 | AVR_U2B_1V8 | IO_L2N_T0L_N3_66 | 1.8 (LVCMOS18) |
| AK39 | CAPI_CLK_0_PIN_N | MGTREFCLK0N_124 | MGT REFCLK |
| AK38 | CAPI_CLK_0_PIN_P | MGTREFCLK0P_124 | MGT REFCLK |
| AF39 | CAPI_CLK_1_PIN_N | MGTREFCLK0N_125 | MGT REFCLK |
| AF38 | CAPI_CLK_1_PIN_P | MGTREFCLK0P_125 | MGT REFCLK |
| BF17 | CAPI_I2C_SCL_1V8 | IO_L1P_T0L_N0_DBC_64 | 1.8 (LVCMOS18) |
| BF16 | CAPI_I2C_SDA_1V8 | IO_L1N_T0L_N1_DBC_64 | 1.8 (LVCMOS18) |
| BF19 | CAPI_INT/RESET_1V8 | IO_L2P_T0L_N2_64 | 1.8 (LVCMOS18) |
| BF43 | CAPI_RX0_N | MGTYRXN0_124 | MGT |
| BF42 | CAPI_RX0_P | MGTYRXP0_124 | MGT |
| BD44 | CAPI_RX1_N | MGTYRXN1_124 | MGT |
| BD43 | CAPI_RX1_P | MGTYRXP1_124 | MGT |
| BB44 | CAPI_RX2_N | MGTYRXN2_124 | MGT |
| BB43 | CAPI_RX2_P | MGTYRXP2_124 | MGT |
| AY44 | CAPI_RX3_N | MGTYRXN3_124 | MGT |
| AY43 | CAPI_RX3_P | MGTYRXP3_124 | MGT |
| BC46 | CAPI_RX4_N | MGTYRXN0_125 | MGT |
| BC45 | CAPI_RX4_P | MGTYRXP0_125 | MGT |
| BA46 | CAPI_RX5_N | MGTYRXN1_125 | MGT |
| BA45 | CAPI_RX5_P | MGTYRXP1_125 | MGT |
| AW46 | CAPI_RX6_N | MGTYRXN2_125 | MGT |
| AW45 | CAPI_RX6_P | MGTYRXP2_125 | MGT |
| AV44 | CAPI_RX7_N | MGTYRXN3_125 | MGT |
| AV43 | CAPI_RX7_P | MGTYRXP3_125 | MGT |
| AT39 | CAPI_TX0_N | MGTYTXN0_124 | MGT |
| AT38 | CAPI_TX0_P | MGTYTXP0_124 | MGT |
| Numru tal-Pin | Isem tas-Sinjal | Isem tal-Pin | Bank Voltage |
| AR41 | CAPI_TX1_N | MGTYTXN1_124 | MGT |
| AR40 | CAPI_TX1_P | MGTYTXP1_124 | MGT |
| AP39 | CAPI_TX2_N | MGTYTXN2_124 | MGT |
| AP38 | CAPI_TX2_P | MGTYTXP2_124 | MGT |
| AN41 | CAPI_TX3_N | MGTYTXN3_124 | MGT |
| AN40 | CAPI_TX3_P | MGTYTXP3_124 | MGT |
| AM39 | CAPI_TX4_N | MGTYTXN0_125 | MGT |
| AM38 | CAPI_TX4_P | MGTYTXP0_125 | MGT |
| AL41 | CAPI_TX5_N | MGTYTXN1_125 | MGT |
| AL40 | CAPI_TX5_P | MGTYTXP1_125 | MGT |
| AJ41 | CAPI_TX6_N | MGTYTXN2_125 | MGT |
| AJ40 | CAPI_TX6_P | MGTYTXP2_125 | MGT |
| AG41 | CAPI_TX7_N | MGTYTXN3_125 | MGT |
| AG40 | CAPI_TX7_P | MGTYTXP3_125 | MGT |
| AV26 | EMCCLK_B | IO_L24P_T3U_N10_EMCCLK_65 | 1.8 (LVCMOS18) |
| BA31 | FABRIC_CLK_PIN_N | IO_L13N_T2L_N1_GC_QBC_66 | 1.8 (LVDS b'DIFF_TERM_ADV) |
| AY31 | FABRIC_CLK_PIN_P | IO_L13P_T2L_N0_GC_QBC_66 | 1.8 (LVDS b'DIFF_TERM_ADV) |
| BA8 | FPGA_FLASH_CE0_L | RDWR_FCS_B_0 | 1.8 (LVCMOS18) |
| AW24 | FPGA_FLASH_CE1_L | IO_L2N_T0L_N3_FWE_FCS2_B_65 | 1.8 (LVCMOS18) |
| AW7 | FPGA_FLASH_DQ0 | D00_MOSI_0 | 1.8 (LVCMOS18) |
| AV7 | FPGA_FLASH_DQ1 | D01_DIN_0 | 1.8 (LVCMOS18) |
| AW8 | FPGA_FLASH_DQ2 | D02_0 | 1.8 (LVCMOS18) |
| AV8 | FPGA_FLASH_DQ3 | D03_0 | 1.8 (LVCMOS18) |
| AV28 | FPGA_FLASH_DQ4 | IO_L22P_T3U_N6_DBC_AD0P
_D04_65 |
1.8 (LVCMOS18) |
| AW28 | FPGA_FLASH_DQ5 | IO_L22N_T3U_N7_DBC_AD0N
_D05_65 |
1.8 (LVCMOS18) |
| BB28 | FPGA_FLASH_DQ6 | IO_L21P_T3L_N4_AD8P_D06_65 | 1.8 (LVCMOS18) |
| BC28 | FPGA_FLASH_DQ7 | IO_L21N_T3L_N5_AD8N_D07_65 | 1.8 (LVCMOS18) |
| BA19 | GPIO_0_1V8_N | IO_L13N_T2L_N1_GC_QBC_64 | 1.8 (LVCMOS18 jew LVDS) |
| AY19 | GPIO_0_1V8_P | IO_L13P_T2L_N0_GC_QBC_64 | 1.8 (LVCMOS18 jew LVDS) |
| AY20 | GPIO_1_1V8_N | IO_L15N_T2L_N5_AD11N_64 | 1.8 (LVCMOS18 jew LVDS) |
| AY21 | GPIO_1_1V8_P | IO_L15P_T2L_N4_AD11P_64 | 1.8 (LVCMOS18 jew LVDS) |
| AW20 | GPIO_2_1V8_N | IO_L16N_T2U_N7_QBC_AD3N_64 | 1.8 (LVCMOS18 jew LVDS) |
| Numru tal-Pin | Isem tas-Sinjal | Isem tal-Pin | Bank Voltage |
| AV20 | GPIO_2_1V8_P | IO_L16P_T2U_N6_QBC_AD3P_64 | 1.8 (LVCMOS18 jew LVDS) |
| AW18 | GPIO_3_1V8_N | IO_L17N_T2U_N9_AD10N_64 | 1.8 (LVCMOS18 jew LVDS) |
| AW19 | GPIO_3_1V8_P | IO_L17P_T2U_N8_AD10P_64 | 1.8 (LVCMOS18 jew LVDS) |
| BA27 | IBM_PERST_1V8_L | IO_L20P_T3L_N2_AD1P_D08_65 | 1.8 (LVCMOS18) |
| BA18 | ISO_CLK_1V8 | IO_L14P_T2L_N2_GC_64 | 1.8 (LVCMOS18) |
| AD8 | PCIE_LCL_REFCLK_PIN_N | MGTREFCLK0N_226 | MGT REFCLK |
| AD9 | PCIE_LCL_REFCLK_PIN_P | MGTREFCLK0P_226 | MGT REFCLK |
| AF8 | PCIE_REFCLK_1_PIN_N | MGTREFCLK0N_225 | MGT REFCLK |
| AF9 | PCIE_REFCLK_1_PIN_P | MGTREFCLK0P_225 | MGT REFCLK |
| AB8 | PCIE_REFCLK_2_PIN_N | MGTREFCLK0N_227 | MGT REFCLK |
| AB9 | PCIE_REFCLK_2_PIN_P | MGTREFCLK0P_227 | MGT REFCLK |
| AL1 | PCIE_RX0_N | MGTYRXN3_227 | MGT |
| AL2 | PCIE_RX0_P | MGTYRXP3_227 | MGT |
| AM3 | PCIE_RX1_N | MGTYRXN2_227 | MGT |
| AM4 | PCIE_RX1_P | MGTYRXP2_227 | MGT |
| BA1 | PCIE_RX10_N | MGTYRXN1_225 | MGT |
| BA2 | PCIE_RX10_P | MGTYRXP1_225 | MGT |
| BC1 | PCIE_RX11_N | MGTYRXN0_225 | MGT |
| BC2 | PCIE_RX11_P | MGTYRXP0_225 | MGT |
| AY3 | PCIE_RX12_N | MGTYRXN3_224 | MGT |
| AY4 | PCIE_RX12_P | MGTYRXP3_224 | MGT |
| BB3 | PCIE_RX13_N | MGTYRXN2_224 | MGT |
| BB4 | PCIE_RX13_P | MGTYRXP2_224 | MGT |
| BD3 | PCIE_RX14_N | MGTYRXN1_224 | MGT |
| BD4 | PCIE_RX14_P | MGTYRXP1_224 | MGT |
| BE5 | PCIE_RX15_N | MGTYRXN0_224 | MGT |
| BE6 | PCIE_RX15_P | MGTYRXP0_224 | MGT |
| AK3 | PCIE_RX2_N | MGTYRXN1_227 | MGT |
| AK4 | PCIE_RX2_P | MGTYRXP1_227 | MGT |
| AN1 | PCIE_RX3_N | MGTYRXN0_227 | MGT |
| AN2 | PCIE_RX3_P | MGTYRXP0_227 | MGT |
| AP3 | PCIE_RX4_N | MGTYRXN3_226 | MGT |
| AP4 | PCIE_RX4_P | MGTYRXP3_226 | MGT |
| AR1 | PCIE_RX5_N | MGTYRXN2_226 | MGT |
| AR2 | PCIE_RX5_P | MGTYRXP2_226 | MGT |
| Numru tal-Pin | Isem tas-Sinjal | Isem tal-Pin | Bank Voltage |
| AT3 | PCIE_RX6_N | MGTYRXN1_226 | MGT |
| AT4 | PCIE_RX6_P | MGTYRXP1_226 | MGT |
| AU1 | PCIE_RX7_N | MGTYRXN0_226 | MGT |
| AU2 | PCIE_RX7_P | MGTYRXP0_226 | MGT |
| AV3 | PCIE_RX8_N | MGTYRXN3_225 | MGT |
| AV4 | PCIE_RX8_P | MGTYRXP3_225 | MGT |
| AW1 | PCIE_RX9_N | MGTYRXN2_225 | MGT |
| AW2 | PCIE_RX9_P | MGTYRXP2_225 | MGT |
| Y4 | PCIE_TX0_PIN_N | MGTYTXN3_227 | MGT |
| Y5 | PCIE_TX0_PIN_P | MGTYTXP3_227 | MGT |
| AA6 | PCIE_TX1_PIN_N | MGTYTXN2_227 | MGT |
| AA7 | PCIE_TX1_PIN_P | MGTYTXP2_227 | MGT |
| AL6 | PCIE_TX10_PIN_N | MGTYTXN1_225 | MGT |
| AL7 | PCIE_TX10_PIN_P | MGTYTXP1_225 | MGT |
| AM8 | PCIE_TX11_PIN_N | MGTYTXN0_225 | MGT |
| AM9 | PCIE_TX11_PIN_P | MGTYTXP0_225 | MGT |
| AN6 | PCIE_TX12_PIN_N | MGTYTXN3_224 | MGT |
| AN7 | PCIE_TX12_PIN_P | MGTYTXP3_224 | MGT |
| AP8 | PCIE_TX13_PIN_N | MGTYTXN2_224 | MGT |
| AP9 | PCIE_TX13_PIN_P | MGTYTXP2_224 | MGT |
| AR6 | PCIE_TX14_PIN_N | MGTYTXN1_224 | MGT |
| AR7 | PCIE_TX14_PIN_P | MGTYTXP1_224 | MGT |
| AT8 | PCIE_TX15_PIN_N | MGTYTXN0_224 | MGT |
| AT9 | PCIE_TX15_PIN_P | MGTYTXP0_224 | MGT |
| AB4 | PCIE_TX2_PIN_N | MGTYTXN1_227 | MGT |
| AB5 | PCIE_TX2_PIN_P | MGTYTXP1_227 | MGT |
| AC6 | PCIE_TX3_PIN_N | MGTYTXN0_227 | MGT |
| AC7 | PCIE_TX3_PIN_P | MGTYTXP0_227 | MGT |
| AD4 | PCIE_TX4_PIN_N | MGTYTXN3_226 | MGT |
| AD5 | PCIE_TX4_PIN_P | MGTYTXP3_226 | MGT |
| AF4 | PCIE_TX5_PIN_N | MGTYTXN2_226 | MGT |
| AF5 | PCIE_TX5_PIN_P | MGTYTXP2_226 | MGT |
| AE6 | PCIE_TX6_PIN_N | MGTYTXN1_226 | MGT |
| AE7 | PCIE_TX6_PIN_P | MGTYTXP1_226 | MGT |
| AH4 | PCIE_TX7_PIN_N | MGTYTXN0_226 | MGT |
| Numru tal-Pin | Isem tas-Sinjal | Isem tal-Pin | Bank Voltage |
| AH5 | PCIE_TX7_PIN_P | MGTYTXP0_226 | MGT |
| AG6 | PCIE_TX8_PIN_N | MGTYTXN3_225 | MGT |
| AG7 | PCIE_TX8_PIN_P | MGTYTXP3_225 | MGT |
| AJ6 | PCIE_TX9_PIN_N | MGTYTXN2_225 | MGT |
| AJ7 | PCIE_TX9_PIN_P | MGTYTXP2_225 | MGT |
| AW27 | PREST0_1V8_L | IO_T3U_N12_PERSTN0_65 | 1.8 (LVCMOS18) |
| AY27 | PREST1_1V8_L | IO_L23N_T3U_N9_PERSTN1_I 2C_SDA_65 | 1.8 (LVCMOS18) |
| AD39 | QSFP_CLK_PIN_N | MGTREFCLK0N_126 | MGT REFCLK |
| AD38 | QSFP_CLK_PIN_P | MGTREFCLK0P_126 | MGT REFCLK |
| AV16 | QSFP_INT_1V8_L | IO_L24P_T3U_N10_64 | 1.8 (LVCMOS18) |
| BA14 | QSFP_MODPRS_L | IO_L22N_T3U_N7_DBC_AD0N_64 | 1.8 (LVCMOS18) |
| AV15 | QSFP_RST_1V8_L | IO_L24N_T3U_N11_64 | 1.8 (LVCMOS18) |
| AU46 | QSFP_RX0_N | MGTYRXN0_126 | MGT |
| AU45 | QSFP_RX0_P | MGTYRXP0_126 | MGT |
| AT44 | QSFP_RX1_N | MGTYRXN1_126 | MGT |
| AT43 | QSFP_RX1_P | MGTYRXP1_126 | MGT |
| AR46 | QSFP_RX2_N | MGTYRXN2_126 | MGT |
| AR45 | QSFP_RX2_P | MGTYRXP2_126 | MGT |
| AP44 | QSFP_RX3_N | MGTYRXN3_126 | MGT |
| AP43 | QSFP_RX3_P | MGTYRXP3_126 | MGT |
| AN46 | QSFP_RX4_N | MGTYRXN0_127 | MGT |
| AN45 | QSFP_RX4_P | MGTYRXP0_127 | MGT |
| AK44 | QSFP_RX5_N | MGTYRXN1_127 | MGT |
| AK43 | QSFP_RX5_P | MGTYRXP1_127 | MGT |
| AM44 | QSFP_RX6_N | MGTYRXN2_127 | MGT |
| AM43 | QSFP_RX6_P | MGTYRXP2_127 | MGT |
| AL46 | QSFP_RX7_N | MGTYRXN3_127 | MGT |
| AL45 | QSFP_RX7_P | MGTYRXP3_127 | MGT |
| AW15 | QSFP_SCL_1V8 | IO_L23P_T3U_N8_64 | 1.8 (LVCMOS18) |
| AW14 | QSFP_SDA_1V8 | IO_L23N_T3U_N9_64 | 1.8 (LVCMOS18) |
| AH43 | QSFP_TX0_N | MGTYTXN0_126 | MGT |
| AH42 | QSFP_TX0_P | MGTYTXP0_126 | MGT |
| AE41 | QSFP_TX1_N | MGTYTXN1_126 | MGT |
| AE40 | QSFP_TX1_P | MGTYTXP1_126 | MGT |
| AF43 | QSFP_TX2_N | MGTYTXN2_126 | MGT |
| Numru tal-Pin | Isem tas-Sinjal | Isem tal-Pin | Bank Voltage |
| AF42 | QSFP_TX2_P | MGTYTXP2_126 | MGT |
| AD43 | QSFP_TX3_N | MGTYTXN3_126 | MGT |
| AD42 | QSFP_TX3_P | MGTYTXP3_126 | MGT |
| AC41 | QSFP_TX4_N | MGTYTXN0_127 | MGT |
| AC40 | QSFP_TX4_P | MGTYTXP0_127 | MGT |
| AB43 | QSFP_TX5_N | MGTYTXN1_127 | MGT |
| AB42 | QSFP_TX5_P | MGTYTXP1_127 | MGT |
| AA41 | QSFP_TX6_N | MGTYTXN2_127 | MGT |
| AA40 | QSFP_TX6_P | MGTYTXP2_127 | MGT |
| Y43 | QSFP_TX7_N | MGTYTXN3_127 | MGT |
| Y42 | QSFP_TX7_P | MGTYTXP3_127 | MGT |
| AV36 | SI5328_1V8_SCL | IO_L24N_T3U_N11_66 | 1.8 (LVCMOS18) |
| AV35 | SI5328_1V8_SDA | IO_L24P_T3U_N10_66 | 1.8 (LVCMOS18) |
| AE37 | SI5328_OUT_0_PIN_N | MGTREFCLK1N_125 | MGT REFCLK |
| AE36 | SI5328_OUT_0_PIN_P | MGTREFCLK1P_125 | MGT REFCLK |
| AB39 | SI5328_OUT_1_PIN_N | MGTREFCLK0N_127 | MGT REFCLK |
| AB38 | SI5328_OUT_1_PIN_P | MGTREFCLK0P_127 | MGT REFCLK |
| BB19 | SI5328_REFCLK_IN_N | IO_L12N_T1U_N11_GC_64 | 1.8 (LVDS) |
| BB20 | SI5328_REFCLK_IN_P | IO_L12P_T1U_N10_GC_64 | 1.8 (LVDS) |
| AV33 | SI5328_RST_1V8_L | IO_L22P_T3U_N6_DBC_AD0P_66 | 1.8 (LVCMOS18) |
| BE30 | SPARE_SCL | IO_L5N_T0U_N9_AD14N_66 | 1.8 (LVCMOS18) |
| BC30 | SPARE_SDA | IO_L6P_T0U_N10_AD6P_66 | 1.8 (LVCMOS18) |
| BD30 | SPARE_WP | IO_L6N_T0U_N11_AD6N_66 | 1.8 (LVCMOS18) |
| BE31 | SRVC_MD_L_1V8 | IO_L3P_T0L_N4_AD15P_66 | 1.8 (LVCMOS18) |
| AV32 | USER_LED_A0_1V8 | IO_L18N_T2U_N11_AD2N_66 | 1.8 (LVCMOS18) |
| AW32 | USER_LED_A1_1V8 | IO_T2U_N12_66 | 1.8 (LVCMOS18) |
| AY30 | USER_LED_G0_1V8 | IO_L17N_T2U_N9_AD10N_66 | 1.8 (LVCMOS18) |
| AV31 | USER_LED_G1_1V8 | IO_L18P_T2U_N10_AD2P_66 | 1.8 (LVCMOS18) |
| AW33 | USR_SW_0 | IO_L22N_T3U_N7_DBC_AD0N_66 | 1.8 (LVCMOS18) |
| AY36 | USR_SW_1 | IO_L23P_T3U_N8_66 | 1.8 (LVCMOS18) |
Storja tar-Reviżjoni
| Data | Reviżjoni | Mibdul Permezz | Natura tal-Bidla |
| 24 2018 ta’ Settembru | 1.0 | K. Roth | Rilaxx Inizjali |
|
31 Ottubru 2018 |
1.1 |
K. Roth |
Stampi tal-prodott aġġornati, frekwenza ta' arloġġ programmabbli default mibdula għal CAPI_CLK_1 għal 161MHz |
|
14 Diċembru 2018 |
1.2 |
K. Roth |
Numru tal-parti flash tal-konfigurazzjoni aġġornata, kliem mibdul tad-deskrizzjoni gpio għall-eżattezza, piż miżjud. |
|
24 Ottubru 2019 |
1.3 |
K. Roth |
Aġġornat Konfigurazzjoni biex tneħħi l-mappa tal-indirizz u d-deskrizzjoni korretta tal-kapaċità tal-parti tal-memorja. |
|
25 Jannar 2022 |
1.4 |
K. Roth |
Aġġornat Termali Prestazzjoni biex tinkludi figuri ta' effiċjenza termali u kummenti dwar l-impatt tas-sartja, jitneħħew referenzi għal QSFP0 u QSFP1 mit-taqsima QSFP-DD u n-numru tal-parti tat-transceiver aġġornat ta' 25Gb. |
Servizz tal-Klijent
© 2022 Copyright Alpha Data Parallel Systems Ltd.
Id-drittijiet kollha riżervati.
Din il-pubblikazzjoni hija protetta mil-Liġi tad-Drittijiet tal-Awtur, bid-drittijiet kollha riżervati. L-ebda parti minn din il-pubblikazzjoni ma tista’ tiġi riprodotta, fi kwalunkwe forma jew forma, mingħajr il-kunsens minn qabel bil-miktub minn Alpha Data Parallel Systems Ltd.
Uffiċċju Prinċipali
Indirizz: Suite L4A, 160 Dundee Street,
Edinburgh, EH11 1DQ, UK
Telefon: +44 131 558 2600
Fax: +44 131 558 2700
email: sales@alpha-data.com
websit: http://www.alpha-data.com
Uffiċċju tal-Istati Uniti
Indirizz: 10822 West Toller Drive, Suite 250
Littleton, CO 80127
Telefon: (303) 954 8768
Fax: (866) 820 9956 – bla ħlas
email: sales@alpha-data.com
websit: http://www.alpha-data.com
It-trademarks kollha huma proprjetà tas-sidien rispettivi tagħhom.
Indirizz: Suite L4A, 160 Dundee Street,
Edinburgh, EH11 1DQ, UK
Telefon: +44 131 558 2600
Fax: +44 131 558 2700
email: sales@alpha-data.com
websit: http://www.alpha-data.com
Indirizz: 10822 West Toller Drive, Suite 250
Littleton, CO 80127
Telefon: (303) 954 8768
Fax: (866) 820 9956 – bla ħlas
email: sales@alpha-data.com
websit: http://www.alpha-data.com
Dokumenti / Riżorsi
 |
ALPHA DATA ADM-PCIE-9H3 Kard ta 'l-Ipproċessar FPGA ta' Prestazzjoni Għolja [pdfManwal tal-Utent ADM-PCIE-9H3 Kard tal-Ipproċessar tal-FPGA ta' Prestazzjoni Għolja, ADM-PCIE-9H3, Karta tal-Ipproċessar tal-FPGA ta' Prestazzjoni Għolja, Karta tal-Ipproċessar tal-FPGA, Karta tal-Ipproċessar |
 |
ALPHA DATA ADM-PCIE-9H3 Kard ta 'l-Ipproċessar FPGA ta' Prestazzjoni Għolja [pdfManwal tal-Utent ADM-PCIE-9H3 Kard tal-Ipproċessar tal-FPGA ta' Prestazzjoni Għolja, ADM-PCIE-9H3, Karta tal-Ipproċessar tal-FPGA ta' Prestazzjoni Għolja, Karta tal-Ipproċessar tal-FPGA ta' Prestazzjoni, Karta tal-Ipproċessar tal-FPGA, Karta tal-Ipproċessar |
