د الفا ډیټا ADM-PCIE-9H3 لوړ فعالیت FPGA پروسس کولو کارت
پیژندنه
ADM-PCIE-9H3 د لوړ فعالیت د بیا تنظیم کولو وړ کمپیوټري کارت دی چې د ډیټا سنټر غوښتنلیکونو لپاره په پام کې نیول شوی، د Xilinx Virtex UltraScale+ Plus FPGA سره د لوړ بینډ ویت حافظې (HBM) سره.
کلیدي ځانګړتیاوې
- PCIe Gen1/2/3 x1/2/4/8/16 capable
- غیر فعال او فعال حرارتي مدیریت تشکیلات
- 1/2 اوږدوالی، ټیټ پروfile، x16 څنډه PCIe فارم فکتور
- 8GB HBM آن-ډیر حافظه د 460GB/s وړتیا لري
- یو QSFP-DD کیج په هر 28 چینل (8 Gbps) کې تر 224 Gbps پورې د ډیټا نرخونو وړتیا لري
- یو 8 لین الټراپورټ سلم ایس ایس نښلونکي د OpenCAPI سره مطابقت لري او د IO توسیع لپاره مناسب دي
- د VU33P یا VU35P Virtex UltraScale + FPGAs ملاتړ کوي
- مخکینۍ تخته او شاته څنډه JTAG د USB پورټ له لارې لاسرسی
- FPGA په USB/J کې د تنظیم وړTAG او د SPI ترتیب فلش
- والیtage، اوسني، او د حرارت درجه څارنه
- 8 GPIO سیګنالونه او 1 جلا شوي وخت ان پټ
د امر کوډ
ADM-PCIE-9H3
ADM-PCIE-9H3/NF (پرته له اختیاري فین)
وګورئ http://www.alpha-data.com/pdfs/adm-pcie-9h3.pdf د بشپړ امر کولو اختیارونو لپاره.
د بورډ معلوماتو
فزیکي مشخصات
ADM-PCIE-9H3 د PCI Express CEM بیاکتنې 3.0 سره مطابقت لري.
جدول 1 : میخانیکي ابعاد (انک. فرنټ پینل)
| تفصیل | اندازه کول |
| ټول Dy | 80.1 ملي متره |
| ټول Dx | 181.5 ملي متره |
| ټول Dz | 19.7 ملي متره |
| وزن | 350 ګرامه |
د چیسس اړتیاوې
د PCI ایکسپریس
ADM-PCIE-9H3 د PCIe Gen 1/2/3 وړتیا لري د 1/2/4/8/16 لینونو سره، د PCI Express لپاره د Xilinx Integrated Block په کارولو سره.
میخانیکي اړتیاوې
د میخانیکي مطابقت لپاره د 16 لین فزیکي PCIe سلاټ ته اړتیا ده.
د بریښنا اړتیاوې
ADM-PCIE-9H3 د PCIe څنډې څخه ټول ځواک راوباسي. د PCIe مشخصاتو سره سم، دا د کارت بریښنا مصرف تر اعظمي حد 75W ته محدودوي.
د بریښنا مصرف اټکل د Xilinx XPE سپریډ شیټ او د الفا ډیټا څخه د بریښنا اټکل کونکي وسیلې کارولو ته اړتیا لري. مهرباني وکړئ د دې وسیلې ترلاسه کولو لپاره support@alpha-data.com سره اړیکه ونیسئ.
د XPE په کارولو سره محاسبه شوي ریلونو ته موجود بریښنا په لاندې ډول ده:
جدول 2: د ریل له لارې موجود بریښنا
| والیtage | د سرچینې نوم | اوسنۍ وړتیا |
| 0.72-0.90 | VCC_INT + VCCINT_IO + VCC_BRAM | 42A |
| 0.9 | MGTAVCC | 5A |
| 1.2 | د MGTAVTT | 9A |
| 1.2 | VCC_HBM * VCC_IO_HBM | 14A |
| 1.8 | VCCAUX + VCCAUX_IO + VCCO_1.8V | 1.5A |
| 1.8 | MGTVCCAUX | 0.5A |
| 2.5 | VCCAUX_HBM | 2.2A |
| 3.3 | 3.3V د آپټیکس لپاره | 3.6A |
د تودوخې فعالیت
که چیرې د FPGA اصلي تودوخه د 105 درجې سانتي ګراد څخه زیاته وي، د FPGA ډیزاین به پاک شي ترڅو کارت د ډیر تودوخې څخه مخنیوی وکړي.
ADM-PCIE-9H3 د FPGA د تودوخې کمولو لپاره د تودوخې سنک سره راځي، کوم چې معمولا په کارت کې ترټولو ګرم ټکی دی. د FPGA د تودوخې درجه باید د 100 درجې سانتي ګراد لاندې پاتې شي. د FPGA د تودوخې درجه محاسبه کولو لپاره، د خپل غوښتنلیک ځواک واخلئ، د لاندې جدول څخه د Theta JA لخوا ضرب کړئ، او خپل سیسټم داخلي محیطي تودوخې ته اضافه کړئ. لاندې ګراف دوه لینونه ښیې، یو یې د کفنونو نصبولو سره په نل کې ازمول شوی، او بل یې د کفنونو پرته ازمول شوی. فعالیت عموما د کفنونو پرته ښه دی، مګر دوی ښه سمبالښت چمتو کوي او په کمپیک سرورونو کې د هوا بیا گردش کموي. کفن د 1/16″ هیکس ډرایور په کارولو سره لرې کیدی شي. که تاسو د تختې سره چمتو شوي فین وکاروئ، تاسو به ومومئ چې د تختې لپاره د ټاټا JA نږدې 1.43 degC/W دی په هوا کې د کفن نصب سره یا پرته.
د بریښنا ضایع کول د الفا ډیټا بریښنا اټکل کونکي په کارولو سره اټکل کیدی شي د Xilinx پاور اټکل کونکي (XPE) سره په ګډه د ډاونلوډ وړ http://www.xilinx.com/products/technology/power/xpe.html. ډاونلوډ کړئ
د الټراسکل وسیله او وسیله د Virtex UltraScale+، VU33P، FSVH2104، -2، -2L، یا -3 ته غزول شوې. د خپل سیسټم محیط ته د محیطي تودوخې درجه تنظیم کړئ او د مؤثره ټاټا JA لپاره 'کارونکي اووررایډ' غوره کړئ او په خالي ساحه کې ستاسو د سیسټم LFM سره تړلې ارقام دننه کړئ. په لاندې سپریډ شیټ ټبونو کې د پلي کیدو وړ ډیزاین عناصرو او کارولو ته ننوتلو ته لاړشئ. بیا د تماس په واسطه د الفا ډیټا څخه د 9H3 بریښنا اټکل کونکی ترلاسه کړئ
support@alpha-data.com. بیا به تاسو د FPGA بریښنا ارقام د نظری ماډل ارقامو سره یوځای کړئ ترڅو د بورډ کچې اټکل ترلاسه کړئ.
فعال VS غیر فعال حرارتي مدیریت
ADM-PCIE-9H3 کښتۍ د ضعیف هوا جریان سره سیسټمونو کې د فعال یخ کولو لپاره د کوچني اختیاري بلور سره. که چیرې ADM-PCIE-9H3 په سرور کې د کنټرول شوي هوا جریان سره نصب شي ، د امر اختیار / NF د دې اضافي ټوټې پرته د کارتونو ترلاسه کولو لپاره کارول کیدی شي. مینه وال د پاتې مجلس په پرتله د ناکامۍ (MTBF) تر مینځ خورا لنډ وخت لري، نو غیر فعال کارتونه د ساتنې اړتیا دمخه د ژوند اوږد تمه لري. په ADM-PCIE-9H3 کې د فین سرعت کنټرولر هم شامل دی، د تودوخې د تودوخې پراساس د متغیر فین سرعت ته اجازه ورکوي، او
د ناکام فین کشف کول (د فین کنټرولر برخه وګورئ).
اصلاح کول
د الفا ډیټا موجوده تجارتي آف دی شیلف (COTS) محصولاتو ته د دودیز کولو پراخه اختیارونه وړاندې کوي.
ځینې اختیارونه شامل دي، مګر محدود ندي: په نږدې سلاټونو کې د شبکې اضافي پنجرې یا بشپړ پروfile، د تودوخې سنکونه ، بفلونه ، او سرکټ اضافه کول.
مهرباني وکړئ اړیکه ونیسئ sales@alpha-data.com د نرخ ترلاسه کولو لپاره او نن ورځ خپله پروژه پیل کړئ.
فعالیت توضیحات
اوورview
ADM-PCIE-9H3 د Virtex UltraScale+ VU33P/VU35P FPGA، د Gen3x16 PCIe انټرفیس، 8GB HBM حافظه، یو QSFP-DD کیج، یو OpenCAPI مطابقت لرونکی الټراپورټ / Slimchannel د نښلولو وړ 28GSAPI سره یو څو اړخیز بیا تنظیمیدونکی کمپیوټري پلیټ فارم دی. د وخت د همغږي کولو نبض لپاره یو جلا آخذه، د عمومي هدف کارولو لپاره د 12 پن هیډر (کلکینګ، کنټرول پن، ډیبګ، او نور)، د مخکینۍ پینل LEDs، او یو پیاوړی سیسټم مانیټر.
سویچونه
ADM-PCIE-9H3 د اوکټل DIP سویچ SW1 لري، چې د تختې په شا اړخ کې موقعیت لري. په SW1 کې د هر سویچ فعالیت لاندې توضیح شوی دی:
جدول 3: د دندو بدلول
| سویچ | د فابریکې ډیفالټ | فعالیت | آف ریاست | په ریاست کې |
| د SW1-1 | بند | د کارونکي سویچ 0 | پن AW33 = '1' | پن BF52 = '0' |
| د SW1-2 | بند | د کارونکي سویچ 1 | پن AY36 = '1' | پن BF47 = '0' |
| د SW1-3 | بند | ساتل شوی | ساتل شوی | ساتل شوی |
| د SW1-4 | بند | بریښنا بنده | بورډ به ځواکمن شي | سمدستي بریښنا بنده کړه |
| د SW1-5 | بند | د خدمت حالت | منظم عملیات | د فرم ویئر تازه کولو خدمت حالت |
| د SW1-6 | ON | HOST_I2 C_EN | سیسمون د PCIe I2C په اړه | سیسمون جلا شوی |
| د SW1-7 | ON | CAPI_VP D_EN | OpenCAPI VPD شتون لري | OpenCAPI VPD جلا شوی |
| د SW1-8 | ON | CAPI_VP D_WP | CAPI VPD لیکل خوندي دی | CAPI VPD د لیکلو وړ دی |
د IO معیاري "LVCMOS18" وکاروئ کله چې د کارونکي سویچ پنونه محدودوي.
LEDs
په ADM-PCIE-7H9 کې 3 LEDs شتون لري ، چې 4 یې عمومي هدف دي او معنی یې د کارونکي لخوا تعریف کیدی شي. نورې 3 ثابتې دندې لري چې لاندې تشریح شوي:
جدول 4 : د LED توضیحات
| کمپ Ref. | فعالیت | په ریاست کې | آف ریاست |
| D1 | LED_G1 | کارن تعریف شوی '0' | کارن تعریف شوی '1' |
| D3 | LED_A1 | کارن تعریف شوی '0' | کارن تعریف شوی '1' |
| D4 | ترسره شوی | FPGA ترتیب شوی | FPGA ترتیب شوی نه دی |
| D5 | وضعیت 1 | وګورئ د وضعیت LED تعریفونه | |
| D6 | وضعیت 0 | وګورئ د وضعیت LED تعریفونه | |
| D7 | LED_A0 | کارن تعریف شوی '0' | کارن تعریف شوی '1' |
| D9 | LED_G0 | کارن تعریف شوی '0' | کارن تعریف شوی '1' |
د کارونکي کنټرول شوي LED جالونو او پنونو بشپړ لیست لپاره د بشپړ پن آوټ جدول برخه وګورئ
کلېک کول
ADM-PCIE-9H3 د ډیری ملټي ګیګابایټ ټرانسیور کواډونو او FPGA پارچه لپاره د انعطاف وړ حوالې ساعت حلونه چمتو کوي. د Si5338 Clock Synthesizer څخه بهر هر ساعت د مخکینۍ پینل USB USB انٹرفیس یا د الفا ډیټا سیسمون FPGA سیریل پورټ څخه د بیا تنظیم وړ دی. دا کارونکي ته اجازه ورکوي چې د غوښتنلیک چلولو وخت کې نږدې هر ډول خپلمنځي ساعت فریکوینسي تنظیم کړي. د ساعت اعظمي فریکونسۍ 312.5MHz ده.
دلته د Si5328 جیټر اټینیوټر هم شتون لري. دا کولی شي د ډیری ساعت فریکونسۍ کې QSFP-DD او OpenCAPI (SlimSAS) کواډ ځایونو ته پاک او همغږي ساعتونه چمتو کړي. دا وسایل یوازې بې ثباته حافظه کاروي، نو د FPGA ډیزاین به د بریښنا دورې پیښې وروسته د راجستر نقشه بیا تنظیم کولو ته اړتیا ولري.
په لاندې برخه کې د ساعت ټول نومونه په بشپړ پنټ جدول کې موندل کیدی شي.
Si5328
که د جټټر توقیف ته اړتیا وي مهرباني وکړئ د Si5328 لپاره د حوالې اسناد وګورئ.
https://www.silabs.com/Support%20Documents/TechnicalDocs/Si5328.pdf
د سرکټ اتصال عکس د Xilinx VCU110 او VCU108، مهرباني وکړئ د حوالې لپاره د Xilinx دیو بورډونه وګورئ
د PCIe حوالې ساعتونه
د 16 MGT لینونه چې د PCIe کارت څنډې سره وصل دي د MGT ټایلونه 224 څخه تر 227 پورې کاروي او سیسټم 100 MHz ساعت کاروي (خالص نوم PCIE_REFCLK).
په بدیل سره، یو پاک، آن بورډ 100MHz ساعت هم شتون لري (خالص نوم PCIE_LCL_REFCLK).
د ټوکر ساعت
ډیزاین د پارچه ساعت وړاندیز کوي (خالص نوم FABRIC_SRC_CLK) کوم چې 300 MHz ته ډیفالټ کوي. دا ساعت د FPGA ډیزاینونو کې د IDELAY عناصرو لپاره کارول کیږي. د جامو ساعت د نړیوال ساعت (GC) پن سره وصل دی.
DIFF_TERM_ADV = TERM_100 د LVDS ختمولو لپاره اړین دی
مرستندویه ساعت
ډیزاین یو معاون ساعت وړاندې کوي (خالص نوم AUX_CLK) کوم چې 300 MHz ته ډیفالټ کوي. دا ساعت د هر هدف لپاره کارول کیدی شي او د نړیوال ساعت (GC) پن سره وصل دی.
DIFF_TERM_ADV = TERM_100 د LVDS ختمولو لپاره اړین دی
د پروګرام کولو ساعت (EMCCLK)
د 100MHz ساعت (خالص نوم EMCCLK_B) د FPGA ترتیب کولو پرمهال د SPI فلش وسیله چلولو لپاره د EMCCLK پن ته تغذیه کیږي. په یاد ولرئ چې دا د نړیوال ساعت وړ IO پن ندی.
QSFP-DD
د QSFP-DD پنجره د MGT ټایلونو 126 او 127 کې موقعیت لري او د 161.1328125MHz ډیفالټ حوالې ساعت کاروي.
په یاد ولرئ چې د دې ساعت فریکونسۍ د سیسټم مانیټر له لارې د Si312 بیا پروګرم وړ ساعت اوسیلیټر بیا برنامه کولو سره تر 5338MHz پورې هر ډول خپلمنځي ساعت فریکونسۍ ته بدلیدلی شي. دا د الفا ډیټا API په کارولو سره یا د مناسب الفا ډیټا سافټویر وسیلو سره د USB په کارولو سره ترسره کیدی شي.
د پن ځایونو لپاره خالص نومونه QSFP_CLK* وګورئ.
د QSFP-DD پنجره هم داسې موقعیت لري چې دا د Si5328 jitter attenuator clock multiplier څخه کلاک کیدی شي.
د پن ځایونو لپاره خالص نومونه SI5328_OUT_1* وګورئ.
Ultraport SlimSAS (OpenCAPI)
د Ultraport SlimSAS نښلونکی د MGT ټایل 124 او 125 کې موقعیت لري.
د OpenCAPI لپاره یو بهرنی 156.25MHz ساعت په کیبل کې چمتو شوی. د کیبل کلاک پن ځایونو لپاره خالص نومونه CAPI_CLK_0 وګورئ.
د دې انٹرفیس لپاره بل بدیل ساعت سرچینه د Si5338 ساعت ترکیب دی چې 161.1328125MHz ته ډیفالټ شوی. د پن ځایونو لپاره خالص نومونه CAPI_CLK_1* وګورئ. په یاد ولرئ چې د دې ساعت فریکونسۍ د سیسټم مانیټر له لارې د Si312 بیا پروګرم وړ ساعت اوسیلیټر بیا برنامه کولو سره تر 5338MHz پورې هر ډول خپلمنځي ساعت فریکونسۍ ته بدلیدلی شي. دا د الفا ډیټا API په کارولو سره یا د مناسب الفا ډیټا سافټویر وسیلو سره د USB په کارولو سره ترسره کیدی شي.
د جټټر حساس غوښتنلیکونو لپاره ، دا انٹرفیس د Si5328 جیټر اټینیوټر څخه کلاک کیدی شي. د پن ځایونو لپاره خالص نومونه SI5328_OUT_0* وګورئ.
د PCI ایکسپریس
ADM-PCIE-9H3 د 1/2/3/1/2 لینونو سره د PCIe Gen 4/8/16 وړتیا لري. FPGA دا لینونه په مستقیم ډول د Xilinx څخه د مربوط PCI ایکسپریس بلاک په کارولو سره چلوي. د PCIe لینک سرعت او د کارول شوي لینونو شمیر په عمومي ډول اتوماتیک دی او د کارونکي مداخلې ته اړتیا نلري.
د PCI ایکسپریس ریسیټ (PERST#) په دوه ځایونو کې د FPGA سره وصل شوی. د بشپړ Pinout جدول سیګنالونه PERST0_1V8_L او PERST1_1V8_L وګورئ.
د تیز سرعت لینونو لپاره نور پن دندې د بشپړ پن آوټ جدول سره ضمیمه شوي pinout کې چمتو شوي
د PCI ایکسپریس مشخصات اړتیا لري چې ټول اضافې کارتونه د 120ms دننه د شمیرنې لپاره چمتو وي وروسته له دې چې بریښنا اعتبار ولري (100ms وروسته د بریښنا اعتبار + 20ms د PERST خوشې کیدو وروسته). ADM-PCIE-9H3 دا اړتیا پوره کوي کله چې د ټنډم بټ سټریم څخه تنظیم شوي د مناسب SPI محدودیتونو سره په برخه کې توضیح شوي:
د فلش حافظې څخه ترتیب. د ټنډم ترتیب په اړه د نورو جزیاتو لپاره، Xilinx xapp 1179 وګورئ.
یادونه:
مختلف موربورډونه / بیکپلینونه به د Xilinx لخوا چمتو شوي PCIe IP کور کې د مختلف RX مساواتو سکیمونو څخه ګټه پورته کړي. الفا ډیټا د لاندې ترتیب کارولو وړاندیز کوي که چیرې یو کارن د دوی سیسټم سره د لینک غلطۍ یا روزنې مسلې تجربه کړي: د IP کور جنریټر کې ، حالت "پرمختللي" ته بدل کړئ او د "GT ترتیبات" ټب خلاص کړئ ، د "فارم فکتور چلول شوي داخل کولو ضایع" بدل کړئ د "اډ ان کارت" څخه "چپ څخه چپ" ته تنظیم کول (د نورو جزیاتو لپاره Xilinx PG239 وګورئ).
QSFP-DD
یو QSFP-DD پنجره په مخکینۍ پینل کې شتون لري. دا پنجره د QSFP28 یا QSFP-DD کیبلونو د استوګنې وړتیا لري (شاته مطابقت لري). دواړه فعال نظری او غیر فعال مسو QSFP-DD/QSFP28 مطابقت لرونکي ماډلونه په بشپړ ډول مطابقت لري. د مخابراتو انٹرفیس په هر چینل کې تر 28Gbps پورې چلولی شي. د QSFP-DD پنجرې کې 8 چینلونه شتون لري (د 224Gbps ټول اعظمي بینډ ویت). دا پنجره د 8x 10G/25G، 2x 100G ایترنیټ، یا کوم بل پروتوکول لپاره مناسبه ده چې د Xilinx GTY Transceivers لخوا ملاتړ کیږي. مهرباني وکړئ د لیږدونکو وړتیاو په اړه د نورو توضیحاتو لپاره د Xilinx کارونکي لارښود UG578 وګورئ.
د QSFP-DD پنجره د کنټرول سیګنالونه لري چې د FPGA سره وصل دي. ارتباط د دې سند په پای کې په بشپړ پاینټ جدول کې توضیح شوی. هغه یادښت چې د پن په دنده کې کارول کیږي QSFP* دی د ځایونو سره په لاندې انځور کې روښانه شوي.
د QSFP_SCL_1V8 او QSFP_SDA_1V8 پنونو څخه کار واخلئ لکه څنګه چې په بشپړ پنټ جدول کې توضیح شوي د QSFP28 راجستر ځای سره اړیکه ونیسئ.
یادونه:
LP_MODE (د ټیټ بریښنا حالت) پنجرې ته په ځمکه پورې تړلی دی، د بریښنا مقرراتو تنظیم کولو لپاره د مدیریت انٹرفیس وکاروئ.
دا د الفا ډیټا لپاره ممکنه ده چې د QSFP-DD او QSFP9 اجزاوو سره د ADM-PCIE-3H28 مخکې فټ شي. لاندې جدول د دې تختې سره د امر کولو پرمهال د نصب شوي ټرانسیورونو برخې شمیره ښیې.
جدول 5 : QSFP28 برخه شمیره
| د امر کوډ | تفصیل | برخه شمیره | جوړونکی |
| Q10 | 40G (4×10) QSFP نظری لیږدونکی | FTL410QE2C | Finisar |
| Q14 | 56G (4×14) QSFP نظری لیږدونکی | FTL414QB2C | Finisar |
| Q25 | 100G (4×25) QSFP28 آپټیکل لیږدونکی | FTLC9558REPM | Finisar |
OpenCAPI Ultraport SlimSAS
د تختې شاته د الټراپورټ سلم ایس ایس ریسیپټیکس د OpenCAPI موافق انٹرفیسونو ته اجازه ورکوي چې په 200G کې چلیږي (8 چینلونه په 25G کې). مهرباني وکړئ د OpenCAPI او د هغې ګټو په اړه د نورو معلوماتو لپاره support@alpha-data.com یا ستاسو د IBM استازي سره اړیکه ونیسئ.
د SlimSAS نښلونکی د اضافي 2x QSFP28 بریک آوټ بورډ سره نښلولو لپاره هم کارول کیدی شي، اړیکه sales@alpha-data.com د نورو جزیاتو لپاره. په بدیل سره، د کیبلینګ کیب په چیسس کې د ډیری ADM-PCIE-9H3 کارتونو سره نښلولو لپاره کارول کیږي.
د سیسټم څارنه
ADM-PCIE-9H3 د تودوخې د څارنې وړتیا لري، حجمtage، او د سیسټم اوسنی د بورډ عملیات چیک کولو لپاره. نظارت د اتمیل AVR مایکرو کنټرولر په کارولو سره پلي کیږي.
که د اصلي FPGA تودوخه د 105 درجو سانتي ګراد څخه زیاته وي، FPGA به پاک شي ترڅو کارت ته زیان ونه رسوي.
د مایکرو کنټرولر دننه د کنټرول الګوریتم په اوتومات ډول د لاین حجم چیک کړئtages او په بورډ کې تودوخې او شریکول د الفا ډیټا حوالې ډیزاین کڅوړه کې جوړ شوي وقف شوي سیریل انٹرفیس (په جلا توګه پلورل شوي) کې FPGA ته معلومات چمتو کوي. معلومات په مستقیم پینل کې د USB انٹرفیس یا د PCIe کارت څنډه کې موجود IPMI انٹرفیس له لارې مستقیم د مایکرو کنټرولر څخه هم لاسرسی کیدی شي.
جدول 6 : ټوکtage، اوسني، او د تودوخې څارونکي
| څارونکي | شاخص | هدف/تفصیل |
| ETC | ETC | د تېر شوي وخت کاونټر (ثانوي) |
| EC | EC | د پیښې کاونټر (د بریښنا دورې) |
| 12V | ADC00 | د بورډ ان پټ عرضه |
| 12V_I | ADC01 | د 12V ننوتو جریان amps |
| 3.3V | ADC02 | د بورډ ان پټ عرضه |
| 3.3V_I | ADC03 | د 3.3V ننوتو جریان amps |
| 3.3V | ADC05 | د بورډ داخلولو مرستندویه ځواک |
| 3.3V | ADC05 | د QSFP آپټیکس لپاره 3.3V |
| 2.5V | ADC06 | ساعت او DRAM voltage عرضه |
| 1.8V | ADC07 | FPGA IO voltage (VCCO) |
| 1.8V | ADC08 | د انتقال ځواک (AVCC_AUX) |
| 1.2V | ADC09 | د HBM بریښنا |
| 1.2V | ADC10 | د انتقال ځواک (AVTT) |
| 0.9V | ADC11 | د انتقال ځواک (AVCC) |
| 0.85-0.90V | ADC12 | BRAM + INT_IO (VccINT_IO) |
| 0.72-0.90V | ADC13 | د FPGA کور اکمالات (VccINT) |
| uC_Temp | TMP00 | FPGA د تودوخې پر مهال |
| بورډ0_Temp | TMP01 | مخکینۍ تختې ته نږدې د بورډ تودوخې |
| بورډ1_Temp | TMP02 | د بورډ تودوخه د شا پورتنۍ کونج ته نږدې |
| FPGA_Temp | TMP03 | FPGA د تودوخې پر مهال |
د سیسټم نظارت حالت LEDs
LEDs D5 (سور) او D6 (شین) د کارت روغتیا حالت په ګوته کوي.
جدول 7 : د حالت LED تعریفونه
| LEDs | حالت |
| شین | چلول او هیڅ الارم نشته |
| شنه + سور | سټینډ بای (د بریښنا بند) |
| شنه فلش کول + سور فلش کول (یوځای) | پاملرنه - مهم الارم فعال دی |
| شنه چمکۍ + سور چمکۍ (بدیل) | د خدمت حالت |
| شنه + سور فلش کول | پاملرنه - الارم فعال |
| سور | د غوښتنلیک فرم ویئر ورک شوی یا غلط فرم ویئر |
| چمکۍ سور | د FPGA ترتیب د بورډ ساتنې لپاره پاک شوی |
د فین کنټرولرونه
آن بورډ USB بس چې د سیسټم مانیټر لخوا کنټرول شوی د MAX6620 فین کنټرولر ته لاسرسی لري. دا وسیله د څو آن بورډ سیسټم مانیټر مواصلاتي انٹرفیسونو له لارې کنټرول کیدی شي ، پشمول د USB ، PCIe Edge SMBUS ، او FPGA sysmon سیرل مواصلاتي بندر. د فین کنټرولر د I2C بس 1 په پته 0x2a کې دی. د اضافي پوښتنو لپاره. اړیکه support@alpha-data.com د دې کنټرولرونو کارولو په اړه اضافي پوښتنو سره.
د USB انٹرفیس
FPGA په مستقیم ډول د USB اتصال څخه په مخکینۍ پینل یا د شا کارت څنډه کې تنظیم کیدی شي.
ADM-PCIE-9H3 د ډیجیلنټ USB-J کارويTAG د کنورټر بکس چې د Xilinx سافټویر وسیلې سویټ لخوا ملاتړ کیږي. په ساده ډول د مایکرو-USB AB ډوله کیبل د ADM-PCIE-9H3 USB پورټ او د ویواډو نصب شوي کوربه کمپیوټر ترمینځ وصل کړئ. د Vivado هارډویر مدیر به په اتوماتيک ډول FPGA پیژني او تاسو ته اجازه درکوي د FPGA او SBPI ترتیب PROM تنظیم کړئ.
ورته USB نښلونکی د سیسټم نظارت سیسټم مستقیم لاسرسي لپاره کارول کیږي. ټول جلدtagپه دې انٹرفیس کې د الفا ډیټا د avr2util سافټویر په کارولو سره es، جریانونه، تودوخې، او د بې ثباته ساعت ترتیب تنظیمات لاسرسی کیدی شي.
د وینډوز لپاره Avr2util او اړوند USB ډرایور دلته د ډاونلوډ وړ دی:
https://support.alpha-data.com/pub/firmware/utilities/windows/
د لینکس لپاره Avr2util دلته د ډاونلوډ وړ دی:
https://support.alpha-data.com/pub/firmware/utilities/linux/
"avr2util.exe /؟" وکاروئ د ټولو انتخابونو لیدلو لپاره.
د مثال لپارهampد "avr2util.exe /usbcom com4 ښودنې سینسر" به د سینسر ټول ارزښتونه وښیې.
د مثال لپارهample "avr2util.exe /usbcom com4 setclknv 1 156250000" به د QSFP ساعت 156.25MHz ته تنظیم کړي. setclk شاخص 0 = CAPI_CLK_1، شاخص 1 = QSFP_CLK، شاخص 2 = AUX_CLK، شاخص 3 = FABRIC_CLK.
د وینډوز وسیلې مدیر لاندې ټاکل شوي د com پورټ نمبر سره میچ کولو لپاره 'com4' بدل کړئ
ترتیب
په ADM-PCIE-9H3 کې د FPGA تنظیم کولو دوه اصلي لارې شتون لري:
- د فلش حافظې څخه، په بریښنا کې، لکه څنګه چې په 3.8.1 برخه کې تشریح شوي
- د USB کیبل کارول په هر یو USB پورټ برخه 3.8.2 کې وصل شوي
د فلش حافظې څخه ترتیب
FPGA په اتوماتيک ډول د دوه 256 Mbit QSPI فلش حافظې وسیلې څخه په بریښنا کې تنظیم کیدی شي چې د x8 SPI وسیلې په توګه تنظیم شوي (د مایکرون برخې شمیرې MT25QU256ABA8E12-0). دا فلش وسیلې عموما د 32 MiByte هر یو په دوه برخو ویشل شوي ، چیرې چې هره سیمه د VU33P FPGA لپاره د غیر کمپریس شوي بټ سټریم ساتلو لپاره کافي لویه ده.
ADM-PCIE-9H3 د ساده PCIe پای ټکی بټ سټریم سره لیږل شوی چې د لومړني الفا ډیټا ADXDMA بټ سټریم لري. د الفا ډیټا کولی شي د تولید ازموینې پرمهال په نورو دودیز بټ سټریمونو کې بار کړي ، مهرباني وکړئ اړیکه ونیسئ sales@alpha-data.com د نورو جزیاتو لپاره.
دا ممکنه ده چې په دې هارډویر کې د فال بیک عکس سره ملټي بوټ وکاروئ. د ماسټر SPI ترتیب کولو انٹرفیس او د فال بیک ملټي بوټ په Xilinx UG570 کې په تفصیل سره بحث شوی. په بریښنا کې، FPGA هڅه کوي خپل ځان په سیریل ماسټر حالت کې په برنامه کې د سرلیک مینځپانګې پراساس تنظیم کړي. file. ملټي بک او ICAP د FPGA کې د بارولو لپاره د دوه ترتیب کولو سیمو ترمینځ غوره کولو لپاره کارول کیدی شي. د جزیاتو لپاره Xilinx UG570 ملټي بوټ وګورئ.
پورته شوی عکس د فیلډ تازه کولو ترتیب کولو میتودونو سره د ټنډیم PROM یا ټنډیم PCIE ملاتړ هم کولی شي.
دا اختیارونه د PCIe ریسیټ وخت اړتیاو پوره کولو کې د مرستې لپاره د بریښنا بار بار وخت کموي. د ساحې سره ټنډم کوربه سیسټم هم وړوي ترڅو د PCIe لینک له لاسه ورکولو پرته د کارونکي FPGA منطق بیا تنظیم کړي ، یو ګټور خصوصیت کله چې د سیسټم ری سیٹ او د بریښنا دورې اختیار نه وي.
د الفا ډیټا سیسټم مانیټر د فلش حافظې بیا تنظیمولو او د FPGA بیا پروګرم کولو وړتیا هم لري.
دا د FPGA بیا برنامه کولو لپاره ګټور ناکام خوندي میکانیزم چمتو کوي حتی که دا د PCIe بس څخه وځي. د سیسټم مانیټر په مخکني پینل او شا څنډه کې د USB له لارې لاسرسی کیدی شي ، یا د PCIe څنډه کې د SMBUS اتصالونو څخه.
د جوړونې او پروګرام کولو ترتیب انځورونه
یو څه پیدا کړئfile د دې خنډونو سره (xapp1233 وګورئ):
- set_property BITSTREAM.GENERAL.COMPRESS TRUE [ current_design ]
- set_property BITSTREAM.CONFIG.EXTMASTERCCLK_EN {DIV-1} [current_design]
- set_property BITSTREAM.CONFIG.SPI_32BIT_ADDR هو [اوسنۍ_ډیزاین]
- set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 8 [اوسنۍ_ډیزاین]
- set_property BITSTREAM.CONFIG.SPI_FALL_EDGE هو [اوسنۍ_ډیزاین]
- set_property BITSTREAM.CONFIG.UNUSEDPIN {Pullnone} [current_design]
- set_property CFGBVS GND [ اوسنی_ډیزاین ]
- set_property CONFIG_VOLTAGE 1.8 [ اوسنی_ډیزاین ]
- set_property BITSTREAM.CONFIG.OVERTEMPSHUTDOWN فعال کړئ [موجوده_ډیزاین]
MCS جوړ کړئ file د دې ملکیتونو سره (write_cfgmem):
- - د MCS بڼه
- - اندازه 64
- - انٹرفیس SPIx8
- -لوډبټ "د 0x0000000 پورتهfile/filename.bit>" (0 ځای)
- -لوډبټ "د 0x2000000 پورتهfile/filename.bit>" (لومړی ځای، اختیاري)
د دې ترتیباتو سره د ویواډو هارډویر مدیر سره برنامه (وګورئ xapp1233):
- SPI part: mt25qu256-spi-x1_x2_x4_x8
- د غیر کنفینګ میم I/O پنونو حالت: پل - هیڅ نه
- څلور په نښه کړئ files د write_cfgmem tcl کمانډ څخه رامینځته شوی.
د J له لارې ترتیب کولTAG
یو مایکرو-USB AB کیبل ممکن د مخکینۍ پینل یا شاته څنډه USB پورټ سره وصل وي. دا FPGA ته اجازه ورکوي چې د یوځای شوي Digilent J له لارې د Xilinx Vivado هارډویر مدیر په کارولو سره بیا تنظیم شي.TAG د کنورټر بکس. وسیله به په اوتومات ډول د ویواډو هارډویر مدیر کې وپیژندل شي.
د نورو تفصيلي لارښوونو لپاره، مهرباني وکړئ د Xilinx UG908 برخه "د FPGA وسیلې برنامه کولو لپاره د Vivado هارډویر مدیر کارول" وګورئ: https://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_1/ug908-vivado-programming-debugging.pdf
GPIO نښلونکی
د GPIO اختیار د مولیکس څخه د 87832-1222 برخې شمیرې سره یو څو اړخیز کفن شوی نښلونکی لري چې کاروونکو ته د ګمرک IO اړتیاو سره د FPGA سیګنالونو سره څلور مستقیم وصل ورکوي.
وړاندیز شوی ملګری پلګ: مولیکس 0875681273 یا 0511101260
د مستقیم ارتباط FPGA سیګنالونه
8 جالونه د GPIO سرلیک ته ویشل شوي، د توپیر جوړه څلور سیټونه. دا سیګنال د هر ډول 1.8V ملاتړ شوي سیګنلینګ معیارونو لپاره مناسب دي چې د Xilinx UltraScale جوړښت لخوا ملاتړ کیږي. د IO اختیارونو لپاره Xilinx UG571 وګورئ.
LVDS او 1.8 CMOS مشهور انتخابونه دي. د 0th GPIO سیګنال شاخص د نړیوال ساعت اتصال لپاره مناسب دی.
د مستقیم وصل GPIO سیګنالونه د 1.8V پورې محدود دي د Quickswitch (74CBTLVD3245PW) په واسطه ترڅو FPGA د ډیروالي څخه خوندي کړيtage په IO پنونو کې. دا Quickswitch سیګنالونو ته اجازه ورکوي چې په دواړو لورو کې یوازې د 4 ohms لړۍ خنډ او د 1ns څخه لږ د تبلیغ ځنډ سره سفر وکړي. جالونه د Quickswitch وروسته په مستقیم ډول د FPGA سره وصل دي.
د مستقیم ارتباط سیګنال نومونه د GPIO_0_1V8_P/N او GPIO_1_1V8_P/N، او داسې نور په نښه شوي دي ترڅو قطبي او ګروپي ښکاره کړي. د سیګنال پن تخصیص په بشپړ پن آوټ جدول کې موندل کیدی شي
د وخت داخلول
J1.1 او J1.2 د جلا شوي وخت ان پټ سیګنال په توګه کارول کیدی شي (تر 25MHz پورې). غوښتنلیکونه کولی شي په مستقیم ډول د GPIO نښلونکي سره وصل شي، یا د الفا ډاټا کولی شي د SMA یا ورته نښلونکي سره په مخکینۍ پینل کې کیبل شوي حل چمتو کړي. د مخکینۍ پینل نښلونکي اختیارونو لپاره sales@alpha-data.com سره اړیکه ونیسئ.
د پن ځایونو لپاره، د سیګنال نوم ISO_CLK په بشپړ پینټ جدول کې وګورئ.
سیګنال د 2367 ohm لړۍ مقاومت سره د نظری جلا کونکي برخې نمبر TLP220 له لارې جلا شوی.
کارن EEPROM
د 2Kb I2C کاروونکي EEPROM د MAC پتې یا نورو کاروونکو معلوماتو ذخیره کولو لپاره چمتو شوی. د EEPROM برخه شمیره CAT34C02HU4IGT4A ده
د پته پن A2، A1، او A0 ټول په منطقي '0' پورې تړل شوي دي.
د محافظت لیکلو (WP)، سیریل کلاک (SCL)، او سیریل ډیټا (SDA) پن دندې په ترتیب سره د SPARE_WP، SPARE_SCL، او SPARE_SDA نومونو سره په بشپړ پن آوټ جدول کې موندل کیدی شي.
د WP، SDA، او SCL سیګنالونه ټول په کارت کې بهرني پل اپ مقاومت کونکي لري.
A ضمیمه: د پای پای جدول بشپړ
جدول 8 : د پای ټکی بشپړ جدول (په راتلونکی مخ کې دوام لري)
| د پن نمبر | د سیګنال نوم | د پن نوم | د بانک والیتtage |
| BC18 | AUX_CLK_PIN_N | IO_L11N_T1U_N9_GC_64 | 1.8 (LVCMOS18) |
| BB18 | AUX_CLK_PIN_P | IO_L11P_T1U_N8_GC_64 | 1.8 (LVCMOS18) |
| BF33 | AVR_B2U_1V8 | IO_L2P_T0L_N2_66 | 1.8 (LVCMOS18) |
| BF31 | AVR_HS_B2U_1V8 | IO_L1P_T0L_N0_DBC_66 | 1.8 (LVCMOS18) |
| BB33 | AVR_HS_CLK_1V8 | IO_L12N_T1U_N11_GC_66 | 1.8 (LVCMOS18) |
| BF32 | AVR_HS_U2B_1V8 | IO_L1N_T0L_N1_DBC_66 | 1.8 (LVCMOS18) |
| BA33 | AVR_MON_CLK_1V8 | IO_L12P_T1U_N10_GC_66 | 1.8 (LVCMOS18) |
| BF34 | AVR_U2B_1V8 | IO_L2N_T0L_N3_66 | 1.8 (LVCMOS18) |
| AK39 | CAPI_CLK_0_PIN_N | MGTREFCLK0N_124 | MGT REFCLK |
| AK38 | CAPI_CLK_0_PIN_P | MGTREFCLK0P_124 | MGT REFCLK |
| AF39 | CAPI_CLK_1_PIN_N | MGTREFCLK0N_125 | MGT REFCLK |
| AF38 | CAPI_CLK_1_PIN_P | MGTREFCLK0P_125 | MGT REFCLK |
| BF17 | CAPI_I2C_SCL_1V8 | IO_L1P_T0L_N0_DBC_64 | 1.8 (LVCMOS18) |
| BF16 | CAPI_I2C_SDA_1V8 | IO_L1N_T0L_N1_DBC_64 | 1.8 (LVCMOS18) |
| BF19 | CAPI_INT/RESET_1V8 | IO_L2P_T0L_N2_64 | 1.8 (LVCMOS18) |
| BF43 | CAPI_RX0_N | MGTYRXN0_124 | MGT |
| BF42 | CAPI_RX0_P | MGTYRXP0_124 | MGT |
| BD44 | CAPI_RX1_N | MGTYRXN1_124 | MGT |
| BD43 | CAPI_RX1_P | MGTYRXP1_124 | MGT |
| BB44 | CAPI_RX2_N | MGTYRXN2_124 | MGT |
| BB43 | CAPI_RX2_P | MGTYRXP2_124 | MGT |
| AY44 | CAPI_RX3_N | MGTYRXN3_124 | MGT |
| AY43 | CAPI_RX3_P | MGTYRXP3_124 | MGT |
| BC46 | CAPI_RX4_N | MGTYRXN0_125 | MGT |
| BC45 | CAPI_RX4_P | MGTYRXP0_125 | MGT |
| BA46 | CAPI_RX5_N | MGTYRXN1_125 | MGT |
| BA45 | CAPI_RX5_P | MGTYRXP1_125 | MGT |
| AW46 | CAPI_RX6_N | MGTYRXN2_125 | MGT |
| AW45 | CAPI_RX6_P | MGTYRXP2_125 | MGT |
| AV44 | CAPI_RX7_N | MGTYRXN3_125 | MGT |
| AV43 | CAPI_RX7_P | MGTYRXP3_125 | MGT |
| AT39 | CAPI_TX0_N | MGTYTXN0_124 | MGT |
| AT38 | CAPI_TX0_P | MGTYTXP0_124 | MGT |
| د پن نمبر | د سیګنال نوم | د پن نوم | د بانک والیتtage |
| AR41 | CAPI_TX1_N | MGTYTXN1_124 | MGT |
| AR40 | CAPI_TX1_P | MGTYTXP1_124 | MGT |
| AP39 | CAPI_TX2_N | MGTYTXN2_124 | MGT |
| AP38 | CAPI_TX2_P | MGTYTXP2_124 | MGT |
| AN41 | CAPI_TX3_N | MGTYTXN3_124 | MGT |
| AN40 | CAPI_TX3_P | MGTYTXP3_124 | MGT |
| AM39 | CAPI_TX4_N | MGTYTXN0_125 | MGT |
| AM38 | CAPI_TX4_P | MGTYTXP0_125 | MGT |
| AL41 | CAPI_TX5_N | MGTYTXN1_125 | MGT |
| AL40 | CAPI_TX5_P | MGTYTXP1_125 | MGT |
| AJ41 | CAPI_TX6_N | MGTYTXN2_125 | MGT |
| AJ40 | CAPI_TX6_P | MGTYTXP2_125 | MGT |
| AG41 | CAPI_TX7_N | MGTYTXN3_125 | MGT |
| AG40 | CAPI_TX7_P | MGTYTXP3_125 | MGT |
| AV26 | EMCCLK_B | IO_L24P_T3U_N10_EMCCLK_65 | 1.8 (LVCMOS18) |
| BA31 | FABRIC_CLK_PIN_N | IO_L13N_T2L_N1_GC_QBC_66 | 1.8 (LVDS د DIFF_TERM_ADV سره) |
| AY31 | FABRIC_CLK_PIN_P | IO_L13P_T2L_N0_GC_QBC_66 | 1.8 (LVDS د DIFF_TERM_ADV سره) |
| BA8 | FPGA_FLASH_CE0_L | RDWR_FCS_B_0 | 1.8 (LVCMOS18) |
| AW24 | FPGA_FLASH_CE1_L | IO_L2N_T0L_N3_FWE_FCS2_B_65 | 1.8 (LVCMOS18) |
| AW7 | FPGA_FLASH_DQ0 | D00_MOSI_0 | 1.8 (LVCMOS18) |
| AV7 | FPGA_FLASH_DQ1 | D01_DIN_0 | 1.8 (LVCMOS18) |
| AW8 | FPGA_FLASH_DQ2 | D02_0 | 1.8 (LVCMOS18) |
| AV8 | FPGA_FLASH_DQ3 | D03_0 | 1.8 (LVCMOS18) |
| AV28 | FPGA_FLASH_DQ4 | IO_L22P_T3U_N6_DBC_AD0P
_D04_65 |
1.8 (LVCMOS18) |
| AW28 | FPGA_FLASH_DQ5 | IO_L22N_T3U_N7_DBC_AD0N
_D05_65 |
1.8 (LVCMOS18) |
| BB28 | FPGA_FLASH_DQ6 | IO_L21P_T3L_N4_AD8P_D06_65 | 1.8 (LVCMOS18) |
| BC28 | FPGA_FLASH_DQ7 | IO_L21N_T3L_N5_AD8N_D07_65 | 1.8 (LVCMOS18) |
| BA19 | GPIO_0_1V8_N | IO_L13N_T2L_N1_GC_QBC_64 | 1.8 (LVCMOS18or LVDS) |
| AY19 | GPIO_0_1V8_P | IO_L13P_T2L_N0_GC_QBC_64 | 1.8 (LVCMOS18or LVDS) |
| AY20 | GPIO_1_1V8_N | IO_L15N_T2L_N5_AD11N_64 | 1.8 (LVCMOS18or LVDS) |
| AY21 | GPIO_1_1V8_P | IO_L15P_T2L_N4_AD11P_64 | 1.8 (LVCMOS18or LVDS) |
| AW20 | GPIO_2_1V8_N | IO_L16N_T2U_N7_QBC_AD3N_64 | 1.8 (LVCMOS18or LVDS) |
| د پن نمبر | د سیګنال نوم | د پن نوم | د بانک والیتtage |
| AV20 | GPIO_2_1V8_P | IO_L16P_T2U_N6_QBC_AD3P_64 | 1.8 (LVCMOS18or LVDS) |
| AW18 | GPIO_3_1V8_N | IO_L17N_T2U_N9_AD10N_64 | 1.8 (LVCMOS18or LVDS) |
| AW19 | GPIO_3_1V8_P | IO_L17P_T2U_N8_AD10P_64 | 1.8 (LVCMOS18or LVDS) |
| BA27 | IBM_PERST_1V8_L | IO_L20P_T3L_N2_AD1P_D08_65 | 1.8 (LVCMOS18) |
| BA18 | ISO_CLK_1V8 | IO_L14P_T2L_N2_GC_64 | 1.8 (LVCMOS18) |
| AD8 | PCIE_LCL_REFCLK_PIN_N | MGTREFCLK0N_226 | MGT REFCLK |
| AD9 | PCIE_LCL_REFCLK_PIN_P | MGTREFCLK0P_226 | MGT REFCLK |
| AF8 | PCIE_REFCLK_1_PIN_N | MGTREFCLK0N_225 | MGT REFCLK |
| AF9 | PCIE_REFCLK_1_PIN_P | MGTREFCLK0P_225 | MGT REFCLK |
| AB8 | PCIE_REFCLK_2_PIN_N | MGTREFCLK0N_227 | MGT REFCLK |
| AB9 | PCIE_REFCLK_2_PIN_P | MGTREFCLK0P_227 | MGT REFCLK |
| AL1 | PCIE_RX0_N | MGTYRXN3_227 | MGT |
| AL2 | PCIE_RX0_P | MGTYRXP3_227 | MGT |
| AM3 | PCIE_RX1_N | MGTYRXN2_227 | MGT |
| AM4 | PCIE_RX1_P | MGTYRXP2_227 | MGT |
| BA1 | PCIE_RX10_N | MGTYRXN1_225 | MGT |
| BA2 | PCIE_RX10_P | MGTYRXP1_225 | MGT |
| BC1 | PCIE_RX11_N | MGTYRXN0_225 | MGT |
| BC2 | PCIE_RX11_P | MGTYRXP0_225 | MGT |
| AY3 | PCIE_RX12_N | MGTYRXN3_224 | MGT |
| AY4 | PCIE_RX12_P | MGTYRXP3_224 | MGT |
| BB3 | PCIE_RX13_N | MGTYRXN2_224 | MGT |
| BB4 | PCIE_RX13_P | MGTYRXP2_224 | MGT |
| BD3 | PCIE_RX14_N | MGTYRXN1_224 | MGT |
| BD4 | PCIE_RX14_P | MGTYRXP1_224 | MGT |
| BE5 | PCIE_RX15_N | MGTYRXN0_224 | MGT |
| BE6 | PCIE_RX15_P | MGTYRXP0_224 | MGT |
| AK3 | PCIE_RX2_N | MGTYRXN1_227 | MGT |
| AK4 | PCIE_RX2_P | MGTYRXP1_227 | MGT |
| AN1 | PCIE_RX3_N | MGTYRXN0_227 | MGT |
| AN2 | PCIE_RX3_P | MGTYRXP0_227 | MGT |
| AP3 | PCIE_RX4_N | MGTYRXN3_226 | MGT |
| AP4 | PCIE_RX4_P | MGTYRXP3_226 | MGT |
| AR1 | PCIE_RX5_N | MGTYRXN2_226 | MGT |
| AR2 | PCIE_RX5_P | MGTYRXP2_226 | MGT |
| د پن نمبر | د سیګنال نوم | د پن نوم | د بانک والیتtage |
| AT3 | PCIE_RX6_N | MGTYRXN1_226 | MGT |
| AT4 | PCIE_RX6_P | MGTYRXP1_226 | MGT |
| AU1 | PCIE_RX7_N | MGTYRXN0_226 | MGT |
| AU2 | PCIE_RX7_P | MGTYRXP0_226 | MGT |
| AV3 | PCIE_RX8_N | MGTYRXN3_225 | MGT |
| AV4 | PCIE_RX8_P | MGTYRXP3_225 | MGT |
| AW1 | PCIE_RX9_N | MGTYRXN2_225 | MGT |
| AW2 | PCIE_RX9_P | MGTYRXP2_225 | MGT |
| Y4 | PCIE_TX0_PIN_N | MGTYTXN3_227 | MGT |
| Y5 | PCIE_TX0_PIN_P | MGTYTXP3_227 | MGT |
| AA6 | PCIE_TX1_PIN_N | MGTYTXN2_227 | MGT |
| AA7 | PCIE_TX1_PIN_P | MGTYTXP2_227 | MGT |
| AL6 | PCIE_TX10_PIN_N | MGTYTXN1_225 | MGT |
| AL7 | PCIE_TX10_PIN_P | MGTYTXP1_225 | MGT |
| AM8 | PCIE_TX11_PIN_N | MGTYTXN0_225 | MGT |
| AM9 | PCIE_TX11_PIN_P | MGTYTXP0_225 | MGT |
| AN6 | PCIE_TX12_PIN_N | MGTYTXN3_224 | MGT |
| AN7 | PCIE_TX12_PIN_P | MGTYTXP3_224 | MGT |
| AP8 | PCIE_TX13_PIN_N | MGTYTXN2_224 | MGT |
| AP9 | PCIE_TX13_PIN_P | MGTYTXP2_224 | MGT |
| AR6 | PCIE_TX14_PIN_N | MGTYTXN1_224 | MGT |
| AR7 | PCIE_TX14_PIN_P | MGTYTXP1_224 | MGT |
| AT8 | PCIE_TX15_PIN_N | MGTYTXN0_224 | MGT |
| AT9 | PCIE_TX15_PIN_P | MGTYTXP0_224 | MGT |
| AB4 | PCIE_TX2_PIN_N | MGTYTXN1_227 | MGT |
| AB5 | PCIE_TX2_PIN_P | MGTYTXP1_227 | MGT |
| AC6 | PCIE_TX3_PIN_N | MGTYTXN0_227 | MGT |
| AC7 | PCIE_TX3_PIN_P | MGTYTXP0_227 | MGT |
| AD4 | PCIE_TX4_PIN_N | MGTYTXN3_226 | MGT |
| AD5 | PCIE_TX4_PIN_P | MGTYTXP3_226 | MGT |
| AF4 | PCIE_TX5_PIN_N | MGTYTXN2_226 | MGT |
| AF5 | PCIE_TX5_PIN_P | MGTYTXP2_226 | MGT |
| AE6 | PCIE_TX6_PIN_N | MGTYTXN1_226 | MGT |
| AE7 | PCIE_TX6_PIN_P | MGTYTXP1_226 | MGT |
| AH4 | PCIE_TX7_PIN_N | MGTYTXN0_226 | MGT |
| د پن نمبر | د سیګنال نوم | د پن نوم | د بانک والیتtage |
| AH5 | PCIE_TX7_PIN_P | MGTYTXP0_226 | MGT |
| AG6 | PCIE_TX8_PIN_N | MGTYTXN3_225 | MGT |
| AG7 | PCIE_TX8_PIN_P | MGTYTXP3_225 | MGT |
| AJ6 | PCIE_TX9_PIN_N | MGTYTXN2_225 | MGT |
| AJ7 | PCIE_TX9_PIN_P | MGTYTXP2_225 | MGT |
| AW27 | PERST0_1V8_L | IO_T3U_N12_PERSTN0_65 | 1.8 (LVCMOS18) |
| AY27 | PERST1_1V8_L | IO_L23N_T3U_N9_PERSTN1_I 2C_SDA_65 | 1.8 (LVCMOS18) |
| AD39 | QSFP_CLK_PIN_N | MGTREFCLK0N_126 | MGT REFCLK |
| AD38 | QSFP_CLK_PIN_P | MGTREFCLK0P_126 | MGT REFCLK |
| AV16 | QSFP_INT_1V8_L | IO_L24P_T3U_N10_64 | 1.8 (LVCMOS18) |
| BA14 | QSFP_MODPRS_L | IO_L22N_T3U_N7_DBC_AD0N_64 | 1.8 (LVCMOS18) |
| AV15 | QSFP_RST_1V8_L | IO_L24N_T3U_N11_64 | 1.8 (LVCMOS18) |
| AU46 | QSFP_RX0_N | MGTYRXN0_126 | MGT |
| AU45 | QSFP_RX0_P | MGTYRXP0_126 | MGT |
| AT44 | QSFP_RX1_N | MGTYRXN1_126 | MGT |
| AT43 | QSFP_RX1_P | MGTYRXP1_126 | MGT |
| AR46 | QSFP_RX2_N | MGTYRXN2_126 | MGT |
| AR45 | QSFP_RX2_P | MGTYRXP2_126 | MGT |
| AP44 | QSFP_RX3_N | MGTYRXN3_126 | MGT |
| AP43 | QSFP_RX3_P | MGTYRXP3_126 | MGT |
| AN46 | QSFP_RX4_N | MGTYRXN0_127 | MGT |
| AN45 | QSFP_RX4_P | MGTYRXP0_127 | MGT |
| AK44 | QSFP_RX5_N | MGTYRXN1_127 | MGT |
| AK43 | QSFP_RX5_P | MGTYRXP1_127 | MGT |
| AM44 | QSFP_RX6_N | MGTYRXN2_127 | MGT |
| AM43 | QSFP_RX6_P | MGTYRXP2_127 | MGT |
| AL46 | QSFP_RX7_N | MGTYRXN3_127 | MGT |
| AL45 | QSFP_RX7_P | MGTYRXP3_127 | MGT |
| AW15 | QSFP_SCL_1V8 | IO_L23P_T3U_N8_64 | 1.8 (LVCMOS18) |
| AW14 | QSFP_SDA_1V8 | IO_L23N_T3U_N9_64 | 1.8 (LVCMOS18) |
| AH43 | QSFP_TX0_N | MGTYTXN0_126 | MGT |
| AH42 | QSFP_TX0_P | MGTYTXP0_126 | MGT |
| AE41 | QSFP_TX1_N | MGTYTXN1_126 | MGT |
| AE40 | QSFP_TX1_P | MGTYTXP1_126 | MGT |
| AF43 | QSFP_TX2_N | MGTYTXN2_126 | MGT |
| د پن نمبر | د سیګنال نوم | د پن نوم | د بانک والیتtage |
| AF42 | QSFP_TX2_P | MGTYTXP2_126 | MGT |
| AD43 | QSFP_TX3_N | MGTYTXN3_126 | MGT |
| AD42 | QSFP_TX3_P | MGTYTXP3_126 | MGT |
| AC41 | QSFP_TX4_N | MGTYTXN0_127 | MGT |
| AC40 | QSFP_TX4_P | MGTYTXP0_127 | MGT |
| AB43 | QSFP_TX5_N | MGTYTXN1_127 | MGT |
| AB42 | QSFP_TX5_P | MGTYTXP1_127 | MGT |
| AA41 | QSFP_TX6_N | MGTYTXN2_127 | MGT |
| AA40 | QSFP_TX6_P | MGTYTXP2_127 | MGT |
| Y43 | QSFP_TX7_N | MGTYTXN3_127 | MGT |
| Y42 | QSFP_TX7_P | MGTYTXP3_127 | MGT |
| AV36 | SI5328_1V8_SCL | IO_L24N_T3U_N11_66 | 1.8 (LVCMOS18) |
| AV35 | SI5328_1V8_SDA | IO_L24P_T3U_N10_66 | 1.8 (LVCMOS18) |
| AE37 | SI5328_OUT_0_PIN_N | MGTREFCLK1N_125 | MGT REFCLK |
| AE36 | SI5328_OUT_0_PIN_P | MGTREFCLK1P_125 | MGT REFCLK |
| AB39 | SI5328_OUT_1_PIN_N | MGTREFCLK0N_127 | MGT REFCLK |
| AB38 | SI5328_OUT_1_PIN_P | MGTREFCLK0P_127 | MGT REFCLK |
| BB19 | SI5328_REFCLK_IN_N | IO_L12N_T1U_N11_GC_64 | 1.8 (LVDS) |
| BB20 | SI5328_REFCLK_IN_P | IO_L12P_T1U_N10_GC_64 | 1.8 (LVDS) |
| AV33 | SI5328_RST_1V8_L | IO_L22P_T3U_N6_DBC_AD0P_66 | 1.8 (LVCMOS18) |
| BE30 | SPARE_SCL | IO_L5N_T0U_N9_AD14N_66 | 1.8 (LVCMOS18) |
| BC30 | SPARE_SDA | IO_L6P_T0U_N10_AD6P_66 | 1.8 (LVCMOS18) |
| BD30 | SPARE_WP | IO_L6N_T0U_N11_AD6N_66 | 1.8 (LVCMOS18) |
| BE31 | SRVC_MD_L_1V8 | IO_L3P_T0L_N4_AD15P_66 | 1.8 (LVCMOS18) |
| AV32 | USER_LED_A0_1V8 | IO_L18N_T2U_N11_AD2N_66 | 1.8 (LVCMOS18) |
| AW32 | USER_LED_A1_1V8 | IO_T2U_N12_66 | 1.8 (LVCMOS18) |
| AY30 | USER_LED_G0_1V8 | IO_L17N_T2U_N9_AD10N_66 | 1.8 (LVCMOS18) |
| AV31 | USER_LED_G1_1V8 | IO_L18P_T2U_N10_AD2P_66 | 1.8 (LVCMOS18) |
| AW33 | USR_SW_0 | IO_L22N_T3U_N7_DBC_AD0N_66 | 1.8 (LVCMOS18) |
| AY36 | USR_SW_1 | IO_L23P_T3U_N8_66 | 1.8 (LVCMOS18) |
د بیاکتنې تاریخ
| نیټه | بیاکتنه | لخوا بدل شوی | د بدلون طبیعت |
| 24 سپتمبر 2018 | 1.0 | K. روت | ابتدايي خوشې کول |
|
۲۰ اکتوبر ۲۰۲۳ |
1.1 |
K. روت |
د محصول عکسونه تازه شوي، د ډیفالټ پروګرام وړ ساعت فریکونسۍ د CAPI_CLK_1 لپاره 161MHz ته بدله شوې |
|
14 دسمبر 2018 |
1.2 |
K. روت |
د کنفیګریشن فلش برخې شمیره تازه شوې ، د دقت لپاره د gpio توضیحاتو بدلول ، وزن اضافه شوی. |
|
۲۰ اکتوبر ۲۰۲۳ |
1.3 |
K. روت |
تازه شوی ترتیب د پتې نقشه لرې کول او د حافظې برخې ظرفیت سم توضیح کول. |
|
25 جنوري 2022 |
1.4 |
K. روت |
تازه شوی حرارتي فعالیت د حرارتي موثریت ارقام او د کفن د اغیزو په اړه تبصرې شاملول، د برخې څخه د QSFP0 او QSFP1 حوالې لرې کړل QSFP-DD او د 25Gb ټرانسیور برخې شمیره تازه شوې. |
د پیرودونکو خدمت
© 2022 د کاپي حق الفا ډیټا موازي سیسټمونه لمیټډ.
ټول حقونه خوندي دي.
دا خپرونه د کاپي حق قانون لخوا خوندي ده، ټول حقوق خوندي دي. د دې خپرونې هیڅ برخه د الفا ډیټا موازي سیسټمونو لمیټډ لخوا د مخکیني لیکلي رضایت پرته ، په هر شکل یا شکل کې نشي تولید کیدی.
مرکزي دفتر
پته: سویټ L4A، 160 ډنډی کوڅه،
اډینبورګ، EH11 1DQ، انګلستان
تلیفون: +44 131 558 2600
فکس: +44 131 558 2700
بریښنالیک: sales@alpha-data.com
webسایټ: http://www.alpha-data.com
د متحده ایالاتو دفتر
پته: 10822 ویسټ ټولر ډرایو، سویټ 250
لیټلټن، CO 80127
ټیلیفون: (303) 954 8768
فکس: (866) 820 9956 – وړیا
بریښنالیک: sales@alpha-data.com
webسایټ: http://www.alpha-data.com
ټولې سوداګریزې نښې د دوی د اړوندو مالکینو ملکیت دی.
پته: سویټ L4A، 160 ډنډی کوڅه،
اډینبورګ، EH11 1DQ، انګلستان
تلیفون: +44 131 558 2600
فکس: +44 131 558 2700
بریښنالیک: sales@alpha-data.com
webسایټ: http://www.alpha-data.com
پته: 10822 ویسټ ټولر ډرایو، سویټ 250
لیټلټن، CO 80127
ټیلیفون: (303) 954 8768
فکس: (866) 820 9956 – وړیا
بریښنالیک: sales@alpha-data.com
webسایټ: http://www.alpha-data.com
اسناد / سرچینې
 |
د الفا ډیټا ADM-PCIE-9H3 لوړ فعالیت FPGA پروسس کولو کارت [pdf] د کارونکي لارښود ADM-PCIE-9H3 د لوړ فعالیت FPGA پروسس کارت، ADM-PCIE-9H3، د لوړ فعالیت FPGA پروسس کارت، FPGA پروسس کارت، پروسس کارت |
 |
د الفا ډیټا ADM-PCIE-9H3 لوړ فعالیت FPGA پروسس کولو کارت [pdf] د کارونکي لارښود ADM-PCIE-9H3 د لوړ فعالیت FPGA پروسس کارت، ADM-PCIE-9H3، د لوړ فعالیت FPGA پروسس کارت، د فعالیت FPGA پروسس کارت، د FPGA پروسس کارت، پروسس کارت |
