ALPHA ਡੇਟਾ ADM-PCIE-9H3 ਉੱਚ ਪ੍ਰਦਰਸ਼ਨ FPGA ਪ੍ਰੋਸੈਸਿੰਗ ਕਾਰਡ ਉਪਭੋਗਤਾ ਮੈਨੂਅਲ

ALPHA ਡੇਟਾ ADM-PCIE-9H3 ਉੱਚ ਪ੍ਰਦਰਸ਼ਨ FPGA ਪ੍ਰੋਸੈਸਿੰਗ ਕਾਰਡ

ਸਮੱਗਰੀ ਓਹਲੇ

1 ਜਾਣ-ਪਛਾਣ

2 ਬੋਰਡ ਜਾਣਕਾਰੀ

3 ਕਾਰਜਾਤਮਕ ਵਰਣਨ

4 ਅੰਤਿਕਾ A: ਪੂਰਾ ਪਿਨਆਉਟ ਸਾਰਣੀ

ਜਾਣ-ਪਛਾਣ

ADM-PCIE-9H3 ਇੱਕ ਉੱਚ-ਪ੍ਰਦਰਸ਼ਨ ਵਾਲਾ ਪੁਨਰ-ਸੰਰਚਨਾਯੋਗ ਕੰਪਿਊਟਿੰਗ ਕਾਰਡ ਹੈ ਜੋ ਡਾਟਾ ਸੈਂਟਰ ਐਪਲੀਕੇਸ਼ਨਾਂ ਲਈ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਹੈ, ਜਿਸ ਵਿੱਚ ਉੱਚ ਬੈਂਡਵਿਡਥ ਮੈਮੋਰੀ (HBM) ਨਾਲ Xilinx Virtex UltraScale+ Plus FPGA ਦੀ ਵਿਸ਼ੇਸ਼ਤਾ ਹੈ।

ਮੁੱਖ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

PCIe Gen1/2/3 x1/2/4/8/16 capable
ਪੈਸਿਵ ਅਤੇ ਐਕਟਿਵ ਥਰਮਲ ਮੈਨੇਜਮੈਂਟ ਕੌਂਫਿਗਰੇਸ਼ਨ

1/2 ਲੰਬਾਈ, ਘੱਟ ਪ੍ਰੋfile, x16 ਕਿਨਾਰੇ PCIe ਫਾਰਮ ਫੈਕਟਰ
8GB HBM ਆਨ-ਡਾਈ ਮੈਮੋਰੀ 460GB/s ਸਮਰੱਥ ਹੈ

ਇੱਕ QSFP-DD ਪਿੰਜਰੇ 28 Gbps ਪ੍ਰਤੀ 8 ਚੈਨਲਾਂ (224 Gbps) ਤੱਕ ਡਾਟਾ ਦਰਾਂ ਦੇ ਸਮਰੱਥ ਹੈ
OpenCAPI ਦੇ ਅਨੁਕੂਲ ਇੱਕ 8 ਲੇਨ ਅਲਟ੍ਰਾਪੋਰਟ SlimSAS ਕਨੈਕਟਰ ਅਤੇ IO ਵਿਸਥਾਰ ਲਈ ਢੁਕਵਾਂ

VU33P ਜਾਂ VU35P Virtex UltraScale+ FPGAs ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ
ਫਰੰਟ ਪੈਨਲ ਅਤੇ ਪਿਛਲਾ ਕਿਨਾਰਾ ਜੇTAG USB ਪੋਰਟ ਦੁਆਰਾ ਪਹੁੰਚ

FPGA USB/J ਉੱਤੇ ਸੰਰਚਨਾਯੋਗTAG ਅਤੇ SPI ਸੰਰਚਨਾ ਫਲੈਸ਼
ਵੋਲtage, ਵਰਤਮਾਨ ਅਤੇ ਤਾਪਮਾਨ ਦੀ ਨਿਗਰਾਨੀ

8 GPIO ਸਿਗਨਲ ਅਤੇ 1 ਆਈਸੋਲੇਟਿਡ ਟਾਈਮਿੰਗ ਇਨਪੁਟ

ਆਰਡਰ ਕੋਡ
ADM-PCIE-9H3
ADM-PCIE-9H3/NF (ਵਿਕਲਪਿਕ ਪੱਖੇ ਤੋਂ ਬਿਨਾਂ)
ਦੇਖੋ http://www.alpha-data.com/pdfs/adm-pcie-9h3.pdf ਪੂਰੇ ਆਰਡਰਿੰਗ ਵਿਕਲਪਾਂ ਲਈ।

ਬੋਰਡ ਜਾਣਕਾਰੀ

ਭੌਤਿਕ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ
ADM-PCIE-9H3 PCI ਐਕਸਪ੍ਰੈਸ CEM ਸੰਸ਼ੋਧਨ 3.0 ਦੀ ਪਾਲਣਾ ਕਰਦਾ ਹੈ।
ਸਾਰਣੀ 1 : ਮਕੈਨੀਕਲ ਮਾਪ (ਇੰਕ. ਫਰੰਟ ਪੈਨਲ)

ਵਰਣਨ	ਮਾਪ
ਕੁੱਲ ਡੀ	80.1 ਮਿਲੀਮੀਟਰ
ਕੁੱਲ ਡੀ.ਐਕਸ	181.5 ਮਿਲੀਮੀਟਰ
ਕੁੱਲ Dz	19.7 ਮਿਲੀਮੀਟਰ
ਭਾਰ	350 ਗ੍ਰਾਮ

ਚੈਸੀ ਦੀਆਂ ਲੋੜਾਂ

ਪੀਸੀਆਈ ਐਕਸਪ੍ਰੈਸ
ADM-PCIE-9H3 PCIe Gen 1/2/3 ਦੇ ਨਾਲ 1/2/4/8/16 ਲੇਨਾਂ ਦੇ ਨਾਲ, PCI ਐਕਸਪ੍ਰੈਸ ਲਈ Xilinx ਏਕੀਕ੍ਰਿਤ ਬਲਾਕ ਦੀ ਵਰਤੋਂ ਕਰਨ ਦੇ ਸਮਰੱਥ ਹੈ।

ਮਕੈਨੀਕਲ ਲੋੜਾਂ
ਮਕੈਨੀਕਲ ਅਨੁਕੂਲਤਾ ਲਈ ਇੱਕ 16-ਲੇਨ ਭੌਤਿਕ PCIe ਸਲਾਟ ਦੀ ਲੋੜ ਹੈ।

ਪਾਵਰ ਦੀਆਂ ਲੋੜਾਂ
ADM-PCIE-9H3 PCIe ਕਿਨਾਰੇ ਤੋਂ ਸਾਰੀ ਸ਼ਕਤੀ ਖਿੱਚਦਾ ਹੈ। PCIe ਨਿਰਧਾਰਨ ਦੇ ਅਨੁਸਾਰ, ਇਹ ਕਾਰਡ ਦੀ ਪਾਵਰ ਖਪਤ ਨੂੰ ਵੱਧ ਤੋਂ ਵੱਧ 75W ਤੱਕ ਸੀਮਿਤ ਕਰਦਾ ਹੈ।
ਬਿਜਲੀ ਦੀ ਖਪਤ ਦੇ ਅੰਦਾਜ਼ੇ ਲਈ Xilinx XPE ਸਪ੍ਰੈਡਸ਼ੀਟ ਅਤੇ ਅਲਫ਼ਾ ਡੇਟਾ ਤੋਂ ਉਪਲਬਧ ਪਾਵਰ ਐਸਟੀਮੇਟਰ ਟੂਲ ਦੀ ਵਰਤੋਂ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਕਿਰਪਾ ਕਰਕੇ ਇਸ ਟੂਲ ਨੂੰ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ support@alpha-data.com ਨਾਲ ਸੰਪਰਕ ਕਰੋ।
ਐਕਸਪੀਈ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਗਣਨਾ ਕੀਤੀ ਰੇਲਾਂ ਲਈ ਉਪਲਬਧ ਪਾਵਰ ਹੇਠਾਂ ਦਿੱਤੀ ਗਈ ਹੈ:

ਟੇਬਲ 2 : ਰੇਲ ਦੁਆਰਾ ਉਪਲਬਧ ਪਾਵਰ

ਵੋਲtage	ਸਰੋਤ ਦਾ ਨਾਮ	ਮੌਜੂਦਾ ਸਮਰੱਥਾ
0.72-0.90	VCC_INT + VCCINT_IO + VCC_BRAM	42 ਏ
0.9	MGTAVCC	5A
1.2	MGTAVTT	9A
1.2	VCC_HBM * VCC_IO_HBM	14 ਏ
1.8	VCCAUX + VCCAUX_IO + VCCO_1.8V	1.5 ਏ
1.8	MGTVCCAUX	0.5 ਏ
2.5	VCCAUX_HBM	2.2 ਏ
3.3	ਆਪਟਿਕਸ ਲਈ 3.3V	3.6 ਏ

ਥਰਮਲ ਪ੍ਰਦਰਸ਼ਨ
ਜੇਕਰ FPGA ਕੋਰ ਤਾਪਮਾਨ 105 ਡਿਗਰੀ ਸੈਲਸੀਅਸ ਤੋਂ ਵੱਧ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਕਾਰਡ ਨੂੰ ਓਵਰ-ਹੀਟਿੰਗ ਤੋਂ ਰੋਕਣ ਲਈ FPGA ਡਿਜ਼ਾਈਨ ਨੂੰ ਸਾਫ਼ ਕਰ ਦਿੱਤਾ ਜਾਵੇਗਾ।
ADM-PCIE-9H3 FPGA ਦੇ ਤਾਪਮਾਨ ਨੂੰ ਘਟਾਉਣ ਲਈ ਇੱਕ ਹੀਟ ਸਿੰਕ ਦੇ ਨਾਲ ਆਉਂਦਾ ਹੈ, ਜੋ ਆਮ ਤੌਰ 'ਤੇ ਕਾਰਡ 'ਤੇ ਸਭ ਤੋਂ ਗਰਮ ਬਿੰਦੂ ਹੁੰਦਾ ਹੈ। FPGA ਡਾਈ ਦਾ ਤਾਪਮਾਨ 100 ਡਿਗਰੀ ਸੈਲਸੀਅਸ ਦੇ ਹੇਠਾਂ ਰਹਿਣਾ ਚਾਹੀਦਾ ਹੈ। FPGA ਡਾਈ ਤਾਪਮਾਨ ਦੀ ਗਣਨਾ ਕਰਨ ਲਈ, ਆਪਣੀ ਐਪਲੀਕੇਸ਼ਨ ਪਾਵਰ ਲਓ, ਹੇਠਾਂ ਦਿੱਤੀ ਸਾਰਣੀ ਤੋਂ Theta JA ਨਾਲ ਗੁਣਾ ਕਰੋ, ਅਤੇ ਆਪਣੇ ਸਿਸਟਮ ਦੇ ਅੰਦਰੂਨੀ ਅੰਬੀਨਟ ਤਾਪਮਾਨ ਵਿੱਚ ਸ਼ਾਮਲ ਕਰੋ। ਹੇਠਾਂ ਦਿੱਤਾ ਗ੍ਰਾਫ਼ ਦੋ ਲਾਈਨਾਂ ਦਿਖਾਉਂਦਾ ਹੈ, ਇੱਕ ਦੀ ਜਾਂਚ ਕਫ਼ਨਾਂ ਦੇ ਨਾਲ ਇੱਕ ਡੈਕਟ ਵਿੱਚ ਕੀਤੀ ਗਈ ਸੀ, ਅਤੇ ਦੂਜੀ ਨੂੰ ਕਫ਼ਨਾਂ ਤੋਂ ਬਿਨਾਂ ਟੈਸਟ ਕੀਤਾ ਗਿਆ ਸੀ। ਕਾਰਜਕੁਸ਼ਲਤਾ ਆਮ ਤੌਰ 'ਤੇ ਕਫਨ ਦੇ ਬਿਨਾਂ ਬਿਹਤਰ ਹੁੰਦੀ ਹੈ, ਪਰ ਉਹ ਬਿਹਤਰ ਹੈਂਡਲਿੰਗ ਪ੍ਰਦਾਨ ਕਰਦੇ ਹਨ ਅਤੇ ਸੰਖੇਪ ਸਰਵਰਾਂ ਵਿੱਚ ਹਵਾ ਦੇ ਮੁੜ ਸੰਚਾਰ ਨੂੰ ਘਟਾਉਂਦੇ ਹਨ। ਕਫ਼ਨ ਨੂੰ 1/16″ ਹੈਕਸ ਡਰਾਈਵਰ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਹਟਾਇਆ ਜਾ ਸਕਦਾ ਹੈ। ਜੇਕਰ ਤੁਸੀਂ ਬੋਰਡ ਦੇ ਨਾਲ ਪ੍ਰਦਾਨ ਕੀਤੇ ਪੱਖੇ ਦੀ ਵਰਤੋਂ ਕਰ ਰਹੇ ਹੋ, ਤਾਂ ਤੁਸੀਂ ਦੇਖੋਗੇ ਕਿ ਥੀਟਾ JA ਲਗਭਗ 1.43 degC/W ਹੈ ਬੋਰਡ ਲਈ ਸਟਿਲ ਏਅਰ ਵਿੱਚ ਕਫਨ ਦੇ ਨਾਲ ਜਾਂ ਬਿਨਾਂ ਇੰਸਟਾਲ ਕੀਤਾ ਗਿਆ ਹੈ।
'ਤੇ ਡਾਊਨਲੋਡ ਕਰਨ ਯੋਗ Xilinx ਪਾਵਰ ਐਸਟੀਮੇਟਰ (XPE) ਦੇ ਨਾਲ ਜੋੜ ਕੇ ਅਲਫ਼ਾ ਡਾਟਾ ਪਾਵਰ ਐਸਟੀਮੇਟਰ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਪਾਵਰ ਡਿਸਸੀਪੇਸ਼ਨ ਦਾ ਅੰਦਾਜ਼ਾ ਲਗਾਇਆ ਜਾ ਸਕਦਾ ਹੈ। http://www.xilinx.com/products/technology/power/xpe.html. ਡਾਊਨਲੋਡ ਕਰੋ
UltraScale ਟੂਲ ਅਤੇ ਡਿਵਾਈਸ ਨੂੰ Virtex UltraScale+, VU33P, FSVH2104, -2, -2L, ਜਾਂ -3, ਐਕਸਟੈਂਡਡ 'ਤੇ ਸੈੱਟ ਕਰੋ। ਅੰਬੀਨਟ ਤਾਪਮਾਨ ਨੂੰ ਆਪਣੇ ਸਿਸਟਮ ਐਂਬੀਐਂਟ 'ਤੇ ਸੈੱਟ ਕਰੋ ਅਤੇ ਪ੍ਰਭਾਵੀ ਥੀਏਟਾ ਜੇਏ ਲਈ 'ਯੂਜ਼ਰ ਓਵਰਰਾਈਡ' ਚੁਣੋ ਅਤੇ ਖਾਲੀ ਖੇਤਰ ਵਿੱਚ ਆਪਣੇ ਸਿਸਟਮ LFM ਨਾਲ ਸੰਬੰਧਿਤ ਚਿੱਤਰ ਦਰਜ ਕਰੋ। ਹੇਠਾਂ ਦਿੱਤੀਆਂ ਸਪ੍ਰੈਡਸ਼ੀਟ ਟੈਬਾਂ ਵਿੱਚ ਸਾਰੇ ਲਾਗੂ ਡਿਜ਼ਾਈਨ ਤੱਤ ਅਤੇ ਉਪਯੋਗਤਾ ਨੂੰ ਦਾਖਲ ਕਰਨ ਲਈ ਅੱਗੇ ਵਧੋ। ਅੱਗੇ ਸੰਪਰਕ ਕਰਕੇ ਅਲਫ਼ਾ ਡੇਟਾ ਤੋਂ 9H3 ਪਾਵਰ ਐਸਟੀਮੇਟਰ ਪ੍ਰਾਪਤ ਕਰੋ
support@alpha-data.com. ਫਿਰ ਤੁਸੀਂ ਬੋਰਡ ਪੱਧਰ ਦਾ ਅੰਦਾਜ਼ਾ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ ਆਪਟੀਕਲ ਮੋਡੀਊਲ ਅੰਕੜਿਆਂ ਦੇ ਨਾਲ FPGA ਪਾਵਰ ਅੰਕੜਿਆਂ ਨੂੰ ਜੋੜੋਗੇ।

ਐਕਟਿਵ ਬਨਾਮ ਪੈਸਿਵ ਥਰਮਲ ਮੈਨੇਜਮੈਂਟ
ADM-PCIE-9H3 ਮਾੜੇ ਹਵਾ ਦੇ ਪ੍ਰਵਾਹ ਵਾਲੇ ਸਿਸਟਮਾਂ ਵਿੱਚ ਕਿਰਿਆਸ਼ੀਲ ਕੂਲਿੰਗ ਲਈ ਇੱਕ ਛੋਟੇ ਵਿਕਲਪਿਕ ਬਲੋਅਰ ਨਾਲ ਭੇਜਦਾ ਹੈ। ਜੇਕਰ ADM-PCIE-9H3 ਨੂੰ ਨਿਯੰਤਰਿਤ ਏਅਰਫਲੋ ਵਾਲੇ ਸਰਵਰ ਵਿੱਚ ਸਥਾਪਿਤ ਕੀਤਾ ਜਾਵੇਗਾ, ਤਾਂ ਆਰਡਰ ਵਿਕਲਪ /NF ਨੂੰ ਇਸ ਵਾਧੂ ਟੁਕੜੇ ਤੋਂ ਬਿਨਾਂ ਕਾਰਡ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਬਾਕੀ ਅਸੈਂਬਲੀ ਦੇ ਮੁਕਾਬਲੇ ਪ੍ਰਸ਼ੰਸਕਾਂ ਕੋਲ ਅਸਫਲਤਾ (MTBF) ਦੇ ਵਿਚਕਾਰ ਬਹੁਤ ਘੱਟ ਸਮਾਂ ਹੁੰਦਾ ਹੈ, ਇਸਲਈ ਪੈਸਿਵ ਕਾਰਡਾਂ ਵਿੱਚ ਰੱਖ-ਰਖਾਅ ਦੀ ਲੋੜ ਤੋਂ ਪਹਿਲਾਂ ਬਹੁਤ ਲੰਬੀ ਉਮਰ ਹੁੰਦੀ ਹੈ। ADM-PCIE-9H3 ਵਿੱਚ ਇੱਕ ਪੱਖਾ ਸਪੀਡ ਕੰਟਰੋਲਰ ਵੀ ਸ਼ਾਮਲ ਹੁੰਦਾ ਹੈ, ਜਿਸ ਨਾਲ ਮਰਨ ਦੇ ਤਾਪਮਾਨ ਦੇ ਆਧਾਰ 'ਤੇ ਪਰਿਵਰਤਨਸ਼ੀਲ ਪੱਖੇ ਦੀ ਗਤੀ ਦੀ ਇਜਾਜ਼ਤ ਮਿਲਦੀ ਹੈ, ਅਤੇ
ਇੱਕ ਅਸਫਲ ਪ੍ਰਸ਼ੰਸਕ ਦੀ ਖੋਜ (ਸੈਕਸ਼ਨ ਪੱਖਾ ਕੰਟਰੋਲਰ ਵੇਖੋ)।

ਕਸਟਮਾਈਜ਼ੇਸ਼ਨ
ਅਲਫ਼ਾ ਡੇਟਾ ਮੌਜੂਦਾ ਵਪਾਰਕ ਆਫ-ਦੀ-ਸ਼ੈਲਫ (COTS) ਉਤਪਾਦਾਂ ਲਈ ਵਿਆਪਕ ਅਨੁਕੂਲਤਾ ਵਿਕਲਪ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।
ਕੁਝ ਵਿਕਲਪਾਂ ਵਿੱਚ ਸ਼ਾਮਲ ਹਨ, ਪਰ ਇਹਨਾਂ ਤੱਕ ਸੀਮਿਤ ਨਹੀਂ ਹਨ: ਨੇੜਲੇ ਸਲਾਟਾਂ ਵਿੱਚ ਵਾਧੂ ਨੈੱਟਵਰਕਿੰਗ ਪਿੰਜਰੇ ਜਾਂ ਪੂਰੇ ਪ੍ਰੋfile, ਵਧੀਆਂ ਹੀਟ ਸਿੰਕ, ਬੈਫਲਜ਼, ਅਤੇ ਸਰਕਟ ਐਡੀਸ਼ਨ।
ਕਿਰਪਾ ਕਰਕੇ ਸੰਪਰਕ ਕਰੋ sales@alpha-data.com ਇੱਕ ਹਵਾਲਾ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ ਅਤੇ ਅੱਜ ਹੀ ਆਪਣਾ ਪ੍ਰੋਜੈਕਟ ਸ਼ੁਰੂ ਕਰੋ।

ਕਾਰਜਾਤਮਕ ਵਰਣਨ

ਵੱਧview
ADM-PCIE-9H3 ਇੱਕ Virtex UltraScale+ VU33P/VU35P FPGA, ਇੱਕ Gen3x16 PCIe ਇੰਟਰਫੇਸ, 8GB HBM ਮੈਮੋਰੀ, ਇੱਕ QSFP-DD ਪਿੰਜਰਾ, ਇੱਕ OpenCAPI ਅਨੁਕੂਲ ਅਲਟ੍ਰਾਪੋਰਟ/SlimCchannel 28 ਦਾ ਕਨੈਕਟੀਬਲ ਅਲਟ੍ਰਾਪੋਰਟ ਵੀ ਹੈ। ਟਾਈਮਿੰਗ ਸਿੰਕ੍ਰੋਨਾਈਜ਼ੇਸ਼ਨ ਪਲਸ ਲਈ ਇੱਕ ਅਲੱਗ-ਥਲੱਗ ਇੰਪੁੱਟ, ਆਮ ਉਦੇਸ਼ ਦੀ ਵਰਤੋਂ ਲਈ ਇੱਕ 12 ਪਿੰਨ ਹੈਡਰ (ਕਲੌਕਿੰਗ, ਕੰਟਰੋਲ ਪਿੰਨ, ਡੀਬੱਗ, ਆਦਿ), ਫਰੰਟ ਪੈਨਲ LEDs, ਅਤੇ ਇੱਕ ਮਜ਼ਬੂਤ ਸਿਸਟਮ ਮਾਨੀਟਰ।

ਸਵਿੱਚ
ADM-PCIE-9H3 ਵਿੱਚ ਬੋਰਡ ਦੇ ਪਿਛਲੇ ਪਾਸੇ ਸਥਿਤ ਇੱਕ ਅਕਟਲ DIP ਸਵਿੱਚ SW1 ਹੈ। SW1 ਵਿੱਚ ਹਰੇਕ ਸਵਿੱਚ ਦੇ ਫੰਕਸ਼ਨ ਦਾ ਵੇਰਵਾ ਹੇਠਾਂ ਦਿੱਤਾ ਗਿਆ ਹੈ:

ਸਾਰਣੀ 3 : ਫੰਕਸ਼ਨ ਬਦਲੋ

ਸਵਿੱਚ ਕਰੋ	ਫੈਕਟਰੀ ਪੂਰਵ-ਨਿਰਧਾਰਤ	ਫੰਕਸ਼ਨ	ਬੰਦ ਰਾਜ	ਰਾਜ 'ਤੇ
SW1-1	ਬੰਦ	ਉਪਭੋਗਤਾ ਸਵਿੱਚ 0	ਪਿੰਨ AW33 = '1'	ਪਿੰਨ BF52 = '0'
SW1-2	ਬੰਦ	ਉਪਭੋਗਤਾ ਸਵਿੱਚ 1	ਪਿੰਨ AY36 = '1'	ਪਿੰਨ BF47 = '0'
SW1-3	ਬੰਦ	ਰਾਖਵਾਂ	ਰਾਖਵਾਂ	ਰਾਖਵਾਂ
SW1-4	ਬੰਦ	ਪਾਵਰ ਬੰਦ	ਬੋਰਡ ਪਾਵਰ ਅਪ ਕਰੇਗਾ	ਤੁਰੰਤ ਪਾਵਰ ਬੰਦ ਕਰੋ
SW1-5	ਬੰਦ	ਸੇਵਾ ਮੋਡ	ਨਿਯਮਤ ਕਾਰਵਾਈ	ਫਰਮਵੇਅਰ ਅੱਪਡੇਟ ਸੇਵਾ ਮੋਡ
SW1-6	ON	HOST_I2 C_EN	PCIe I2C ਉੱਤੇ ਸਿਸਮੋਨ	ਸਿਸਮੋਨ ਅਲੱਗ-ਥਲੱਗ
SW1-7	ON	CAPI_VP D_EN	OpenCAPI VPD ਉਪਲਬਧ ਹੈ	OpenCAPI VPD ਅਲੱਗ ਕੀਤਾ ਗਿਆ
SW1-8	ON	CAPI_VP D_WP	CAPI VPD ਰਾਈਟ ਸੁਰੱਖਿਅਤ ਹੈ	CAPI VPD ਲਿਖਣਯੋਗ ਹੈ

ਯੂਜ਼ਰ ਸਵਿੱਚ ਪਿੰਨ ਨੂੰ ਰੋਕਦੇ ਸਮੇਂ IO ਸਟੈਂਡਰਡ “LVCMOS18” ਦੀ ਵਰਤੋਂ ਕਰੋ।

ਐਲ.ਈ.ਡੀ
ADM-PCIE-7H9 'ਤੇ 3 LEDs ਹਨ, ਜਿਨ੍ਹਾਂ ਵਿੱਚੋਂ 4 ਆਮ ਉਦੇਸ਼ ਹਨ ਅਤੇ ਜਿਨ੍ਹਾਂ ਦਾ ਅਰਥ ਉਪਭੋਗਤਾ ਦੁਆਰਾ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਹੋਰ 3 ਦੇ ਨਿਸ਼ਚਿਤ ਫੰਕਸ਼ਨ ਹਨ ਜੋ ਹੇਠਾਂ ਦੱਸੇ ਗਏ ਹਨ:

ਸਾਰਣੀ 4 : LED ਵੇਰਵੇ

ਕੰਪ. ਰੈਫ.	ਫੰਕਸ਼ਨ	ਰਾਜ 'ਤੇ	ਬੰਦ ਰਾਜ
D1	LED_G1	ਉਪਭੋਗਤਾ '0' ਪਰਿਭਾਸ਼ਿਤ	ਉਪਭੋਗਤਾ '1' ਪਰਿਭਾਸ਼ਿਤ
D3	LED_A1	ਉਪਭੋਗਤਾ '0' ਪਰਿਭਾਸ਼ਿਤ	ਉਪਭੋਗਤਾ '1' ਪਰਿਭਾਸ਼ਿਤ
D4	ਹੋ ਗਿਆ	FPGA ਸੰਰਚਿਤ ਹੈ	FPGA ਸੰਰਚਿਤ ਨਹੀਂ ਹੈ
D5	ਸਥਿਤੀ 1	ਦੇਖੋ ਸਥਿਤੀ LED ਪਰਿਭਾਸ਼ਾਵਾਂ
D6	ਸਥਿਤੀ 0	ਦੇਖੋ ਸਥਿਤੀ LED ਪਰਿਭਾਸ਼ਾਵਾਂ
D7	LED_A0	ਉਪਭੋਗਤਾ '0' ਪਰਿਭਾਸ਼ਿਤ	ਉਪਭੋਗਤਾ '1' ਪਰਿਭਾਸ਼ਿਤ
D9	LED_G0	ਉਪਭੋਗਤਾ '0' ਪਰਿਭਾਸ਼ਿਤ	ਉਪਭੋਗਤਾ '1' ਪਰਿਭਾਸ਼ਿਤ

ਉਪਭੋਗਤਾ ਦੁਆਰਾ ਨਿਯੰਤਰਿਤ LED ਨੈਟਾਂ ਅਤੇ ਪਿਨਾਂ ਦੀ ਪੂਰੀ ਸੂਚੀ ਲਈ ਸੈਕਸ਼ਨ ਪੂਰਾ ਪਿਨਆਉਟ ਸਾਰਣੀ ਵੇਖੋ

ਘੜੀ
ADM-PCIE-9H3 ਬਹੁਤ ਸਾਰੇ ਮਲਟੀ-ਗੀਗਾਬਿਟ ਟ੍ਰਾਂਸਸੀਵਰ ਕਵਾਡਸ ਅਤੇ FPGA ਫੈਬਰਿਕ ਲਈ ਲਚਕਦਾਰ ਸੰਦਰਭ ਘੜੀ ਹੱਲ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। Si5338 ਕਲਾਕ ਸਿੰਥੇਸਾਈਜ਼ਰ ਵਿੱਚੋਂ ਕੋਈ ਵੀ ਘੜੀ ਜਾਂ ਤਾਂ ਫਰੰਟ ਪੈਨਲ USB USB ਇੰਟਰਫੇਸ ਜਾਂ ਅਲਫ਼ਾ ਡੇਟਾ ਸਿਸਮੋਨ FPGA ਸੀਰੀਅਲ ਪੋਰਟ ਤੋਂ ਮੁੜ-ਸੰਰਚਨਾਯੋਗ ਹੈ। ਇਹ ਉਪਯੋਗਕਰਤਾ ਨੂੰ ਐਪਲੀਕੇਸ਼ਨ ਰਨ ਟਾਈਮ ਦੌਰਾਨ ਲਗਭਗ ਕਿਸੇ ਵੀ ਮਨਮਾਨੇ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਨ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ। ਵੱਧ ਤੋਂ ਵੱਧ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ 312.5MHz ਹੈ।
ਇੱਥੇ ਇੱਕ ਉਪਲਬਧ Si5328 ਜਿਟਰ ਐਟੀਨੂਏਟਰ ਵੀ ਹੈ। ਇਹ ਬਹੁਤ ਸਾਰੀਆਂ ਘੜੀਆਂ ਦੀ ਬਾਰੰਬਾਰਤਾ 'ਤੇ QSFP-DD ਅਤੇ OpenCAPI (SlimSAS) ਕਵਾਡ ਟਿਕਾਣਿਆਂ ਨੂੰ ਸਾਫ਼ ਅਤੇ ਸਮਕਾਲੀ ਘੜੀਆਂ ਪ੍ਰਦਾਨ ਕਰ ਸਕਦਾ ਹੈ। ਇਹ ਡਿਵਾਈਸਾਂ ਸਿਰਫ ਅਸਥਿਰ ਮੈਮੋਰੀ ਦੀ ਵਰਤੋਂ ਕਰਦੀਆਂ ਹਨ, ਇਸਲਈ FPGA ਡਿਜ਼ਾਈਨ ਨੂੰ ਕਿਸੇ ਵੀ ਪਾਵਰ ਚੱਕਰ ਘਟਨਾ ਤੋਂ ਬਾਅਦ ਰਜਿਸਟਰ ਮੈਪ ਨੂੰ ਮੁੜ-ਸੰਰਚਨਾ ਕਰਨ ਦੀ ਲੋੜ ਹੋਵੇਗੀ।
ਹੇਠਾਂ ਦਿੱਤੇ ਭਾਗ ਵਿੱਚ ਘੜੀ ਦੇ ਸਾਰੇ ਨਾਮ ਸੰਪੂਰਨ ਪਿਨਆਉਟ ਸਾਰਣੀ ਵਿੱਚ ਲੱਭੇ ਜਾ ਸਕਦੇ ਹਨ।

ਸੀ5328
ਜੇ ਜਟਰ ਅਟੈਨਯੂਏਸ਼ਨ ਦੀ ਲੋੜ ਹੈ ਤਾਂ ਕਿਰਪਾ ਕਰਕੇ Si5328 ਲਈ ਹਵਾਲਾ ਦਸਤਾਵੇਜ਼ ਵੇਖੋ।
https://www.silabs.com/Support%20Documents/TechnicalDocs/Si5328.pdf
ਸਰਕਟ ਕੁਨੈਕਸ਼ਨ ਸ਼ੀਸ਼ੇ Xilinx VCU110 ਅਤੇ VCU108, ਕਿਰਪਾ ਕਰਕੇ ਹਵਾਲੇ ਲਈ Xilinx ਦੇਵ ਬੋਰਡ ਵੇਖੋ

PCIe ਹਵਾਲਾ ਘੜੀਆਂ
PCIe ਕਾਰਡ ਦੇ ਕਿਨਾਰੇ ਨਾਲ ਜੁੜੀਆਂ 16 MGT ਲੇਨਾਂ MGT ਟਾਈਲਾਂ 224 ਤੋਂ 227 ਤੱਕ ਵਰਤਦੀਆਂ ਹਨ ਅਤੇ ਸਿਸਟਮ 100 MHz ਕਲਾਕ (ਨੈੱਟ ਨਾਮ PCIE_REFCLK) ਦੀ ਵਰਤੋਂ ਕਰਦੀਆਂ ਹਨ।
ਵਿਕਲਪਕ ਤੌਰ 'ਤੇ, ਇੱਕ ਸਾਫ਼, ਔਨਬੋਰਡ 100MHz ਘੜੀ ਵੀ ਉਪਲਬਧ ਹੈ (ਨੈੱਟ ਨਾਮ PCIE_LCL_REFCLK)।

ਫੈਬਰਿਕ ਘੜੀ
ਡਿਜ਼ਾਇਨ ਇੱਕ ਫੈਬਰਿਕ ਘੜੀ (ਨੈੱਟ ਨਾਮ FABRIC_SRC_CLK) ਦੀ ਪੇਸ਼ਕਸ਼ ਕਰਦਾ ਹੈ ਜੋ 300 MHz ਤੱਕ ਡਿਫਾਲਟ ਹੁੰਦਾ ਹੈ। ਇਹ ਘੜੀ FPGA ਡਿਜ਼ਾਈਨ ਵਿੱਚ IDELAY ਤੱਤਾਂ ਲਈ ਵਰਤੀ ਜਾਣੀ ਹੈ। ਫੈਬਰਿਕ ਘੜੀ ਇੱਕ ਗਲੋਬਲ ਕਲਾਕ (GC) ਪਿੰਨ ਨਾਲ ਜੁੜੀ ਹੋਈ ਹੈ।
LVDS ਸਮਾਪਤੀ ਲਈ DIFF_TERM_ADV = TERM_100 ਦੀ ਲੋੜ ਹੈ

ਸਹਾਇਕ ਘੜੀ
ਡਿਜ਼ਾਇਨ ਇੱਕ ਸਹਾਇਕ ਘੜੀ (ਨੈੱਟ ਨਾਮ AUX_CLK) ਦੀ ਪੇਸ਼ਕਸ਼ ਕਰਦਾ ਹੈ ਜੋ 300 MHz ਤੱਕ ਡਿਫਾਲਟ ਹੁੰਦਾ ਹੈ। ਇਹ ਘੜੀ ਕਿਸੇ ਵੀ ਉਦੇਸ਼ ਲਈ ਵਰਤੀ ਜਾ ਸਕਦੀ ਹੈ ਅਤੇ ਇੱਕ ਗਲੋਬਲ ਕਲਾਕ (GC) ਪਿੰਨ ਨਾਲ ਜੁੜੀ ਹੋਈ ਹੈ।
LVDS ਸਮਾਪਤੀ ਲਈ DIFF_TERM_ADV = TERM_100 ਦੀ ਲੋੜ ਹੈ

ਪ੍ਰੋਗਰਾਮਿੰਗ ਕਲਾਕ (EMCCLK)
FPGA ਦੀ ਸੰਰਚਨਾ ਦੌਰਾਨ SPI ਫਲੈਸ਼ ਡਿਵਾਈਸ ਨੂੰ ਚਲਾਉਣ ਲਈ ਇੱਕ 100MHz ਘੜੀ (ਨੈੱਟ ਨਾਮ EMCCLK_B) ਨੂੰ EMCCLK ਪਿੰਨ ਵਿੱਚ ਖੁਆਇਆ ਜਾਂਦਾ ਹੈ। ਨੋਟ ਕਰੋ ਕਿ ਇਹ ਇੱਕ ਗਲੋਬਲ ਕਲਾਕ ਸਮਰੱਥ IO ਪਿੰਨ ਨਹੀਂ ਹੈ।

QSFP-DD
QSFP-DD ਪਿੰਜਰਾ MGT ਟਾਇਲਸ 126 ਅਤੇ 127 ਵਿੱਚ ਸਥਿਤ ਹੈ ਅਤੇ ਇੱਕ 161.1328125MHz ਡਿਫੌਲਟ ਹਵਾਲਾ ਘੜੀ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ।
ਨੋਟ ਕਰੋ ਕਿ ਇਸ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਨੂੰ ਸਿਸਟਮ ਮਾਨੀਟਰ ਦੁਆਰਾ Si312 ਰੀਪ੍ਰੋਗਰਾਮੇਬਲ ਕਲਾਕ ਔਸਿਲੇਟਰ ਨੂੰ ਮੁੜ-ਪ੍ਰੋਗਰਾਮ ਕਰਕੇ 5338MHz ਤੱਕ ਕਿਸੇ ਵੀ ਆਰਬਿਟਰਰੀ ਕਲਾਕ ਬਾਰੰਬਾਰਤਾ ਵਿੱਚ ਬਦਲਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਇਹ ਅਲਫ਼ਾ ਡੇਟਾ API ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਜਾਂ ਉਚਿਤ ਅਲਫ਼ਾ ਡੇਟਾ ਸੌਫਟਵੇਅਰ ਟੂਲਸ ਨਾਲ USB ਦੁਆਰਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
ਪਿੰਨ ਸਥਾਨਾਂ ਲਈ ਸ਼ੁੱਧ ਨਾਮ QSFP_CLK* ਦੇਖੋ।
QSFP-DD ਪਿੰਜਰਾ ਵੀ ਇਸ ਤਰ੍ਹਾਂ ਸਥਿਤ ਹੈ ਕਿ ਇਸਨੂੰ Si5328 ਜਿਟਰ ਐਟੀਨਿਊਏਟਰ ਕਲਾਕ ਮਲਟੀਪਲੇਅਰ ਤੋਂ ਘੜੀ ਜਾ ਸਕਦੀ ਹੈ।
ਪਿੰਨ ਟਿਕਾਣਿਆਂ ਲਈ ਸ਼ੁੱਧ ਨਾਮ SI5328_OUT_1* ਦੇਖੋ।

ਅਲਟ੍ਰਾਪੋਰਟ ਸਲਿਮਸਾਸ (ਓਪਨਸੀਏਪੀਆਈ)
Ultraport SlimSAS ਕਨੈਕਟਰ MGT ਟਾਇਲ 124 ਅਤੇ 125 ਵਿੱਚ ਸਥਿਤ ਹੈ।
OpenCAPI ਲਈ ਕੇਬਲ ਉੱਤੇ ਇੱਕ ਬਾਹਰੀ 156.25MHz ਘੜੀ ਪ੍ਰਦਾਨ ਕੀਤੀ ਗਈ ਹੈ। ਕੇਬਲ ਕਲਾਕ ਪਿੰਨ ਟਿਕਾਣਿਆਂ ਲਈ ਸ਼ੁੱਧ ਨਾਮ CAPI_CLK_0* ਦੇਖੋ।
ਇਸ ਇੰਟਰਫੇਸ ਲਈ ਇੱਕ ਹੋਰ ਵਿਕਲਪਕ ਘੜੀ ਸਰੋਤ Si5338 ਕਲਾਕ ਸਿੰਥੇਸਾਈਜ਼ਰ ਹੈ ਜੋ 161.1328125MHz ਲਈ ਡਿਫਾਲਟ ਹੈ। ਪਿੰਨ ਸਥਾਨਾਂ ਲਈ ਸ਼ੁੱਧ ਨਾਮ CAPI_CLK_1* ਦੇਖੋ। ਨੋਟ ਕਰੋ ਕਿ ਇਸ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਨੂੰ ਸਿਸਟਮ ਮਾਨੀਟਰ ਦੁਆਰਾ Si312 ਰੀਪ੍ਰੋਗਰਾਮੇਬਲ ਕਲਾਕ ਔਸਿਲੇਟਰ ਨੂੰ ਮੁੜ-ਪ੍ਰੋਗਰਾਮ ਕਰਕੇ 5338MHz ਤੱਕ ਕਿਸੇ ਵੀ ਆਰਬਿਟਰਰੀ ਕਲਾਕ ਬਾਰੰਬਾਰਤਾ ਵਿੱਚ ਬਦਲਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਇਹ ਅਲਫ਼ਾ ਡੇਟਾ API ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਜਾਂ ਉਚਿਤ ਅਲਫ਼ਾ ਡੇਟਾ ਸੌਫਟਵੇਅਰ ਟੂਲਸ ਨਾਲ USB ਦੁਆਰਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
ਜਿਟਰ ਸੰਵੇਦਨਸ਼ੀਲ ਐਪਲੀਕੇਸ਼ਨਾਂ ਲਈ, ਇਸ ਇੰਟਰਫੇਸ ਨੂੰ Si5328 ਜਿਟਰ ਐਟੀਨੂਏਟਰ ਤੋਂ ਘੜੀ ਜਾ ਸਕਦੀ ਹੈ। ਪਿੰਨ ਟਿਕਾਣਿਆਂ ਲਈ ਸ਼ੁੱਧ ਨਾਮ SI5328_OUT_0* ਦੇਖੋ।

ਪੀਸੀਆਈ ਐਕਸਪ੍ਰੈਸ

ADM-PCIE-9H3 1/2/3/1/2 ਲੇਨਾਂ ਦੇ ਨਾਲ PCIe Gen 4/8/16 ਦੇ ਸਮਰੱਥ ਹੈ। FPGA ਇਹਨਾਂ ਲੇਨਾਂ ਨੂੰ ਸਿੱਧੇ Xilinx ਤੋਂ ਏਕੀਕ੍ਰਿਤ PCI ਐਕਸਪ੍ਰੈਸ ਬਲਾਕ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਚਲਾਉਂਦਾ ਹੈ। PCIe ਲਿੰਕ ਸਪੀਡ ਅਤੇ ਵਰਤੇ ਗਏ ਲੇਨਾਂ ਦੀ ਸੰਖਿਆ ਦੀ ਗੱਲਬਾਤ ਆਮ ਤੌਰ 'ਤੇ ਆਟੋਮੈਟਿਕ ਹੁੰਦੀ ਹੈ ਅਤੇ ਉਪਭੋਗਤਾ ਦੇ ਦਖਲ ਦੀ ਲੋੜ ਨਹੀਂ ਹੁੰਦੀ ਹੈ।
PCI ਐਕਸਪ੍ਰੈਸ ਰੀਸੈਟ (PERST#) FPGA ਨਾਲ ਦੋ ਸਥਾਨਾਂ 'ਤੇ ਜੁੜਿਆ ਹੋਇਆ ਹੈ। PERST0_1V8_L ਅਤੇ PERST1_1V8_L ਸੰਪੂਰਨ ਪਿਨਆਉਟ ਟੇਬਲ ਸਿਗਨਲ ਦੇਖੋ।
ਹਾਈ ਸਪੀਡ ਲੇਨਾਂ ਲਈ ਹੋਰ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ ਮੁਕੰਮਲ ਪਿਨਆਉਟ ਟੇਬਲ ਨਾਲ ਜੁੜੇ ਪਿਨਆਉਟ ਵਿੱਚ ਪ੍ਰਦਾਨ ਕੀਤੇ ਗਏ ਹਨ
PCI ਐਕਸਪ੍ਰੈਸ ਨਿਰਧਾਰਨ ਲਈ ਲੋੜ ਹੈ ਕਿ ਸਾਰੇ ਐਡ-ਇਨ ਕਾਰਡ ਪਾਵਰ ਵੈਧ ਹੋਣ ਤੋਂ ਬਾਅਦ 120ms ਦੇ ਅੰਦਰ ਗਣਨਾ ਲਈ ਤਿਆਰ ਹੋਣ (ਪਾਵਰ ਵੈਧ ਹੋਣ ਤੋਂ ਬਾਅਦ 100ms + PERST ਜਾਰੀ ਹੋਣ ਤੋਂ ਬਾਅਦ 20ms)। ADM-PCIE-9H3 ਇਸ ਲੋੜ ਨੂੰ ਪੂਰਾ ਕਰਦਾ ਹੈ ਜਦੋਂ ਸੈਕਸ਼ਨ ਵਿੱਚ ਵੇਰਵੇ ਸਹਿਤ ਸਹੀ SPI ਪਾਬੰਦੀਆਂ ਦੇ ਨਾਲ ਟੈਂਡਮ ਬਿਟਸਟ੍ਰੀਮ ਤੋਂ ਸੰਰਚਿਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ:
ਫਲੈਸ਼ ਮੈਮੋਰੀ ਤੋਂ ਸੰਰਚਨਾ। ਟੈਂਡਮ ਕੌਂਫਿਗਰੇਸ਼ਨ ਬਾਰੇ ਹੋਰ ਵੇਰਵਿਆਂ ਲਈ, Xilinx xapp 1179 ਦੇਖੋ।

ਨੋਟ:
Xilinx ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੇ ਗਏ PCIe IP ਕੋਰ ਦੇ ਅੰਦਰ ਵੱਖ-ਵੱਖ ਮਦਰਬੋਰਡ/ਬੈਕਪਲੇਨ ਵੱਖ-ਵੱਖ RX ਬਰਾਬਰੀ ਸਕੀਮਾਂ ਤੋਂ ਲਾਭ ਪ੍ਰਾਪਤ ਕਰਨਗੇ। ਅਲਫ਼ਾ ਡੇਟਾ ਹੇਠਾਂ ਦਿੱਤੀ ਸੈਟਿੰਗ ਦੀ ਵਰਤੋਂ ਕਰਨ ਦੀ ਸਿਫ਼ਾਰਸ਼ ਕਰਦਾ ਹੈ ਜੇਕਰ ਉਪਭੋਗਤਾ ਨੂੰ ਉਹਨਾਂ ਦੇ ਸਿਸਟਮ ਨਾਲ ਲਿੰਕ ਗਲਤੀਆਂ ਜਾਂ ਸਿਖਲਾਈ ਦੀਆਂ ਸਮੱਸਿਆਵਾਂ ਦਾ ਅਨੁਭਵ ਹੁੰਦਾ ਹੈ: IP ਕੋਰ ਜਨਰੇਟਰ ਦੇ ਅੰਦਰ, ਮੋਡ ਨੂੰ "ਐਡਵਾਂਸਡ" ਵਿੱਚ ਬਦਲੋ ਅਤੇ "ਜੀਟੀ ਸੈਟਿੰਗਜ਼" ਟੈਬ ਖੋਲ੍ਹੋ, "ਫਾਰਮ ਫੈਕਟਰ ਦੁਆਰਾ ਚਲਾਏ ਜਾਣ ਵਾਲੇ ਸੰਮਿਲਨ ਨੁਕਸਾਨ ਨੂੰ ਬਦਲੋ। ਐਡਜਸਟਮੈਂਟ" "ਐਡ-ਇਨ ਕਾਰਡ" ਤੋਂ "ਚਿੱਪ-ਟੂ-ਚਿੱਪ" ਤੱਕ (ਵਧੇਰੇ ਵੇਰਵਿਆਂ ਲਈ Xilinx PG239 ਦੇਖੋ)।

QSFP-DD
ਇੱਕ QSFP-DD ਪਿੰਜਰਾ ਫਰੰਟ ਪੈਨਲ 'ਤੇ ਉਪਲਬਧ ਹੈ। ਇਹ ਪਿੰਜਰਾ QSFP28 ਜਾਂ QSFP-DD ਕੇਬਲਾਂ (ਪਿੱਛੇ ਵੱਲ ਅਨੁਕੂਲ) ਰੱਖਣ ਦੇ ਸਮਰੱਥ ਹੈ। ਦੋਵੇਂ ਕਿਰਿਆਸ਼ੀਲ ਆਪਟੀਕਲ ਅਤੇ ਪੈਸਿਵ ਕਾਪਰ QSFP-DD/QSFP28 ਅਨੁਕੂਲ ਮਾਡਲ ਪੂਰੀ ਤਰ੍ਹਾਂ ਅਨੁਕੂਲ ਹਨ। ਸੰਚਾਰ ਇੰਟਰਫੇਸ ਪ੍ਰਤੀ ਚੈਨਲ 28Gbps ਤੱਕ ਚੱਲ ਸਕਦਾ ਹੈ। QSFP-DD ਪਿੰਜਰੇ ਵਿੱਚ 8 ਚੈਨਲ ਹਨ (ਕੁੱਲ ਅਧਿਕਤਮ ਬੈਂਡਵਿਡਥ 224Gbps)। ਇਹ ਪਿੰਜਰਾ 8x 10G/25G, 2x 100G ਈਥਰਨੈੱਟ, ਜਾਂ Xilinx GTY ਟ੍ਰਾਂਸਸੀਵਰਾਂ ਦੁਆਰਾ ਸਮਰਥਿਤ ਕਿਸੇ ਹੋਰ ਪ੍ਰੋਟੋਕੋਲ ਲਈ ਆਦਰਸ਼ਕ ਤੌਰ 'ਤੇ ਅਨੁਕੂਲ ਹੈ। ਟ੍ਰਾਂਸਸੀਵਰਾਂ ਦੀਆਂ ਸਮਰੱਥਾਵਾਂ ਬਾਰੇ ਹੋਰ ਵੇਰਵਿਆਂ ਲਈ ਕਿਰਪਾ ਕਰਕੇ Xilinx ਉਪਭੋਗਤਾ ਗਾਈਡ UG578 ਦੇਖੋ।
QSFP-DD ਪਿੰਜਰੇ ਵਿੱਚ FPGA ਨਾਲ ਜੁੜੇ ਕੰਟਰੋਲ ਸਿਗਨਲ ਹਨ। ਕਨੈਕਟੀਵਿਟੀ ਦਾ ਵੇਰਵਾ ਇਸ ਦਸਤਾਵੇਜ਼ ਦੇ ਅੰਤ ਵਿੱਚ ਮੁਕੰਮਲ ਪਿਨਆਉਟ ਸਾਰਣੀ ਵਿੱਚ ਦਿੱਤਾ ਗਿਆ ਹੈ। ਪਿੰਨ ਅਸਾਈਨਮੈਂਟਾਂ ਵਿੱਚ ਵਰਤੀ ਗਈ ਨੋਟੇਸ਼ਨ QSFP* ਹੈ ਜਿਸ ਵਿੱਚ ਸਥਾਨਾਂ ਨੂੰ ਹੇਠਾਂ ਦਿੱਤੇ ਚਿੱਤਰ ਵਿੱਚ ਸਪਸ਼ਟ ਕੀਤਾ ਗਿਆ ਹੈ।
QSFP_SCL_1V8 ਅਤੇ QSFP_SDA_1V8 ਪਿੰਨਾਂ ਦੀ ਵਰਤੋਂ QSFP28 ਰਜਿਸਟਰ ਸਪੇਸ ਨਾਲ ਸੰਚਾਰ ਕਰਨ ਲਈ ਮੁਕੰਮਲ ਪਿਨਆਉਟ ਸਾਰਣੀ ਵਿੱਚ ਵੇਰਵੇ ਅਨੁਸਾਰ ਕਰੋ।

ਨੋਟ:
ਪਿੰਜਰੇ ਨੂੰ LP_MODE (ਘੱਟ ਪਾਵਰ ਮੋਡ) ਜ਼ਮੀਨ ਨਾਲ ਬੰਨ੍ਹਿਆ ਹੋਇਆ ਹੈ, ਪਾਵਰ ਨਿਯਮ ਸੈੱਟ ਕਰਨ ਲਈ ਪ੍ਰਬੰਧਨ ਇੰਟਰਫੇਸ ਦੀ ਵਰਤੋਂ ਕਰੋ।

ਅਲਫ਼ਾ ਡੇਟਾ ਲਈ QSFP-DD ਅਤੇ QSFP9 ਭਾਗਾਂ ਦੇ ਨਾਲ ADM-PCIE-3H28 ਨੂੰ ਪਹਿਲਾਂ ਤੋਂ ਫਿੱਟ ਕਰਨਾ ਸੰਭਵ ਹੈ। ਹੇਠਾਂ ਦਿੱਤੀ ਸਾਰਣੀ ਇਸ ਬੋਰਡ ਨਾਲ ਆਰਡਰ ਕੀਤੇ ਜਾਣ 'ਤੇ ਫਿੱਟ ਕੀਤੇ ਟ੍ਰਾਂਸਸੀਵਰਾਂ ਲਈ ਭਾਗ ਨੰਬਰ ਦਿਖਾਉਂਦਾ ਹੈ।
ਸਾਰਣੀ 5 : QSFP28 ਭਾਗ ਨੰਬਰ

ਆਰਡਰ ਕੋਡ	ਵਰਣਨ	ਭਾਗ ਨੰਬਰ	ਨਿਰਮਾਤਾ
Q10	40G (4×10) QSFP ਆਪਟੀਕਲ ਟ੍ਰਾਂਸਸੀਵਰ	FTL410QE2C	ਫਿਨਿਸਰ
Q14	56G (4×14) QSFP ਆਪਟੀਕਲ ਟ੍ਰਾਂਸਸੀਵਰ	FTL414QB2C	ਫਿਨਿਸਰ
Q25	100G (4×25) QSFP28 ਆਪਟੀਕਲ ਟ੍ਰਾਂਸਸੀਵਰ	FTLC9558REPM	ਫਿਨਿਸਰ

OpenCAPI ਅਲਟ੍ਰਾਪੋਰਟ SlimSAS

ਬੋਰਡ ਦੇ ਪਿਛਲੇ ਪਾਸੇ ਇੱਕ ਅਲਟ੍ਰਾਪੋਰਟ ਸਲਿਮਸਾਸ ਰੀਸੈਪਟਕਲਸ 200G (8G 'ਤੇ 25 ਚੈਨਲ) 'ਤੇ ਚੱਲਣ ਵਾਲੇ OpenCAPI ਅਨੁਕੂਲ ਇੰਟਰਫੇਸ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦੇ ਹਨ। ਕਿਰਪਾ ਕਰਕੇ OpenCAPI ਅਤੇ ਇਸਦੇ ਲਾਭਾਂ ਬਾਰੇ ਵਧੇਰੇ ਵੇਰਵਿਆਂ ਲਈ support@alpha-data.com ਜਾਂ ਆਪਣੇ IBM ਪ੍ਰਤੀਨਿਧੀ ਨਾਲ ਸੰਪਰਕ ਕਰੋ।
SlimSAS ਕਨੈਕਟਰ ਨੂੰ ਇੱਕ ਵਾਧੂ 2x QSFP28 ਬ੍ਰੇਕਆਉਟ ਬੋਰਡ, ਸੰਪਰਕ ਨਾਲ ਜੁੜਨ ਲਈ ਵੀ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ sales@alpha-data.com ਹੋਰ ਵੇਰਵਿਆਂ ਲਈ। ਵਿਕਲਪਕ ਤੌਰ 'ਤੇ, ਕੇਬਲਿੰਗ ਕੈਬ ਦੀ ਵਰਤੋਂ ਇੱਕ ਚੈਸੀ ਦੇ ਅੰਦਰ ਮਲਟੀਪਲ ADM-PCIE-9H3 ਕਾਰਡਾਂ ਨੂੰ ਜੋੜਨ ਲਈ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।

ਸਿਸਟਮ ਮਾਨੀਟਰ
ADM-PCIE-9H3 ਕੋਲ ਤਾਪਮਾਨ, ਵੋਲਯੂਮ ਦੀ ਨਿਗਰਾਨੀ ਕਰਨ ਦੀ ਸਮਰੱਥਾ ਹੈtage, ਅਤੇ ਬੋਰਡ ਦੇ ਸੰਚਾਲਨ ਦੀ ਜਾਂਚ ਕਰਨ ਲਈ ਸਿਸਟਮ ਦਾ ਕਰੰਟ। ਨਿਗਰਾਨੀ ਇੱਕ Atmel AVR ਮਾਈਕ੍ਰੋਕੰਟਰੋਲਰ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਲਾਗੂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।
ਜੇਕਰ ਕੋਰ FPGA ਤਾਪਮਾਨ 105 ਡਿਗਰੀ ਸੈਲਸੀਅਸ ਤੋਂ ਵੱਧ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਕਾਰਡ ਨੂੰ ਨੁਕਸਾਨ ਹੋਣ ਤੋਂ ਰੋਕਣ ਲਈ FPGA ਨੂੰ ਸਾਫ਼ ਕਰ ਦਿੱਤਾ ਜਾਵੇਗਾ।
ਮਾਈਕ੍ਰੋਕੰਟਰੋਲਰ ਦੇ ਅੰਦਰ ਨਿਯੰਤਰਣ ਐਲਗੋਰਿਦਮ ਆਟੋਮੈਟਿਕਲੀ ਲਾਈਨ ਵਾਲੀਅਮ ਦੀ ਜਾਂਚ ਕਰਦੇ ਹਨtages ਅਤੇ ਬੋਰਡ ਦੇ ਤਾਪਮਾਨਾਂ ਅਤੇ ਸ਼ੇਅਰਾਂ 'ਤੇ FPGA ਨੂੰ ਅਲਫ਼ਾ ਡੇਟਾ ਸੰਦਰਭ ਡਿਜ਼ਾਈਨ ਪੈਕੇਜ (ਵੱਖਰੇ ਤੌਰ 'ਤੇ ਵੇਚੇ ਗਏ) ਵਿੱਚ ਬਣੇ ਇੱਕ ਸਮਰਪਿਤ ਸੀਰੀਅਲ ਇੰਟਰਫੇਸ ਉੱਤੇ ਜਾਣਕਾਰੀ ਉਪਲਬਧ ਕਰਵਾਉਂਦਾ ਹੈ। ਜਾਣਕਾਰੀ ਨੂੰ ਫਰੰਟ ਪੈਨਲ 'ਤੇ USB ਇੰਟਰਫੇਸ ਜਾਂ PCIe ਕਾਰਡ ਦੇ ਕਿਨਾਰੇ 'ਤੇ ਉਪਲਬਧ IPMI ਇੰਟਰਫੇਸ ਦੁਆਰਾ ਮਾਈਕ੍ਰੋਕੰਟਰੋਲਰ ਤੋਂ ਸਿੱਧਾ ਐਕਸੈਸ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।

ਸਾਰਣੀ 6 : ਵੋਲtage, ਮੌਜੂਦਾ, ਅਤੇ ਤਾਪਮਾਨ ਮਾਨੀਟਰ

ਨਿਗਰਾਨੀ ਕਰਦਾ ਹੈ	ਸੂਚਕਾਂਕ	ਉਦੇਸ਼/ਵਰਣਨ
ਈ.ਟੀ.ਸੀ	ਈ.ਟੀ.ਸੀ	ਬੀਤਿਆ ਸਮਾਂ ਕਾਊਂਟਰ (ਸਕਿੰਟ)
EC	EC	ਇਵੈਂਟ ਕਾਊਂਟਰ (ਪਾਵਰ ਚੱਕਰ)
12 ਵੀ	ADC00	ਬੋਰਡ ਇੰਪੁੱਟ ਸਪਲਾਈ
12V_I	ADC01	ਵਿੱਚ 12V ਇਨਪੁਟ ਕਰੰਟ amps
3.3 ਵੀ	ADC02	ਬੋਰਡ ਇੰਪੁੱਟ ਸਪਲਾਈ
3.3V_I	ADC03	ਵਿੱਚ 3.3V ਇਨਪੁਟ ਕਰੰਟ amps
3.3 ਵੀ	ADC05	ਬੋਰਡ ਇੰਪੁੱਟ ਸਹਾਇਕ ਸ਼ਕਤੀ
3.3 ਵੀ	ADC05	QSFP ਆਪਟਿਕਸ ਲਈ 3.3V
2.5 ਵੀ	ADC06	ਘੜੀ ਅਤੇ DRAM ਵੋਲtagਈ ਸਪਲਾਈ
1.8 ਵੀ	ADC07	FPGA IO ਵੋਲtage (VCCO)
1.8 ਵੀ	ADC08	ਟ੍ਰਾਂਸਸੀਵਰ ਪਾਵਰ (AVCC_AUX)
1.2 ਵੀ	ADC09	HBM ਪਾਵਰ
1.2 ਵੀ	ADC10	ਟ੍ਰਾਂਸਸੀਵਰ ਪਾਵਰ (AVTT)
0.9 ਵੀ	ADC11	ਟ੍ਰਾਂਸਸੀਵਰ ਪਾਵਰ (AVCC)
0.85-0.90 ਵੀ	ADC12	BRAM + INT_IO (VccINT_IO)
0.72-0.90 ਵੀ	ADC13	FPGA ਕੋਰ ਸਪਲਾਈ (VccINT)
uC_Temp	ਟੀ ਐਮ ਪੀ 00	FPGA ਆਨ-ਡਾਈ ਤਾਪਮਾਨ
ਬੋਰਡ0_ਟੈਂਪ	ਟੀ ਐਮ ਪੀ 01	ਫਰੰਟ ਪੈਨਲ ਦੇ ਨੇੜੇ ਬੋਰਡ ਦਾ ਤਾਪਮਾਨ
ਬੋਰਡ1_ਟੈਂਪ	ਟੀ ਐਮ ਪੀ 02	ਪਿਛਲੇ ਉੱਪਰਲੇ ਕੋਨੇ ਦੇ ਨੇੜੇ ਬੋਰਡ ਦਾ ਤਾਪਮਾਨ
FPGA_Temp	ਟੀ ਐਮ ਪੀ 03	FPGA ਆਨ-ਡਾਈ ਤਾਪਮਾਨ

ਸਿਸਟਮ ਮਾਨੀਟਰ ਸਥਿਤੀ LEDs
LEDs D5 (ਲਾਲ) ਅਤੇ D6 (ਹਰਾ) ਕਾਰਡ ਦੀ ਸਿਹਤ ਸਥਿਤੀ ਨੂੰ ਦਰਸਾਉਂਦੇ ਹਨ।

ਸਾਰਣੀ 7 : ਸਥਿਤੀ LED ਪਰਿਭਾਸ਼ਾਵਾਂ

ਐਲ.ਈ.ਡੀ	ਸਥਿਤੀ
ਹਰਾ	ਚੱਲ ਰਿਹਾ ਹੈ ਅਤੇ ਕੋਈ ਅਲਾਰਮ ਨਹੀਂ ਹੈ
ਹਰਾ + ਲਾਲ	ਸਟੈਂਡਬਾਏ (ਪਾਵਰ ਬੰਦ)
ਫਲੈਸ਼ਿੰਗ ਗ੍ਰੀਨ + ਫਲੈਸ਼ਿੰਗ ਰੈੱਡ (ਇਕੱਠੇ)	ਧਿਆਨ ਦਿਓ - ਨਾਜ਼ੁਕ ਅਲਾਰਮ ਕਿਰਿਆਸ਼ੀਲ ਹੈ
ਫਲੈਸ਼ਿੰਗ ਗ੍ਰੀਨ + ਫਲੈਸ਼ਿੰਗ ਰੈੱਡ (ਬਦਲਵੀਂ)	ਸੇਵਾ ਮੋਡ
ਫਲੈਸ਼ਿੰਗ ਹਰਾ + ਲਾਲ	ਧਿਆਨ ਦਿਓ - ਅਲਾਰਮ ਕਿਰਿਆਸ਼ੀਲ ਹੈ
ਲਾਲ	ਗੁੰਮ ਐਪਲੀਕੇਸ਼ਨ ਫਰਮਵੇਅਰ ਜਾਂ ਅਵੈਧ ਫਰਮਵੇਅਰ
ਫਲੈਸ਼ਿੰਗ ਲਾਲ	FPGA ਸੰਰਚਨਾ ਬੋਰਡ ਨੂੰ ਸੁਰੱਖਿਅਤ ਕਰਨ ਲਈ ਸਾਫ਼ ਕੀਤਾ ਗਿਆ ਹੈ

ਪੱਖਾ ਕੰਟਰੋਲਰ
ਸਿਸਟਮ ਮਾਨੀਟਰ ਦੁਆਰਾ ਨਿਯੰਤਰਿਤ ਆਨਬੋਰਡ USB ਬੱਸ ਵਿੱਚ ਇੱਕ MAX6620 ਫੈਨ ਕੰਟਰੋਲਰ ਤੱਕ ਪਹੁੰਚ ਹੈ। ਇਸ ਡਿਵਾਈਸ ਨੂੰ ਮਲਟੀਪਲ ਆਨਬੋਰਡ ਸਿਸਟਮ ਮਾਨੀਟਰ ਸੰਚਾਰ ਇੰਟਰਫੇਸਾਂ ਦੁਆਰਾ ਨਿਯੰਤਰਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਜਿਸ ਵਿੱਚ USB, PCIe Edge SMBUS, ਅਤੇ FPGA ਸਿਸਮੋਨ ਸੀਰਲ ਸੰਚਾਰ ਪੋਰਟ ਸ਼ਾਮਲ ਹਨ। ਪੱਖਾ ਕੰਟਰੋਲਰ 2x1a ਪਤੇ 'ਤੇ I0C ਬੱਸ 2 'ਤੇ ਹੈ। ਵਾਧੂ ਸਵਾਲਾਂ ਲਈ। ਸੰਪਰਕ ਕਰੋ support@alpha-data.com ਇਹਨਾਂ ਕੰਟਰੋਲਰਾਂ ਦੀ ਵਰਤੋਂ ਕਰਨ 'ਤੇ ਵਾਧੂ ਸਵਾਲਾਂ ਦੇ ਨਾਲ।

USB ਇੰਟਰਫੇਸ
FPGA ਨੂੰ ਸਿੱਧੇ USB ਕਨੈਕਸ਼ਨ ਤੋਂ ਫਰੰਟ ਪੈਨਲ ਜਾਂ ਪਿਛਲੇ ਕਾਰਡ ਦੇ ਕਿਨਾਰੇ ਤੋਂ ਸੰਰਚਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
ADM-PCIE-9H3 ਡਿਜੀਲੈਂਟ USB-J ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈTAG ਕਨਵਰਟਰ ਬਾਕਸ ਜੋ ਕਿ Xilinx ਸੌਫਟਵੇਅਰ ਟੂਲ ਸੂਟ ਦੁਆਰਾ ਸਮਰਥਿਤ ਹੈ। ADM-PCIE-9H3 USB ਪੋਰਟ ਅਤੇ Vivado ਇੰਸਟਾਲ ਕੀਤੇ ਹੋਸਟ ਕੰਪਿਊਟਰ ਦੇ ਵਿਚਕਾਰ ਸਿਰਫ਼ ਇੱਕ ਮਾਈਕ੍ਰੋ-USB AB ਕਿਸਮ ਦੀ ਕੇਬਲ ਨੂੰ ਕਨੈਕਟ ਕਰੋ। Vivado ਹਾਰਡਵੇਅਰ ਮੈਨੇਜਰ ਆਪਣੇ ਆਪ FPGA ਨੂੰ ਪਛਾਣ ਲਵੇਗਾ ਅਤੇ ਤੁਹਾਨੂੰ FPGA ਅਤੇ SBPI ਕੌਂਫਿਗਰੇਸ਼ਨ PROM ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਨ ਦੀ ਇਜਾਜ਼ਤ ਦੇਵੇਗਾ।
ਉਹੀ USB ਕਨੈਕਟਰ ਸਿਸਟਮ ਮਾਨੀਟਰ ਸਿਸਟਮ ਨੂੰ ਸਿੱਧੇ ਐਕਸੈਸ ਕਰਨ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ। ਸਾਰੇ ਵੋਲtages, ਕਰੰਟ, ਤਾਪਮਾਨ, ਅਤੇ ਗੈਰ-ਅਸਥਿਰ ਘੜੀ ਸੰਰਚਨਾ ਸੈਟਿੰਗਾਂ ਨੂੰ ਇਸ ਇੰਟਰਫੇਸ 'ਤੇ ਅਲਫ਼ਾ ਡੇਟਾ ਦੇ avr2util ਸੌਫਟਵੇਅਰ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਐਕਸੈਸ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
ਵਿੰਡੋਜ਼ ਅਤੇ ਸੰਬੰਧਿਤ USB ਡਰਾਈਵਰ ਲਈ Avr2util ਇੱਥੇ ਡਾਊਨਲੋਡ ਕਰਨ ਯੋਗ ਹੈ:
https://support.alpha-data.com/pub/firmware/utilities/windows/
ਲੀਨਕਸ ਲਈ Avr2util ਇੱਥੇ ਡਾਊਨਲੋਡ ਕਰਨ ਯੋਗ ਹੈ:
https://support.alpha-data.com/pub/firmware/utilities/linux/
"avr2util.exe /?" ਦੀ ਵਰਤੋਂ ਕਰੋ ਸਾਰੇ ਵਿਕਲਪ ਦੇਖਣ ਲਈ।
ਸਾਬਕਾ ਲਈample “avr2util.exe /usbcom com4 ਡਿਸਪਲੇ-ਸੈਂਸਰ” ਸਾਰੇ ਸੈਂਸਰ ਮੁੱਲ ਪ੍ਰਦਰਸ਼ਿਤ ਕਰੇਗਾ।
ਸਾਬਕਾ ਲਈample “avr2util.exe /usbcom com4 setclknv 1 156250000” QSFP ਘੜੀ ਨੂੰ 156.25MHz 'ਤੇ ਸੈੱਟ ਕਰੇਗਾ। setclk ਸੂਚਕਾਂਕ 0 = CAPI_CLK_1, ਸੂਚਕਾਂਕ 1 = QSFP_CLK, ਸੂਚਕਾਂਕ 2 = AUX_CLK, ਸੂਚਕਾਂਕ 3 = FABRIC_CLK।
ਵਿੰਡੋਜ਼ ਡਿਵਾਈਸ ਮੈਨੇਜਰ ਦੇ ਅਧੀਨ ਨਿਰਧਾਰਤ com ਪੋਰਟ ਨੰਬਰ ਨਾਲ ਮੇਲ ਕਰਨ ਲਈ 'com4' ਨੂੰ ਬਦਲੋ

ਸੰਰਚਨਾ
ADM-PCIE-9H3 'ਤੇ FPGA ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਨ ਦੇ ਦੋ ਮੁੱਖ ਤਰੀਕੇ ਹਨ:

ਫਲੈਸ਼ ਮੈਮੋਰੀ ਤੋਂ, ਪਾਵਰ-ਆਨ ਤੇ, ਜਿਵੇਂ ਕਿ ਸੈਕਸ਼ਨ 3.8.1 ਵਿੱਚ ਦੱਸਿਆ ਗਿਆ ਹੈ
ਕਿਸੇ ਵੀ USB ਪੋਰਟ ਸੈਕਸ਼ਨ 3.8.2 'ਤੇ ਜੁੜੀ USB ਕੇਬਲ ਦੀ ਵਰਤੋਂ ਕਰਨਾ

ਫਲੈਸ਼ ਮੈਮੋਰੀ ਤੋਂ ਸੰਰਚਨਾ
FPGA ਨੂੰ ਇੱਕ x256 SPI ਡਿਵਾਈਸ (ਮਾਈਕ੍ਰੋਨ ਪਾਰਟ ਨੰਬਰ MT8QU25ABA256E8-12) ਦੇ ਰੂਪ ਵਿੱਚ ਕੌਂਫਿਗਰ ਕੀਤੇ ਦੋ 0 Mbit QSPI ਫਲੈਸ਼ ਮੈਮੋਰੀ ਡਿਵਾਈਸ ਤੋਂ ਪਾਵਰ-ਆਨ 'ਤੇ ਆਪਣੇ ਆਪ ਸੰਰਚਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਇਹ ਫਲੈਸ਼ ਡਿਵਾਈਸਾਂ ਨੂੰ ਆਮ ਤੌਰ 'ਤੇ 32 MiByte ਦੇ ਦੋ ਖੇਤਰਾਂ ਵਿੱਚ ਵੰਡਿਆ ਜਾਂਦਾ ਹੈ, ਜਿੱਥੇ ਹਰੇਕ ਖੇਤਰ ਇੱਕ VU33P FPGA ਲਈ ਇੱਕ ਅਣਕੰਪਰੈੱਸਡ ਬਿੱਟਸਟ੍ਰੀਮ ਰੱਖਣ ਲਈ ਕਾਫੀ ਵੱਡਾ ਹੁੰਦਾ ਹੈ।
ADM-PCIE-9H3 ਨੂੰ ਇੱਕ ਸਧਾਰਨ PCIe ਐਂਡਪੁਆਇੰਟ ਬਿਟਸਟ੍ਰੀਮ ਨਾਲ ਭੇਜਿਆ ਗਿਆ ਹੈ ਜਿਸ ਵਿੱਚ ਇੱਕ ਬੁਨਿਆਦੀ ਅਲਫ਼ਾ ਡੇਟਾ ADXDMA ਬਿਟਸਟ੍ਰੀਮ ਹੈ। ਉਤਪਾਦਨ ਟੈਸਟ ਦੌਰਾਨ ਅਲਫ਼ਾ ਡੇਟਾ ਹੋਰ ਕਸਟਮ ਬਿੱਟਸਟ੍ਰੀਮ ਵਿੱਚ ਲੋਡ ਕਰ ਸਕਦਾ ਹੈ, ਕਿਰਪਾ ਕਰਕੇ ਸੰਪਰਕ ਕਰੋ sales@alpha-data.com ਹੋਰ ਵੇਰਵਿਆਂ ਲਈ।
ਇਸ ਹਾਰਡਵੇਅਰ ਉੱਤੇ ਫਾਲਬੈਕ ਚਿੱਤਰ ਨਾਲ ਮਲਟੀਬੂਟ ਦੀ ਵਰਤੋਂ ਕਰਨਾ ਸੰਭਵ ਹੈ। Xilinx UG570 ਵਿੱਚ ਮਾਸਟਰ SPI ਸੰਰਚਨਾ ਇੰਟਰਫੇਸ ਅਤੇ ਫਾਲਬੈਕ ਮਲਟੀਬੂਟ ਬਾਰੇ ਵਿਸਥਾਰ ਵਿੱਚ ਚਰਚਾ ਕੀਤੀ ਗਈ ਹੈ। ਪਾਵਰ-ਆਨ 'ਤੇ, FPGA ਪ੍ਰੋਗਰਾਮਿੰਗ ਵਿੱਚ ਸਿਰਲੇਖ ਦੀ ਸਮੱਗਰੀ ਦੇ ਆਧਾਰ 'ਤੇ ਸੀਰੀਅਲ ਮਾਸਟਰ ਮੋਡ ਵਿੱਚ ਆਪਣੇ ਆਪ ਨੂੰ ਸੰਰਚਿਤ ਕਰਨ ਦੀ ਕੋਸ਼ਿਸ਼ ਕਰਦਾ ਹੈ। file. ਮਲਟੀਬੁੱਕ ਅਤੇ ICAP ਦੀ ਵਰਤੋਂ FPGA ਵਿੱਚ ਲੋਡ ਕੀਤੇ ਜਾਣ ਵਾਲੇ ਦੋ ਸੰਰਚਨਾ ਖੇਤਰਾਂ ਦੇ ਵਿਚਕਾਰ ਚੁਣਨ ਲਈ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ। ਵੇਰਵਿਆਂ ਲਈ Xilinx UG570 ਮਲਟੀਬੂਟ ਦੇਖੋ।
ਲੋਡ ਕੀਤੀ ਗਈ ਤਸਵੀਰ ਫੀਲਡ ਅਪਡੇਟ ਕੌਂਫਿਗਰੇਸ਼ਨ ਵਿਧੀਆਂ ਨਾਲ ਟੈਂਡਮ PROM ਜਾਂ ਟੈਂਡਮ PCIE ਦਾ ਸਮਰਥਨ ਕਰ ਸਕਦੀ ਹੈ।
ਇਹ ਵਿਕਲਪ PCIe ਰੀਸੈਟ ਟਾਈਮਿੰਗ ਲੋੜਾਂ ਨੂੰ ਪੂਰਾ ਕਰਨ ਵਿੱਚ ਮਦਦ ਕਰਨ ਲਈ ਪਾਵਰ-ਆਨ ਲੋਡ ਸਮੇਂ ਨੂੰ ਘਟਾਉਂਦੇ ਹਨ। ਫੀਲਡ ਦੇ ਨਾਲ ਟੈਂਡਮ ਇੱਕ ਹੋਸਟ ਸਿਸਟਮ ਨੂੰ PCIe ਲਿੰਕ ਨੂੰ ਗੁਆਏ ਬਿਨਾਂ ਉਪਭੋਗਤਾ FPGA ਤਰਕ ਨੂੰ ਮੁੜ ਸੰਰਚਿਤ ਕਰਨ ਲਈ ਸਮਰੱਥ ਬਣਾਉਂਦਾ ਹੈ, ਇੱਕ ਉਪਯੋਗੀ ਵਿਸ਼ੇਸ਼ਤਾ ਜਦੋਂ ਸਿਸਟਮ ਰੀਸੈਟ ਅਤੇ ਪਾਵਰ ਚੱਕਰ ਇੱਕ ਵਿਕਲਪ ਨਹੀਂ ਹੁੰਦੇ ਹਨ।
ਅਲਫ਼ਾ ਡਾਟਾ ਸਿਸਟਮ ਮਾਨੀਟਰ ਫਲੈਸ਼ ਮੈਮੋਰੀ ਨੂੰ ਮੁੜ ਸੰਰਚਿਤ ਕਰਨ ਅਤੇ FPGA ਨੂੰ ਮੁੜ-ਪ੍ਰੋਗਰਾਮ ਕਰਨ ਦੇ ਸਮਰੱਥ ਹੈ।
ਇਹ FPGA ਨੂੰ ਮੁੜ-ਪ੍ਰੋਗਰਾਮ ਕਰਨ ਲਈ ਇੱਕ ਉਪਯੋਗੀ ਅਸਫਲ-ਸੁਰੱਖਿਅਤ ਵਿਧੀ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ ਭਾਵੇਂ ਇਹ PCIe ਬੱਸ ਬੰਦ ਕਰ ਦਿੰਦਾ ਹੈ। ਸਿਸਟਮ ਮਾਨੀਟਰ ਨੂੰ USB ਦੁਆਰਾ ਫਰੰਟ ਪੈਨਲ ਅਤੇ ਪਿਛਲੇ ਕਿਨਾਰੇ 'ਤੇ, ਜਾਂ PCIe ਕਿਨਾਰੇ 'ਤੇ SMBUS ਕਨੈਕਸ਼ਨਾਂ 'ਤੇ ਐਕਸੈਸ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।

ਬਿਲਡਿੰਗ ਅਤੇ ਪ੍ਰੋਗਰਾਮਿੰਗ ਕੌਂਫਿਗਰੇਸ਼ਨ ਚਿੱਤਰ

ਥੋੜਾ ਜਿਹਾ ਬਣਾਓfile ਇਹਨਾਂ ਪਾਬੰਦੀਆਂ ਦੇ ਨਾਲ (xapp1233 ਦੇਖੋ):

set_property BITSTREAM.GENERAL.COMPRESS TRUE [ current_design ]

set_property BITSTREAM.CONFIG.EXTMASTERCCLK_EN {DIV-1} [current_design]
set_property BITSTREAM.CONFIG.SPI_32BIT_ADDR ਹਾਂ [ਮੌਜੂਦਾ_ਡਿਜ਼ਾਈਨ]
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 8 [ਮੌਜੂਦਾ_ਡਿਜ਼ਾਈਨ]

set_property BITSTREAM.CONFIG.SPI_FALL_EDGE ਹਾਂ [ਮੌਜੂਦਾ_ਡਿਜ਼ਾਈਨ]
set_property BITSTREAM.CONFIG.UNUSEDPIN {Pullnone} [current_design]
set_property CFGBVS GND [ ਮੌਜੂਦਾ_ਡਿਜ਼ਾਈਨ ]

ਸੈੱਟ_ਪ੍ਰਾਪਰਟੀ CONFIG_VOLTAGE 1.8 [ ਮੌਜੂਦਾ_ਡਿਜ਼ਾਈਨ ]
set_property BITSTREAM.CONFIG.OVERTEMPSHUTDOWN [ਕਰੰਟ_ਡਿਜ਼ਾਈਨ] ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ

ਇੱਕ MCS ਬਣਾਓ file ਇਹਨਾਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨਾਲ (write_cfgmem):

- ਫਾਰਮੈਟ MCS
-ਆਕਾਰ 64
-ਇੰਟਰਫੇਸ SPIx8

-ਲੋਡਬਿਟ “ਉੱਪਰ 0x0000000file/filename.bit>” (0ਵਾਂ ਸਥਾਨ)
-ਲੋਡਬਿਟ “ਉੱਪਰ 0x2000000file/filename.bit>” (ਪਹਿਲਾ ਸਥਾਨ, ਵਿਕਲਪਿਕ)

ਇਹਨਾਂ ਸੈਟਿੰਗਾਂ ਦੇ ਨਾਲ vivado ਹਾਰਡਵੇਅਰ ਮੈਨੇਜਰ ਨਾਲ ਪ੍ਰੋਗਰਾਮ (xapp1233 ਦੇਖੋ):

SPI part: mt25qu256-spi-x1_x2_x4_x8
ਗੈਰ-ਸੰਰਚਨਾ ਮੈਮ I/O ਪਿੰਨ ਦੀ ਸਥਿਤੀ: ਪੁੱਲ-ਕੋਈ ਨਹੀਂ
ਚਾਰਾਂ ਨੂੰ ਨਿਸ਼ਾਨਾ ਬਣਾਓ files write_cfgmem tcl ਕਮਾਂਡ ਤੋਂ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਹੈ।

ਜੇ ਦੁਆਰਾ ਸੰਰਚਨਾTAG
ਇੱਕ ਮਾਈਕ੍ਰੋ-USB AB ਕੇਬਲ ਨੂੰ ਅਗਲੇ ਪੈਨਲ ਜਾਂ ਪਿਛਲੇ ਕਿਨਾਰੇ ਵਾਲੇ USB ਪੋਰਟ ਨਾਲ ਜੋੜਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਇਹ ਏਕੀਕ੍ਰਿਤ ਡਿਜੀਲੈਂਟ ਜੇ ਦੁਆਰਾ Xilinx Vivado ਹਾਰਡਵੇਅਰ ਮੈਨੇਜਰ ਦੀ ਵਰਤੋਂ ਕਰਕੇ FPGA ਨੂੰ ਮੁੜ ਸੰਰਚਿਤ ਕਰਨ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦਾ ਹੈ।TAG ਕਨਵਰਟਰ ਬਾਕਸ. ਡਿਵਾਈਸ ਨੂੰ Vivado ਹਾਰਡਵੇਅਰ ਮੈਨੇਜਰ ਵਿੱਚ ਆਪਣੇ ਆਪ ਪਛਾਣ ਲਿਆ ਜਾਵੇਗਾ।
ਵਧੇਰੇ ਵਿਸਤ੍ਰਿਤ ਹਿਦਾਇਤਾਂ ਲਈ, ਕਿਰਪਾ ਕਰਕੇ Xilinx UG908 ਦਾ “ਇੱਕ FPGA ਡਿਵਾਈਸ ਪ੍ਰੋਗਰਾਮ ਕਰਨ ਲਈ Vivado ਹਾਰਡਵੇਅਰ ਮੈਨੇਜਰ ਦੀ ਵਰਤੋਂ ਕਰਨਾ” ਭਾਗ ਦੇਖੋ: https://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_1/ug908-vivado-programming-debugging.pdf

GPIO ਕਨੈਕਟਰ
GPIO ਵਿਕਲਪ ਵਿੱਚ ਮੋਲੇਕਸ ਤੋਂ ਪਾਰਟ ਨੰਬਰ 87832-1222 ਦੇ ਨਾਲ ਇੱਕ ਬਹੁਮੁਖੀ ਸ਼੍ਰੋਡਡ ਕਨੈਕਟਰ ਸ਼ਾਮਲ ਹੁੰਦਾ ਹੈ ਜੋ ਕਸਟਮ IO ਲੋੜਾਂ ਵਾਲੇ ਉਪਭੋਗਤਾਵਾਂ ਨੂੰ FPGA ਸਿਗਨਲਾਂ ਨਾਲ ਚਾਰ ਸਿੱਧੇ ਕਨੈਕਟ ਕਰਦੇ ਹਨ।
ਸਿਫ਼ਾਰਸ਼ੀ ਮੇਲਣ ਪਲੱਗ: ਮੋਲੇਕਸ 0875681273 ਜਾਂ 0511101260

ਡਾਇਰੈਕਟ ਕਨੈਕਟ FPGA ਸਿਗਨਲ
8 ਨੈੱਟ GPIO ਸਿਰਲੇਖ ਵਿੱਚ ਵੰਡੇ ਗਏ ਹਨ, ਜਿਵੇਂ ਕਿ ਵਿਭਿੰਨ ਜੋੜਾਂ ਦੇ ਚਾਰ ਸੈੱਟ। ਇਹ ਸਿਗਨਲ Xilinx UltraScale ਆਰਕੀਟੈਕਚਰ ਦੁਆਰਾ ਸਮਰਥਿਤ ਕਿਸੇ ਵੀ 1.8V ਸਮਰਥਿਤ ਸਿਗਨਲ ਮਿਆਰਾਂ ਲਈ ਢੁਕਵੇਂ ਹਨ। IO ਵਿਕਲਪਾਂ ਲਈ Xilinx UG571 ਦੇਖੋ।
LVDS ਅਤੇ 1.8 CMOS ਪ੍ਰਸਿੱਧ ਵਿਕਲਪ ਹਨ। 0ਵਾਂ GPIO ਸਿਗਨਲ ਸੂਚਕਾਂਕ ਗਲੋਬਲ ਕਲਾਕ ਕੁਨੈਕਸ਼ਨ ਲਈ ਢੁਕਵਾਂ ਹੈ।
FPGA ਨੂੰ ਓਵਰਵੋਲ ਤੋਂ ਬਚਾਉਣ ਲਈ ਡਾਇਰੈਕਟ ਕਨੈਕਟ GPIO ਸਿਗਨਲ ਇੱਕ ਕਵਿੱਕਸਵਿੱਚ (1.8CBTLVD74PW) ਦੁਆਰਾ 3245V ਤੱਕ ਸੀਮਿਤ ਹਨ।tagIO ਪਿੰਨ 'ਤੇ e। ਇਹ ਕਵਿੱਕਸਵਿੱਚ ਸਿਗਨਲਾਂ ਨੂੰ ਕਿਸੇ ਵੀ ਦਿਸ਼ਾ ਵਿੱਚ ਸਿਰਫ 4 ohms ਲੜੀ ਅੜਿੱਕਾ ਅਤੇ 1ns ਤੋਂ ਘੱਟ ਪ੍ਰਸਾਰ ਦੇਰੀ ਨਾਲ ਯਾਤਰਾ ਕਰਨ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ। ਕਵਿੱਕਸਵਿੱਚ ਤੋਂ ਬਾਅਦ ਨੈੱਟ ਸਿੱਧੇ FPGA ਨਾਲ ਜੁੜੇ ਹੋਏ ਹਨ।
ਪੋਲਰਿਟੀ ਅਤੇ ਗਰੁੱਪਿੰਗ ਨੂੰ ਦਿਖਾਉਣ ਲਈ ਡਾਇਰੈਕਟ ਕਨੈਕਟ ਸਿਗਨਲ ਦੇ ਨਾਮ GPIO_0_1V8_P/N ਅਤੇ GPIO_1_1V8_P/N, ਆਦਿ ਲੇਬਲ ਕੀਤੇ ਗਏ ਹਨ। ਸਿਗਨਲ ਪਿੰਨ ਅਲਾਟਮੈਂਟ ਮੁਕੰਮਲ ਪਿਨਆਉਟ ਸਾਰਣੀ ਵਿੱਚ ਲੱਭੇ ਜਾ ਸਕਦੇ ਹਨ

ਟਾਈਮਿੰਗ ਇਨਪੁਟ
J1.1 ਅਤੇ J1.2 ਨੂੰ ਇੱਕ ਅਲੱਗ-ਥਲੱਗ ਟਾਈਮਿੰਗ ਇੰਪੁੱਟ ਸਿਗਨਲ (25MHz ਤੱਕ) ਵਜੋਂ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਐਪਲੀਕੇਸ਼ਨ ਜਾਂ ਤਾਂ ਸਿੱਧੇ GPIO ਕਨੈਕਟਰ ਨਾਲ ਕਨੈਕਟ ਕਰ ਸਕਦੇ ਹਨ, ਜਾਂ ਅਲਫ਼ਾ ਡੇਟਾ ਫਰੰਟ ਪੈਨਲ 'ਤੇ ਇੱਕ SMA ਜਾਂ ਸਮਾਨ ਕਨੈਕਟਰ ਨਾਲ ਇੱਕ ਕੇਬਲ ਵਾਲਾ ਹੱਲ ਪ੍ਰਦਾਨ ਕਰ ਸਕਦਾ ਹੈ। ਫਰੰਟ ਪੈਨਲ ਕਨੈਕਟਰ ਵਿਕਲਪਾਂ ਲਈ sales@alpha-data.com 'ਤੇ ਸੰਪਰਕ ਕਰੋ।
ਪਿੰਨ ਟਿਕਾਣਿਆਂ ਲਈ, ਸੰਪੂਰਨ ਪਿਨਆਉਟ ਸਾਰਣੀ ਵਿੱਚ ਸਿਗਨਲ ਨਾਮ ISO_CLK ਵੇਖੋ।
ਸਿਗਨਲ ਨੂੰ ਇੱਕ ਆਪਟੀਕਲ ਆਈਸੋਲੇਟਰ ਪਾਰਟ ਨੰਬਰ TLP2367 ਦੁਆਰਾ ਲੜੀਵਾਰ ਪ੍ਰਤੀਰੋਧ ਦੇ 220 ਓਮ ਨਾਲ ਅਲੱਗ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।

ਉਪਭੋਗਤਾ EEPROM
ਇੱਕ 2Kb I2C ਉਪਭੋਗਤਾ EEPROM MAC ਪਤਿਆਂ ਜਾਂ ਹੋਰ ਉਪਭੋਗਤਾ ਜਾਣਕਾਰੀ ਨੂੰ ਸਟੋਰ ਕਰਨ ਲਈ ਪ੍ਰਦਾਨ ਕੀਤਾ ਗਿਆ ਹੈ। EEPROM ਭਾਗ ਨੰਬਰ CAT34C02HU4IGT4A ਹੈ
ਐਡਰੈੱਸ ਪਿੰਨ A2, A1, ਅਤੇ A0 ਸਾਰੇ ਇੱਕ ਲਾਜ਼ੀਕਲ '0' ਨਾਲ ਬੰਨ੍ਹੇ ਹੋਏ ਹਨ।
ਰਾਈਟ ਪ੍ਰੋਟੈਕਟ (WP), ਸੀਰੀਅਲ ਕਲਾਕ (SCL), ਅਤੇ ਸੀਰੀਅਲ ਡਾਟਾ (SDA) ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ ਕ੍ਰਮਵਾਰ SPARE_WP, SPARE_SCL, ਅਤੇ SPARE_SDA ਨਾਮਾਂ ਨਾਲ ਸੰਪੂਰਨ ਪਿਨਆਉਟ ਸਾਰਣੀ ਵਿੱਚ ਲੱਭੇ ਜਾ ਸਕਦੇ ਹਨ।
WP, SDA, ਅਤੇ SCL ਸਿਗਨਲਾਂ ਦੇ ਸਾਰੇ ਕਾਰਡ 'ਤੇ ਬਾਹਰੀ ਪੁੱਲ-ਅੱਪ ਰੋਧਕ ਹੁੰਦੇ ਹਨ।

ਅੰਤਿਕਾ A: ਪੂਰਾ ਪਿਨਆਉਟ ਸਾਰਣੀ

ਸਾਰਣੀ 8 : ਪੂਰਾ ਪਿਨਆਉਟ ਸਾਰਣੀ (ਅਗਲੇ ਪੰਨੇ 'ਤੇ ਜਾਰੀ)

ਪਿੰਨ ਨੰਬਰ	ਸਿਗਨਲ ਦਾ ਨਾਮ	ਪਿੰਨ ਨਾਮ	ਬੈਂਕ ਵੋਲtage
ਬੀ ਸੀ 18	AUX_CLK_PIN_N	IO_L11N_T1U_N9_GC_64	1.8 (LVCMOS18)
BB18	AUX_CLK_PIN_P	IO_L11P_T1U_N8_GC_64	1.8 (LVCMOS18)
BF33	AVR_B2U_1V8	IO_L2P_T0L_N2_66	1.8 (LVCMOS18)
BF31	AVR_HS_B2U_1V8	IO_L1P_T0L_N0_DBC_66	1.8 (LVCMOS18)
BB33	AVR_HS_CLK_1V8	IO_L12N_T1U_N11_GC_66	1.8 (LVCMOS18)
BF32	AVR_HS_U2B_1V8	IO_L1N_T0L_N1_DBC_66	1.8 (LVCMOS18)
BA33	AVR_MON_CLK_1V8	IO_L12P_T1U_N10_GC_66	1.8 (LVCMOS18)
BF34	AVR_U2B_1V8	IO_L2N_T0L_N3_66	1.8 (LVCMOS18)
AK39	CAPI_CLK_0_PIN_N	MGTREFCLK0N_124	MGT REFCLK
AK38	CAPI_CLK_0_PIN_P	MGTREFCLK0P_124	MGT REFCLK
AF39	CAPI_CLK_1_PIN_N	MGTREFCLK0N_125	MGT REFCLK
AF38	CAPI_CLK_1_PIN_P	MGTREFCLK0P_125	MGT REFCLK
BF17	CAPI_I2C_SCL_1V8	IO_L1P_T0L_N0_DBC_64	1.8 (LVCMOS18)
BF16	CAPI_I2C_SDA_1V8	IO_L1N_T0L_N1_DBC_64	1.8 (LVCMOS18)
BF19	CAPI_INT/RESET_1V8	IO_L2P_T0L_N2_64	1.8 (LVCMOS18)
BF43	CAPI_RX0_N	MGTYRXN0_124	ਐਮ.ਜੀ.ਟੀ
BF42	CAPI_RX0_P	MGTYRXP0_124	ਐਮ.ਜੀ.ਟੀ
ਬੀਡੀ44	CAPI_RX1_N	MGTYRXN1_124	ਐਮ.ਜੀ.ਟੀ
ਬੀਡੀ43	CAPI_RX1_P	MGTYRXP1_124	ਐਮ.ਜੀ.ਟੀ
BB44	CAPI_RX2_N	MGTYRXN2_124	ਐਮ.ਜੀ.ਟੀ
BB43	CAPI_RX2_P	MGTYRXP2_124	ਐਮ.ਜੀ.ਟੀ
AY44	CAPI_RX3_N	MGTYRXN3_124	ਐਮ.ਜੀ.ਟੀ
AY43	CAPI_RX3_P	MGTYRXP3_124	ਐਮ.ਜੀ.ਟੀ
ਬੀ ਸੀ 46	CAPI_RX4_N	MGTYRXN0_125	ਐਮ.ਜੀ.ਟੀ
ਬੀ ਸੀ 45	CAPI_RX4_P	MGTYRXP0_125	ਐਮ.ਜੀ.ਟੀ
BA46	CAPI_RX5_N	MGTYRXN1_125	ਐਮ.ਜੀ.ਟੀ
BA45	CAPI_RX5_P	MGTYRXP1_125	ਐਮ.ਜੀ.ਟੀ
AW46	CAPI_RX6_N	MGTYRXN2_125	ਐਮ.ਜੀ.ਟੀ
AW45	CAPI_RX6_P	MGTYRXP2_125	ਐਮ.ਜੀ.ਟੀ
AV44	CAPI_RX7_N	MGTYRXN3_125	ਐਮ.ਜੀ.ਟੀ
AV43	CAPI_RX7_P	MGTYRXP3_125	ਐਮ.ਜੀ.ਟੀ
AT39	CAPI_TX0_N	MGTYTXN0_124	ਐਮ.ਜੀ.ਟੀ
AT38	CAPI_TX0_P	MGTYTXP0_124	ਐਮ.ਜੀ.ਟੀ

ਪਿੰਨ ਨੰਬਰ	ਸਿਗਨਲ ਦਾ ਨਾਮ	ਪਿੰਨ ਨਾਮ	ਬੈਂਕ ਵੋਲtage
AR41	CAPI_TX1_N	MGTYTXN1_124	ਐਮ.ਜੀ.ਟੀ
AR40	CAPI_TX1_P	MGTYTXP1_124	ਐਮ.ਜੀ.ਟੀ
AP39	CAPI_TX2_N	MGTYTXN2_124	ਐਮ.ਜੀ.ਟੀ
AP38	CAPI_TX2_P	MGTYTXP2_124	ਐਮ.ਜੀ.ਟੀ
AN41	CAPI_TX3_N	MGTYTXN3_124	ਐਮ.ਜੀ.ਟੀ
AN40	CAPI_TX3_P	MGTYTXP3_124	ਐਮ.ਜੀ.ਟੀ
AM39	CAPI_TX4_N	MGTYTXN0_125	ਐਮ.ਜੀ.ਟੀ
AM38	CAPI_TX4_P	MGTYTXP0_125	ਐਮ.ਜੀ.ਟੀ
AL41	CAPI_TX5_N	MGTYTXN1_125	ਐਮ.ਜੀ.ਟੀ
AL40	CAPI_TX5_P	MGTYTXP1_125	ਐਮ.ਜੀ.ਟੀ
AJ41	CAPI_TX6_N	MGTYTXN2_125	ਐਮ.ਜੀ.ਟੀ
AJ40	CAPI_TX6_P	MGTYTXP2_125	ਐਮ.ਜੀ.ਟੀ
AG41	CAPI_TX7_N	MGTYTXN3_125	ਐਮ.ਜੀ.ਟੀ
AG40	CAPI_TX7_P	MGTYTXP3_125	ਐਮ.ਜੀ.ਟੀ
AV26	EMCCLK_B	IO_L24P_T3U_N10_EMCCLK_65	1.8 (LVCMOS18)
BA31	FABRIC_CLK_PIN_N	IO_L13N_T2L_N1_GC_QBC_66	1.8 (DIFF_TERM_ADV ਨਾਲ LVDS)
AY31	FABRIC_CLK_PIN_P	IO_L13P_T2L_N0_GC_QBC_66	1.8 (DIFF_TERM_ADV ਨਾਲ LVDS)
BA8	FPGA_FLASH_CE0_L	RDWR_FCS_B_0	1.8 (LVCMOS18)
AW24	FPGA_FLASH_CE1_L	IO_L2N_T0L_N3_FWE_FCS2_B_65	1.8 (LVCMOS18)
AW7	FPGA_FLASH_DQ0	D00_MOSI_0	1.8 (LVCMOS18)
AV7	FPGA_FLASH_DQ1	D01_DIN_0	1.8 (LVCMOS18)
AW8	FPGA_FLASH_DQ2	D02_0	1.8 (LVCMOS18)
AV8	FPGA_FLASH_DQ3	D03_0	1.8 (LVCMOS18)
AV28	FPGA_FLASH_DQ4	IO_L22P_T3U_N6_DBC_AD0P _D04_65	1.8 (LVCMOS18)
AW28	FPGA_FLASH_DQ5	IO_L22N_T3U_N7_DBC_AD0N _D05_65	1.8 (LVCMOS18)
BB28	FPGA_FLASH_DQ6	IO_L21P_T3L_N4_AD8P_D06_65	1.8 (LVCMOS18)
ਬੀ ਸੀ 28	FPGA_FLASH_DQ7	IO_L21N_T3L_N5_AD8N_D07_65	1.8 (LVCMOS18)
BA19	GPIO_0_1V8_N	IO_L13N_T2L_N1_GC_QBC_64	1.8 (LVCMOS18 or LVDS)
AY19	GPIO_0_1V8_P	IO_L13P_T2L_N0_GC_QBC_64	1.8 (LVCMOS18 or LVDS)
AY20	GPIO_1_1V8_N	IO_L15N_T2L_N5_AD11N_64	1.8 (LVCMOS18 or LVDS)
AY21	GPIO_1_1V8_P	IO_L15P_T2L_N4_AD11P_64	1.8 (LVCMOS18 or LVDS)
AW20	GPIO_2_1V8_N	IO_L16N_T2U_N7_QBC_AD3N_64	1.8 (LVCMOS18 or LVDS)

ਪਿੰਨ ਨੰਬਰ	ਸਿਗਨਲ ਦਾ ਨਾਮ	ਪਿੰਨ ਨਾਮ	ਬੈਂਕ ਵੋਲtage
AV20	GPIO_2_1V8_P	IO_L16P_T2U_N6_QBC_AD3P_64	1.8 (LVCMOS18 or LVDS)
AW18	GPIO_3_1V8_N	IO_L17N_T2U_N9_AD10N_64	1.8 (LVCMOS18 or LVDS)
AW19	GPIO_3_1V8_P	IO_L17P_T2U_N8_AD10P_64	1.8 (LVCMOS18 or LVDS)
BA27	IBM_PERST_1V8_L	IO_L20P_T3L_N2_AD1P_D08_65	1.8 (LVCMOS18)
BA18	ISO_CLK_1V8	IO_L14P_T2L_N2_GC_64	1.8 (LVCMOS18)
AD8	PCIE_LCL_REFCLK_PIN_N	MGTREFCLK0N_226	MGT REFCLK
AD9	PCIE_LCL_REFCLK_PIN_P	MGTREFCLK0P_226	MGT REFCLK
AF8	PCIE_REFCLK_1_PIN_N	MGTREFCLK0N_225	MGT REFCLK
AF9	PCIE_REFCLK_1_PIN_P	MGTREFCLK0P_225	MGT REFCLK
AB8	PCIE_REFCLK_2_PIN_N	MGTREFCLK0N_227	MGT REFCLK
AB9	PCIE_REFCLK_2_PIN_P	MGTREFCLK0P_227	MGT REFCLK
AL1	PCIE_RX0_N	MGTYRXN3_227	ਐਮ.ਜੀ.ਟੀ
AL2	PCIE_RX0_P	MGTYRXP3_227	ਐਮ.ਜੀ.ਟੀ
AM3	PCIE_RX1_N	MGTYRXN2_227	ਐਮ.ਜੀ.ਟੀ
AM4	PCIE_RX1_P	MGTYRXP2_227	ਐਮ.ਜੀ.ਟੀ
BA1	PCIE_RX10_N	MGTYRXN1_225	ਐਮ.ਜੀ.ਟੀ
BA2	PCIE_RX10_P	MGTYRXP1_225	ਐਮ.ਜੀ.ਟੀ
ਬੀ ਸੀ 1	PCIE_RX11_N	MGTYRXN0_225	ਐਮ.ਜੀ.ਟੀ
ਬੀ ਸੀ 2	PCIE_RX11_P	MGTYRXP0_225	ਐਮ.ਜੀ.ਟੀ
AY3	PCIE_RX12_N	MGTYRXN3_224	ਐਮ.ਜੀ.ਟੀ
AY4	PCIE_RX12_P	MGTYRXP3_224	ਐਮ.ਜੀ.ਟੀ
BB3	PCIE_RX13_N	MGTYRXN2_224	ਐਮ.ਜੀ.ਟੀ
BB4	PCIE_RX13_P	MGTYRXP2_224	ਐਮ.ਜੀ.ਟੀ
ਬੀਡੀ3	PCIE_RX14_N	MGTYRXN1_224	ਐਮ.ਜੀ.ਟੀ
ਬੀਡੀ4	PCIE_RX14_P	MGTYRXP1_224	ਐਮ.ਜੀ.ਟੀ
BE5	PCIE_RX15_N	MGTYRXN0_224	ਐਮ.ਜੀ.ਟੀ
BE6	PCIE_RX15_P	MGTYRXP0_224	ਐਮ.ਜੀ.ਟੀ
AK3	PCIE_RX2_N	MGTYRXN1_227	ਐਮ.ਜੀ.ਟੀ
AK4	PCIE_RX2_P	MGTYRXP1_227	ਐਮ.ਜੀ.ਟੀ
AN1	PCIE_RX3_N	MGTYRXN0_227	ਐਮ.ਜੀ.ਟੀ
AN2	PCIE_RX3_P	MGTYRXP0_227	ਐਮ.ਜੀ.ਟੀ
AP3	PCIE_RX4_N	MGTYRXN3_226	ਐਮ.ਜੀ.ਟੀ
AP4	PCIE_RX4_P	MGTYRXP3_226	ਐਮ.ਜੀ.ਟੀ
AR1	PCIE_RX5_N	MGTYRXN2_226	ਐਮ.ਜੀ.ਟੀ
AR2	PCIE_RX5_P	MGTYRXP2_226	ਐਮ.ਜੀ.ਟੀ

ਪਿੰਨ ਨੰਬਰ	ਸਿਗਨਲ ਦਾ ਨਾਮ	ਪਿੰਨ ਨਾਮ	ਬੈਂਕ ਵੋਲtage
AT3	PCIE_RX6_N	MGTYRXN1_226	ਐਮ.ਜੀ.ਟੀ
AT4	PCIE_RX6_P	MGTYRXP1_226	ਐਮ.ਜੀ.ਟੀ
AU1	PCIE_RX7_N	MGTYRXN0_226	ਐਮ.ਜੀ.ਟੀ
AU2	PCIE_RX7_P	MGTYRXP0_226	ਐਮ.ਜੀ.ਟੀ
AV3	PCIE_RX8_N	MGTYRXN3_225	ਐਮ.ਜੀ.ਟੀ
AV4	PCIE_RX8_P	MGTYRXP3_225	ਐਮ.ਜੀ.ਟੀ
AW1	PCIE_RX9_N	MGTYRXN2_225	ਐਮ.ਜੀ.ਟੀ
AW2	PCIE_RX9_P	MGTYRXP2_225	ਐਮ.ਜੀ.ਟੀ
Y4	PCIE_TX0_PIN_N	MGTYTXN3_227	ਐਮ.ਜੀ.ਟੀ
Y5	PCIE_TX0_PIN_P	MGTYTXP3_227	ਐਮ.ਜੀ.ਟੀ
AA6	PCIE_TX1_PIN_N	MGTYTXN2_227	ਐਮ.ਜੀ.ਟੀ
AA7	PCIE_TX1_PIN_P	MGTYTXP2_227	ਐਮ.ਜੀ.ਟੀ
AL6	PCIE_TX10_PIN_N	MGTYTXN1_225	ਐਮ.ਜੀ.ਟੀ
AL7	PCIE_TX10_PIN_P	MGTYTXP1_225	ਐਮ.ਜੀ.ਟੀ
AM8	PCIE_TX11_PIN_N	MGTYTXN0_225	ਐਮ.ਜੀ.ਟੀ
AM9	PCIE_TX11_PIN_P	MGTYTXP0_225	ਐਮ.ਜੀ.ਟੀ
AN6	PCIE_TX12_PIN_N	MGTYTXN3_224	ਐਮ.ਜੀ.ਟੀ
AN7	PCIE_TX12_PIN_P	MGTYTXP3_224	ਐਮ.ਜੀ.ਟੀ
AP8	PCIE_TX13_PIN_N	MGTYTXN2_224	ਐਮ.ਜੀ.ਟੀ
AP9	PCIE_TX13_PIN_P	MGTYTXP2_224	ਐਮ.ਜੀ.ਟੀ
AR6	PCIE_TX14_PIN_N	MGTYTXN1_224	ਐਮ.ਜੀ.ਟੀ
AR7	PCIE_TX14_PIN_P	MGTYTXP1_224	ਐਮ.ਜੀ.ਟੀ
AT8	PCIE_TX15_PIN_N	MGTYTXN0_224	ਐਮ.ਜੀ.ਟੀ
AT9	PCIE_TX15_PIN_P	MGTYTXP0_224	ਐਮ.ਜੀ.ਟੀ
AB4	PCIE_TX2_PIN_N	MGTYTXN1_227	ਐਮ.ਜੀ.ਟੀ
AB5	PCIE_TX2_PIN_P	MGTYTXP1_227	ਐਮ.ਜੀ.ਟੀ
AC6	PCIE_TX3_PIN_N	MGTYTXN0_227	ਐਮ.ਜੀ.ਟੀ
AC7	PCIE_TX3_PIN_P	MGTYTXP0_227	ਐਮ.ਜੀ.ਟੀ
AD4	PCIE_TX4_PIN_N	MGTYTXN3_226	ਐਮ.ਜੀ.ਟੀ
AD5	PCIE_TX4_PIN_P	MGTYTXP3_226	ਐਮ.ਜੀ.ਟੀ
AF4	PCIE_TX5_PIN_N	MGTYTXN2_226	ਐਮ.ਜੀ.ਟੀ
AF5	PCIE_TX5_PIN_P	MGTYTXP2_226	ਐਮ.ਜੀ.ਟੀ
AE6	PCIE_TX6_PIN_N	MGTYTXN1_226	ਐਮ.ਜੀ.ਟੀ
AE7	PCIE_TX6_PIN_P	MGTYTXP1_226	ਐਮ.ਜੀ.ਟੀ
AH4	PCIE_TX7_PIN_N	MGTYTXN0_226	ਐਮ.ਜੀ.ਟੀ

ਪਿੰਨ ਨੰਬਰ	ਸਿਗਨਲ ਦਾ ਨਾਮ	ਪਿੰਨ ਨਾਮ	ਬੈਂਕ ਵੋਲtage
AH5	PCIE_TX7_PIN_P	MGTYTXP0_226	ਐਮ.ਜੀ.ਟੀ
AG6	PCIE_TX8_PIN_N	MGTYTXN3_225	ਐਮ.ਜੀ.ਟੀ
AG7	PCIE_TX8_PIN_P	MGTYTXP3_225	ਐਮ.ਜੀ.ਟੀ
AJ6	PCIE_TX9_PIN_N	MGTYTXN2_225	ਐਮ.ਜੀ.ਟੀ
AJ7	PCIE_TX9_PIN_P	MGTYTXP2_225	ਐਮ.ਜੀ.ਟੀ
AW27	PERST0_1V8_L	IO_T3U_N12_PERSTN0_65	1.8 (LVCMOS18)
AY27	PERST1_1V8_L	IO_L23N_T3U_N9_PERSTN1_I 2C_SDA_65	1.8 (LVCMOS18)
AD39	QSFP_CLK_PIN_N	MGTREFCLK0N_126	MGT REFCLK
AD38	QSFP_CLK_PIN_P	MGTREFCLK0P_126	MGT REFCLK
AV16	QSFP_INT_1V8_L	IO_L24P_T3U_N10_64	1.8 (LVCMOS18)
BA14	QSFP_MODPRS_L	IO_L22N_T3U_N7_DBC_AD0N_64	1.8 (LVCMOS18)
AV15	QSFP_RST_1V8_L	IO_L24N_T3U_N11_64	1.8 (LVCMOS18)
AU46	QSFP_RX0_N	MGTYRXN0_126	ਐਮ.ਜੀ.ਟੀ
AU45	QSFP_RX0_P	MGTYRXP0_126	ਐਮ.ਜੀ.ਟੀ
AT44	QSFP_RX1_N	MGTYRXN1_126	ਐਮ.ਜੀ.ਟੀ
AT43	QSFP_RX1_P	MGTYRXP1_126	ਐਮ.ਜੀ.ਟੀ
AR46	QSFP_RX2_N	MGTYRXN2_126	ਐਮ.ਜੀ.ਟੀ
AR45	QSFP_RX2_P	MGTYRXP2_126	ਐਮ.ਜੀ.ਟੀ
AP44	QSFP_RX3_N	MGTYRXN3_126	ਐਮ.ਜੀ.ਟੀ
AP43	QSFP_RX3_P	MGTYRXP3_126	ਐਮ.ਜੀ.ਟੀ
AN46	QSFP_RX4_N	MGTYRXN0_127	ਐਮ.ਜੀ.ਟੀ
AN45	QSFP_RX4_P	MGTYRXP0_127	ਐਮ.ਜੀ.ਟੀ
AK44	QSFP_RX5_N	MGTYRXN1_127	ਐਮ.ਜੀ.ਟੀ
AK43	QSFP_RX5_P	MGTYRXP1_127	ਐਮ.ਜੀ.ਟੀ
AM44	QSFP_RX6_N	MGTYRXN2_127	ਐਮ.ਜੀ.ਟੀ
AM43	QSFP_RX6_P	MGTYRXP2_127	ਐਮ.ਜੀ.ਟੀ
AL46	QSFP_RX7_N	MGTYRXN3_127	ਐਮ.ਜੀ.ਟੀ
AL45	QSFP_RX7_P	MGTYRXP3_127	ਐਮ.ਜੀ.ਟੀ
AW15	QSFP_SCL_1V8	IO_L23P_T3U_N8_64	1.8 (LVCMOS18)
AW14	QSFP_SDA_1V8	IO_L23N_T3U_N9_64	1.8 (LVCMOS18)
AH43	QSFP_TX0_N	MGTYTXN0_126	ਐਮ.ਜੀ.ਟੀ
AH42	QSFP_TX0_P	MGTYTXP0_126	ਐਮ.ਜੀ.ਟੀ
AE41	QSFP_TX1_N	MGTYTXN1_126	ਐਮ.ਜੀ.ਟੀ
AE40	QSFP_TX1_P	MGTYTXP1_126	ਐਮ.ਜੀ.ਟੀ
AF43	QSFP_TX2_N	MGTYTXN2_126	ਐਮ.ਜੀ.ਟੀ

ਪਿੰਨ ਨੰਬਰ	ਸਿਗਨਲ ਦਾ ਨਾਮ	ਪਿੰਨ ਨਾਮ	ਬੈਂਕ ਵੋਲtage
AF42	QSFP_TX2_P	MGTYTXP2_126	ਐਮ.ਜੀ.ਟੀ
AD43	QSFP_TX3_N	MGTYTXN3_126	ਐਮ.ਜੀ.ਟੀ
AD42	QSFP_TX3_P	MGTYTXP3_126	ਐਮ.ਜੀ.ਟੀ
AC41	QSFP_TX4_N	MGTYTXN0_127	ਐਮ.ਜੀ.ਟੀ
AC40	QSFP_TX4_P	MGTYTXP0_127	ਐਮ.ਜੀ.ਟੀ
AB43	QSFP_TX5_N	MGTYTXN1_127	ਐਮ.ਜੀ.ਟੀ
AB42	QSFP_TX5_P	MGTYTXP1_127	ਐਮ.ਜੀ.ਟੀ
AA41	QSFP_TX6_N	MGTYTXN2_127	ਐਮ.ਜੀ.ਟੀ
AA40	QSFP_TX6_P	MGTYTXP2_127	ਐਮ.ਜੀ.ਟੀ
Y43	QSFP_TX7_N	MGTYTXN3_127	ਐਮ.ਜੀ.ਟੀ
Y42	QSFP_TX7_P	MGTYTXP3_127	ਐਮ.ਜੀ.ਟੀ
AV36	SI5328_1V8_SCL	IO_L24N_T3U_N11_66	1.8 (LVCMOS18)
AV35	SI5328_1V8_SDA	IO_L24P_T3U_N10_66	1.8 (LVCMOS18)
AE37	SI5328_OUT_0_PIN_N	MGTREFCLK1N_125	MGT REFCLK
AE36	SI5328_OUT_0_PIN_P	MGTREFCLK1P_125	MGT REFCLK
AB39	SI5328_OUT_1_PIN_N	MGTREFCLK0N_127	MGT REFCLK
AB38	SI5328_OUT_1_PIN_P	MGTREFCLK0P_127	MGT REFCLK
BB19	SI5328_REFCLK_IN_N	IO_L12N_T1U_N11_GC_64	1.8 (LVDS)
BB20	SI5328_REFCLK_IN_P	IO_L12P_T1U_N10_GC_64	1.8 (LVDS)
AV33	SI5328_RST_1V8_L	IO_L22P_T3U_N6_DBC_AD0P_66	1.8 (LVCMOS18)
BE30	SPARE_SCL	IO_L5N_T0U_N9_AD14N_66	1.8 (LVCMOS18)
ਬੀ ਸੀ 30	SPARE_SDA	IO_L6P_T0U_N10_AD6P_66	1.8 (LVCMOS18)
ਬੀਡੀ30	SPARE_WP	IO_L6N_T0U_N11_AD6N_66	1.8 (LVCMOS18)
BE31	SRVC_MD_L_1V8	IO_L3P_T0L_N4_AD15P_66	1.8 (LVCMOS18)
AV32	USER_LED_A0_1V8	IO_L18N_T2U_N11_AD2N_66	1.8 (LVCMOS18)
AW32	USER_LED_A1_1V8	IO_T2U_N12_66	1.8 (LVCMOS18)
AY30	USER_LED_G0_1V8	IO_L17N_T2U_N9_AD10N_66	1.8 (LVCMOS18)
AV31	USER_LED_G1_1V8	IO_L18P_T2U_N10_AD2P_66	1.8 (LVCMOS18)
AW33	USR_SW_0	IO_L22N_T3U_N7_DBC_AD0N_66	1.8 (LVCMOS18)
AY36	USR_SW_1	IO_L23P_T3U_N8_66	1.8 (LVCMOS18)

ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ

ਮਿਤੀ	ਸੰਸ਼ੋਧਨ	ਦੁਆਰਾ ਬਦਲਿਆ ਗਿਆ	ਤਬਦੀਲੀ ਦੀ ਕੁਦਰਤ
24 ਸਤੰਬਰ 2018	1.0	ਕੇ ਰੋਥ	ਸ਼ੁਰੂਆਤੀ ਰਿਲੀਜ਼
31 ਅਕਤੂਬਰ 2018	1.1	ਕੇ ਰੋਥ	ਅੱਪਡੇਟ ਕੀਤੇ ਉਤਪਾਦ ਚਿੱਤਰ, CAPI_CLK_1 ਲਈ ਪੂਰਵ-ਨਿਰਧਾਰਤ ਪ੍ਰੋਗਰਾਮਯੋਗ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਨੂੰ 161MHz ਵਿੱਚ ਬਦਲਿਆ ਗਿਆ
14 ਦਸੰਬਰ 2018	1.2	ਕੇ ਰੋਥ	ਅੱਪਡੇਟ ਕੀਤੀ ਸੰਰਚਨਾ ਫਲੈਸ਼ ਭਾਗ ਨੰਬਰ, ਸ਼ੁੱਧਤਾ ਲਈ gpio ਵਰਣਨ ਦੀ ਬਦਲੀ ਗਈ ਸ਼ਬਦਾਵਲੀ, ਭਾਰ ਜੋੜਿਆ ਗਿਆ।
24 ਅਕਤੂਬਰ 2019	1.3	ਕੇ ਰੋਥ	ਅੱਪਡੇਟ ਕੀਤਾ ਸੰਰਚਨਾ ਐਡਰੈੱਸ ਮੈਪ ਅਤੇ ਮੈਮੋਰੀ ਹਿੱਸੇ ਦੀ ਸਮਰੱਥਾ ਦਾ ਸਹੀ ਵੇਰਵਾ ਹਟਾਉਣ ਲਈ।
25 ਜਨਵਰੀ 2022	1.4	ਕੇ ਰੋਥ	ਅੱਪਡੇਟ ਕੀਤਾ ਥਰਮਲ ਪ੍ਰਦਰਸ਼ਨ ਥਰਮਲ ਕੁਸ਼ਲਤਾ ਦੇ ਅੰਕੜੇ ਅਤੇ ਕਫ਼ਨ ਦੇ ਪ੍ਰਭਾਵ ਬਾਰੇ ਟਿੱਪਣੀਆਂ ਨੂੰ ਸ਼ਾਮਲ ਕਰਨ ਲਈ, ਸੈਕਸ਼ਨ ਤੋਂ QSFP0 ਅਤੇ QSFP1 ਦੇ ਹਵਾਲੇ ਹਟਾ ਦਿੱਤੇ ਗਏ ਹਨ QSFP-DD ਅਤੇ ਅੱਪਡੇਟ ਕੀਤਾ 25Gb ਟਰਾਂਸੀਵਰ ਪਾਰਟ ਨੰਬਰ।

ਗਾਹਕ ਦੀ ਸੇਵਾ

© 2022 ਕਾਪੀਰਾਈਟ ਅਲਫ਼ਾ ਡੇਟਾ ਪੈਰਲਲ ਸਿਸਟਮਜ਼ ਲਿ.
ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ.
ਇਹ ਪ੍ਰਕਾਸ਼ਨ ਕਾਪੀਰਾਈਟ ਕਾਨੂੰਨ ਦੁਆਰਾ ਸੁਰੱਖਿਅਤ ਹੈ, ਸਾਰੇ ਅਧਿਕਾਰ ਰਾਖਵੇਂ ਹਨ। ਇਸ ਪ੍ਰਕਾਸ਼ਨ ਦੇ ਕਿਸੇ ਵੀ ਹਿੱਸੇ ਨੂੰ ਅਲਫ਼ਾ ਡੇਟਾ ਪੈਰਲਲ ਸਿਸਟਮਜ਼ ਲਿਮਟਿਡ ਦੀ ਪੂਰਵ ਲਿਖਤੀ ਸਹਿਮਤੀ ਤੋਂ ਬਿਨਾਂ, ਕਿਸੇ ਵੀ ਆਕਾਰ ਜਾਂ ਰੂਪ ਵਿੱਚ ਦੁਬਾਰਾ ਨਹੀਂ ਬਣਾਇਆ ਜਾ ਸਕਦਾ ਹੈ।
ਮੁਖ਼ ਦਫ਼ਤਰ
ਪਤਾ: ਸੂਟ L4A, 160 ਡੁੰਡੀ ਸਟ੍ਰੀਟ,
ਐਡਿਨਬਰਗ, EH11 1DQ, UK
ਟੈਲੀਫੋਨ: +44 131 558 2600
ਫੈਕਸ: +44 131 558 2700
ਈਮੇਲ: sales@alpha-data.com
webਸਾਈਟ: http://www.alpha-data.com
ਅਮਰੀਕੀ ਦਫ਼ਤਰ
ਪਤਾ: 10822 ਵੈਸਟ ਟੋਲਰ ਡਰਾਈਵ, ਸੂਟ 250
ਲਿਟਲਟਨ, CO 80127
ਟੈਲੀਫੋਨ: (303) 954 8768
ਫੈਕਸ: (866) 820 9956 - ਟੋਲ ਫ੍ਰੀ
ਈਮੇਲ: sales@alpha-data.com
webਸਾਈਟ: http://www.alpha-data.com

ਸਾਰੇ ਟ੍ਰੇਡਮਾਰਕ ਉਹਨਾਂ ਦੇ ਸਬੰਧਤ ਮਾਲਕਾਂ ਦੀ ਸੰਪਤੀ ਹਨ।
ਪਤਾ: ਸੂਟ L4A, 160 ਡੁੰਡੀ ਸਟ੍ਰੀਟ,
ਐਡਿਨਬਰਗ, EH11 1DQ, UK
ਟੈਲੀਫੋਨ: +44 131 558 2600
ਫੈਕਸ: +44 131 558 2700
ਈਮੇਲ: sales@alpha-data.com
webਸਾਈਟ: http://www.alpha-data.com
ਪਤਾ: 10822 ਵੈਸਟ ਟੋਲਰ ਡਰਾਈਵ, ਸੂਟ 250
ਲਿਟਲਟਨ, CO 80127
ਟੈਲੀਫੋਨ: (303) 954 8768
ਫੈਕਸ: (866) 820 9956 - ਟੋਲ ਫ੍ਰੀ
ਈਮੇਲ: sales@alpha-data.com
webਸਾਈਟ: http://www.alpha-data.com

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

ALPHA ਡੇਟਾ ADM-PCIE-9H3 ਉੱਚ ਪ੍ਰਦਰਸ਼ਨ FPGA ਪ੍ਰੋਸੈਸਿੰਗ ਕਾਰਡ [pdf] ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ADM-PCIE-9H3 ਉੱਚ ਪ੍ਰਦਰਸ਼ਨ FPGA ਪ੍ਰੋਸੈਸਿੰਗ ਕਾਰਡ, ADM-PCIE-9H3, ਉੱਚ ਪ੍ਰਦਰਸ਼ਨ FPGA ਪ੍ਰੋਸੈਸਿੰਗ ਕਾਰਡ, FPGA ਪ੍ਰੋਸੈਸਿੰਗ ਕਾਰਡ, ਪ੍ਰੋਸੈਸਿੰਗ ਕਾਰਡ

ALPHA ਡੇਟਾ ADM-PCIE-9H3 ਉੱਚ ਪ੍ਰਦਰਸ਼ਨ FPGA ਪ੍ਰੋਸੈਸਿੰਗ ਕਾਰਡ [pdf] ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ADM-PCIE-9H3 ਉੱਚ ਪ੍ਰਦਰਸ਼ਨ FPGA ਪ੍ਰੋਸੈਸਿੰਗ ਕਾਰਡ, ADM-PCIE-9H3, ਉੱਚ ਪ੍ਰਦਰਸ਼ਨ FPGA ਪ੍ਰੋਸੈਸਿੰਗ ਕਾਰਡ, ਪ੍ਰਦਰਸ਼ਨ FPGA ਪ੍ਰੋਸੈਸਿੰਗ ਕਾਰਡ, FPGA ਪ੍ਰੋਸੈਸਿੰਗ ਕਾਰਡ, ਪ੍ਰੋਸੈਸਿੰਗ ਕਾਰਡ

ਹਵਾਲੇ

ਯੂਜ਼ਰ ਮੈਨੂਅਲ