ALPHA DATA ADM-PCIE-9H3 កាតដំណើរការ FPGA ដំណើរការខ្ពស់។
សេចក្តីផ្តើម
ADM-PCIE-9H3 គឺជាកាតកុំព្យូទ័រដែលអាចកំណត់រចនាសម្ព័ន្ធឡើងវិញដែលមានប្រសិទ្ធភាពខ្ពស់ដែលមានបំណងសម្រាប់កម្មវិធីមជ្ឈមណ្ឌលទិន្នន័យ ដែលបង្ហាញនូវ Xilinx Virtex UltraScale+ Plus FPGA ជាមួយនឹង High Bandwidth Memory (HBM) ។
លក្ខណៈសំខាន់ៗ
- PCIe Gen1/2/3 x1/2/4/8/16 capable
- ការកំណត់រចនាសម្ព័ន្ធគ្រប់គ្រងកម្ដៅអកម្ម និងសកម្ម
- ប្រវែង 1/2, កម្រិតទាបfile, x16 edge PCIe form factor
- អង្គចងចាំ 8GB HBM on-die មានសមត្ថភាព 460GB/s
- ទ្រុង QSFP-DD មួយដែលមានអត្រាទិន្នន័យរហូតដល់ 28 Gbps ក្នុង 8 channels (224 Gbps)
- ឧបករណ៍ភ្ជាប់ 8 ផ្លូវ Ultraport SlimSAS អនុលោមតាម OpenCAPI និងសមរម្យសម្រាប់ការពង្រីក IO
- គាំទ្រទាំង VU33P ឬ VU35P Virtex UltraScale+ FPGAs
- បន្ទះខាងមុខ និងគែមខាងក្រោយ JTAG ចូលប្រើតាមរយៈរន្ធ USB
- FPGA អាចកំណត់រចនាសម្ព័ន្ធបានតាម USB/JTAG និងពន្លឺកំណត់រចនាសម្ព័ន្ធ SPI
- វ៉ុលtage, ចរន្តនិងការត្រួតពិនិត្យសីតុណ្ហភាព
- 8 សញ្ញា GPIO និង 1 ការបញ្ចូលពេលវេលាដាច់ដោយឡែក
លេខកូដបញ្ជាទិញ
ADM-PCIE-9H3
ADM-PCIE-9H3/NF (ដោយគ្មានកង្ហារស្រេចចិត្ត)
សូមមើល http://www.alpha-data.com/pdfs/adm-pcie-9h3.pdf សម្រាប់ជម្រើសនៃការបញ្ជាទិញពេញលេញ។
ព័ត៌មានអំពីក្រុមប្រឹក្សាភិបាល
លក្ខណៈរូបវន្ត
ADM-PCIE-9H3 អនុលោមតាម PCI Express CEM កំណែ 3.0 ។
តារាងទី 1៖ វិមាត្រមេកានិក (Inc. Front Panel)
| ការពិពណ៌នា | វាស់ |
| ឌី សរុប | 80.1 ម។ |
| Dx សរុប | 181.5 ម។ |
| Dz សរុប | 19.7 ម។ |
| ទម្ងន់ | ២១៩ ក្រាម។ |
តម្រូវការតួ
PCI Express
ADM-PCIE-9H3 មានសមត្ថភាព PCIe Gen 1/2/3 ជាមួយនឹងផ្លូវ 1/2/4/8/16 ដោយប្រើ Xilinx Integrated Block សម្រាប់ PCI Express ។
តម្រូវការមេកានិច
រន្ធដោត PCIe រាងកាយ 16 ផ្លូវត្រូវបានទាមទារសម្រាប់ភាពឆបគ្នាខាងមេកានិច។
តម្រូវការថាមពល
ADM-PCIE-9H3 ទាញថាមពលទាំងអស់ពី PCIe Edge ។ យោងតាមការបញ្ជាក់ PCIe នេះកំណត់ការប្រើប្រាស់ថាមពលរបស់កាតដល់អតិបរមា 75W ។
ការប៉ាន់ប្រមាណការប្រើប្រាស់ថាមពលតម្រូវឱ្យប្រើប្រាស់សៀវភៅបញ្ជី Xilinx XPE និងឧបករណ៍ប៉ាន់ស្មានថាមពលដែលមានពីទិន្នន័យអាល់ហ្វា។ សូមទាក់ទង support@alpha-data.com ដើម្បីទទួលបានឧបករណ៍នេះ។
ថាមពលដែលមានសម្រាប់ផ្លូវដែកដែលគណនាដោយប្រើ XPE មានដូចខាងក្រោម៖
តារាងទី 2: ថាមពលដែលអាចប្រើបានដោយផ្លូវដែក
| វ៉ុលtage | ឈ្មោះប្រភព | សមត្ថភាពបច្ចុប្បន្ន |
| ០១៤៨៦០៧៤-០០៤ | VCC_INT + VCCINT_IO + VCC_BRAM | 42A |
| 0.9 | MGTAVCC | 5A |
| 1.2 | MGTAVTT | 9A |
| 1.2 | VCC_HBM * VCC_IO_HBM | 14A |
| 1.8 | VCCAUX + VCCAUX_IO + VCCO_1.8V | 1.5A |
| 1.8 | MGTVCCAUX | 0.5A |
| 2.5 | VCCAUX_HBM | 2.2A |
| 3.3 | 3.3V សម្រាប់អុបទិក | 3.6A |
ការសម្តែងកំដៅ
ប្រសិនបើសីតុណ្ហភាពស្នូល FPGA លើសពី 105 អង្សាសេ ការរចនា FPGA នឹងត្រូវបានសម្អាតដើម្បីការពារកាតពីការឡើងកំដៅខ្លាំង។
ADM-PCIE-9H3 ភ្ជាប់មកជាមួយឧបករណ៍ផ្ទុកកំដៅដើម្បីកាត់បន្ថយសីតុណ្ហភាពរបស់ FPGA ដែលជាធម្មតាជាចំណុចក្តៅបំផុតនៅលើកាត។ សីតុណ្ហភាពស្លាប់ FPGA ត្រូវតែនៅក្រោម 100 អង្សាសេ។ ដើម្បីគណនាសីតុណ្ហភាពស្លាប់ FPGA យកថាមពលកម្មវិធីរបស់អ្នក គុណនឹង Theta JA ពីតារាងខាងក្រោម ហើយបន្ថែមទៅសីតុណ្ហភាពខាងក្នុងប្រព័ន្ធរបស់អ្នក។ ក្រាហ្វខាងក្រោមបង្ហាញពីខ្សែពីរ ដែលមួយត្រូវបានសាកល្បងនៅក្នុងបំពង់មួយដែលមានស្រទាប់ការពារ ហើយមួយទៀតត្រូវបានសាកល្បងដោយគ្មានសំបក។ ជាទូទៅការដំណើរការគឺប្រសើរជាងដោយគ្មានសំបក ប៉ុន្តែពួកវាផ្តល់នូវការគ្រប់គ្រងកាន់តែប្រសើរឡើង និងកាត់បន្ថយចរន្តខ្យល់ឡើងវិញនៅក្នុងម៉ាស៊ីនមេតូច។ សំបកអាចត្រូវបានយកចេញដោយប្រើកម្មវិធីបញ្ជា hex 1/16 អ៊ីញ។ ប្រសិនបើអ្នកកំពុងប្រើកង្ហារដែលផ្តល់ជាមួយក្តារនោះ អ្នកនឹងឃើញថា theta JA គឺប្រហែល 1.43 degC/W សម្រាប់ក្តារនៅក្នុងខ្យល់ដែលមានឬគ្មានស្រទាប់ការពារ។
ការសាយភាយថាមពលអាចត្រូវបានប៉ាន់ប្រមាណដោយប្រើឧបករណ៍ប៉ាន់ប្រមាណថាមពលទិន្នន័យអាល់ហ្វាដោយភ្ជាប់ជាមួយ Xilinx Power Estimator (XPE) ដែលអាចទាញយកបាននៅ http://www.xilinx.com/products/technology/power/xpe.html. ទាញយក
ឧបករណ៍ UltraScale ហើយកំណត់ឧបករណ៍ទៅជា Virtex UltraScale+, VU33P, FSVH2104, -2, -2L, ឬ -3, ពង្រីក។ កំណត់សីតុណ្ហភាពបរិយាកាសជុំវិញប្រព័ន្ធរបស់អ្នក ហើយជ្រើសរើស 'ការបដិសេធអ្នកប្រើប្រាស់' សម្រាប់ theta JA ដែលមានប្រសិទ្ធភាព ហើយបញ្ចូលតួលេខដែលភ្ជាប់ជាមួយប្រព័ន្ធ LFM របស់អ្នកក្នុងវាលទទេ។ បន្តដើម្បីបញ្ចូលធាតុរចនា និងការប្រើប្រាស់ដែលអាចអនុវត្តបានទាំងអស់នៅក្នុងផ្ទាំងសៀវភៅបញ្ជីខាងក្រោម។ បន្ទាប់ទទួលបានឧបករណ៍ប៉ាន់ស្មានថាមពល 9H3 ពីទិន្នន័យអាល់ហ្វាដោយទំនាក់ទំនង
support@alpha-data.com. បន្ទាប់មកអ្នកនឹងដោតតួលេខថាមពល FPGA រួមជាមួយនឹងតួលេខម៉ូឌុលអុបទិក ដើម្បីទទួលបានការប៉ាន់ស្មានកម្រិតក្តារ។
ការគ្រប់គ្រងកំដៅសកម្ម VS អកម្ម
នាវា ADM-PCIE-9H3 បំពាក់ដោយម៉ាស៊ីនផ្លុំស្រេចចិត្តតូចមួយសម្រាប់ការធ្វើឱ្យត្រជាក់សកម្មនៅក្នុងប្រព័ន្ធដែលមានលំហូរខ្យល់មិនល្អ។ ប្រសិនបើ ADM-PCIE-9H3 នឹងត្រូវបានដំឡើងនៅក្នុងម៉ាស៊ីនមេដែលមានលំហូរខ្យល់ដែលបានគ្រប់គ្រងនោះ ជម្រើសបញ្ជាទិញ /NF អាចត្រូវបានប្រើដើម្បីទទួលកាតដោយគ្មានបំណែកបន្ថែមនេះ។ កង្ហារមានរយៈពេលមធ្យមខ្លីជាងរវាងការបរាជ័យ (MTBF) ជាងការជួបប្រជុំគ្នាដែលនៅសល់ ដូច្នេះកាតអកម្មមានអាយុកាលយូរជាងមុននឹងទាមទារការថែទាំ។ ADM-PCIE-9H3 ក៏រួមបញ្ចូលផងដែរនូវឧបករណ៍បញ្ជាល្បឿនកង្ហារ ដែលអនុញ្ញាតឱ្យល្បឿនកង្ហារប្រែប្រួលដោយផ្អែកលើសីតុណ្ហភាពស្លាប់ និង
ការរកឃើញកង្ហារដែលបរាជ័យ (សូមមើលផ្នែក ឧបករណ៍បញ្ជាកង្ហារ)។
ការប្ដូរតាមបំណង
ទិន្នន័យអាល់ហ្វាផ្តល់នូវជម្រើសប្ដូរតាមបំណងយ៉ាងទូលំទូលាយដល់ផលិតផលដែលមានស្រាប់ (COTS) ពាណិជ្ជកម្មក្រៅធ្នើ។
ជម្រើសមួយចំនួនរួមមាន ប៉ុន្តែមិនកំណត់ចំពោះ៖ ទ្រុងបណ្តាញបន្ថែមនៅក្នុងរន្ធដោតជាប់គ្នា ឬពេញលក្ខណៈfileការពង្រឹងឧបករណ៍ផ្ទុកកំដៅ បាហ្វែល និងការបន្ថែមសៀគ្វី។
សូមទាក់ទង sales@alpha-data.com ដើម្បីទទួលបានការដកស្រង់ និងចាប់ផ្តើមគម្រោងរបស់អ្នកនៅថ្ងៃនេះ។
ការពិពណ៌នាមុខងារ
ជាងview
ADM-PCIE-9H3 គឺជាវេទិកាកុំព្យូទ័រដែលអាចកំណត់រចនាសម្ព័ន្ធឡើងវិញបានច្រើនជាមួយនឹង Virtex UltraScale+ VU33P/VU35P FPGA, ចំណុចប្រទាក់ Gen3x16 PCIe, អង្គចងចាំ 8GB នៃ HBM, ទ្រុង QSFP-DD មួយ, ឧបករណ៍ភ្ជាប់ Ultraport SlimSAS ដែលត្រូវគ្នាជាមួយ OpenCAPI ផងដែរ, 28 ធាតុបញ្ចូលដាច់ដោយឡែកសម្រាប់ជីពចរធ្វើសមកាលកម្មពេលវេលា ក្បាលម្ជុល 12 សម្រាប់ការប្រើប្រាស់ក្នុងគោលបំណងទូទៅ (នាឡិកា ម្ជុលបញ្ជា បំបាត់កំហុស។ល។) បន្ទះ LED ខាងមុខ និងម៉ូនីទ័រប្រព័ន្ធដ៏រឹងមាំ។
កុងតាក់
ADM-PCIE-9H3 មានកុងតាក់ DIP octal SW1 ដែលមានទីតាំងនៅផ្នែកខាងក្រោយនៃក្តារ។ មុខងារនៃកុងតាក់នីមួយៗនៅក្នុង SW1 ត្រូវបានរៀបរាប់លម្អិតដូចខាងក្រោម៖
តារាងទី 3៖ មុខងារប្តូរ
| ប្តូរ | លំនាំដើមរបស់រោងចក្រ | មុខងារ | បិទរដ្ឋ | នៅរដ្ឋ |
| SW1-1 | បិទ | ការផ្លាស់ប្តូរអ្នកប្រើប្រាស់ 0 | ម្ជុល AW33 = '1' | ម្ជុល BF52 = '0' |
| SW1-2 | បិទ | ការផ្លាស់ប្តូរអ្នកប្រើប្រាស់ 1 | ម្ជុល AY36 = '1' | ម្ជុល BF47 = '0' |
| SW1-3 | បិទ | កក់ទុក | កក់ទុក | កក់ទុក |
| SW1-4 | បិទ | បិទថាមពល | បន្ទះនឹងផ្តល់ថាមពល | បិទថាមពលភ្លាមៗ |
| SW1-5 | បិទ | របៀបសេវាកម្ម | ប្រតិបត្តិការទៀងទាត់ | របៀបសេវាកម្មអាប់ដេតកម្មវិធីបង្កប់ |
| SW1-6 | ON | HOST_I2 C_EN | Sysmon លើ PCIe I2C | Sysmon ដាច់ឆ្ងាយ |
| SW1-7 | ON | CAPI_VP D_EN | OpenCAPI VPD មាន | OpenCAPI VPD ដាច់ឆ្ងាយ |
| SW1-8 | ON | CAPI_VP D_WP | CAPI VPD ត្រូវបានការពារការសរសេរ | CAPI VPD អាចសរសេរបាន។ |
ប្រើស្តង់ដារ IO “LVCMOS18” នៅពេលដាក់កម្រិតម្ជុលប្តូរអ្នកប្រើប្រាស់។
អំពូល LED
មានអំពូល LED ចំនួន 7 នៅលើ ADM-PCIE-9H3 ដែល 4 គ្រាប់គឺជាគោលបំណងទូទៅ ហើយអត្ថន័យរបស់វាអាចត្រូវបានកំណត់ដោយអ្នកប្រើប្រាស់។ ៣ ផ្សេងទៀតមានមុខងារថេរដូចរៀបរាប់ខាងក្រោម៖
តារាងទី 4: ព័ត៌មានលម្អិត LED
| កុំព្យូទ័រ យោង | មុខងារ | នៅរដ្ឋ | បិទរដ្ឋ |
| D1 | LED_G1 | អ្នកប្រើប្រាស់កំណត់ '0' | អ្នកប្រើប្រាស់កំណត់ '1' |
| D3 | LED_A1 | អ្នកប្រើប្រាស់កំណត់ '0' | អ្នកប្រើប្រាស់កំណត់ '1' |
| D4 | រួចរាល់ | FPGA ត្រូវបានកំណត់រចនាសម្ព័ន្ធ | FPGA មិនត្រូវបានកំណត់រចនាសម្ព័ន្ធទេ។ |
| D5 | ស្ថានភាព ៣.៧ | សូមមើល ស្ថានភាព LED និយមន័យ | |
| D6 | ស្ថានភាព ៣.៧ | សូមមើល ស្ថានភាព LED និយមន័យ | |
| D7 | LED_A0 | អ្នកប្រើប្រាស់កំណត់ '0' | អ្នកប្រើប្រាស់កំណត់ '1' |
| D9 | LED_G0 | អ្នកប្រើប្រាស់កំណត់ '0' | អ្នកប្រើប្រាស់កំណត់ '1' |
សូមមើលតារាង Pinout ផ្នែកពេញលេញ សម្រាប់បញ្ជីពេញលេញនៃសំណាញ់ LED និងម្ជុលដែលគ្រប់គ្រងដោយអ្នកប្រើប្រាស់
នាឡិកា
ADM-PCIE-9H3 ផ្តល់នូវដំណោះស្រាយនាឡិកាយោងដែលអាចបត់បែនបានសម្រាប់ quads transceiver ច្រើនជីហ្គាបៃ និងក្រណាត់ FPGA ។ រាល់នាឡិកាចេញពី Si5338 Clock Synthesizer អាចកំណត់រចនាសម្ព័ន្ធឡើងវិញបានពីបន្ទះខាងមុខ USB USB Interface ឬ Alpha Data sysmon FPGA serial port។ វាអនុញ្ញាតឱ្យអ្នកប្រើកំណត់ប្រេកង់នាឡិកាស្ទើរតែទាំងអស់ក្នុងអំឡុងពេលដំណើរការកម្មវិធី។ ប្រេកង់នាឡិកាអតិបរមាគឺ 312.5MHz ។
វាក៏មានឧបករណ៍រំញ័រ Si5328 ផងដែរ។ នេះអាចផ្តល់នូវនាឡិកាស្អាត និងសមកាលកម្មទៅកាន់ទីតាំង quad QSFP-DD និង OpenCAPI (SlimSAS) នៅប្រេកង់នាឡិកាជាច្រើន។ ឧបករណ៍ទាំងនេះប្រើតែអង្គចងចាំដែលងាយនឹងបង្កជាហេតុ ដូច្នេះការរចនា FPGA នឹងចាំបាច់ត្រូវកំណត់រចនាសម្ព័ន្ធផែនទីចុះឈ្មោះឡើងវិញបន្ទាប់ពីព្រឹត្តិការណ៍វដ្តថាមពលណាមួយ។
ឈ្មោះនាឡិកាទាំងអស់នៅក្នុងផ្នែកខាងក្រោមអាចរកបាននៅក្នុងតារាង Pinout ពេញលេញ។
ស៊ី ៤៧៣២
ប្រសិនបើភាពរំជើបរំជួលត្រូវបានទាមទារ សូមមើលឯកសារយោងសម្រាប់ Si5328។
https://www.silabs.com/Support%20Documents/TechnicalDocs/Si5328.pdf
ការតភ្ជាប់សៀគ្វីឆ្លុះបញ្ចាំង Xilinx VCU110 និង VCU108 សូមមើល Xilinx Dev Boards សម្រាប់ឯកសារយោង
នាឡិកាយោង PCIe
ផ្លូវ 16 MGT ដែលភ្ជាប់ទៅគែមកាត PCIe ប្រើក្បឿង MGT 224 ដល់ 227 និងប្រើប្រព័ន្ធ 100 MHz នាឡិកា (ឈ្មោះសុទ្ធ PCIE_REFCLK) ។
ម៉្យាងទៀត នាឡិកាដែលមានល្បឿន 100MHz ស្អាត អាចប្រើបានផងដែរ (ឈ្មោះសុទ្ធ PCIE_LCL_REFCLK)។
នាឡិកាក្រណាត់
ការរចនាផ្តល់នូវនាឡិកាក្រណាត់ (ឈ្មោះសុទ្ធ FABRIC_SRC_CLK) ដែលកំណត់លំនាំដើមដល់ 300 MHz ។ នាឡិកានេះមានបំណងប្រើសម្រាប់ធាតុ IDELAY នៅក្នុងការរចនា FPGA ។ នាឡិកាក្រណាត់ត្រូវបានភ្ជាប់ទៅម្ជុលនាឡិកាសកល (GC) ។
DIFF_TERM_ADV = TERM_100 ត្រូវបានទាមទារសម្រាប់ការបញ្ចប់ LVDS
នាឡិកាជំនួយ
ការរចនាផ្តល់នូវនាឡិកាជំនួយ (ឈ្មោះសុទ្ធ AUX_CLK) ដែលកំណត់លំនាំដើមដល់ 300 MHz ។ នាឡិកានេះអាចត្រូវបានប្រើសម្រាប់គោលបំណងណាមួយ និងត្រូវបានភ្ជាប់ទៅម្ជុលនាឡិកាសកល (GC) ។
DIFF_TERM_ADV = TERM_100 ត្រូវបានទាមទារសម្រាប់ការបញ្ចប់ LVDS
នាឡិកាសរសេរកម្មវិធី (EMCCLK)
នាឡិកា 100MHz (ឈ្មោះសុទ្ធ EMCCLK_B) ត្រូវបានបញ្ចូលទៅក្នុងម្ជុល EMCCLK ដើម្បីជំរុញឧបករណ៍ SPI flash កំឡុងពេលកំណត់រចនាសម្ព័ន្ធ FPGA ។ ចំណាំថានេះមិនមែនជានាឡិកាសាកលដែលមានសមត្ថភាព IO pin ទេ។
QSFP-DD
ទ្រុង QSFP-DD ស្ថិតនៅក្នុងក្រឡា MGT 126 និង 127 ហើយប្រើនាឡិកាយោងលំនាំដើម 161.1328125MHz ។
ចំណាំថាប្រេកង់នាឡិកានេះអាចផ្លាស់ប្តូរទៅជាប្រេកង់នាឡិកាតាមអំពើចិត្តណាមួយរហូតដល់ 312MHz ដោយកម្មវិធីឡើងវិញនូវ Si5338 reprogrammable clock oscillator តាមរយៈម៉ូនីទ័រប្រព័ន្ធ។ នេះអាចត្រូវបានធ្វើដោយប្រើ Alpha Data API ឬតាមរយៈ USB ជាមួយនឹងឧបករណ៍ Alpha Data Software ដែលសមស្រប។
មើលឈ្មោះសុទ្ធ QSFP_CLK* សម្រាប់ទីតាំងម្ជុល។
ទ្រុង QSFP-DD ក៏មានទីតាំងនៅដែលវាអាចត្រូវបានកំណត់ម៉ោងពី Si5328 jitter attenuator clock multiplier ។
មើលឈ្មោះសុទ្ធ SI5328_OUT_1* សម្រាប់ទីតាំងម្ជុល។
Ultraport SlimSAS (OpenCAPI)
ឧបករណ៍ភ្ជាប់ Ultraport SlimSAS មានទីតាំងនៅ MGT tile 124 និង 125 ។
សម្រាប់ OpenCAPI នាឡិកាខាងក្រៅ 156.25MHz ត្រូវបានផ្តល់ជូននៅលើខ្សែ។ មើលឈ្មោះសុទ្ធ CAPI_CLK_0* សម្រាប់ទីតាំងម្ជុលនាឡិកាខ្សែ។
ប្រភពនាឡិកាជំនួសមួយផ្សេងទៀតសម្រាប់ចំណុចប្រទាក់នេះគឺ Si5338 clock synthesizer ដែលត្រូវបានកំណត់លំនាំដើមទៅ 161.1328125MHz ។ មើលឈ្មោះសុទ្ធ CAPI_CLK_1* សម្រាប់ទីតាំងម្ជុល។ ចំណាំថាប្រេកង់នាឡិកានេះអាចផ្លាស់ប្តូរទៅជាប្រេកង់នាឡិកាតាមអំពើចិត្តណាមួយរហូតដល់ 312MHz ដោយកម្មវិធីឡើងវិញនូវ Si5338 reprogrammable clock oscillator តាមរយៈម៉ូនីទ័រប្រព័ន្ធ។ នេះអាចត្រូវបានធ្វើដោយប្រើ Alpha Data API ឬតាមរយៈ USB ជាមួយនឹងឧបករណ៍ Alpha Data Software ដែលសមស្រប។
សម្រាប់កម្មវិធីដែលរសើប ចំណុចប្រទាក់នេះអាចត្រូវបានកំណត់ម៉ោងពី Si5328 jitter attenuator ។ មើលឈ្មោះសុទ្ធ SI5328_OUT_0* សម្រាប់ទីតាំងម្ជុល។
PCI Express
ADM-PCIE-9H3 មានសមត្ថភាព PCIe Gen 1/2/3 ជាមួយនឹងផ្លូវ 1/2/4/8/16 ។ FPGA បើកផ្លូវទាំងនេះដោយផ្ទាល់ដោយប្រើប្លុក PCI Express រួមបញ្ចូលគ្នាពី Xilinx ។ ការចរចានៃល្បឿនភ្ជាប់ PCIe និងចំនួនផ្លូវដែលប្រើជាទូទៅគឺដោយស្វ័យប្រវត្តិ ហើយមិនត្រូវការអន្តរាគមន៍របស់អ្នកប្រើទេ។
កំណត់ឡើងវិញ PCI Express (PERST#) បានភ្ជាប់ទៅ FPGA នៅទីតាំងពីរ។ មើលសញ្ញាតារាង Pinout ពេញលេញ PERST0_1V8_L និង PERST1_1V8_L ។
ការកំណត់ម្ជុលផ្សេងទៀតសម្រាប់ផ្លូវល្បឿនលឿនត្រូវបានផ្តល់ជូននៅក្នុង pinout ដែលភ្ជាប់ទៅតារាង Pinout ពេញលេញ
ការបញ្ជាក់ PCI Express តម្រូវឱ្យកាតបន្ថែមទាំងអស់រួចរាល់សម្រាប់ការរាប់បញ្ចូលក្នុងរយៈពេល 120ms បន្ទាប់ពីថាមពលមានសុពលភាព (100ms បន្ទាប់ពីថាមពលមានសុពលភាព + 20ms បន្ទាប់ពី PERST ត្រូវបានចេញផ្សាយ)។ ADM-PCIE-9H3 បំពេញតាមតម្រូវការនេះនៅពេលដែលបានកំណត់រចនាសម្ព័ន្ធពីបណ្តុំប៊ីតស្ទ្រីមជាមួយនឹងឧបសគ្គ SPI ត្រឹមត្រូវដែលរៀបរាប់លម្អិតនៅក្នុងផ្នែក៖
ការកំណត់រចនាសម្ព័ន្ធពី Flash Memory ។ សម្រាប់ព័ត៌មានលម្អិតបន្ថែមអំពីការកំណត់រចនាសម្ព័ន្ធ tandem សូមមើល Xilinx xapp 1179។
ចំណាំ៖
motherboards/backplanes ផ្សេងៗគ្នានឹងទទួលបានអត្ថប្រយោជន៍ពីគ្រោងការណ៍សមភាព RX ផ្សេងៗគ្នានៅក្នុងស្នូល PCIe IP ដែលផ្តល់ដោយ Xilinx ។ ទិន្នន័យ Alpha ណែនាំឱ្យប្រើការកំណត់ខាងក្រោម ប្រសិនបើអ្នកប្រើជួបប្រទះកំហុសក្នុងការភ្ជាប់ ឬបញ្ហាការបណ្តុះបណ្តាលជាមួយប្រព័ន្ធរបស់ពួកគេ៖ នៅក្នុងម៉ាស៊ីនភ្លើងស្នូល IP ប្តូររបៀបទៅជា "កម្រិតខ្ពស់" ហើយបើកផ្ទាំង "ការកំណត់ GT" ផ្លាស់ប្តូរ "ការបាត់បង់ការបញ្ចូលដែលជំរុញដោយកត្តាទម្រង់ ការកែតម្រូវ" ពី "កាតបន្ថែម" ទៅ "បន្ទះឈីបទៅបន្ទះឈីប" (សូមមើល Xilinx PG239 សម្រាប់ព័ត៌មានលម្អិត) ។
QSFP-DD
ទ្រុង QSFP-DD មួយមាននៅបន្ទះខាងមុខ។ ទ្រុងនេះមានសមត្ថភាពដាក់ខ្សែ QSFP28 ឬ QSFP-DD (ត្រូវគ្នាទៅក្រោយ)។ ទាំងម៉ូដែលអុបទិកសកម្ម និងទង់ដែងអកម្ម QSFP-DD/QSFP28 គឺត្រូវគ្នាទាំងស្រុង។ ចំណុចប្រទាក់ទំនាក់ទំនងអាចដំណើរការបានរហូតដល់ 28Gbps ក្នុងមួយប៉ុស្តិ៍។ មាន 8 ប៉ុស្តិ៍នៅទូទាំងទ្រុង QSFP-DD (កម្រិតបញ្ជូនអតិបរមាសរុប 224Gbps) ។ ទ្រុងនេះគឺសមស្របតាមឧត្ដមគតិសម្រាប់ 8x 10G/25G, 2x 100G Ethernet ឬពិធីការផ្សេងទៀតដែលគាំទ្រដោយ Xilinx GTY Transceivers។ សូមមើល មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ Xilinx UG578 សម្រាប់ព័ត៌មានលម្អិតអំពីសមត្ថភាពរបស់ឧបករណ៍បញ្ជូន។
ទ្រុង QSFP-DD មានសញ្ញាបញ្ជាដែលភ្ជាប់ទៅ FPGA ។ ការតភ្ជាប់ត្រូវបានរៀបរាប់លម្អិតនៅក្នុងតារាង Pinout ពេញលេញនៅចុងបញ្ចប់នៃឯកសារនេះ។ សញ្ញាណដែលប្រើក្នុងការកំណត់ម្ជុលគឺ QSFP* ជាមួយនឹងទីតាំងដែលបានបញ្ជាក់នៅក្នុងដ្យាក្រាមខាងក្រោម។
ប្រើម្ជុល QSFP_SCL_1V8 និង QSFP_SDA_1V8 ដូចដែលបានរៀបរាប់នៅក្នុងតារាងពេញលេញ Pinout ដើម្បីទាក់ទងជាមួយកន្លែងចុះឈ្មោះ QSFP28 ។
ចំណាំ៖
LP_MODE (របៀបថាមពលទាប) ទៅនឹងទ្រុងត្រូវបានចងជាប់នឹងដី ប្រើចំណុចប្រទាក់គ្រប់គ្រងដើម្បីកំណត់ច្បាប់ថាមពល។
វាអាចទៅរួចសម្រាប់ Alpha Data ដើម្បីឱ្យសមនឹង ADM-PCIE-9H3 ជាមុនជាមួយនឹងសមាសធាតុ QSFP-DD និង QSFP28 ។ តារាងខាងក្រោមបង្ហាញពីលេខផ្នែកសម្រាប់ឧបករណ៍បញ្ជូនដែលបំពាក់នៅពេលបញ្ជាជាមួយបន្ទះនេះ។
តារាងទី 5 ៖ លេខផ្នែក QSFP28
| លេខកូដបញ្ជាទិញ | ការពិពណ៌នា | លេខផ្នែក | ក្រុមហ៊ុនផលិត |
| Q10 | ឧបករណ៍បញ្ជូនអុបទិក 40G (4 × 10) QSFP | FTL410QE2C | Finisar |
| Q14 | ឧបករណ៍បញ្ជូនអុបទិក 56G (4 × 14) QSFP | FTL414QB2C | Finisar |
| Q25 | ឧបករណ៍បញ្ជូនអុបទិក 100G (4 × 25) QSFP28 | FTLC9558REPM | Finisar |
OpenCAPI Ultraport SlimSAS
ឧបករណ៍ទទួល Ultraport SlimSAS នៅខាងក្រោយបន្ទះអនុញ្ញាតឱ្យមានចំណុចប្រទាក់ដែលអនុលោមតាម OpenCAPI ដែលដំណើរការនៅ 200G (8 ប៉ុស្តិ៍នៅ 25G) ។ សូមទាក់ទង support@alpha-data.com ឬតំណាង IBM របស់អ្នកសម្រាប់ព័ត៌មានលម្អិតអំពី OpenCAPI និងអត្ថប្រយោជន៍របស់វា។
ឧបករណ៍ភ្ជាប់ SlimSAS ក៏អាចត្រូវបានប្រើដើម្បីភ្ជាប់បន្ទះបំបែក 2x QSFP28 បន្ថែម ទំនាក់ទំនង sales@alpha-data.com សម្រាប់ព័ត៌មានលម្អិត។ ម៉្យាងទៀត កាប៊ីនខ្សែត្រូវបានប្រើដើម្បីភ្ជាប់កាត ADM-PCIE-9H3 ជាច្រើននៅក្នុងតួមួយ។
ម៉ូនីទ័រប្រព័ន្ធ
ADM-PCIE-9H3 មានសមត្ថភាពត្រួតពិនិត្យសីតុណ្ហភាព វ៉ុលtage និងចរន្តនៃប្រព័ន្ធដើម្បីពិនិត្យមើលប្រតិបត្តិការរបស់ក្រុមប្រឹក្សាភិបាល។ ការត្រួតពិនិត្យត្រូវបានអនុវត្តដោយប្រើ microcontroller Atmel AVR ។
ប្រសិនបើសីតុណ្ហភាពស្នូល FPGA លើសពី 105 អង្សាសេនោះ FPGA នឹងត្រូវបានសម្អាតដើម្បីការពារការខូចខាតដល់កាត។
ក្បួនដោះស្រាយគ្រប់គ្រងនៅក្នុង microcontroller ដោយស្វ័យប្រវត្តិពិនិត្យបន្ទាត់ voltages និងនៅលើ board temperatures និងការចែករំលែកធ្វើឱ្យព័ត៌មានមានដល់ FPGA លើចំណុចប្រទាក់សៀរៀលដែលបានបង្កើតឡើងនៅក្នុងកញ្ចប់រចនាឯកសារយោងទិន្នន័យអាល់ហ្វា (លក់ដាច់ដោយឡែក)។ ព័ត៌មានក៏អាចចូលប្រើដោយផ្ទាល់ពី microcontroller លើចំណុចប្រទាក់ USB នៅលើបន្ទះខាងមុខ ឬតាមរយៈ IPMI interface ដែលមាននៅគែមកាត PCIe ។
តារាងទី 6: វ៉ុលtage ឧបករណ៍ត្រួតពិនិត្យសីតុណ្ហភាព និងបច្ចុប្បន្ន
| ម៉ូនីទ័រ | សន្ទស្សន៍ | គោលបំណង / ការពិពណ៌នា |
| ល | ល | ការរាប់ពេលវេលាដែលបានកន្លងផុតទៅ (វិនាទី) |
| EC | EC | ការរាប់ព្រឹត្តិការណ៍ (វដ្តថាមពល) |
| 12V | ADC00 | ការផ្គត់ផ្គង់ការបញ្ចូលក្តារ |
| 12V_I | ADC01 | ចរន្តបញ្ចូល 12V ចូល amps |
| 3.3V | ADC02 | ការផ្គត់ផ្គង់ការបញ្ចូលក្តារ |
| 3.3V_I | ADC03 | ចរន្តបញ្ចូល 3.3V ចូល amps |
| 3.3V | ADC05 | ថាមពលជំនួយបញ្ចូលក្តារ |
| 3.3V | ADC05 | 3.3V សម្រាប់អុបទិក QSFP |
| 2.5V | ADC06 | នាឡិកា និង DRAM វ៉ុលtagអ៊ីផ្គត់ផ្គង់ |
| 1.8V | ADC07 | FPGA IO វ៉ុលtagអ៊ី (VCCO) |
| 1.8V | ADC08 | ថាមពលបញ្ជូន (AVCC_AUX) |
| 1.2V | ADC09 | ថាមពល HBM |
| 1.2V | ADC10 | ថាមពលបញ្ជូន (AVTT) |
| 0.9V | ADC11 | ថាមពលបញ្ជូន (AVCC) |
| 0.85-0.90V | ADC12 | BRAM + INT_IO (VccINT_IO) |
| 0.72-0.90V | ADC13 | ការផ្គត់ផ្គង់ស្នូល FPGA (VccINT) |
| uC_Temp | TMP៦ | FPGA សីតុណ្ហភាពនៅលើស្លាប់ |
| Board0_សីតុណ្ហភាព | TMP៦ | សីតុណ្ហភាពក្តារនៅជិតបន្ទះខាងមុខ |
| Board1_សីតុណ្ហភាព | TMP៦ | សីតុណ្ហភាពក្តារនៅជិតជ្រុងខាងលើ |
| FPGA_Temp | TMP៦ | FPGA សីតុណ្ហភាពនៅលើស្លាប់ |
LEDs ស្ថានភាពត្រួតពិនិត្យប្រព័ន្ធ
LEDs D5 (ក្រហម) និង D6 (បៃតង) បង្ហាញពីស្ថានភាពសុខភាពកាត។
តារាងទី 7៖ ការកំណត់ស្ថានភាព LED
| អំពូល LED | ស្ថានភាព |
| បៃតង | ដំណើរការហើយគ្មានសំឡេងរោទិ៍ |
| បៃតង + ក្រហម | រង់ចាំ (បិទ) |
| ពន្លឺពណ៌បៃតង + ពន្លឺក្រហម (រួមគ្នា) | ការយកចិត្តទុកដាក់ - ការជូនដំណឹងសំខាន់សកម្ម |
| ពន្លឺពណ៌បៃតង + ពន្លឺក្រហម (ឆ្លាស់គ្នា) | របៀបសេវាកម្ម |
| ពន្លឺពណ៌បៃតង + ក្រហម | ការយកចិត្តទុកដាក់ - ការជូនដំណឹងសកម្ម |
| ក្រហម | បាត់កម្មវិធីបង្កប់ ឬកម្មវិធីបង្កប់មិនត្រឹមត្រូវ |
| ពន្លឺក្រហម | ការកំណត់រចនាសម្ព័ន្ធ FPGA ត្រូវបានសម្អាតដើម្បីការពារក្តារ |
ឧបករណ៍បញ្ជាកង្ហារ
ឡានក្រុង USB ដែលគ្រប់គ្រងដោយម៉ូនីទ័រប្រព័ន្ធមានសិទ្ធិចូលប្រើឧបករណ៍បញ្ជាកង្ហារ MAX6620។ ឧបករណ៍នេះអាចត្រូវបានគ្រប់គ្រងតាមរយៈចំណុចប្រទាក់ទំនាក់ទំនងម៉ូនីទ័រប្រព័ន្ធនៅលើយន្តហោះជាច្រើន រួមទាំង USB, PCIe Edge SMBUS និង FPGA sysmon serial communication port ។ ឧបករណ៍បញ្ជាកង្ហារគឺនៅលើឡានក្រុង I2C 1 នៅអាសយដ្ឋាន 0x2a។ សម្រាប់សំណួរបន្ថែម។ ទំនាក់ទំនង support@alpha-data.com ជាមួយនឹងសំណួរបន្ថែមអំពីការប្រើប្រាស់ឧបករណ៍បញ្ជាទាំងនេះ។
ចំណុចប្រទាក់ USB
FPGA អាចត្រូវបានកំណត់រចនាសម្ព័ន្ធដោយផ្ទាល់ពីការតភ្ជាប់ USB នៅលើបន្ទះខាងមុខ ឬគែមកាតខាងក្រោយ។
ADM-PCIE-9H3 ប្រើប្រាស់ Digilent USB-JTAG ប្រអប់កម្មវិធីបម្លែងដែលត្រូវបានគាំទ្រដោយឈុតឧបករណ៍កម្មវិធី Xilinx ។ គ្រាន់តែភ្ជាប់ខ្សែប្រភេទ micro-USB AB រវាងរន្ធ USB ADM-PCIE-9H3 និងកុំព្យូទ័រម៉ាស៊ីនជាមួយ Vivado ដែលបានដំឡើង។ កម្មវិធីគ្រប់គ្រងផ្នែករឹង Vivado នឹងទទួលស្គាល់ FPGA ដោយស្វ័យប្រវត្តិ ហើយអនុញ្ញាតឱ្យអ្នកកំណត់រចនាសម្ព័ន្ធ FPGA និង SBPI ការកំណត់រចនាសម្ព័ន្ធ PROM ។
ឧបករណ៍ភ្ជាប់ USB ដូចគ្នាត្រូវបានប្រើដើម្បីចូលទៅកាន់ប្រព័ន្ធម៉ូនីទ័រប្រព័ន្ធដោយផ្ទាល់។ វ៉ុលទាំងអស់tages ចរន្ត សីតុណ្ហភាព និងការកំណត់រចនាសម្ព័ន្ធនាឡិកាដែលមិនងាយនឹងបង្កជាហេតុអាចចូលប្រើបានដោយប្រើកម្មវិធី avr2util របស់ Alpha Data នៅចំណុចប្រទាក់នេះ។
Avr2util សម្រាប់ Windows និងកម្មវិធីបញ្ជា USB ដែលពាក់ព័ន្ធគឺអាចទាញយកបាននៅទីនេះ៖
https://support.alpha-data.com/pub/firmware/utilities/windows/
Avr2util សម្រាប់លីនុចគឺអាចទាញយកបាននៅទីនេះ៖
https://support.alpha-data.com/pub/firmware/utilities/linux/
ប្រើ "avr2util.exe /?" ដើម្បីមើលជម្រើសទាំងអស់។
សម្រាប់អតីតample “avr2util.exe /usbcom com4 display-sensor” នឹងបង្ហាញតម្លៃឧបករណ៍ចាប់សញ្ញាទាំងអស់។
សម្រាប់អតីតample “avr2util.exe /usbcom com4 setclknv 1 156250000” នឹងកំណត់នាឡិកា QSFP ទៅ 156.25MHz ។ setclk index 0 = CAPI_CLK_1, index 1 = QSFP_CLK, index 2 = AUX_CLK, index 3 = FABRIC_CLK ។
ផ្លាស់ប្តូរ 'com4' ដើម្បីផ្គូផ្គងលេខច្រក com ដែលបានកំណត់នៅក្រោមកម្មវិធីគ្រប់គ្រងឧបករណ៍វីនដូ
ការកំណត់រចនាសម្ព័ន្ធ
មានវិធីសំខាន់ពីរក្នុងការកំណត់ FPGA នៅលើ ADM-PCIE-9H3៖
- ពីអង្គចងចាំ Flash នៅពេលបើកថាមពល ដូចដែលបានពិពណ៌នានៅក្នុងផ្នែក 3.8.1
- ដោយប្រើខ្សែ USB ដែលភ្ជាប់នៅច្រក USB ផ្នែក 3.8.2
ការកំណត់រចនាសម្ព័ន្ធពី Flash Memory
FPGA អាចត្រូវបានកំណត់រចនាសម្ព័ន្ធដោយស្វ័យប្រវត្តិនៅពេលបើកថាមពលពីឧបករណ៍អង្គចងចាំពន្លឺ 256 Mbit QSPI ពីរដែលបានកំណត់រចនាសម្ព័ន្ធជាឧបករណ៍ x8 SPI (លេខផ្នែក Micron MT25QU256ABA8E12-0)។ ឧបករណ៍ Flash ទាំងនេះជាធម្មតាត្រូវបានបែងចែកទៅជាពីរតំបន់នៃ 32 MiByte នីមួយៗ ដែលតំបន់នីមួយៗមានទំហំធំគ្រប់គ្រាន់សម្រាប់ផ្ទុក bitstream ដែលមិនមានការបង្ហាប់សម្រាប់ VU33P FPGA ។
ADM-PCIE-9H3 ត្រូវបានដឹកជញ្ជូនជាមួយ PCIe endpoint bitstream សាមញ្ញដែលមានមូលដ្ឋាន Alpha Data ADXDMA bitstream ។ ទិន្នន័យអាល់ហ្វាអាចផ្ទុកនៅក្នុងស្ទ្រីមប៊ីតផ្ទាល់ខ្លួនផ្សេងទៀតក្នុងអំឡុងពេលធ្វើតេស្តផលិតកម្ម សូមទាក់ទង sales@alpha-data.com សម្រាប់ព័ត៌មានលម្អិតបន្ថែម។
វាអាចទៅរួចក្នុងការប្រើ Multiboot ជាមួយនឹងរូបភាពជំនួសនៅលើផ្នែករឹងនេះ។ ចំណុចប្រទាក់កំណត់រចនាសម្ព័ន្ធ SPI មេ និង Fallback MultiBoot ត្រូវបានពិភាក្សាលម្អិតនៅក្នុង Xilinx UG570 ។ នៅពេលបើកដំណើរការ FPGA ព្យាយាមកំណត់រចនាសម្ព័ន្ធខ្លួនឯងដោយស្វ័យប្រវត្តិនៅក្នុងរបៀបមេសៀរៀលដោយផ្អែកលើមាតិកានៃបឋមកថានៅក្នុងកម្មវិធី file. Multibook និង ICAP អាចត្រូវបានប្រើដើម្បីជ្រើសរើសរវាងតំបន់កំណត់រចនាសម្ព័ន្ធពីរដែលត្រូវផ្ទុកទៅក្នុង FPGA ។ សូមមើល Xilinx UG570 MultiBoot សម្រាប់ព័ត៌មានលម្អិត។
រូបភាពដែលបានផ្ទុកក៏អាចគាំទ្រ PROM tandem ឬ tandem PCIE ជាមួយនឹងវិធីសាស្ត្រកំណត់រចនាសម្ព័ន្ធអាប់ដេតវាល។
ជម្រើសទាំងនេះកាត់បន្ថយពេលវេលានៃការបើកថាមពល ដើម្បីជួយបំពេញតម្រូវការកំណត់ពេលវេលាកំណត់ PCIe ឡើងវិញ។ Tandem ជាមួយវាលក៏អនុញ្ញាតឱ្យប្រព័ន្ធម៉ាស៊ីនមួយដើម្បីកំណត់រចនាសម្ព័ន្ធអ្នកប្រើ FPGA តក្កវិជ្ជាឡើងវិញដោយមិនបាត់បង់តំណ PCIe ដែលជាមុខងារមានប្រយោជន៍នៅពេលកំណត់ប្រព័ន្ធឡើងវិញ និងវដ្តថាមពលមិនមែនជាជម្រើសទេ។
ម៉ូនីទ័រប្រព័ន្ធទិន្នន័យអាល់ហ្វាក៏មានសមត្ថភាពក្នុងការកំណត់រចនាសម្ព័ន្ធអង្គចងចាំពន្លឺឡើងវិញ និងរៀបចំកម្មវិធី FPGA ឡើងវិញ។
នេះផ្តល់នូវយន្តការដែលមិនមានសុវត្ថិភាពដែលមានប្រយោជន៍ដើម្បីរៀបចំកម្មវិធី FPGA ឡើងវិញ ទោះបីជាវាធ្លាក់ចេញពីឡានក្រុង PCIe ក៏ដោយ។ ម៉ូនីទ័រប្រព័ន្ធអាចត្រូវបានចូលប្រើតាមរយៈ USB នៅបន្ទះខាងមុខ និងគែមខាងក្រោយ ឬតាមរយៈការតភ្ជាប់ SMBUS នៅលើគែម PCIe ។
រូបភាពនៃការកំណត់រចនាសម្ព័ន្ធការកសាង និងកម្មវិធី
បង្កើតបន្តិចfile ជាមួយនឹងឧបសគ្គទាំងនេះ (សូមមើល xapp1233)៖
- set_property BITSTREAM.GENERAL.COMPRESS TRUE [ current_design ]
- set_property BITSTREAM.CONFIG.EXTMASTERCCLK_EN {DIV-1} [ការរចនាបច្ចុប្បន្ន]
- set_property BITSTREAM.CONFIG.SPI_32BIT_ADDR បាទ [បច្ចុប្បន្ន_រចនា]
- set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 8 [ការរចនាបច្ចុប្បន្ន]
- set_property BITSTREAM.CONFIG.SPI_FALL_EDGE បាទ [រចនា_បច្ចុប្បន្ន]
- set_property BITSTREAM.CONFIG.UNUSEDPIN {Pullnone} [current_design]
- set_property CFGBVS GND [ ការរចនាបច្ចុប្បន្ន]
- set_property CONFIG_VOLTAGE 1.8 [ ការរចនាបច្ចុប្បន្ន ]
- set_property BITSTREAM.CONFIG.OVERTEMPSHUTDOWN បើកដំណើរការ [current_design]
បង្កើត MCS file ជាមួយនឹងលក្ខណៈសម្បត្តិទាំងនេះ (សរសេរ_cfgmem)៖
- - ទម្រង់ MCS
- - ទំហំ 64
- - ចំណុចប្រទាក់ SPIx8
- -loadbit “ឡើង 0x0000000file/filename.bit>” (ទីតាំងទី 0)
- -loadbit “ឡើង 0x2000000file/filename.bit>” (ទីតាំងទី១ ជាជម្រើស)
កម្មវិធីជាមួយកម្មវិធីគ្រប់គ្រងផ្នែករឹង vivado ជាមួយនឹងការកំណត់ទាំងនេះ (សូមមើល xapp1233)៖
- SPI part: mt25qu256-spi-x1_x2_x4_x8
- ស្ថានភាពនៃម្ជុល I/O ដែលមិនកំណត់រចនាសម្ព័ន្ធ៖ ទាញ-គ្មាន
- កំណត់គោលដៅទាំងបួន files ត្រូវបានបង្កើតពីពាក្យបញ្ជា write_cfgmem tcl ។
ការកំណត់រចនាសម្ព័ន្ធតាមរយៈ JTAG
ខ្សែ micro-USB AB អាចត្រូវបានភ្ជាប់ទៅបន្ទះខាងមុខ ឬរន្ធ USB គែមខាងក្រោយ។ នេះអនុញ្ញាតឱ្យ FPGA ត្រូវបានកំណត់រចនាសម្ព័ន្ធឡើងវិញដោយប្រើកម្មវិធីគ្រប់គ្រងផ្នែករឹង Xilinx Vivado តាមរយៈ Digilent JTAG ប្រអប់បំលែង។ ឧបករណ៍នឹងត្រូវបានទទួលស្គាល់ដោយស្វ័យប្រវត្តិនៅក្នុងកម្មវិធីគ្រប់គ្រងផ្នែករឹង Vivado ។
សម្រាប់ការណែនាំលម្អិតបន្ថែម សូមមើលផ្នែក "ការប្រើប្រាស់កម្មវិធីគ្រប់គ្រងផ្នែករឹង Vivado ដើម្បីរៀបចំកម្មវិធីឧបករណ៍ FPGA" នៃ Xilinx UG908៖ https://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_1/ug908-vivado-programming-debugging.pdf
ឧបករណ៍ភ្ជាប់ GPIO
ជម្រើស GPIO មានឧបករណ៍ភ្ជាប់ដែលអាចប្រើបានពី Molex ដែលមានលេខផ្នែក 87832-1222 ដែលផ្តល់ឱ្យអ្នកប្រើប្រាស់នូវតម្រូវការ IO ផ្ទាល់ខ្លួនចំនួនបួនតភ្ជាប់ដោយផ្ទាល់ទៅសញ្ញា FPGA ។
កម្មវិធីជំនួយមិត្តរួមដែលបានណែនាំ៖ Molex 0875681273 ឬ 0511101260
ភ្ជាប់ដោយផ្ទាល់ FPGA សញ្ញា
សំណាញ់ចំនួន 8 ត្រូវបានបំបែកទៅជាបឋមកថា GPIO ជាសំណុំបួននៃគូឌីផេរ៉ង់ស្យែល។ សញ្ញាទាំងនេះគឺសមរម្យសម្រាប់ស្តង់ដារសញ្ញាដែលគាំទ្រ 1.8V ដែលគាំទ្រដោយស្ថាបត្យកម្ម Xilinx UltraScale ។ សូមមើល Xilinx UG571 សម្រាប់ជម្រើស IO ។
LVDS និង 1.8 CMOS គឺជាជម្រើសដ៏ពេញនិយម។ សន្ទស្សន៍សញ្ញា GPIO ទី 0 គឺសមរម្យសម្រាប់ការតភ្ជាប់នាឡិកាសកល។
សញ្ញា GPIO ភ្ជាប់ដោយផ្ទាល់ត្រូវបានកំណត់ត្រឹម 1.8V ដោយឧបករណ៍ប្តូររហ័ស (74CBTLVD3245PW) ដើម្បីការពារ FPGA ពីការលើសវ៉ុល។tage នៅលើម្ជុល IO ។ កុងតាក់រហ័សនេះអនុញ្ញាតឱ្យសញ្ញាធ្វើដំណើរក្នុងទិសដៅណាមួយដោយមានតែ 4 ohms នៃ impedance ស៊េរី និងតិចជាង 1ns នៃការពន្យាពេលឃោសនា។ សំណាញ់ត្រូវបានភ្ជាប់ដោយផ្ទាល់ទៅ FPGA បន្ទាប់ពីកុងតាក់រហ័ស។
ឈ្មោះសញ្ញាតភ្ជាប់ដោយផ្ទាល់ត្រូវបានដាក់ស្លាក GPIO_0_1V8_P/N និង GPIO_1_1V8_P/N ជាដើម ដើម្បីបង្ហាញរាងប៉ូល និងការដាក់ជាក្រុម។ ការបែងចែកម្ជុលសញ្ញាអាចរកបាននៅក្នុងតារាង Pinout ពេញលេញ
ការបញ្ចូលពេលវេលា
J1.1 និង J1.2 អាចត្រូវបានប្រើជាសញ្ញាបញ្ចូលពេលវេលាដាច់ដោយឡែក (រហូតដល់ 25MHz)។ កម្មវិធីអាចភ្ជាប់ដោយផ្ទាល់ទៅឧបករណ៍ភ្ជាប់ GPIO ឬ Alpha Data អាចផ្តល់នូវដំណោះស្រាយខ្សែជាមួយនឹង SMA ឬឧបករណ៍ភ្ជាប់ស្រដៀងគ្នានៅលើបន្ទះខាងមុខ។ ទាក់ទង sales@alpha-data.com សម្រាប់ជម្រើសឧបករណ៍ភ្ជាប់បន្ទះខាងមុខ។
សម្រាប់ទីតាំងម្ជុល សូមមើលឈ្មោះសញ្ញា ISO_CLK នៅក្នុងតារាង Pinout ពេញលេញ។
សញ្ញាត្រូវបានញែកដាច់ពីគ្នាតាមរយៈផ្នែកឯកោអុបទិកលេខ TLP2367 ជាមួយនឹងភាពធន់នៃស៊េរី 220 ohm ។
អ្នកប្រើប្រាស់ EEPROM
EEPROM អ្នកប្រើប្រាស់ 2Kb I2C ត្រូវបានផ្តល់ជូនសម្រាប់ការរក្សាទុកអាសយដ្ឋាន MAC ឬព័ត៌មានអ្នកប្រើប្រាស់ផ្សេងទៀត។ EEPROM គឺជាលេខផ្នែក CAT34C02HU4IGT4A
ម្ជុលអាស័យដ្ឋាន A2, A1, និង A0 ទាំងអស់ត្រូវបានភ្ជាប់ទៅនឹងឡូជីខល '0' ។
Write protect (WP), Serial Clock (SCL) និង Serial Data (SDA) pin assignments អាចត្រូវបានរកឃើញនៅក្នុង Complete Pinout Table ជាមួយនឹងឈ្មោះ SPARE_WP, SPARE_SCL, និង SPARE_SDA រៀងគ្នា។
សញ្ញា WP, SDA, និង SCL ទាំងអស់មានប្រដាប់ទប់ទាញខាងក្រៅនៅលើកាត។
ឧបសម្ព័ន្ធ A៖ បំពេញតារាង Pinout
តារាងទី 8៖ បំពេញតារាង Pinout (បន្តនៅទំព័របន្ទាប់)
| លេខសម្ងាត់ | ឈ្មោះសញ្ញា | ឈ្មោះពិន | ធនាគារ Voltage |
| BC18 | AUX_CLK_PIN_N | IO_L11N_T1U_N9_GC_64 | 1.8 (LVCMOS18) |
| BB18 | AUX_CLK_PIN_P | IO_L11P_T1U_N8_GC_64 | 1.8 (LVCMOS18) |
| BF33 | AVR_B2U_1V8 | IO_L2P_T0L_N2_66 | 1.8 (LVCMOS18) |
| BF31 | AVR_HS_B2U_1V8 | IO_L1P_T0L_N0_DBC_66 | 1.8 (LVCMOS18) |
| BB33 | AVR_HS_CLK_1V8 | IO_L12N_T1U_N11_GC_66 | 1.8 (LVCMOS18) |
| BF32 | AVR_HS_U2B_1V8 | IO_L1N_T0L_N1_DBC_66 | 1.8 (LVCMOS18) |
| BA33 | AVR_MON_CLK_1V8 | IO_L12P_T1U_N10_GC_66 | 1.8 (LVCMOS18) |
| BF34 | AVR_U2B_1V8 | IO_L2N_T0L_N3_66 | 1.8 (LVCMOS18) |
| AK39 | CAPI_CLK_0_PIN_N | MGTREFCLK0N_124 | MGT REFCLK |
| AK38 | CAPI_CLK_0_PIN_P | MGTREFCLK0P_124 | MGT REFCLK |
| AF39 | CAPI_CLK_1_PIN_N | MGTREFCLK0N_125 | MGT REFCLK |
| AF38 | CAPI_CLK_1_PIN_P | MGTREFCLK0P_125 | MGT REFCLK |
| BF17 | CAPI_I2C_SCL_1V8 | IO_L1P_T0L_N0_DBC_64 | 1.8 (LVCMOS18) |
| BF16 | CAPI_I2C_SDA_1V8 | IO_L1N_T0L_N1_DBC_64 | 1.8 (LVCMOS18) |
| BF19 | CAPI_INT/RESET_1V8 | IO_L2P_T0L_N2_64 | 1.8 (LVCMOS18) |
| BF43 | CAPI_RX0_N | MGTYRXN0_124 | MGT |
| BF42 | CAPI_RX0_P | MGTYRXP0_124 | MGT |
| BD44 | CAPI_RX1_N | MGTYRXN1_124 | MGT |
| BD43 | CAPI_RX1_P | MGTYRXP1_124 | MGT |
| BB44 | CAPI_RX2_N | MGTYRXN2_124 | MGT |
| BB43 | CAPI_RX2_P | MGTYRXP2_124 | MGT |
| AY44 | CAPI_RX3_N | MGTYRXN3_124 | MGT |
| AY43 | CAPI_RX3_P | MGTYRXP3_124 | MGT |
| BC46 | CAPI_RX4_N | MGTYRXN0_125 | MGT |
| BC45 | CAPI_RX4_P | MGTYRXP0_125 | MGT |
| BA46 | CAPI_RX5_N | MGTYRXN1_125 | MGT |
| BA45 | CAPI_RX5_P | MGTYRXP1_125 | MGT |
| AW46 | CAPI_RX6_N | MGTYRXN2_125 | MGT |
| AW45 | CAPI_RX6_P | MGTYRXP2_125 | MGT |
| AV44 | CAPI_RX7_N | MGTYRXN3_125 | MGT |
| AV43 | CAPI_RX7_P | MGTYRXP3_125 | MGT |
| AT39 | CAPI_TX0_N | MGTYTXN0_124 | MGT |
| AT38 | CAPI_TX0_P | MGTYTXP0_124 | MGT |
| លេខសម្ងាត់ | ឈ្មោះសញ្ញា | ឈ្មោះពិន | ធនាគារ Voltage |
| AR41 | CAPI_TX1_N | MGTYTXN1_124 | MGT |
| AR40 | CAPI_TX1_P | MGTYTXP1_124 | MGT |
| AP39 | CAPI_TX2_N | MGTYTXN2_124 | MGT |
| AP38 | CAPI_TX2_P | MGTYTXP2_124 | MGT |
| AN41 | CAPI_TX3_N | MGTYTXN3_124 | MGT |
| AN40 | CAPI_TX3_P | MGTYTXP3_124 | MGT |
| AM39 | CAPI_TX4_N | MGTYTXN0_125 | MGT |
| AM38 | CAPI_TX4_P | MGTYTXP0_125 | MGT |
| AL41 | CAPI_TX5_N | MGTYTXN1_125 | MGT |
| AL40 | CAPI_TX5_P | MGTYTXP1_125 | MGT |
| AJ41 | CAPI_TX6_N | MGTYTXN2_125 | MGT |
| AJ40 | CAPI_TX6_P | MGTYTXP2_125 | MGT |
| AG41 | CAPI_TX7_N | MGTYTXN3_125 | MGT |
| AG40 | CAPI_TX7_P | MGTYTXP3_125 | MGT |
| AV26 | EMCCLK_B | IO_L24P_T3U_N10_EMCCLK_65 | 1.8 (LVCMOS18) |
| BA31 | FABRIC_CLK_PIN_N | IO_L13N_T2L_N1_GC_QBC_66 | 1.8 (LVDS ជាមួយ DIFF_TERM_ADV) |
| AY31 | FABRIC_CLK_PIN_P | IO_L13P_T2L_N0_GC_QBC_66 | 1.8 (LVDS ជាមួយ DIFF_TERM_ADV) |
| BA8 | FPGA_FLASH_CE0_L | RDWR_FCS_B_0 | 1.8 (LVCMOS18) |
| AW24 | FPGA_FLASH_CE1_L | IO_L2N_T0L_N3_FWE_FCS2_B_65 | 1.8 (LVCMOS18) |
| AW7 | FPGA_FLASH_DQ0 | D00_MOSI_0 | 1.8 (LVCMOS18) |
| AV7 | FPGA_FLASH_DQ1 | D01_DIN_0 | 1.8 (LVCMOS18) |
| AW8 | FPGA_FLASH_DQ2 | D02_0 ។ | 1.8 (LVCMOS18) |
| AV8 | FPGA_FLASH_DQ3 | D03_0 ។ | 1.8 (LVCMOS18) |
| AV28 | FPGA_FLASH_DQ4 | IO_L22P_T3U_N6_DBC_AD0P
_D04_65 |
1.8 (LVCMOS18) |
| AW28 | FPGA_FLASH_DQ5 | IO_L22N_T3U_N7_DBC_AD0N
_D05_65 |
1.8 (LVCMOS18) |
| BB28 | FPGA_FLASH_DQ6 | IO_L21P_T3L_N4_AD8P_D06_65 | 1.8 (LVCMOS18) |
| BC28 | FPGA_FLASH_DQ7 | IO_L21N_T3L_N5_AD8N_D07_65 | 1.8 (LVCMOS18) |
| BA19 | GPIO_0_1V8_N | IO_L13N_T2L_N1_GC_QBC_64 | 1.8 (LVCMOS18 ឬ LVDS) |
| AY19 | GPIO_0_1V8_P | IO_L13P_T2L_N0_GC_QBC_64 | 1.8 (LVCMOS18 ឬ LVDS) |
| AY20 | GPIO_1_1V8_N | IO_L15N_T2L_N5_AD11N_64 | 1.8 (LVCMOS18 ឬ LVDS) |
| AY21 | GPIO_1_1V8_P | IO_L15P_T2L_N4_AD11P_64 | 1.8 (LVCMOS18 ឬ LVDS) |
| AW20 | GPIO_2_1V8_N | IO_L16N_T2U_N7_QBC_AD3N_64 | 1.8 (LVCMOS18 ឬ LVDS) |
| លេខសម្ងាត់ | ឈ្មោះសញ្ញា | ឈ្មោះពិន | ធនាគារ Voltage |
| AV20 | GPIO_2_1V8_P | IO_L16P_T2U_N6_QBC_AD3P_64 | 1.8 (LVCMOS18 ឬ LVDS) |
| AW18 | GPIO_3_1V8_N | IO_L17N_T2U_N9_AD10N_64 | 1.8 (LVCMOS18 ឬ LVDS) |
| AW19 | GPIO_3_1V8_P | IO_L17P_T2U_N8_AD10P_64 | 1.8 (LVCMOS18 ឬ LVDS) |
| BA27 | IBM_PERST_1V8_L | IO_L20P_T3L_N2_AD1P_D08_65 | 1.8 (LVCMOS18) |
| BA18 | ISO_CLK_1V8 | IO_L14P_T2L_N2_GC_64 | 1.8 (LVCMOS18) |
| AD8 | PCIE_LCL_REFCLK_PIN_N | MGTREFCLK0N_226 | MGT REFCLK |
| AD9 | PCIE_LCL_REFCLK_PIN_P | MGTREFCLK0P_226 | MGT REFCLK |
| AF8 | PCIE_REFCLK_1_PIN_N | MGTREFCLK0N_225 | MGT REFCLK |
| AF9 | PCIE_REFCLK_1_PIN_P | MGTREFCLK0P_225 | MGT REFCLK |
| AB8 | PCIE_REFCLK_2_PIN_N | MGTREFCLK0N_227 | MGT REFCLK |
| AB9 | PCIE_REFCLK_2_PIN_P | MGTREFCLK0P_227 | MGT REFCLK |
| AL1 | PCIE_RX0_N | MGTYRXN3_227 | MGT |
| AL2 | PCIE_RX0_P | MGTYRXP3_227 | MGT |
| AM3 | PCIE_RX1_N | MGTYRXN2_227 | MGT |
| AM4 | PCIE_RX1_P | MGTYRXP2_227 | MGT |
| BA1 | PCIE_RX10_N | MGTYRXN1_225 | MGT |
| BA2 | PCIE_RX10_P | MGTYRXP1_225 | MGT |
| BC1 | PCIE_RX11_N | MGTYRXN0_225 | MGT |
| BC2 | PCIE_RX11_P | MGTYRXP0_225 | MGT |
| AY3 | PCIE_RX12_N | MGTYRXN3_224 | MGT |
| AY4 | PCIE_RX12_P | MGTYRXP3_224 | MGT |
| BB3 | PCIE_RX13_N | MGTYRXN2_224 | MGT |
| BB4 | PCIE_RX13_P | MGTYRXP2_224 | MGT |
| BD3 | PCIE_RX14_N | MGTYRXN1_224 | MGT |
| BD4 | PCIE_RX14_P | MGTYRXP1_224 | MGT |
| ព.ស.៩១២៤ | PCIE_RX15_N | MGTYRXN0_224 | MGT |
| ព.ស.៩១២៤ | PCIE_RX15_P | MGTYRXP0_224 | MGT |
| AK3 | PCIE_RX2_N | MGTYRXN1_227 | MGT |
| AK4 | PCIE_RX2_P | MGTYRXP1_227 | MGT |
| AN1 | PCIE_RX3_N | MGTYRXN0_227 | MGT |
| AN2 | PCIE_RX3_P | MGTYRXP0_227 | MGT |
| AP3 | PCIE_RX4_N | MGTYRXN3_226 | MGT |
| AP4 | PCIE_RX4_P | MGTYRXP3_226 | MGT |
| AR1 | PCIE_RX5_N | MGTYRXN2_226 | MGT |
| AR2 | PCIE_RX5_P | MGTYRXP2_226 | MGT |
| លេខសម្ងាត់ | ឈ្មោះសញ្ញា | ឈ្មោះពិន | ធនាគារ Voltage |
| AT3 | PCIE_RX6_N | MGTYRXN1_226 | MGT |
| AT4 | PCIE_RX6_P | MGTYRXP1_226 | MGT |
| AU1 | PCIE_RX7_N | MGTYRXN0_226 | MGT |
| AU2 | PCIE_RX7_P | MGTYRXP0_226 | MGT |
| AV3 | PCIE_RX8_N | MGTYRXN3_225 | MGT |
| AV4 | PCIE_RX8_P | MGTYRXP3_225 | MGT |
| AW1 | PCIE_RX9_N | MGTYRXN2_225 | MGT |
| AW2 | PCIE_RX9_P | MGTYRXP2_225 | MGT |
| Y4 | PCIE_TX0_PIN_N | MGTYTXN3_227 | MGT |
| Y5 | PCIE_TX0_PIN_P | MGTYTXP3_227 | MGT |
| AA ៦ | PCIE_TX1_PIN_N | MGTYTXN2_227 | MGT |
| AA ៦ | PCIE_TX1_PIN_P | MGTYTXP2_227 | MGT |
| AL6 | PCIE_TX10_PIN_N | MGTYTXN1_225 | MGT |
| AL7 | PCIE_TX10_PIN_P | MGTYTXP1_225 | MGT |
| AM8 | PCIE_TX11_PIN_N | MGTYTXN0_225 | MGT |
| AM9 | PCIE_TX11_PIN_P | MGTYTXP0_225 | MGT |
| AN6 | PCIE_TX12_PIN_N | MGTYTXN3_224 | MGT |
| AN7 | PCIE_TX12_PIN_P | MGTYTXP3_224 | MGT |
| AP8 | PCIE_TX13_PIN_N | MGTYTXN2_224 | MGT |
| AP9 | PCIE_TX13_PIN_P | MGTYTXP2_224 | MGT |
| AR6 | PCIE_TX14_PIN_N | MGTYTXN1_224 | MGT |
| AR7 | PCIE_TX14_PIN_P | MGTYTXP1_224 | MGT |
| AT8 | PCIE_TX15_PIN_N | MGTYTXN0_224 | MGT |
| AT9 | PCIE_TX15_PIN_P | MGTYTXP0_224 | MGT |
| AB4 | PCIE_TX2_PIN_N | MGTYTXN1_227 | MGT |
| AB5 | PCIE_TX2_PIN_P | MGTYTXP1_227 | MGT |
| AC6 | PCIE_TX3_PIN_N | MGTYTXN0_227 | MGT |
| AC7 | PCIE_TX3_PIN_P | MGTYTXP0_227 | MGT |
| AD4 | PCIE_TX4_PIN_N | MGTYTXN3_226 | MGT |
| AD5 | PCIE_TX4_PIN_P | MGTYTXP3_226 | MGT |
| AF4 | PCIE_TX5_PIN_N | MGTYTXN2_226 | MGT |
| AF5 | PCIE_TX5_PIN_P | MGTYTXP2_226 | MGT |
| AE6 | PCIE_TX6_PIN_N | MGTYTXN1_226 | MGT |
| AE7 | PCIE_TX6_PIN_P | MGTYTXP1_226 | MGT |
| AH4 | PCIE_TX7_PIN_N | MGTYTXN0_226 | MGT |
| លេខសម្ងាត់ | ឈ្មោះសញ្ញា | ឈ្មោះពិន | ធនាគារ Voltage |
| AH5 | PCIE_TX7_PIN_P | MGTYTXP0_226 | MGT |
| AG6 | PCIE_TX8_PIN_N | MGTYTXN3_225 | MGT |
| AG7 | PCIE_TX8_PIN_P | MGTYTXP3_225 | MGT |
| AJ6 | PCIE_TX9_PIN_N | MGTYTXN2_225 | MGT |
| AJ7 | PCIE_TX9_PIN_P | MGTYTXP2_225 | MGT |
| AW27 | PERST0_1V8_L | IO_T3U_N12_PERSTN0_65 | 1.8 (LVCMOS18) |
| AY27 | PERST1_1V8_L | IO_L23N_T3U_N9_PERSTN1_I 2C_SDA_65 | 1.8 (LVCMOS18) |
| AD39 | QSFP_CLK_PIN_N | MGTREFCLK0N_126 | MGT REFCLK |
| AD38 | QSFP_CLK_PIN_P | MGTREFCLK0P_126 | MGT REFCLK |
| AV16 | QSFP_INT_1V8_L | IO_L24P_T3U_N10_64 | 1.8 (LVCMOS18) |
| BA14 | QSFP_MODPRS_L | IO_L22N_T3U_N7_DBC_AD0N_64 | 1.8 (LVCMOS18) |
| AV15 | QSFP_RST_1V8_L | IO_L24N_T3U_N11_64 | 1.8 (LVCMOS18) |
| AU46 | QSFP_RX0_N | MGTYRXN0_126 | MGT |
| AU45 | QSFP_RX0_P | MGTYRXP0_126 | MGT |
| AT44 | QSFP_RX1_N | MGTYRXN1_126 | MGT |
| AT43 | QSFP_RX1_P | MGTYRXP1_126 | MGT |
| AR46 | QSFP_RX2_N | MGTYRXN2_126 | MGT |
| AR45 | QSFP_RX2_P | MGTYRXP2_126 | MGT |
| AP44 | QSFP_RX3_N | MGTYRXN3_126 | MGT |
| AP43 | QSFP_RX3_P | MGTYRXP3_126 | MGT |
| AN46 | QSFP_RX4_N | MGTYRXN0_127 | MGT |
| AN45 | QSFP_RX4_P | MGTYRXP0_127 | MGT |
| AK44 | QSFP_RX5_N | MGTYRXN1_127 | MGT |
| AK43 | QSFP_RX5_P | MGTYRXP1_127 | MGT |
| AM44 | QSFP_RX6_N | MGTYRXN2_127 | MGT |
| AM43 | QSFP_RX6_P | MGTYRXP2_127 | MGT |
| AL46 | QSFP_RX7_N | MGTYRXN3_127 | MGT |
| AL45 | QSFP_RX7_P | MGTYRXP3_127 | MGT |
| AW15 | QSFP_SCL_1V8 | IO_L23P_T3U_N8_64 | 1.8 (LVCMOS18) |
| AW14 | QSFP_SDA_1V8 | IO_L23N_T3U_N9_64 | 1.8 (LVCMOS18) |
| AH43 | QSFP_TX0_N | MGTYTXN0_126 | MGT |
| AH42 | QSFP_TX0_P | MGTYTXP0_126 | MGT |
| AE41 | QSFP_TX1_N | MGTYTXN1_126 | MGT |
| AE40 | QSFP_TX1_P | MGTYTXP1_126 | MGT |
| AF43 | QSFP_TX2_N | MGTYTXN2_126 | MGT |
| លេខសម្ងាត់ | ឈ្មោះសញ្ញា | ឈ្មោះពិន | ធនាគារ Voltage |
| AF42 | QSFP_TX2_P | MGTYTXP2_126 | MGT |
| AD43 | QSFP_TX3_N | MGTYTXN3_126 | MGT |
| AD42 | QSFP_TX3_P | MGTYTXP3_126 | MGT |
| AC41 | QSFP_TX4_N | MGTYTXN0_127 | MGT |
| AC40 | QSFP_TX4_P | MGTYTXP0_127 | MGT |
| AB43 | QSFP_TX5_N | MGTYTXN1_127 | MGT |
| AB42 | QSFP_TX5_P | MGTYTXP1_127 | MGT |
| AA ៦ | QSFP_TX6_N | MGTYTXN2_127 | MGT |
| AA ៦ | QSFP_TX6_P | MGTYTXP2_127 | MGT |
| Y43 | QSFP_TX7_N | MGTYTXN3_127 | MGT |
| Y42 | QSFP_TX7_P | MGTYTXP3_127 | MGT |
| AV36 | SI5328_1V8_SCL | IO_L24N_T3U_N11_66 | 1.8 (LVCMOS18) |
| AV35 | SI5328_1V8_SDA | IO_L24P_T3U_N10_66 | 1.8 (LVCMOS18) |
| AE37 | SI5328_OUT_0_PIN_N | MGTREFCLK1N_125 | MGT REFCLK |
| AE36 | SI5328_OUT_0_PIN_P | MGTREFCLK1P_125 | MGT REFCLK |
| AB39 | SI5328_OUT_1_PIN_N | MGTREFCLK0N_127 | MGT REFCLK |
| AB38 | SI5328_OUT_1_PIN_P | MGTREFCLK0P_127 | MGT REFCLK |
| BB19 | SI5328_REFCLK_IN_N | IO_L12N_T1U_N11_GC_64 | 1.8 (LVDS) |
| BB20 | SI5328_REFCLK_IN_P | IO_L12P_T1U_N10_GC_64 | 1.8 (LVDS) |
| AV33 | SI5328_RST_1V8_L | IO_L22P_T3U_N6_DBC_AD0P_66 | 1.8 (LVCMOS18) |
| ព.ស.៩១២៤ | SPARE_SCL | IO_L5N_T0U_N9_AD14N_66 | 1.8 (LVCMOS18) |
| BC30 | SPARE_SDA | IO_L6P_T0U_N10_AD6P_66 | 1.8 (LVCMOS18) |
| BD30 | SPARE_WP | IO_L6N_T0U_N11_AD6N_66 | 1.8 (LVCMOS18) |
| ព.ស.៩១២៤ | SRVC_MD_L_1V8 | IO_L3P_T0L_N4_AD15P_66 | 1.8 (LVCMOS18) |
| AV32 | USER_LED_A0_1V8 | IO_L18N_T2U_N11_AD2N_66 | 1.8 (LVCMOS18) |
| AW32 | USER_LED_A1_1V8 | IO_T2U_N12_66 | 1.8 (LVCMOS18) |
| AY30 | USER_LED_G0_1V8 | IO_L17N_T2U_N9_AD10N_66 | 1.8 (LVCMOS18) |
| AV31 | USER_LED_G1_1V8 | IO_L18P_T2U_N10_AD2P_66 | 1.8 (LVCMOS18) |
| AW33 | USR_SW_0 | IO_L22N_T3U_N7_DBC_AD0N_66 | 1.8 (LVCMOS18) |
| AY36 | USR_SW_1 | IO_L23P_T3U_N8_66 | 1.8 (LVCMOS18) |
ប្រវត្តិកែប្រែ
| កាលបរិច្ឆេទ | ការពិនិត្យឡើងវិញ | ផ្លាស់ប្តូរដោយ | ធម្មជាតិនៃការផ្លាស់ប្តូរ |
| ២៤ កញ្ញា ២០២០ | 1.0 | ខេ រ័ត្ន | ការចេញផ្សាយដំបូង |
|
ថ្ងៃទី 31 ខែតុលា ឆ្នាំ 2018 |
1.1 |
ខេ រ័ត្ន |
បានធ្វើបច្ចុប្បន្នភាពរូបភាពផលិតផល ផ្លាស់ប្តូរប្រេកង់នាឡិកាលំនាំដើមសម្រាប់ CAPI_CLK_1 ទៅ 161MHz |
|
ថ្ងៃទី 14 ខែធ្នូ ឆ្នាំ 2018 |
1.2 |
ខេ រ័ត្ន |
បានធ្វើបច្ចុប្បន្នភាពការកំណត់រចនាសម្ព័ន្ធ flash លេខផ្នែក ការផ្លាស់ប្តូរពាក្យនៃការពិពណ៌នា gpio សម្រាប់ភាពត្រឹមត្រូវ បន្ថែមទម្ងន់។ |
|
ថ្ងៃទី 24 ខែតុលា ឆ្នាំ 2019 |
1.3 |
ខេ រ័ត្ន |
បានធ្វើបច្ចុប្បន្នភាព ការកំណត់រចនាសម្ព័ន្ធ ដើម្បីលុបផែនទីអាសយដ្ឋាន និងការពិពណ៌នាត្រឹមត្រូវនៃសមត្ថភាពផ្នែកអង្គចងចាំ។ |
|
ថ្ងៃទី 25 ខែមករា ឆ្នាំ 2022 |
1.4 |
ខេ រ័ត្ន |
បានធ្វើបច្ចុប្បន្នភាព កំដៅ ការសម្តែង ដើម្បីរួមបញ្ចូលតួលេខប្រសិទ្ធភាពកម្ដៅ និងមតិយោបល់អំពីផលប៉ះពាល់នៃសំបក យកឯកសារយោងទៅ QSFP0 និង QSFP1 ចេញពីផ្នែក QSFP-DD និងបានធ្វើបច្ចុប្បន្នភាពលេខផ្នែកឧបករណ៍បញ្ជូន 25Gb ។ |
សេវាអតិថិជន
© 2022 រក្សាសិទ្ធិ Alpha Data Parallel Systems Ltd.
រក្សាសិទ្ធិគ្រប់យ៉ាង។
ការបោះពុម្ពនេះត្រូវបានការពារដោយច្បាប់រក្សាសិទ្ធិ ដោយរក្សាសិទ្ធិគ្រប់យ៉ាង។ គ្មានផ្នែកណាមួយនៃការបោះពុម្ពនេះអាចត្រូវបានផលិតឡើងវិញក្នុងទម្រង់ ឬទម្រង់ណាមួយឡើយ ដោយគ្មានការយល់ព្រមជាលាយលក្ខណ៍អក្សរជាមុនពី Alpha Data Parallel Systems Ltd.
ការិយាល័យកណ្តាល
អាស័យដ្ឋានៈ Suite L4A, 160 Dundee Street,
Edinburgh, EH11 1DQ, ចក្រភពអង់គ្លេស
ទូរស័ព្ទ៖ +44 131 558 2600
ទូរសារ៖ +44 131 558 2700
អ៊ីមែល៖ sales@alpha-data.com
webគេហទំព័រ៖ http://www.alpha-data.com
ការិយាល័យសហរដ្ឋអាមេរិក
អាស័យដ្ឋាន៖ 10822 West Toller Drive, Suite 250
Littleton, CO 80127
ទូរស័ព្ទ៖ (០២) ៨៨៤១ ៩០០០
ទូរសារ៖ (866) 820 9956 – ឥតគិតថ្លៃ
អ៊ីមែល៖ sales@alpha-data.com
webគេហទំព័រ៖ http://www.alpha-data.com
ពាណិជ្ជសញ្ញាទាំងអស់គឺជាកម្មសិទ្ធិរបស់ម្ចាស់រៀងៗខ្លួន។
អាស័យដ្ឋានៈ Suite L4A, 160 Dundee Street,
Edinburgh, EH11 1DQ, ចក្រភពអង់គ្លេស
ទូរស័ព្ទ៖ +44 131 558 2600
ទូរសារ៖ +44 131 558 2700
អ៊ីមែល៖ sales@alpha-data.com
webគេហទំព័រ៖ http://www.alpha-data.com
អាស័យដ្ឋាន៖ 10822 West Toller Drive, Suite 250
Littleton, CO 80127
ទូរស័ព្ទ៖ (០២) ៨៨៤១ ៩០០០
ទូរសារ៖ (866) 820 9956 – ឥតគិតថ្លៃ
អ៊ីមែល៖ sales@alpha-data.com
webគេហទំព័រ៖ http://www.alpha-data.com
ឯកសារ/ធនធាន
 |
ALPHA DATA ADM-PCIE-9H3 កាតដំណើរការ FPGA ដំណើរការខ្ពស់។ [pdf] សៀវភៅណែនាំអ្នកប្រើប្រាស់ ADM-PCIE-9H3 កាតដំណើរការ FPGA ដំណើរការខ្ពស់ ADM-PCIE-9H3 ដំណើរការ FPGA ដំណើរការខ្ពស់ កាតដំណើរការ FPGA កាតដំណើរការ |
 |
ALPHA DATA ADM-PCIE-9H3 កាតដំណើរការ FPGA ដំណើរការខ្ពស់។ [pdf] សៀវភៅណែនាំអ្នកប្រើប្រាស់ ADM-PCIE-9H3 កាតដំណើរការ FPGA ដំណើរការខ្ពស់ ADM-PCIE-9H3 ដំណើរការ FPGA ដំណើរការខ្ពស់ កាតដំណើរការ FPGA ដំណើរការ FPGA កាតដំណើរការ |
