ALPHA DATA ADM-PCIE-9H3 Vysoce výkonná procesorová karta FPGA
Zavedení
ADM-PCIE-9H3 je vysoce výkonná rekonfigurovatelná výpočetní karta určená pro aplikace v datových centrech, vybavená Xilinx Virtex UltraScale+ Plus FPGA s pamětí High Bandwidth Memory (HBM).
Klíčové vlastnosti
- PCIe Gen1/2/3 x1/2/4/8/16 capable
- Konfigurace pasivního a aktivního tepelného managementu
- 1/2 délky, nízké profile, formát x16 edge PCIe
- 8GB HBM on-die paměti s rychlostí 460 GB/s
- Jedna klec QSFP-DD s přenosovou rychlostí až 28 Gb/s na 8 kanálů (224 Gb/s)
- Jeden 8dráhový konektor Ultraport SlimSAS kompatibilní s OpenCAPI a vhodný pro rozšíření IO
- Podporuje buď VU33P nebo VU35P Virtex UltraScale+ FPGA
- Přední panel a zadní okraj JTAG přístup přes USB port
- FPGA konfigurovatelné přes USB/JTAG a konfigurace SPI flash
- svtage, sledování proudu a teploty
- 8 signálů GPIO a 1 izolovaný vstup časování
Objednávkový kód
ADM-PCIE-9H3
ADM-PCIE-9H3/NF (bez volitelného ventilátoru)
Vidět http://www.alpha-data.com/pdfs/adm-pcie-9h3.pdf pro kompletní možnosti objednání.
Informace o představenstvu
Fyzikální specifikace
ADM-PCIE-9H3 vyhovuje PCI Express CEM revize 3.0.
Tabulka 1: Mechanické rozměry (včetně předního panelu)
| Popis | Opatření |
| Celkem Dy | 80.1 mm |
| Celkem Dx | 181.5 mm |
| Celkem Dz | 19.7 mm |
| Hmotnost | 350 gramů |
Požadavky na podvozek
PCI Express
ADM-PCIE-9H3 je schopen PCIe Gen 1/2/3 s 1/2/4/8/16 pruhy pomocí integrovaného bloku Xilinx pro PCI Express.
Mechanické požadavky
Pro mechanickou kompatibilitu je vyžadován 16dráhový fyzický slot PCIe.
Požadavky na napájení
ADM-PCIE-9H3 čerpá veškerou energii z PCIe Edge. Podle specifikace PCIe to omezuje spotřebu energie karty na maximálně 75 W.
Odhad spotřeby energie vyžaduje použití tabulkového procesoru Xilinx XPE a nástroje pro odhad spotřeby dostupného od Alpha Data. Chcete-li získat tento nástroj, kontaktujte prosím support@alpha-data.com.
Výkon dostupný pro kolejnice vypočítaný pomocí XPE je následující:
Tabulka 2: Dostupné napájení po železnici
| svtage | Název zdroje | Aktuální schopnost |
| 0.72-0.90 | VCC_INT + VCCINT_IO + VCC_BRAM | 42A |
| 0.9 | MGTAVCC | 5A |
| 1.2 | MGTAVTT | 9A |
| 1.2 | VCC_HBM * VCC_IO_HBM | 14A |
| 1.8 | VCCAUX + VCCAUX_IO + VCCO_1.8V | 1.5A |
| 1.8 | MGTVCCAUX | 0.5A |
| 2.5 | VCCAUX_HBM | 2.2A |
| 3.3 | 3.3V pro optiku | 3.6A |
Tepelný výkon
Pokud teplota jádra FPGA překročí 105 stupňů Celsia, design FPGA bude vymazán, aby se zabránilo přehřátí karty.
ADM-PCIE-9H3 je dodáván s chladičem, který snižuje teplotu FPGA, což je obvykle nejžhavější bod na kartě. Teplota matrice FPGA musí zůstat pod 100 stupňů Celsia. Chcete-li vypočítat teplotu matrice FPGA, vezměte výkon vaší aplikace, vynásobte Theta JA z níže uvedené tabulky a přidejte k vnitřní okolní teplotě vašeho systému. Níže uvedený graf ukazuje dvě čáry, jedna byla testována v potrubí s nainstalovanými kryty a druhá byla testována bez krytů. Výkon je obecně lepší bez krytů, ale poskytují lepší manipulaci a snižují recirkulaci vzduchu u kompaktních serverů. Kryt lze sejmout pomocí 1/16″ šestihranného ovladače. Pokud používáte ventilátor dodávaný s deskou, zjistíte, že theta JA je přibližně 1.43 degC/W pro desku v klidném vzduchu s nainstalovaným krytem nebo bez něj.
Ztrátový výkon lze odhadnout pomocí odhadu výkonu Alpha Data ve spojení s Xilinx Power Estimator (XPE) ke stažení na http://www.xilinx.com/products/technology/power/xpe.html. Stáhnout
nástroj UltraScale a nastavte zařízení na Virtex UltraScale+, VU33P, FSVH2104, -2, -2L nebo -3, rozšířené. Nastavte okolní teplotu na okolní teplotu vašeho systému a pro efektivní theta JA vyberte 'user override' a do prázdného pole zadejte hodnotu související s vaším systémem LFM. Pokračujte zadáním všech použitelných prvků návrhu a využití na následujících kartách tabulky. Dále získejte 9H3 odhad výkonu od Alpha Data kontaktováním
podpora@alpha-data.com. Poté zapojíte údaje o výkonu FPGA spolu s údaji optického modulu, abyste získali odhad úrovně desky.
Aktivní VS pasivní tepelné řízení
ADM-PCIE-9H3 se dodává s malým volitelným ventilátorem pro aktivní chlazení v systémech se špatným prouděním vzduchu. Pokud bude ADM-PCIE-9H3 instalován na serveru s řízeným prouděním vzduchu, lze pro příjem karet bez tohoto dalšího kusu použít možnost objednávky /NF. Ventilátory mají mnohem kratší střední dobu mezi poruchami (MTBF) než zbytek sestavy, takže pasivní karty mají mnohem delší životnost, než budou vyžadovat údržbu. ADM-PCIE-9H3 také obsahuje regulátor rychlosti ventilátoru, který umožňuje měnit otáčky ventilátoru na základě teploty matrice a
detekce selhání ventilátoru (viz část Ovladače ventilátorů).
Přizpůsobení
Alpha Data poskytuje rozsáhlé možnosti přizpůsobení stávajícím komerčním běžně dostupným (COTS) produktům.
Některé možnosti zahrnují, ale nejsou omezeny na: další síťové klece v sousedních slotech nebo plné profesionályfilevylepšené chladiče, přepážky a doplňky obvodů.
Kontaktujte prosím sales@alpha-data.com získat cenovou nabídku a zahájit svůj projekt ještě dnes.
Popis funkce
Nadview
ADM-PCIE-9H3 je všestranná rekonfigurovatelná výpočetní platforma s FPGA Virtex UltraScale+ VU33P/VU35P, rozhraním Gen3x16 PCIe, 8 GB paměti HBM, jednou klecí QSFP-DD, konektorem Ultraport SlimSASG/kanál kompatibilním s OpenCAPI izolovaný vstup pro synchronizační impuls časování, a 28kolíkový konektor pro všeobecné použití (hodiny, ovládací kolíky, ladění atd.), LED diody na předním panelu a robustní systémový monitor.
Spínače
ADM-PCIE-9H3 má osmičkový DIP přepínač SW1, umístěný na zadní straně desky. Funkce každého spínače v SW1 je podrobně popsána níže:
Tabulka 3: Funkce přepínačů
| Přepínač | Výchozí tovární nastavení | Funkce | Stav VYP | Stav ON |
| SW1-1 | VYPNUTO | Uživatelský přepínač 0 | Pin AW33 = '1' | Pin BF52 = '0' |
| SW1-2 | VYPNUTO | Uživatelský přepínač 1 | Pin AY36 = '1' | Pin BF47 = '0' |
| SW1-3 | VYPNUTO | Rezervováno | Rezervováno | Rezervováno |
| SW1-4 | VYPNUTO | Vypnout | Deska se zapne | Okamžitě vypněte napájení |
| SW1-5 | VYPNUTO | Servisní režim | Pravidelný provoz | Servisní režim aktualizace firmwaru |
| SW1-6 | ON | HOST_I2 C_EN | Sysmon přes PCIe I2C | Sysmon izolovaný |
| SW1-7 | ON | CAPI_VP D_EN | OpenCAPI VPD k dispozici | OpenCAPI VPD izolovaný |
| SW1-8 | ON | CAPI_VP D_WP | CAPI VPD je chráněno proti zápisu | CAPI VPD je zapisovatelný |
Při omezení uživatelských spínacích kolíků použijte standard IO „LVCMOS18“.
LED diody
Na ADM-PCIE-7H9 je 3 LED diod, z nichž 4 jsou univerzální a jejich význam může definovat uživatel. Další 3 mají pevné funkce popsané níže:
Tabulka 4: Podrobnosti o LED
| Comp. Ref. | Funkce | Stav ON | Stav VYP |
| D1 | LED_G1 | Uživatelem definovaná '0' | Uživatelem definovaná '1' |
| D3 | LED_A1 | Uživatelem definovaná '0' | Uživatelem definovaná '1' |
| D4 | HOTOVO | FPGA je nakonfigurováno | FPGA není nakonfigurováno |
| D5 | Stav 1 | Vidět Definice stavových LED | |
| D6 | Stav 0 | Vidět Definice stavových LED | |
| D7 | LED_A0 | Uživatelem definovaná '0' | Uživatelem definovaná '1' |
| D9 | LED_G0 | Uživatelem definovaná '0' | Uživatelem definovaná '1' |
Úplný seznam uživatelsky ovládaných LED sítí a kolíků naleznete v části Kompletní tabulka vývodů
Hodiny
ADM-PCIE-9H3 poskytuje flexibilní řešení referenčních hodin pro mnoho multi-gigabitových transceiverů a FPGA. Jakékoli hodiny ze syntezátoru hodin Si5338 lze překonfigurovat buď z rozhraní USB USB na předním panelu nebo sériového portu Alpha Data sysmon FPGA. To umožňuje uživateli konfigurovat téměř jakoukoli libovolnou frekvenci hodin během běhu aplikace. Maximální taktovací frekvence je 312.5 MHz.
K dispozici je také tlumič jitteru Si5328. To může poskytnout čisté a synchronní hodiny pro QSFP-DD a OpenCAPI (SlimSAS) quad umístění na mnoha hodinových frekvencích. Tato zařízení používají pouze volatilní paměť, takže návrh FPGA bude muset znovu nakonfigurovat mapu registrů po jakékoli události cyklu napájení.
Všechny názvy hodin v sekci níže lze nalézt v kompletní tabulce pinoutů.
Si5328
Pokud je vyžadován útlum jitteru, podívejte se do referenční dokumentace pro Si5328.
https://www.silabs.com/Support%20Documents/TechnicalDocs/Si5328.pdf
Připojení obvodů zrcadlí Xilinx VCU110 a VCU108, viz Xilinx Dev Boards pro reference
Referenční hodiny PCIe
16 pruhů MGT připojených k okraji karty PCIe používá dlaždice MGT 224 až 227 a používá systémový 100 MHz takt (netto název PCIE_REFCLK).
Alternativně jsou k dispozici také čisté, integrované 100MHz hodiny (síťový název PCIE_LCL_REFCLK).
Látkové hodiny
Konstrukce nabízí látkové hodiny (netto název FABRIC_SRC_CLK), které mají výchozí hodnotu 300 MHz. Tyto hodiny jsou určeny k použití pro prvky IDELAY v konstrukcích FPGA. Látkové hodiny jsou připojeny ke kolíku Global Clock (GC).
DIFF_TERM_ADV = TERM_100 je vyžadováno pro ukončení LVDS
Pomocné hodiny
Konstrukce nabízí pomocné hodiny (netový název AUX_CLK), které jsou standardně nastaveny na 300 MHz. Tyto hodiny lze použít pro jakýkoli účel a jsou připojeny ke kolíku Global Clock (GC).
DIFF_TERM_ADV = TERM_100 je vyžadováno pro ukončení LVDS
Programovací hodiny (EMCCLK)
100MHz hodiny (síťový název EMCCLK_B) jsou přivedeny na kolík EMCCLK pro řízení SPI flash zařízení během konfigurace FPGA. Všimněte si, že toto není IO pin schopný globálních hodin.
QSFP-DD
Klec QSFP-DD je umístěna v dlaždicích MGT 126 a 127 a používá výchozí referenční hodiny 161.1328125 MHz.
Všimněte si, že tuto hodinovou frekvenci lze změnit na libovolnou hodinovou frekvenci až do 312 MHz přeprogramováním přeprogramovatelného hodinového oscilátoru Si5338 přes systémový monitor. To lze provést pomocí Alpha Data API nebo přes USB pomocí příslušných nástrojů Alpha Data Software.
Umístění pinů viz názvy sítí QSFP_CLK*.
Klec QSFP-DD je také umístěna tak, že ji lze taktovat z násobiče hodin jitter atenuatoru Si5328.
Umístění kolíků viz názvy sítí SI5328_OUT_1*.
Ultraport SlimSAS (OpenCAPI)
Konektor Ultraport SlimSAS je umístěn v dlaždici MGT 124 a 125.
Pro OpenCAPI je přes kabel poskytován externí takt 156.25 MHz. Umístění kolíků kabelových hodin viz názvy sítí CAPI_CLK_0*.
Dalším alternativním zdrojem hodin pro toto rozhraní je syntezátor hodin Si5338, který je standardně nastaven na 161.1328125 MHz. Umístění pinů viz názvy sítí CAPI_CLK_1*. Všimněte si, že tuto hodinovou frekvenci lze změnit na libovolnou hodinovou frekvenci až do 312 MHz přeprogramováním přeprogramovatelného hodinového oscilátoru Si5338 přes systémový monitor. To lze provést pomocí Alpha Data API nebo přes USB pomocí příslušných nástrojů Alpha Data Software.
Pro aplikace citlivé na jitter lze toto rozhraní taktovat z atenuátoru jitteru Si5328. Umístění kolíků viz názvy sítí SI5328_OUT_0*.
PCI Express
ADM-PCIE-9H3 je schopen PCIe Gen 1/2/3 s 1/2/4/8/16 pruhy. FPGA řídí tyto pruhy přímo pomocí integrovaného bloku PCI Express od Xilinx. Vyjednávání rychlosti připojení PCIe a počtu použitých pruhů je obecně automatické a nevyžaduje zásah uživatele.
PCI Express reset (PERST#) připojený k FPGA na dvou místech. Viz kompletní signály pinové tabulky PERST0_1V8_L a PERST1_1V8_L.
Další přiřazení kolíků pro vysokorychlostní pruhy jsou uvedeny v pinoutu připojeném ke kompletní tabulce pinoutů
Specifikace PCI Express vyžaduje, aby všechny přídavné karty byly připraveny k výčtu do 120 ms po platném napájení (100 ms po platném napájení + 20 ms po uvolnění PERST). ADM-PCIE-9H3 tento požadavek splňuje, když je nakonfigurován z tandemového bitového toku se správnými omezeními SPI podrobně popsanými v části:
Konfigurace z paměti Flash. Další podrobnosti o konfiguraci tandemu naleznete v Xilinx xapp 1179.
Poznámka:
Různé základní desky/propojovací desky budou těžit z různých schémat ekvalizace RX v rámci jádra PCIe IP poskytovaného společností Xilinx. Alpha Data doporučuje použít následující nastavení, pokud uživatel zaznamená chyby propojení nebo problémy se školením se svým systémem: v generátoru jádra IP změňte režim na „Pokročilé“ a otevřete kartu „Nastavení GT“, změňte „ztráta vložení řízená tvarovým faktorem úprava“ z „Add-in Card“ na „Chip-to-Chip“ (další podrobnosti viz Xilinx PG239).
QSFP-DD
Na předním panelu je k dispozici jedna klec QSFP-DD. Tato klec je schopna pojmout kabely QSFP28 nebo QSFP-DD (zpětně kompatibilní). Jak aktivní optické, tak pasivní měděné modely kompatibilní s QSFP-DD/QSFP28 jsou plně kompatibilní. Komunikační rozhraní může běžet rychlostí až 28 Gbps na kanál. V kleci QSFP-DD je 8 kanálů (celková maximální šířka pásma 224 Gbps). Tato klec je ideálně vhodná pro 8x 10G/25G, 2x 100G Ethernet nebo jakýkoli jiný protokol podporovaný Xilinx GTY transceivery. Další podrobnosti o možnostech transceiverů naleznete v uživatelské příručce Xilinx UG578.
Klec QSFP-DD má řídicí signály připojené k FPGA. Konektivita je podrobně popsána v kompletní tabulce Pinout na konci tohoto dokumentu. Notace použitá v přiřazení pinů je QSFP* s umístěním objasněným v diagramu níže.
Ke komunikaci s registrovým prostorem QSFP1 použijte kolíky QSFP_SCL_8V1 a QSFP_SDA_8V28, jak je podrobně popsáno v Kompletní tabulce vývodů.
Poznámka:
LP_MODE (režim nízké spotřeby) ke kleci je spojen se zemí, použijte rozhraní pro správu k nastavení pravidel napájení.
Alpha Data je možné předem osadit ADM-PCIE-9H3 komponentami QSFP-DD a QSFP28. Níže uvedená tabulka ukazuje číslo dílu pro transceivery osazené při objednání s touto deskou.
Tabulka 5: Čísla dílů QSFP28
| Objednávkový kód | Popis | Číslo dílu | Výrobce |
| Q10 | Optický transceiver 40G (4×10) QSFP | FTL410QE2C | Finisar |
| Q14 | Optický transceiver 56G (4×14) QSFP | FTL414QB2C | Finisar |
| Q25 | Optický transceiver 100G (4×25) QSFP28 | FTLC9558REPM | Finisar |
OpenCAPI Ultraport SlimSAS
Zásuvky Ultraport SlimSAS na zadní straně desky umožňují rozhraní kompatibilní s OpenCAPI běžící na 200G (8 kanálů na 25G). Pro více podrobností o OpenCAPI a jeho výhodách kontaktujte prosím support@alpha-data.com nebo svého zástupce IBM.
Konektor SlimSAS lze také použít pro připojení další 2x vylamovací desky QSFP28, kontakt sales@alpha-data.com pro více podrobností. Alternativně lze kabelovou kabinu použít k připojení více karet ADM-PCIE-9H3 v rámci šasi.
Monitor systému
ADM-PCIE-9H3 má schopnost monitorovat teplotu, objtage, a proud systému pro kontrolu činnosti desky. Monitorování je realizováno pomocí mikrokontroléru Atmel AVR.
Pokud teplota jádra FPGA překročí 105 stupňů Celsia, bude FPGA vyčištěno, aby se zabránilo poškození karty.
Řídicí algoritmy v mikrokontroléru automaticky kontrolují objem linkytages and on board temperature and Shares zpřístupňuje informace FPGA přes vyhrazené sériové rozhraní zabudované do referenčního designového balíčku Alpha Data (prodává se samostatně). K informacím lze také přistupovat přímo z mikrokontroléru přes rozhraní USB na předním panelu nebo přes rozhraní IPMI dostupné na okraji karty PCIe.
Tabulka 6: Svtage, Monitory proudu a teploty
| Monitory | Index | Účel/Popis |
| ATD | ATD | Počítadlo uplynulého času (sekundy) |
| EC | EC | Čítač událostí (cykly napájení) |
| 12V | ADC00 | Vstupní napájení desky |
| 12V_I | ADC01 | Vstupní proud 12V amps |
| 3.3V | ADC02 | Vstupní napájení desky |
| 3.3V_I | ADC03 | Vstupní proud 3.3V amps |
| 3.3V | ADC05 | Vstupní pomocné napájení desky |
| 3.3V | ADC05 | 3.3V pro optiku QSFP |
| 2.5V | ADC06 | Hodiny a DRAM svtage zásobování |
| 1.8V | ADC07 | FPGA IO svtage (VCCO) |
| 1.8V | ADC08 | Výkon transceiveru (AVCC_AUX) |
| 1.2V | ADC09 | HBM Power |
| 1.2V | ADC10 | Výkon transceiveru (AVTT) |
| 0.9V | ADC11 | Výkon transceiveru (AVCC) |
| 0.85-0.90V | ADC12 | BRAM + INT_IO (VccINT_IO) |
| 0.72-0.90V | ADC13 | FPGA Core Supply (VccINT) |
| uC_Temp | TMP 00 | Teplota na desce FPGA |
| Board0_Temp | TMP 01 | Teplota desky v blízkosti předního panelu |
| Board1_Temp | TMP 02 | Teplota desky v zadním horním rohu |
| FPGA_Temp | TMP 03 | Teplota na desce FPGA |
Kontrolky stavu monitoru systému
LED D5 (červená) a D6 (zelená) indikují stav karty.
Tabulka 7: Definice stavových LED
| LED diody | Postavení |
| Zelený | Běží a žádné alarmy |
| Zelená + červená | Pohotovostní režim (vypnuto) |
| Blikající zelená + blikající červená (dohromady) | Pozor – kritický alarm aktivní |
| Blikající zelená + blikající červená (střídavě) | Servisní režim |
| Bliká zelená + červená | Pozor – alarm aktivní |
| Červený | Chybějící firmware aplikace nebo neplatný firmware |
| Blikající červená | Konfigurace FPGA byla vymazána z důvodu ochrany desky |
Ovladače ventilátorů
Integrovaná sběrnice USB ovládaná monitorem systému má přístup k ovladači ventilátoru MAX6620. Toto zařízení lze ovládat prostřednictvím více integrovaných komunikačních rozhraní monitoru systému, včetně USB, PCIe Edge SMBUS a sériového komunikačního portu FPGA sysmon. Ovladač ventilátoru je na I2C sběrnici 1 na adrese 0x2a. Pro doplňující dotazy. Kontakt podpora@alpha-data.com s dalšími otázkami ohledně používání těchto ovladačů.
Rozhraní USB
FPGA lze konfigurovat přímo z USB připojení na předním panelu nebo na zadní hraně karty.
ADM-PCIE-9H3 využívá Digilent USB-JTAG převodník, který je podporován sadou softwarových nástrojů Xilinx. Jednoduše připojte kabel micro-USB typu AB mezi port USB ADM-PCIE-9H3 a hostitelský počítač s nainstalovaným Vivado. Vivado Hardware Manager automaticky rozpozná FPGA a umožní vám nakonfigurovat FPGA a PROM konfigurace SBPI.
Stejný konektor USB se používá pro přímý přístup k systému monitoru systému. Všechny svtagPomocí softwaru avr2util Alpha Data na tomto rozhraní lze přistupovat k nastavením proudů, teplot a energeticky nezávislých hodin.
Avr2util pro Windows a související USB ovladač je ke stažení zde:
https://support.alpha-data.com/pub/firmware/utilities/windows/
Avr2util pro Linux je ke stažení zde:
https://support.alpha-data.com/pub/firmware/utilities/linux/
Použijte "avr2util.exe /?" zobrazit všechny možnosti.
Napřample “avr2util.exe /usbcom com4 display-sensors” zobrazí všechny hodnoty senzorů.
Napřample „avr2util.exe /usbcom com4 setclknv 1 156250000“ nastaví takt QSFP na 156.25 MHz. index setclk 0 = CAPI_CLK_1, index 1 = QSFP_CLK, index 2 = AUX_CLK, index 3 = FABRIC_CLK.
Změňte 'com4' tak, aby odpovídalo číslu com portu přiřazenému ve správci zařízení systému Windows
Konfigurace
Existují dva hlavní způsoby konfigurace FPGA na ADM-PCIE-9H3:
- Z paměti Flash při zapnutí, jak je popsáno v části 3.8.1
- Pomocí kabelu USB připojeného k některému z portů USB Sekce 3.8.2
Konfigurace z paměti Flash
FPGA může být automaticky konfigurováno při zapnutí ze dvou 256 Mbit QSPI flash paměťových zařízení nakonfigurovaných jako x8 SPI zařízení (čísla dílů Micro MT25QU256ABA8E12-0). Tato flash zařízení jsou obvykle rozdělena do dvou oblastí po 32 MiByte, kde každá oblast je dostatečně velká, aby pojala nekomprimovaný bitový tok pro VU33P FPGA.
ADM-PCIE-9H3 se dodává s jednoduchým bitovým tokem koncového bodu PCIe obsahujícím základní bitový tok Alpha Data ADXDMA. Alpha Data lze během produkčního testu načíst do jiných vlastních bitových proudů, kontaktujte prosím sales@alpha-data.com pro více podrobností.
Na tomto hardwaru je možné použít Multiboot se záložním obrazem. Hlavní konfigurační rozhraní SPI a Fallback MultiBoot jsou podrobně popsány v Xilinx UG570. Při zapnutí se FPGA pokusí automaticky nakonfigurovat v sériovém master režimu na základě obsahu hlavičky v programování. file. Multibook a ICAP lze použít k výběru mezi dvěma konfiguračními oblastmi, které mají být nahrány do FPGA. Podrobnosti viz Xilinx UG570 MultiBoot.
Načtený obraz může také podporovat tandem PROM nebo tandem PCIE s metodami konfigurace aktualizace v terénu.
Tyto možnosti zkracují doby zatížení při zapnutí, aby pomohly splnit požadavky na časování resetování PCIe. Tandem s polem také umožňuje hostitelskému systému překonfigurovat uživatelskou logiku FPGA bez ztráty připojení PCIe, což je užitečná funkce, když se systém resetuje a cykly napájení nejsou možností.
Alpha Data System Monitor je také schopen překonfigurovat flash paměť a přeprogramovat FPGA.
To poskytuje užitečný mechanismus zabezpečený proti selhání pro přeprogramování FPGA, i když vypadne ze sběrnice PCIe. K systémovému monitoru lze přistupovat přes USB na předním panelu a zadním okraji nebo přes připojení SMBUS na hraně PCIe.
Vytváření a programování konfiguračních obrázků
Vygenerujte trochufile s těmito omezeními (viz xapp1233):
- set_property BITSTREAM.GENERAL.COMPRESS TRUE [ aktuální_design ]
- set_property BITSTREAM.CONFIG.EXTMASTERCCLK_EN {DIV-1} [aktuální_návrh]
- set_property BITSTREAM.CONFIG.SPI_32BIT_ADDR ANO [aktuální_návrh]
- set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 8 [aktuální_návrh]
- set_property BITSTREAM.CONFIG.SPI_FALL_EDGE ANO [aktuální_návrh]
- set_property BITSTREAM.CONFIG.UNUSEDPIN {Pullnone} [aktuální_design]
- set_property CFGBVS GND [ aktuální_design ]
- set_property CONFIG_VOLTAGE 1.8 [ aktuální_design ]
- set_property BITSTREAM.CONFIG.OVERTEMPSHUTDOWN Povolit [aktuální_návrh]
Vygenerujte MCS file s těmito vlastnostmi (write_cfgmem):
- - formát MCS
- - velikost 64
- - rozhraní SPIx8
- -loadbit "up 0x0000000file/filename.bit>” (0. umístění)
- -loadbit "up 0x2000000file/filename.bit>” (1. umístění, volitelné)
Program se správcem hardwaru vivado s těmito nastaveními (viz xapp1233):
- SPI part: mt25qu256-spi-x1_x2_x4_x8
- Stav I/O pinů bez konfigurace paměti: Pull-none
- Zaměřte se na čtyři files generované z příkazu write_cfgmem tcl.
Konfigurace přes JTAG
K přednímu panelu nebo portu USB na zadní hraně lze připojit kabel micro-USB AB. To umožňuje překonfigurování FPGA pomocí Xilinx Vivado Hardware Manager přes integrovaný Digilent JTAG skříň převodníku. Zařízení bude automaticky rozpoznáno ve Vivado Hardware Manager.
Podrobnější pokyny naleznete v části „Použití správce hardwaru Vivado k programování zařízení FPGA“ v Xilinx UG908: https://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_1/ug908-vivado-programming-debugging.pdf
Konektor GPIO
Možnost GPIO se skládá z všestranného zakrytého konektoru od společnosti Molex s číslem dílu 87832-1222, který uživatelům s vlastními požadavky IO umožňuje čtyři přímé připojení k signálům FPGA.
Doporučená protizástrčka: Molex 0875681273 nebo 0511101260
Přímé připojení signálů FPGA
Do hlavičky GPIO je vyraženo 8 sítí jako čtyři sady diferenciálních párů. Tyto signály jsou vhodné pro jakékoli 1.8V podporované signalizační standardy podporované architekturou Xilinx UltraScale. Možnosti IO viz Xilinx UG571.
LVDS a 1.8 CMOS jsou oblíbené možnosti. 0. index signálu GPIO je vhodný pro připojení globálních hodin.
Signály GPIO s přímým připojením jsou omezeny na 1.8 V pomocí quickswitche (74CBTLVD3245PW), aby bylo chráněno FPGA před přepětím.tage na IO pinech. Tento rychlý přepínač umožňuje, aby se signály pohybovaly v obou směrech s pouze 4 ohmy sériové impedance a méně než 1ns zpožděním šíření. Sítě jsou přímo připojeny k FPGA za quickswitch.
Názvy signálů přímého připojení jsou označeny GPIO_0_1V8_P/N a GPIO_1_1V8_P/N atd. pro zobrazení polarity a seskupení. Přiřazení signálních pinů lze nalézt v Complete Pinout Table
Vstup časování
J1.1 a J1.2 lze použít jako izolovaný časovací vstupní signál (až 25 MHz). Aplikace se mohou buď přímo připojit ke konektoru GPIO, nebo může Alpha Data poskytnout kabelové řešení s konektorem SMA nebo podobným na předním panelu. Kontaktujte sales@alpha-data.com pro možnosti konektoru na předním panelu.
Umístění pinů viz název signálu ISO_CLK v kompletní tabulce pinů.
Signál je izolován přes optický izolátor číslo dílu TLP2367 se sériovým odporem 220 ohmů.
Uživatelská EEPROM
Uživatelská EEPROM I2C o velikosti 2 kB je k dispozici pro ukládání MAC adres nebo jiných uživatelských informací. EEPROM má číslo dílu CAT34C02HU4IGT4A
Adresní kolíky A2, A1 a A0 jsou všechny připoutány k logické '0'.
Přiřazení pinů ochrany proti zápisu (WP), sériových hodin (SCL) a sériových dat (SDA) lze nalézt v kompletní tabulce pinoutů s názvy SPARE_WP, SPARE_SCL a SPARE_SDA.
Všechny signály WP, SDA a SCL mají na kartě externí pull-up rezistory.
Příloha A: Kompletní tabulka Pinout
Tabulka 8: Kompletní tabulka Pinout (pokračování na další stránce)
| Číslo PIN | Název signálu | Název PIN | Bank Voltage |
| BC18 | AUX_CLK_PIN_N | IO_L11N_T1U_N9_GC_64 | 1.8 (LVCMOS18) |
| BB18 | AUX_CLK_PIN_P | IO_L11P_T1U_N8_GC_64 | 1.8 (LVCMOS18) |
| BF33 | AVR_B2U_1V8 | IO_L2P_T0L_N2_66 | 1.8 (LVCMOS18) |
| BF31 | AVR_HS_B2U_1V8 | IO_L1P_T0L_N0_DBC_66 | 1.8 (LVCMOS18) |
| BB33 | AVR_HS_CLK_1V8 | IO_L12N_T1U_N11_GC_66 | 1.8 (LVCMOS18) |
| BF32 | AVR_HS_U2B_1V8 | IO_L1N_T0L_N1_DBC_66 | 1.8 (LVCMOS18) |
| BA33 | AVR_MON_CLK_1V8 | IO_L12P_T1U_N10_GC_66 | 1.8 (LVCMOS18) |
| BF34 | AVR_U2B_1V8 | IO_L2N_T0L_N3_66 | 1.8 (LVCMOS18) |
| AK39 | CAPI_CLK_0_PIN_N | MGTREFCLK0N_124 | MGT REFCLK |
| AK38 | CAPI_CLK_0_PIN_P | MGTREFCLK0P_124 | MGT REFCLK |
| AF39 | CAPI_CLK_1_PIN_N | MGTREFCLK0N_125 | MGT REFCLK |
| AF38 | CAPI_CLK_1_PIN_P | MGTREFCLK0P_125 | MGT REFCLK |
| BF17 | CAPI_I2C_SCL_1V8 | IO_L1P_T0L_N0_DBC_64 | 1.8 (LVCMOS18) |
| BF16 | CAPI_I2C_SDA_1V8 | IO_L1N_T0L_N1_DBC_64 | 1.8 (LVCMOS18) |
| BF19 | CAPI_INT/RESET_1V8 | IO_L2P_T0L_N2_64 | 1.8 (LVCMOS18) |
| BF43 | CAPI_RX0_N | MGTYRXN0_124 | MGT |
| BF42 | CAPI_RX0_P | MGTYRXP0_124 | MGT |
| BD44 | CAPI_RX1_N | MGTYRXN1_124 | MGT |
| BD43 | CAPI_RX1_P | MGTYRXP1_124 | MGT |
| BB44 | CAPI_RX2_N | MGTYRXN2_124 | MGT |
| BB43 | CAPI_RX2_P | MGTYRXP2_124 | MGT |
| AY44 | CAPI_RX3_N | MGTYRXN3_124 | MGT |
| AY43 | CAPI_RX3_P | MGTYRXP3_124 | MGT |
| BC46 | CAPI_RX4_N | MGTYRXN0_125 | MGT |
| BC45 | CAPI_RX4_P | MGTYRXP0_125 | MGT |
| BA46 | CAPI_RX5_N | MGTYRXN1_125 | MGT |
| BA45 | CAPI_RX5_P | MGTYRXP1_125 | MGT |
| AW46 | CAPI_RX6_N | MGTYRXN2_125 | MGT |
| AW45 | CAPI_RX6_P | MGTYRXP2_125 | MGT |
| AV44 | CAPI_RX7_N | MGTYRXN3_125 | MGT |
| AV43 | CAPI_RX7_P | MGTYRXP3_125 | MGT |
| AT39 | CAPI_TX0_N | MGTYTXN0_124 | MGT |
| AT38 | CAPI_TX0_P | MGTYTXP0_124 | MGT |
| Číslo PIN | Název signálu | Název PIN | Bank Voltage |
| AR41 | CAPI_TX1_N | MGTYTXN1_124 | MGT |
| AR40 | CAPI_TX1_P | MGTYTXP1_124 | MGT |
| AP39 | CAPI_TX2_N | MGTYTXN2_124 | MGT |
| AP38 | CAPI_TX2_P | MGTYTXP2_124 | MGT |
| AN41 | CAPI_TX3_N | MGTYTXN3_124 | MGT |
| AN40 | CAPI_TX3_P | MGTYTXP3_124 | MGT |
| AM39 | CAPI_TX4_N | MGTYTXN0_125 | MGT |
| AM38 | CAPI_TX4_P | MGTYTXP0_125 | MGT |
| AL41 | CAPI_TX5_N | MGTYTXN1_125 | MGT |
| AL40 | CAPI_TX5_P | MGTYTXP1_125 | MGT |
| AJ41 | CAPI_TX6_N | MGTYTXN2_125 | MGT |
| AJ40 | CAPI_TX6_P | MGTYTXP2_125 | MGT |
| AG41 | CAPI_TX7_N | MGTYTXN3_125 | MGT |
| AG40 | CAPI_TX7_P | MGTYTXP3_125 | MGT |
| AV26 | EMCCLK_B | IO_L24P_T3U_N10_EMCCLK_65 | 1.8 (LVCMOS18) |
| BA31 | FABRIC_CLK_PIN_N | IO_L13N_T2L_N1_GC_QBC_66 | 1.8 (LVDS s DIFF_TERM_ADV) |
| AY31 | FABRIC_CLK_PIN_P | IO_L13P_T2L_N0_GC_QBC_66 | 1.8 (LVDS s DIFF_TERM_ADV) |
| BA8 | FPGA_FLASH_CE0_L | RDWR_FCS_B_0 | 1.8 (LVCMOS18) |
| AW24 | FPGA_FLASH_CE1_L | IO_L2N_T0L_N3_FWE_FCS2_B_65 | 1.8 (LVCMOS18) |
| AW7 | FPGA_FLASH_DQ0 | D00_MOSI_0 | 1.8 (LVCMOS18) |
| AV7 | FPGA_FLASH_DQ1 | D01_DIN_0 | 1.8 (LVCMOS18) |
| AW8 | FPGA_FLASH_DQ2 | D02_0 | 1.8 (LVCMOS18) |
| AV8 | FPGA_FLASH_DQ3 | D03_0 | 1.8 (LVCMOS18) |
| AV28 | FPGA_FLASH_DQ4 | IO_L22P_T3U_N6_DBC_AD0P
_D04_65 |
1.8 (LVCMOS18) |
| AW28 | FPGA_FLASH_DQ5 | IO_L22N_T3U_N7_DBC_AD0N
_D05_65 |
1.8 (LVCMOS18) |
| BB28 | FPGA_FLASH_DQ6 | IO_L21P_T3L_N4_AD8P_D06_65 | 1.8 (LVCMOS18) |
| BC28 | FPGA_FLASH_DQ7 | IO_L21N_T3L_N5_AD8N_D07_65 | 1.8 (LVCMOS18) |
| BA19 | GPIO_0_1V8_N | IO_L13N_T2L_N1_GC_QBC_64 | 1.8 (LVCMOS18 nebo LVDS) |
| AY19 | GPIO_0_1V8_P | IO_L13P_T2L_N0_GC_QBC_64 | 1.8 (LVCMOS18 nebo LVDS) |
| AY20 | GPIO_1_1V8_N | IO_L15N_T2L_N5_AD11N_64 | 1.8 (LVCMOS18 nebo LVDS) |
| AY21 | GPIO_1_1V8_P | IO_L15P_T2L_N4_AD11P_64 | 1.8 (LVCMOS18 nebo LVDS) |
| AW20 | GPIO_2_1V8_N | IO_L16N_T2U_N7_QBC_AD3N_64 | 1.8 (LVCMOS18 nebo LVDS) |
| Číslo PIN | Název signálu | Název PIN | Bank Voltage |
| AV20 | GPIO_2_1V8_P | IO_L16P_T2U_N6_QBC_AD3P_64 | 1.8 (LVCMOS18 nebo LVDS) |
| AW18 | GPIO_3_1V8_N | IO_L17N_T2U_N9_AD10N_64 | 1.8 (LVCMOS18 nebo LVDS) |
| AW19 | GPIO_3_1V8_P | IO_L17P_T2U_N8_AD10P_64 | 1.8 (LVCMOS18 nebo LVDS) |
| BA27 | IBM_PERST_1V8_L | IO_L20P_T3L_N2_AD1P_D08_65 | 1.8 (LVCMOS18) |
| BA18 | ISO_CLK_1V8 | IO_L14P_T2L_N2_GC_64 | 1.8 (LVCMOS18) |
| AD8 | PCIE_LCL_REFCLK_PIN_N | MGTREFCLK0N_226 | MGT REFCLK |
| AD9 | PCIE_LCL_REFCLK_PIN_P | MGTREFCLK0P_226 | MGT REFCLK |
| AF8 | PCIE_REFCLK_1_PIN_N | MGTREFCLK0N_225 | MGT REFCLK |
| AF9 | PCIE_REFCLK_1_PIN_P | MGTREFCLK0P_225 | MGT REFCLK |
| AB8 | PCIE_REFCLK_2_PIN_N | MGTREFCLK0N_227 | MGT REFCLK |
| AB9 | PCIE_REFCLK_2_PIN_P | MGTREFCLK0P_227 | MGT REFCLK |
| AL1 | PCIE_RX0_N | MGTYRXN3_227 | MGT |
| AL2 | PCIE_RX0_P | MGTYRXP3_227 | MGT |
| AM3 | PCIE_RX1_N | MGTYRXN2_227 | MGT |
| AM4 | PCIE_RX1_P | MGTYRXP2_227 | MGT |
| BA1 | PCIE_RX10_N | MGTYRXN1_225 | MGT |
| BA2 | PCIE_RX10_P | MGTYRXP1_225 | MGT |
| BC1 | PCIE_RX11_N | MGTYRXN0_225 | MGT |
| BC2 | PCIE_RX11_P | MGTYRXP0_225 | MGT |
| AY3 | PCIE_RX12_N | MGTYRXN3_224 | MGT |
| AY4 | PCIE_RX12_P | MGTYRXP3_224 | MGT |
| BB3 | PCIE_RX13_N | MGTYRXN2_224 | MGT |
| BB4 | PCIE_RX13_P | MGTYRXP2_224 | MGT |
| BD3 | PCIE_RX14_N | MGTYRXN1_224 | MGT |
| BD4 | PCIE_RX14_P | MGTYRXP1_224 | MGT |
| BE5 | PCIE_RX15_N | MGTYRXN0_224 | MGT |
| BE6 | PCIE_RX15_P | MGTYRXP0_224 | MGT |
| AK3 | PCIE_RX2_N | MGTYRXN1_227 | MGT |
| AK4 | PCIE_RX2_P | MGTYRXP1_227 | MGT |
| AN1 | PCIE_RX3_N | MGTYRXN0_227 | MGT |
| AN2 | PCIE_RX3_P | MGTYRXP0_227 | MGT |
| AP3 | PCIE_RX4_N | MGTYRXN3_226 | MGT |
| AP4 | PCIE_RX4_P | MGTYRXP3_226 | MGT |
| AR1 | PCIE_RX5_N | MGTYRXN2_226 | MGT |
| AR2 | PCIE_RX5_P | MGTYRXP2_226 | MGT |
| Číslo PIN | Název signálu | Název PIN | Bank Voltage |
| AT3 | PCIE_RX6_N | MGTYRXN1_226 | MGT |
| AT4 | PCIE_RX6_P | MGTYRXP1_226 | MGT |
| AU1 | PCIE_RX7_N | MGTYRXN0_226 | MGT |
| AU2 | PCIE_RX7_P | MGTYRXP0_226 | MGT |
| AV3 | PCIE_RX8_N | MGTYRXN3_225 | MGT |
| AV4 | PCIE_RX8_P | MGTYRXP3_225 | MGT |
| AW1 | PCIE_RX9_N | MGTYRXN2_225 | MGT |
| AW2 | PCIE_RX9_P | MGTYRXP2_225 | MGT |
| Y4 | PCIE_TX0_PIN_N | MGTYTXN3_227 | MGT |
| Y5 | PCIE_TX0_PIN_P | MGTYTXP3_227 | MGT |
| AA6 | PCIE_TX1_PIN_N | MGTYTXN2_227 | MGT |
| AA7 | PCIE_TX1_PIN_P | MGTYTXP2_227 | MGT |
| AL6 | PCIE_TX10_PIN_N | MGTYTXN1_225 | MGT |
| AL7 | PCIE_TX10_PIN_P | MGTYTXP1_225 | MGT |
| AM8 | PCIE_TX11_PIN_N | MGTYTXN0_225 | MGT |
| AM9 | PCIE_TX11_PIN_P | MGTYTXP0_225 | MGT |
| AN6 | PCIE_TX12_PIN_N | MGTYTXN3_224 | MGT |
| AN7 | PCIE_TX12_PIN_P | MGTYTXP3_224 | MGT |
| AP8 | PCIE_TX13_PIN_N | MGTYTXN2_224 | MGT |
| AP9 | PCIE_TX13_PIN_P | MGTYTXP2_224 | MGT |
| AR6 | PCIE_TX14_PIN_N | MGTYTXN1_224 | MGT |
| AR7 | PCIE_TX14_PIN_P | MGTYTXP1_224 | MGT |
| AT8 | PCIE_TX15_PIN_N | MGTYTXN0_224 | MGT |
| AT9 | PCIE_TX15_PIN_P | MGTYTXP0_224 | MGT |
| AB4 | PCIE_TX2_PIN_N | MGTYTXN1_227 | MGT |
| AB5 | PCIE_TX2_PIN_P | MGTYTXP1_227 | MGT |
| AC6 | PCIE_TX3_PIN_N | MGTYTXN0_227 | MGT |
| AC7 | PCIE_TX3_PIN_P | MGTYTXP0_227 | MGT |
| AD4 | PCIE_TX4_PIN_N | MGTYTXN3_226 | MGT |
| AD5 | PCIE_TX4_PIN_P | MGTYTXP3_226 | MGT |
| AF4 | PCIE_TX5_PIN_N | MGTYTXN2_226 | MGT |
| AF5 | PCIE_TX5_PIN_P | MGTYTXP2_226 | MGT |
| AE6 | PCIE_TX6_PIN_N | MGTYTXN1_226 | MGT |
| AE7 | PCIE_TX6_PIN_P | MGTYTXP1_226 | MGT |
| AH4 | PCIE_TX7_PIN_N | MGTYTXN0_226 | MGT |
| Číslo PIN | Název signálu | Název PIN | Bank Voltage |
| AH5 | PCIE_TX7_PIN_P | MGTYTXP0_226 | MGT |
| AG6 | PCIE_TX8_PIN_N | MGTYTXN3_225 | MGT |
| AG7 | PCIE_TX8_PIN_P | MGTYTXP3_225 | MGT |
| AJ6 | PCIE_TX9_PIN_N | MGTYTXN2_225 | MGT |
| AJ7 | PCIE_TX9_PIN_P | MGTYTXP2_225 | MGT |
| AW27 | PERT0_1V8_L | IO_T3U_N12_PERSTN0_65 | 1.8 (LVCMOS18) |
| AY27 | PERT1_1V8_L | IO_L23N_T3U_N9_PERSTN1_I 2C_SDA_65 | 1.8 (LVCMOS18) |
| AD39 | QSFP_CLK_PIN_N | MGTREFCLK0N_126 | MGT REFCLK |
| AD38 | QSFP_CLK_PIN_P | MGTREFCLK0P_126 | MGT REFCLK |
| AV16 | QSFP_INT_1V8_L | IO_L24P_T3U_N10_64 | 1.8 (LVCMOS18) |
| BA14 | QSFP_MODPRS_L | IO_L22N_T3U_N7_DBC_AD0N_64 | 1.8 (LVCMOS18) |
| AV15 | QSFP_RST_1V8_L | IO_L24N_T3U_N11_64 | 1.8 (LVCMOS18) |
| AU46 | QSFP_RX0_N | MGTYRXN0_126 | MGT |
| AU45 | QSFP_RX0_P | MGTYRXP0_126 | MGT |
| AT44 | QSFP_RX1_N | MGTYRXN1_126 | MGT |
| AT43 | QSFP_RX1_P | MGTYRXP1_126 | MGT |
| AR46 | QSFP_RX2_N | MGTYRXN2_126 | MGT |
| AR45 | QSFP_RX2_P | MGTYRXP2_126 | MGT |
| AP44 | QSFP_RX3_N | MGTYRXN3_126 | MGT |
| AP43 | QSFP_RX3_P | MGTYRXP3_126 | MGT |
| AN46 | QSFP_RX4_N | MGTYRXN0_127 | MGT |
| AN45 | QSFP_RX4_P | MGTYRXP0_127 | MGT |
| AK44 | QSFP_RX5_N | MGTYRXN1_127 | MGT |
| AK43 | QSFP_RX5_P | MGTYRXP1_127 | MGT |
| AM44 | QSFP_RX6_N | MGTYRXN2_127 | MGT |
| AM43 | QSFP_RX6_P | MGTYRXP2_127 | MGT |
| AL46 | QSFP_RX7_N | MGTYRXN3_127 | MGT |
| AL45 | QSFP_RX7_P | MGTYRXP3_127 | MGT |
| AW15 | QSFP_SCL_1V8 | IO_L23P_T3U_N8_64 | 1.8 (LVCMOS18) |
| AW14 | QSFP_SDA_1V8 | IO_L23N_T3U_N9_64 | 1.8 (LVCMOS18) |
| AH43 | QSFP_TX0_N | MGTYTXN0_126 | MGT |
| AH42 | QSFP_TX0_P | MGTYTXP0_126 | MGT |
| AE41 | QSFP_TX1_N | MGTYTXN1_126 | MGT |
| AE40 | QSFP_TX1_P | MGTYTXP1_126 | MGT |
| AF43 | QSFP_TX2_N | MGTYTXN2_126 | MGT |
| Číslo PIN | Název signálu | Název PIN | Bank Voltage |
| AF42 | QSFP_TX2_P | MGTYTXP2_126 | MGT |
| AD43 | QSFP_TX3_N | MGTYTXN3_126 | MGT |
| AD42 | QSFP_TX3_P | MGTYTXP3_126 | MGT |
| AC41 | QSFP_TX4_N | MGTYTXN0_127 | MGT |
| AC40 | QSFP_TX4_P | MGTYTXP0_127 | MGT |
| AB43 | QSFP_TX5_N | MGTYTXN1_127 | MGT |
| AB42 | QSFP_TX5_P | MGTYTXP1_127 | MGT |
| AA41 | QSFP_TX6_N | MGTYTXN2_127 | MGT |
| AA40 | QSFP_TX6_P | MGTYTXP2_127 | MGT |
| Y43 | QSFP_TX7_N | MGTYTXN3_127 | MGT |
| Y42 | QSFP_TX7_P | MGTYTXP3_127 | MGT |
| AV36 | SI5328_1V8_SCL | IO_L24N_T3U_N11_66 | 1.8 (LVCMOS18) |
| AV35 | SI5328_1V8_SDA | IO_L24P_T3U_N10_66 | 1.8 (LVCMOS18) |
| AE37 | SI5328_OUT_0_PIN_N | MGTREFCLK1N_125 | MGT REFCLK |
| AE36 | SI5328_OUT_0_PIN_P | MGTREFCLK1P_125 | MGT REFCLK |
| AB39 | SI5328_OUT_1_PIN_N | MGTREFCLK0N_127 | MGT REFCLK |
| AB38 | SI5328_OUT_1_PIN_P | MGTREFCLK0P_127 | MGT REFCLK |
| BB19 | SI5328_REFCLK_IN_N | IO_L12N_T1U_N11_GC_64 | 1.8 (LVDS) |
| BB20 | SI5328_REFCLK_IN_P | IO_L12P_T1U_N10_GC_64 | 1.8 (LVDS) |
| AV33 | SI5328_RST_1V8_L | IO_L22P_T3U_N6_DBC_AD0P_66 | 1.8 (LVCMOS18) |
| BE30 | SPARE_SCL | IO_L5N_T0U_N9_AD14N_66 | 1.8 (LVCMOS18) |
| BC30 | SPARE_SDA | IO_L6P_T0U_N10_AD6P_66 | 1.8 (LVCMOS18) |
| BD30 | SPARE_WP | IO_L6N_T0U_N11_AD6N_66 | 1.8 (LVCMOS18) |
| BE31 | SRVC_MD_L_1V8 | IO_L3P_T0L_N4_AD15P_66 | 1.8 (LVCMOS18) |
| AV32 | USER_LED_A0_1V8 | IO_L18N_T2U_N11_AD2N_66 | 1.8 (LVCMOS18) |
| AW32 | USER_LED_A1_1V8 | IO_T2U_N12_66 | 1.8 (LVCMOS18) |
| AY30 | USER_LED_G0_1V8 | IO_L17N_T2U_N9_AD10N_66 | 1.8 (LVCMOS18) |
| AV31 | USER_LED_G1_1V8 | IO_L18P_T2U_N10_AD2P_66 | 1.8 (LVCMOS18) |
| AW33 | USR_SW_0 | IO_L22N_T3U_N7_DBC_AD0N_66 | 1.8 (LVCMOS18) |
| AY36 | USR_SW_1 | IO_L23P_T3U_N8_66 | 1.8 (LVCMOS18) |
Historie revizí
| Datum | Revize | Změněno uživatelem | Povaha změny |
| 24. září 2018 | 1.0 | K. Roth | Počáteční vydání |
|
31. října 2018 |
1.1 |
K. Roth |
Aktualizované obrázky produktů, změněna výchozí programovatelná taktovací frekvence pro CAPI_CLK_1 na 161 MHz |
|
14. prosince 2018 |
1.2 |
K. Roth |
Aktualizováno číslo dílu konfigurace flash, změněno znění popisu gpio pro přesnost, přidána hmotnost. |
|
24. října 2019 |
1.3 |
K. Roth |
Aktualizováno Konfigurace odstranit mapu adres a správný popis kapacity paměťové části. |
|
25. ledna 2022 |
1.4 |
K. Roth |
Aktualizováno Tepelný Výkon zahrnout údaje o tepelné účinnosti a komentáře o dopadu krytu, odstraněné odkazy na QSFP0 a QSFP1 ze sekce QSFP-DD a aktualizované číslo dílu 25Gb transceiveru. |
Služby zákazníkům
© 2022 Copyright Alpha Data Parallel Systems Ltd.
Všechna práva vyhrazena.
Tato publikace je chráněna autorským zákonem, všechna práva vyhrazena. Žádná část této publikace nesmí být reprodukována v žádném tvaru nebo formě bez předchozího písemného souhlasu společnosti Alpha Data Parallel Systems Ltd.
Hlavní kancelář
Adresa: Suite L4A, 160 Dundee Street,
Edinburgh, EH11 1DQ, Spojené království
Telefon: +44 131 558 2600
Fax: +44 131 558 2700
e-mail: sales@alpha-data.com
webmísto: http://www.alpha-data.com
Úřad USA
Adresa: 10822 West Toller Drive, Suite 250
Littleton, CO 80127
Telefon: (303) 954 8768
Fax: (866) 820 9956 – zdarma
e-mail: sales@alpha-data.com
webmísto: http://www.alpha-data.com
Všechny ochranné známky jsou majetkem příslušných vlastníků.
Adresa: Suite L4A, 160 Dundee Street,
Edinburgh, EH11 1DQ, Spojené království
Telefon: +44 131 558 2600
Fax: +44 131 558 2700
e-mail: sales@alpha-data.com
webmísto: http://www.alpha-data.com
Adresa: 10822 West Toller Drive, Suite 250
Littleton, CO 80127
Telefon: (303) 954 8768
Fax: (866) 820 9956 – zdarma
e-mail: sales@alpha-data.com
webmísto: http://www.alpha-data.com
Dokumenty / zdroje
 |
ALPHA DATA ADM-PCIE-9H3 Vysoce výkonná procesorová karta FPGA [pdfUživatelská příručka ADM-PCIE-9H3 vysoce výkonná procesorová karta FPGA, ADM-PCIE-9H3, vysoce výkonná procesorová karta FPGA, karta pro zpracování FPGA, procesorová karta |
 |
ALPHA DATA ADM-PCIE-9H3 Vysoce výkonná procesorová karta FPGA [pdfUživatelská příručka ADM-PCIE-9H3 Vysoce výkonná procesorová karta FPGA, ADM-PCIE-9H3, vysoce výkonná procesorová karta FPGA, výkonná karta pro zpracování FPGA, karta pro zpracování FPGA, procesorová karta |
