Intel OCT FPGA IP
OCT Intel FPGA IP cho phép bạn hiệu chỉnh linh hoạt I/O bằng cách tham chiếu đến điện trở bên ngoài. IP OCT cải thiện tính toàn vẹn của tín hiệu, giảm không gian bo mạch và cần thiết để liên lạc với các thiết bị bên ngoài như giao diện bộ nhớ. IP OCT khả dụng cho các thiết bị Intel Stratix® 10, Intel Arria® 10 và Intel Cyclone® 10 GX. Nếu bạn đang di chuyển các thiết kế từ các thiết bị Stratix V, Arria V và Cyclone V, bạn cần di chuyển IP. Để biết thêm chi tiết, hãy tham khảo các thông tin liên quan.
- Di chuyển IP ALTOCT của bạn sang IP Intel FPGA OCT trên trang 13
- Cung cấp các bước để di chuyển lõi IP ALTOCT của bạn sang lõi IP OCT.
- Hướng dẫn sử dụng lõi IP chấm dứt trên chip được hiệu chỉnh động (ALTOCT)
- Cung cấp thông tin về lõi IP ALTOCT.
- Giới thiệu về Intel FPGA IP Cores
- Cung cấp thông tin chung về tất cả các lõi IP FPGA của Intel, bao gồm việc tham số hóa, tạo, nâng cấp và mô phỏng các lõi IP.
- Tạo tập lệnh mô phỏng trình thiết kế nền tảng và IP độc lập với phiên bản
- Tạo các tập lệnh mô phỏng không yêu cầu cập nhật thủ công để nâng cấp phần mềm hoặc phiên bản IP.
- Các phương pháp hay nhất về quản lý dự án
- Hướng dẫn quản lý hiệu quả và khả năng di chuyển của dự án và IP của bạn files.
- Hướng dẫn sử dụng OCT Intel FPGA IP Lưu trữ trên trang 13
- Cung cấp danh sách hướng dẫn sử dụng cho các phiên bản trước của IP FPGA OCTIntel.
Tính năng IP Intel FPGA tháng 10
IP OCT hỗ trợ các tính năng sau
- Hỗ trợ tối đa 12 khối kết thúc trên chip (OCT)
- Hỗ trợ đầu cuối loạt (RS) đã hiệu chỉnh trên chip và đầu cuối song song (RT) đã hiệu chỉnh trên chip trên tất cả các chân I/O
- Giá trị kết thúc đã hiệu chuẩn là 25 Ω và 50 Ω
- Hỗ trợ hiệu chỉnh OCT ở chế độ bật nguồn và người dùng
OCT Intel FPGA IP trênview
Sơ đồ cấp cao nhất của IP OCT
Hình này hiển thị sơ đồ cấp cao nhất của IP OCT.
Thành phần IP OCT
| Thành phần | Sự miêu tả |
| Chân RZQ |
|
| Khối OCT | Tạo và gửi các từ mã hiệu chuẩn tới các khối đệm I/O. |
| logic tháng tám | Nhận các từ mã hiệu chuẩn một cách nối tiếp từ khối OCT và gửi các từ mã hiệu chuẩn song song đến bộ đệm. |
Ghim RZQ
Mỗi khối OCT có một chân RZQ.
- Chân RZQ là chân có hai mục đích. Nếu các chân không được kết nối với khối OCT, bạn có thể sử dụng các chân này như các chân I/O thông thường.
- Các chân hiệu chuẩn phải có cùng VCCIO voltage là khối OCT và chân RZQ. Các chân đã hiệu chuẩn được kết nối với cùng một khối OCT phải có cùng các giá trị kết thúc nối tiếp và song song.
- Bạn có thể áp dụng các ràng buộc vị trí trên các chân RZQ để xác định vị trí của khối OCT vì chân RZQ chỉ có thể được kết nối với khối OCT tương ứng của nó.
Khối OCT
Khối OCT là thành phần tạo mã hiệu chuẩn để kết thúc I/O. Trong quá trình hiệu chuẩn, OCT khớp với trở kháng nhìn thấy trên điện trở bên ngoài thông qua cổng rzqin. Sau đó, khối OCT tạo ra hai từ mã hiệu chuẩn 16-bit—một từ hiệu chỉnh điểm kết thúc chuỗi và từ còn lại hiệu chỉnh điểm kết thúc song song. Một bus chuyên dụng sẽ gửi các từ nối tiếp tới logic OCT.
Logic tháng 10
Khối OCT gửi các từ mã hiệu chuẩn một cách tuần tự tới logic OCT thông qua các cổng ser_data. Tín hiệu enser, khi được kích hoạt, sẽ chỉ định khối OCT nào sẽ đọc các từ mã hiệu chuẩn. Sau đó, các từ mã hiệu chuẩn được đệm vào logic dịch chuyển nối tiếp sang song song. Sau đó, tín hiệu s2pload tự động xác nhận để gửi các từ mã hiệu chỉnh song song tới bộ đệm I/O. Các từ mã hiệu chuẩn sẽ kích hoạt hoặc hủy kích hoạt các bóng bán dẫn trong khối I/O, khối này sẽ mô phỏng điện trở nối tiếp hoặc song song để phù hợp với trở kháng.
Nội bộ của OCT Logic
Mô tả chức năng IP Intel FPGA OCT
Để đáp ứng thông số kỹ thuật của bộ nhớ DDR, các thiết bị Intel Stratix 10, Intel Arria 10 và Intel Cyclone 10 GX hỗ trợ đầu cuối chuỗi trên chip (RS OCT) và đầu cuối song song trên chip (RT OCT) cho các tiêu chuẩn I/O một đầu. OCT có thể được hỗ trợ trên bất kỳ ngân hàng I/O nào. VCCIO phải tương thích với tất cả I/O trong một ngân hàng nhất định. Trong thiết bị Intel Stratix 10, Intel Arria 10 hoặc Intel Cyclone 10 GX, có một khối OCT trong mỗi dãy I/O. Mỗi khối OCT yêu cầu liên kết với điện trở tham chiếu 240 Ω bên ngoài thông qua chân RZQ.
Chân RZQ chia sẻ cùng nguồn cung cấp VCCIO với dãy I/O nơi đặt chân đó. Chân RZQ là chân I/O chức năng kép mà bạn có thể sử dụng làm I/O thông thường nếu không sử dụng hiệu chuẩn OCT. Khi bạn sử dụng chân RZQ để hiệu chuẩn OCT, chân RZQ kết nối khối OCT với đất thông qua điện trở 240 Ω bên ngoài. Các hình sau đây cho thấy cách các OCT được kết nối trong một cột I/O duy nhất (theo chuỗi nối tiếp). OCT có thể hiệu chỉnh I/O thuộc bất kỳ ngân hàng nào, miễn là ngân hàng đó nằm trong cùng một cột và đáp ứng khối lượng.tagyêu cầu điện tử. Vì không có kết nối giữa các cột nên OCT chỉ có thể được chia sẻ nếu các chân thuộc cùng một cột I/O của OCT.
Kết nối ngân hàng với ngân hàng OCT
Cột I/O trong Intel Quartus® Prime Pin Planner
Hình này là một cựuample. Bố cục khác nhau giữa các thiết bị Intel Stratix 10, Intel Arria 10 hoặc Intel Cyclone 10 GX khác nhau.
Giao diện chế độ bật nguồn
IP OCT ở chế độ bật nguồn có hai giao diện chính
- Một giao diện đầu vào kết nối bảng RZQ của FPGA với khối OCT
- Hai đầu ra từ 16 bit kết nối với bộ đệm I/O
Giao diện OCT
Chế độ người dùng
Chế độ người dùng OCT hoạt động giống như chế độ OCT khi bật nguồn, với việc bổ sung khả năng điều khiển của người dùng.
Tín hiệu FSM
Hình này cho thấy một máy trạng thái hữu hạn (FSM) trong lõi điều khiển các tín hiệu người dùng chuyên dụng trên khối OCT. FSM đảm bảo rằng khối OCT hiệu chỉnh hoặc gửi các từ mã kiểm soát theo yêu cầu của bạn.
Fitter không suy ra OCT ở chế độ người dùng. Nếu bạn muốn khối OCT của mình sử dụng tính năng OCT ở chế độ người dùng, bạn phải tạo IP OCT. Tuy nhiên, do những hạn chế về phần cứng, bạn chỉ có thể sử dụng một IP OCT ở chế độ người dùng OCT trong thiết kế của mình.
Ghi chú: Một IP OCT duy nhất có thể kiểm soát tối đa 12 khối OCT.
FSM cung cấp các tín hiệu sau
- cái đồng hồ
- cài lại
- s2pload
- hiệu chuẩn_bận
- hiệu chuẩn_shift_busy
- hiệu chuẩn_request
Ghi chú: Các tín hiệu này chỉ khả dụng ở chế độ người dùng chứ không có ở chế độ bật nguồn.
Tín hiệu IP Intel FPGA OCT.
Cung cấp thêm thông tin về tín hiệu FSM.
FSM cốt lõi
Luồng FSM
Bang FSM
| Tình trạng | Sự miêu tả |
| NHÀN RỖI | Khi bạn đặt vectơ hiệu chuẩn_request, FSM sẽ chuyển từ trạng thái IDLE sang trạng thái CAL. Giữ vectơ hiệu chuẩn_request ở giá trị của nó trong hai chu kỳ đồng hồ. Sau hai chu kỳ xung nhịp, FSM chứa một bản sao của vectơ. Bạn phải đặt lại vectơ để tránh bắt đầu lại quá trình hiệu chỉnh. |
| CAL | Trong trạng thái này, FSM kiểm tra các bit nào trong vectơ hiệu chuẩn_request đã được xác nhận và phục vụ chúng. Các khối OCT tương ứng bắt đầu quá trình hiệu chỉnh, mất khoảng 2,000 chu kỳ xung nhịp để hoàn thành. Sau khi hiệu chuẩn hoàn tất, tín hiệu Calib_busy sẽ được giải phóng. |
| Kiểm tra bit mặt nạ | FSM kiểm tra từng bit trong vectơ xem bit đó có được đặt hay không. |
| Tình trạng | Sự miêu tả |
| Bit mặt nạ thay đổi | Trạng thái này chỉ đơn giản lặp lại tất cả các bit trong vectơ cho đến khi chạm tới số 1. |
| Chuyển đổi chuỗi | Trạng thái này gửi tuần tự mã kết thúc từ khối OCT tới logic kết thúc. Phải mất 32 chu kỳ để hoàn thành việc chuyển giao. Sau mỗi lần truyền, FSM kiểm tra mọi bit đang chờ xử lý trong vectơ và phục vụ chúng theo đó. |
| Cập nhật bit đang chờ xử lý | Thanh ghi đang chờ xử lý chứa các bit tương ứng với mọi khối OCT trong IP Intel FPGA OCT. Trạng thái này cập nhật sổ đăng ký đang chờ xử lý bằng cách đặt lại yêu cầu được phục vụ. |
| XONG | Khi tín hiệu Calib_shift_busy được xác nhận lại, bạn có thể xác nhận s2pload tự động xác nhận để chuyển mã kết thúc mới vào bộ đệm. Tín hiệu s2pload xác nhận trong ít nhất 25 ns.
Do những hạn chế về phần cứng, bạn không thể yêu cầu hiệu chuẩn khác cho đến khi tất cả các bit trong vectơ hiệu chuẩn_shift_busy ở mức thấp. |
OCT Intel FPGA IP Design Example
IP OCT có thể tạo ra một thiết kế cũamptập tin phù hợp với cùng cấu hình được chọn cho IP. Thiết kế cũample là một thiết kế đơn giản không nhắm tới bất kỳ ứng dụng cụ thể nào. Bạn có thể sử dụng thiết kế cũample làm tài liệu tham khảo về cách khởi tạo IP. Để tạo ra thiết kế cũample files, hãy bật Tạo Example Tùy chọn Thiết kế trong hộp thoại Tạo trong quá trình tạo IP.
Ghi chú: IP OCT không hỗ trợ tạo VHDL.
- Phần mềm tạo ra các _bán tạiampthư mục le_design cùng với IP, trong đó là tên IP của bạn.
- Các _bán tạiampThư mục le_design chứa các tập lệnh make_qii_design.tcl.
- .qsys files được sử dụng nội bộ trong quá trình thiết kế cũample thế hệ chỉ. Bạn không thể chỉnh sửa files.
Tạo Intel Quartus® Prime Design Example
Tập lệnh make_qii_design.tcl tạo ra một thiết kế có thể tổng hợp đượcamptập tin cùng với dự án Intel Quartus® Prime, sẵn sàng để biên dịch. Để tạo ra một thiết kế tổng hợp ví dụampồ, hãy làm theo các bước sau.
- Sau khi tạo IP cùng với thiết kế cũample files, hãy chạy tập lệnh sau tại dấu nhắc lệnh: quartus_sh -t make_qii_design.tcl.
- Nếu bạn muốn chỉ định chính xác thiết bị sẽ sử dụng, hãy sử dụng lệnh sau: quartus_sh -t make_qii_design.tcl .
Tập lệnh tạo thư mục qii chứa dự án ed_synth.qpf file. Bạn có thể mở và biên dịch dự án này trong phần mềm Intel Quartus Prime.
Tài liệu tham khảo IP Intel FPGA tháng 10
Cài đặt thông số IP Intel FPGA OCT
Thông số IP OCT
| Tên | Giá trị | Sự miêu tả |
| Số khối OCT | 1 đến 12 | Chỉ định số khối OCT sẽ được tạo. Giá trị mặc định là 1. |
| Sử dụng tên cổng tương thích ngược |
|
Chọn mục này để sử dụng các tên cấp cao nhất kế thừa tương thích với IP ALTOCT. Tham số này bị tắt theo mặc định. |
| chế độ tháng 10 |
|
Chỉ định liệu OCT có được người dùng kiểm soát hay không. Giá trị mặc định là Tăng sức mạnh. |
| Khối OCT x chế độ hiệu chuẩn |
|
Chỉ định chế độ hiệu chuẩn cho OCT. X tương ứng với số khối OCT. Giá trị mặc định là Đơn. |
Tín hiệu IP Intel FPGA OCT
Tín hiệu giao diện đầu vào
| Tên tín hiệu | Phương hướng | Sự miêu tả |
| rzqin | Đầu vào | Kết nối đầu vào từ bảng RZQ đến khối OCT. Miếng đệm RZQ được kết nối với điện trở bên ngoài. Khối OCT sử dụng trở kháng được kết nối với cổng rzqin làm tham chiếu để tạo mã hiệu chuẩn.
Tín hiệu này có sẵn cho chế độ bật nguồn và chế độ người dùng. |
| cái đồng hồ | Đầu vào | Đồng hồ đầu vào cho chế độ người dùng OCT. Đồng hồ phải từ 20 MHz trở xuống. |
| cài lại | Đầu vào | Tín hiệu đặt lại đầu vào. Đặt lại là đồng bộ. |
| hiệu chuẩn_request | Đầu vào | Vectơ đầu vào cho [NUMBER_OF_OCT:0]. Mỗi bit tương ứng với một khối OCT. Khi một bit được đặt thành 1, OCT tương ứng sẽ hiệu chỉnh, sau đó chuyển tuần tự từ mã vào khối logic kết thúc. Yêu cầu phải được giữ trong hai chu kỳ đồng hồ.
Do những hạn chế về phần cứng, bạn phải đợi cho đến khi vectơ Calibration_shift_busy bằng 0 cho đến khi một yêu cầu khác được đưa ra; nếu không yêu cầu của bạn sẽ không được xử lý. |
| hiệu chuẩn_shift_busy | Đầu ra | Vectơ đầu ra cho [NUMBER_OF_OCT:0] cho biết khối OCT nào hiện đang hoạt động hiệu chỉnh và chuyển mã kết thúc sang khối logic kết thúc. Khi một bit bằng 1, nó chỉ ra rằng khối OCT đang hiệu chỉnh và chuyển từ mã sang khối logic kết thúc. |
| hiệu chuẩn_bận | Đầu ra | Vectơ đầu ra cho [NUMBER_OF_OCT:0] cho biết khối OCT nào hiện đang hoạt động hiệu chuẩn. Khi một bit bằng 1, nó cho biết khối OCT đang hiệu chỉnh |
| tháng mười_ Kiểm soát _series_termination[15:0] | Đầu ra | Tín hiệu đầu ra 16-bit, với nằm trong khoảng từ 0 đến 11. Tín hiệu này kết nối với cổng điều khiển kết thúc chuỗi trên bộ đệm đầu vào/đầu ra. Cổng này gửi mã kết thúc chuỗi để hiệu chỉnh Rs. |
| tháng mười_ _điều khiển _parallel_termination_[15:0] | Đầu ra | Tín hiệu đầu ra 16-bit, với nằm trong khoảng từ 0 đến 11. Tín hiệu này kết nối với cổng điều khiển kết thúc song song trên bộ đệm đầu vào/đầu ra. Cổng này gửi mã kết thúc song song để hiệu chỉnh Rt. |
Bài tập QSF
Các thiết bị Intel Stratix 10, Intel Arria 10 và Intel Cyclone 10 GX có các cài đặt Intel Quartus Prime liên quan đến chấm dứt sau đây file (.qsf) bài tập:
- INPUT_TERMINATION
- OUTPUT_TERMINATION
- TERMINATION_Control_BLOCK
- RZQ_GROUP
Bài tập QSF
| Nhiệm vụ QSF | Chi tiết | |
| INPUT_TERMINATION OUTPUT_TERMINATION | Việc gán kết thúc đầu vào/đầu ra chỉ định giá trị kết thúc tính bằng ohm trên chân được đề cập.
Examplê: |
|
| set_instance_signment -name INPUT_TERMINATION -ĐẾN
set_instance_signment -name OUTPUT_TERMINATION -ĐẾN |
||
| Để kích hoạt các cổng kết thúc nối tiếp/song song, hãy bao gồm các phép gán này, trong đó chỉ định các giá trị kết thúc chuỗi và song song cho các chân.
Đảm bảo kết nối các cổng điều khiển đầu cuối nối tiếp và các cổng điều khiển đầu cuối song song từ IP Intel FPGA OCT với IP GPIO Intel FPGA. Examplê: |
||
| set_instance_signment -name INPUT_TERMINATION “SONG SONG OHM CÓ HIỆU CHỈNH” -to
set_instance_signment -name OUTPUT_TERMINATION “SERIES OHM CÓ HIỆU CHỈNH” -to |
||
| TERMINATION_Control_BL OCK | Chỉ đạo Fitter thực hiện kết nối thích hợp từ khối OCT mong muốn đến các chân được chỉ định. Việc gán này hữu ích khi bộ đệm I/O không được khởi tạo rõ ràng và bạn cần liên kết các chân với một khối OCT cụ thể.
Examplê: |
|
| set_instance_signment -name TERMINATION_Control_BLOCK -ĐẾN | ||
| RZQ_GROUP | Nhiệm vụ này chỉ được hỗ trợ trong các thiết bị Intel Stratix 10, Intel Arria 10 và Intel Cyclone 10 GX. Nhiệm vụ này tạo IP OCT mà không sửa đổi RTL.
Fitter tìm kiếm tên pin rzq trong danh sách mạng. Nếu mã pin không tồn tại, Fitter sẽ tạo tên mã pin cùng với IP OCT và các kết nối tương ứng của nó. Điều này cho phép bạn tạo một nhóm chân để được hiệu chỉnh bằng OCT hiện có hoặc không tồn tại và Fitter đảm bảo tính hợp pháp của thiết kế. Examplê: |
|
| set_instance_signment -name RZQ_GROUP -ĐẾN | ||
Sự kết thúc có thể tồn tại trên bộ đệm đầu vào và đầu ra, và đôi khi đồng thời. Có hai phương pháp để liên kết các nhóm chân với khối OCT:
- Sử dụng phép gán .qsf để cho biết chân (bus) nào được liên kết với khối OCT nào. Bạn có thể sử dụng bài tập TERMINATION_Control_BLOCK hoặc RZQ_GROUP. Nhiệm vụ trước liên kết một chân với OCT được khởi tạo trong RTL trong khi nhiệm vụ sau liên kết chân với OCT mới được tạo mà không sửa đổi RTL.
- Khởi tạo các nguyên hàm bộ đệm I/O ở cấp cao nhất và kết nối chúng với các khối OCT thích hợp.
Ghi chú: Tất cả các ngân hàng I/O có cùng một VCCIO có thể chia sẻ một khối OCT ngay cả khi ngân hàng I/O cụ thể đó có khối OCT riêng. Bạn có thể kết nối bất kỳ số lượng chân I/O nào hỗ trợ kết thúc đã hiệu chỉnh với khối OCT. Đảm bảo rằng bạn kết nối I/O với cấu hình tương thích với khối OCT. Bạn cũng phải đảm bảo rằng khối OCT và các I/O tương ứng của nó có cùng giá trị VCCIO và các giá trị kết thúc chuỗi hoặc song song. Với những cài đặt này, Fitter đặt khối I/O và OCT vào cùng một cột. Phần mềm Intel Quartus Prime tạo ra các thông báo cảnh báo nếu không có chân nào được kết nối với khối.
Luồng di chuyển IP cho các thiết bị Arria V, Cyclone V và Stratix V
Luồng di chuyển IP cho phép bạn di chuyển IP ALTOCT của các thiết bị Arria V, Cyclone V và Stratix V sang IP OCT Intel FPGA của các thiết bị Intel Stratix 10, Intel Arria 10 hoặc Intel Cyclone 10 GX. Luồng di chuyển IP định cấu hình IP OCT để khớp với cài đặt của IP ALTOCT, cho phép bạn tạo lại IP.
Ghi chú: IP này chỉ hỗ trợ luồng di chuyển IP ở chế độ hiệu chuẩn OCT đơn. Nếu bạn đang sử dụng chế độ hiệu chuẩn kép hoặc POD, bạn không cần phải di chuyển IP.
Di chuyển IP ALTOCT của bạn sang IP Intel FPGA OCT
Để di chuyển IP ALTOCT của bạn sang IP OCT, hãy làm theo các bước sau
- Mở IP ALTOCT của bạn trong Danh mục IP.
- Trong dòng thiết bị Hiện được chọn, hãy chọn Stratix 10, Arria 10 hoặc Cyclone 10 GX.
- Nhấp vào Kết thúc để mở IP OCT trong trình chỉnh sửa tham số. Trình chỉnh sửa tham số định cấu hình cài đặt IP OCT tương tự như cài đặt IP ALTOCT.
- Nếu có bất kỳ cài đặt nào không tương thích giữa hai cài đặt này, hãy chọn cài đặt được hỗ trợ mới.
- Nhấn Finish để tạo lại IP.
- Thay thế việc khởi tạo ALTOCT IP của bạn trong RTL bằng IP OCT.
Ghi chú: Tên cổng IP OCT có thể không khớp với tên cổng IP ALTOCT. Do đó, chỉ thay đổi tên IP khi khởi tạo là không đủ.
Lưu trữ hướng dẫn sử dụng IP Intel FPGA OCT
Nếu phiên bản lõi IP không được liệt kê, hướng dẫn sử dụng cho phiên bản lõi IP trước đó sẽ được áp dụng.
| Phiên bản IP Core | Hướng dẫn sử dụng |
| 17.1 | Hướng dẫn sử dụng lõi IP Intel FPGA OCT |
Lịch sử sửa đổi tài liệu cho OCT Intel FPGA IP Hướng dẫn sử dụng
| Phiên bản tài liệu | Phiên bản Intel Quartus Prime | Phiên bản IP | Thay đổi |
| 2019.07.03 | 19.2 | 19.1 |
|
| Ngày | Phiên bản | Thay đổi |
| Tháng 2017 năm XNUMX | 2017.11.06 |
|
| Tháng 2017 năm XNUMX | 2017.05.08 | Đổi tên thành Intel. |
| Tháng 2015 năm XNUMX | 2015.12.07 |
|
| Tháng 2014, XNUMX | 2014.08.18 |
|
| Tháng 2013 năm XNUMX | 2013.11.29 | Phiên bản phát hành đầu tiên. |
NHẬN DẠNG: 683708
Phiên bản: 2019.07.03
Tài liệu / Tài nguyên
 |
Intel OCT FPGA IP [tập tin pdf] Hướng dẫn sử dụng IP FPGA tháng 10, IP FPGA tháng 10 |
