Intel OCT FPGA IP

OCT Intel FPGA IP-ն թույլ է տալիս դինամիկ չափորոշել I/O-ն՝ հղում կատարելով արտաքին դիմադրությանը: OCT IP-ն բարելավում է ազդանշանի ամբողջականությունը, նվազեցնում է տախտակի տարածությունը և անհրաժեշտ է արտաքին սարքերի հետ հաղորդակցվելու համար, ինչպիսիք են հիշողության միջերեսները: OCT IP-ն հասանելի է Intel Stratix® 10, Intel Arria® 10 և Intel Cyclone® 10 GX սարքերի համար: Եթե ​​դուք դիզայներ եք տեղափոխում Stratix V, Arria V և Cyclone V սարքերից, դուք պետք է տեղափոխեք IP-ն: Լրացուցիչ մանրամասների համար տե՛ս համապատասխան տեղեկատվությունը:

Առնչվող տեղեկատվություն

• Ձեր ALTOCT IP-ի տեղափոխումը OCT Intel FPGA IP-ին էջ 13
  • Ապահովում է քայլեր՝ ձեր ALTOCT IP միջուկը OCT IP միջուկ տեղափոխելու համար:
• Dynamic Calibrated On-Chip Termination (ALTOCT) IP Core Օգտագործողի ուղեցույց
  • Տրամադրում է տեղեկատվություն ALTOCT IP միջուկի մասին:
• Ներածություն Intel FPGA IP միջուկներին
  • Ընդհանուր տեղեկություններ է տրամադրում բոլոր Intel FPGA IP միջուկների մասին, ներառյալ IP միջուկների պարամետրավորումը, գեներացումը, արդիականացումը և մոդելավորումը:
• Տարբերակից անկախ IP և պլատֆորմի դիզայներների սիմուլյացիոն սցենարների ստեղծում
  • Ստեղծեք սիմուլյացիոն սցենարներ, որոնք չեն պահանջում ձեռքով թարմացումներ ծրագրային ապահովման կամ IP տարբերակի թարմացման համար:
• Ծրագրի կառավարման լավագույն փորձը
  • Ձեր նախագծի և IP-ի արդյունավետ կառավարման և տեղափոխելիության ուղեցույցներ files.
• OCT Intel FPGA IP Օգտագործողի ուղեցույց Արխիվներ 13-րդ էջում
  • Տրամադրում է OCTIntel FPGA IP-ի նախորդ տարբերակների օգտատիրոջ ուղեցույցների ցանկը:

OCT Intel FPGA IP-ի առանձնահատկությունները

OCT IP-ն աջակցում է հետևյալ հատկանիշներին

• Աջակցություն մինչև 12 չիպի ավարտման (OCT) բլոկների համար
• Աջակցում է ստուգաչափված չիպային սերիայի ավարտին (RS) և ստուգաչափված չիպի զուգահեռ ավարտին (RT) բոլոր I/O կապումներում
• 25 Ω և 50 Ω վերջնակետային արժեքներ
• Աջակցություն OCT տրամաչափմանը միացման և օգտագործողի ռեժիմներում

OCT Intel FPGA IP-ն ավարտված էview

OCT IP-ի վերին մակարդակի դիագրամ

Այս նկարը ցույց է տալիս OCT IP-ի վերին մակարդակի դիագրամը:

OCT IP բաղադրիչներ

Բաղադրիչ	Նկարագրություն
RZQ փին	Երկակի նշանակության քորոց: Երբ օգտագործվում է OCT-ի հետ, քորոցը միանում է արտաքին հղման ռեզիստորին՝ հաշվարկելու չափաբերման կոդերը՝ պահանջվող դիմադրությունն իրականացնելու համար:
OCT բլոկ	Ստեղծում և ուղարկում է ստուգաչափման կոդ բառերը I/O բուֆերային բլոկներին:
OCT տրամաբանություն	Ստանում է տրամաչափման ծածկագրի բառերը հաջորդականությամբ OCT բլոկից և բուֆերներին զուգահեռ ուղարկում է տրամաչափման ծածկագրի բառերը:

RZQ փին

Յուրաքանչյուր OCT բլոկ ունի մեկ RZQ փին:

• RZQ կապում են երկակի նշանակության կապում. Եթե ​​կապերը միացված չեն OCT բլոկին, կարող եք օգտագործել կապում որպես սովորական I/O կապիչներ:
• Կալիբրացված քորոցները պետք է ունենան նույն VCCIO voltage որպես OCT բլոկ և RZQ փին: Նույն OCT բլոկին միացված տրամաչափված փիները պետք է ունենան նույն սերիայի և զուգահեռ ավարտի արժեքները:
• OCT բլոկի տեղադրությունը որոշելու համար կարող եք կիրառել տեղադրության սահմանափակումներ RZQ կապում, քանի որ RZQ փին կարող է միացված լինել միայն իր համապատասխան OCT բլոկին:

OCT բլոկ

OCT բլոկը բաղադրիչ է, որը առաջացնում է տրամաչափման կոդեր՝ I/O-ները դադարեցնելու համար: Կալիբրացիայի ժամանակ OCT-ը համընկնում է արտաքին ռեզիստորի վրա երևացող դիմադրությանը rzqin պորտի միջոցով: Այնուհետև OCT բլոկը առաջացնում է երկու 16-բիթանոց տրամաչափման կոդ բառ՝ մի բառը չափաբերում է շարքի ավարտը, իսկ մյուս բառը՝ զուգահեռ ավարտը: Նվիրված ավտոբուսը բառերը հաջորդաբար ուղարկում է OCT տրամաբանությանը:

OCT տրամաբանություն

OCT բլոկը սերիականորեն ուղարկում է տրամաչափման կոդ բառերը OCT տրամաբանությանը ser_data պորտերի միջոցով: Enser ազդանշանը, երբ գործարկվում է, նշում է, թե որ OCT բլոկից պետք է կարդալ տրամաչափման ծածկագրի բառերը: Այնուհետև տրամաչափման կոդի բառերը բուֆերացվում են հաջորդականից զուգահեռ անցման տրամաբանության մեջ: Դրանից հետո s2pload ազդանշանը ինքնաբերաբար պնդում է, որ կալիբրացիոն կոդի բառերը I/O բուֆերներին զուգահեռ ուղարկի: Կալիբրացիոն ծածկագրի բառերը ակտիվացնում կամ անջատում են I/O բլոկի տրանզիստորները, որոնք կկրկնօրինակեն շարքի կամ զուգահեռ դիմադրության դիմադրությունը համապատասխանելու համար:

OCT Logic-ի ինտերիերներ

OCT Intel FPGA IP ֆունկցիոնալ նկարագրություն

DDR հիշողության առանձնահատկություններին համապատասխանելու համար Intel Stratix 10, Intel Arria 10 և Intel Cyclone 10 GX սարքերը աջակցում են չիպային սերիայի ավարտին (RS OCT) և չիպային զուգահեռ դադարեցմանը (RT OCT) միակողմանի I/O ստանդարտների համար: OCT-ը կարող է աջակցվել ցանկացած I/O բանկում: VCCIO-ն պետք է համատեղելի լինի տվյալ բանկի բոլոր I/O-ների համար: Intel Stratix 10, Intel Arria 10 կամ Intel Cyclone 10 GX սարքում յուրաքանչյուր I/O բանկում կա մեկ OCT բլոկ: Յուրաքանչյուր OCT բլոկ պահանջում է միացում արտաքին 240 Ω հղման ռեզիստորի հետ RZQ կապի միջոցով:

RZQ փին կիսում է նույն VCCIO մատակարարումը I/O բանկի հետ, որտեղ գտնվում է փին: RZQ փին երկակի ֆունկցիայի I/O փին է, որը դուք կարող եք օգտագործել որպես սովորական I/O, եթե չեք օգտագործում OCT calibration: Երբ դուք օգտագործում եք RZQ փին OCT տրամաչափման համար, RZQ փին միացնում է OCT բլոկը հողին արտաքին 240 Ω դիմադրության միջոցով: Հետևյալ նկարները ցույց են տալիս, թե ինչպես են OCT-ները միացված մեկ I/O սյունակում (մարգարտյա շղթայում): OCT-ը կարող է չափորոշել ցանկացած բանկին պատկանող I/O, պայմանով, որ բանկը գտնվում է նույն սյունակում և համապատասխանում է ծավալինtagե պահանջներ. Քանի որ սյունակների միջև կապեր չկան, OCT-ը կարող է համօգտագործվել միայն այն դեպքում, եթե փիները պատկանում են OCT-ի նույն I/O սյունակին:

OCT բանկ-բանկ կապեր

I/O սյունակներ Intel Quartus® Prime Pin Planner-ում

Այս ցուցանիշը նախկինampլե. Դասավորությունը տատանվում է տարբեր Intel Stratix 10, Intel Arria 10 կամ Intel Cyclone 10 GX սարքերի միջև:

Power-Up ռեժիմի միջերեսներ

OCT IP-ն միացման ռեժիմում ունի երկու հիմնական ինտերֆեյս

• Մեկ մուտքային միջերես, որը միացնում է FPGA RZQ պահոցը OCT բլոկին
• Երկու 16-բիթանոց բառի ելք, որը միանում է I/O բուֆերներին

OCT միջերեսներ

Օգտվողի ռեժիմ OCT

Օգտատիրոջ ռեժիմ OCT-ն աշխատում է նույն կերպ, ինչ միացման OCT ռեժիմը՝ օգտատիրոջ կառավարելիության ավելացմամբ:

FSM ազդանշաններ

Այս նկարը ցույց է տալիս վերջավոր վիճակի մեքենան (FSM) միջուկում, որը վերահսկում է հատուկ օգտագործողի ազդանշանները OCT բլոկի վրա: FSM-ն ապահովում է, որ OCT բլոկը չափորոշում կամ ուղարկում է վերահսկիչ ծածկագրեր՝ ըստ ձեր խնդրանքի:

Տեղադրիչը չի եզրակացնում օգտագործողի ռեժիմի OCT: Եթե ​​ցանկանում եք, որ ձեր OCT բլոկը օգտագործի օգտատիրոջ ռեժիմի OCT հատկությունը, դուք պետք է ստեղծեք OCT IP-ն: Այնուամենայնիվ, ապարատային սահմանափակումների պատճառով դուք կարող եք օգտագործել միայն մեկ OCT IP Օգտվողի OCT ռեժիմում ձեր դիզայնում:

Նշում. Մեկ OCT IP-ն կարող է կառավարել մինչև 12 OCT բլոկ:

FSM-ն ապահովում է հետևյալ ազդանշանները

• ժամացույց
• վերակայել
• s2pload
• calibration_busy
• calibration_shift_busy
• calibration_request

Նշում. Այս ազդանշանները հասանելի են միայն օգտագործողի ռեժիմում և ոչ միացման ռեժիմում:

Առնչվող տեղեկատվություն

OCT Intel FPGA IP ազդանշաններ:
Տրամադրում է լրացուցիչ տեղեկություններ FSM ազդանշանների մասին:

Հիմնական FSM

FSM հոսք

FSM պետություններ

Պետություն	Նկարագրություն
ՊԱՐԶ	Երբ սահմանում եք calibration_request վեկտորը, FSM-ը IDLE վիճակից տեղափոխվում է CAL վիճակ: Պահպանեք calibration_request վեկտորն իր արժեքով երկու ժամացույցի ցիկլերի համար: Երկու ժամացույցից հետո FSM-ը պարունակում է վեկտորի պատճենը: Դուք պետք է զրոյացնեք վեկտորը, որպեսզի չվերսկսեք տրամաչափման գործընթացը:
CAL	Այս վիճակի ընթացքում FSM-ը ստուգում է, թե calibration_request վեկտորում որ բիթերն են հաստատվել և սպասարկում է դրանք: Համապատասխան OCT բլոկները սկսում են տրամաչափման գործընթացը, որը տևում է մոտ 2,000 ժամացույցի ցիկլեր ավարտելու համար: Կալիբրացիայի ավարտից հետո calibration_busy ազդանշանը թողարկվում է:
Ստուգեք Դիմակի բիթը	FSM-ը ստուգում է վեկտորի յուրաքանչյուր բիթը՝ արդյոք բիթը դրված է, թե ոչ:

Պետություն	Նկարագրություն
Shift Mask bit	Այս վիճակը պարզապես պտտվում է վեկտորի բոլոր բիթերի վրա, մինչև այն հասնի 1-ի:
Series Shift	Այս վիճակը սերիականորեն ուղարկում է դադարեցման ծածկագիրը OCT բլոկում դեպի դադարեցման տրամաբանություն: Փոխանցումն ավարտելու համար պահանջվում է 32 ցիկլ: Յուրաքանչյուր փոխանցումից հետո FSM-ը ստուգում է վեկտորի ցանկացած առկախ բիթ և համապատասխանաբար սպասարկում է դրանք:
Թարմացնել Սպասող բիթը	Սպասող ռեգիստրը պահում է բիթերը, որոնք համապատասխանում են OCT Intel FPGA IP-ի յուրաքանչյուր OCT բլոկին: Այս վիճակը թարմացնում է առկախ ռեգիստրը՝ վերակայելով սպասարկվող հարցումը:
ԿԱՏԱՐՎԱԾ	Երբ calibration_shift_busy ազդանշանն անջատված է, դուք կարող եք ինքնաբերաբար հաստատել s2pload-ի հայտարարությունները՝ նոր ավարտական ​​ծածկագրերը բուֆերներ փոխանցելու համար: S2pload ազդանշանը հաստատում է առնվազն 25 վրկ: Սարքավորումների սահմանափակումների պատճառով դուք չեք կարող այլ չափաբերում պահանջել, քանի դեռ բոլոր բիթերը չեն մտնում calibration_shift_busy վեկտորը ցածր է:

OCT Intel FPGA IP դիզայն Example

OCT IP-ն կարող է առաջացնել դիզայնի օրինակample, որը համապատասխանում է IP-ի համար ընտրված նույն կոնֆիգուրացիան: Դիզայնը նախկինample-ն պարզ դիզայն է, որը ուղղված չէ որևէ կոնկրետ հավելվածի: Դուք կարող եք օգտագործել դիզայնը նախկինample որպես հղում այն ​​մասին, թե ինչպես կարելի է օրինակել IP-ն: Դիզայնը ստեղծելու համար, օրինակample files, միացրեք Generate ExampԴիզայնի տարբերակը «Սերունդ» երկխոսության վանդակում IP ստեղծման ժամանակ:

Նշում. OCT IP-ն չի աջակցում VHDL-ի ստեղծմանը:

• Ծրագիրը առաջացնում է _նախկինample_design գրացուցակը IP-ի հետ միասին, որտեղ ձեր IP-ի անունն է:
• Այն _նախկինample_design գրացուցակը պարունակում է make_qii_design.tcl սկրիպտները:
• .qsys fileՆախագծման ժամանակ ներքին օգտագործման համար են, օրինակampմիայն սերունդ. Դուք չեք կարող խմբագրել files.

Ստեղծելով Intel Quartus® Prime Design Example

make_qii_design.tcl սկրիպտը առաջացնում է սինթեզվող դիզայն, օրինակample Intel Quartus® Prime նախագծի հետ միասին, պատրաստ է կազմման: Սինթեզվող դիզայն ստեղծելու համար, օրինակample, հետևեք այս քայլերին.

1. Դիզայնի հետ միասին IP-ն ստեղծելուց հետո նախկինample files, հրամանի տողում գործարկեք հետևյալ սկրիպտը՝ quartus_sh -t make_qii_design.tcl:
2. Եթե ​​ցանկանում եք օգտագործել ճշգրիտ սարքը, օգտագործեք հետևյալ հրամանը՝ quartus_sh -t make_qii_design.tcl .

Սցենարը ստեղծում է qii գրացուցակ, որը պարունակում է ed_synth.qpf նախագիծը file. Դուք կարող եք բացել և կազմել այս նախագիծը Intel Quartus Prime ծրագրաշարում:

OCT Intel FPGA IP հղումներ

OCT Intel FPGA IP պարամետրի կարգավորումներ

OCT IP պարամետրեր

Անուն	Արժեք	Նկարագրություն
OCT բլոկների քանակը	1-ից մինչև 12	Նշում է ստեղծվող OCT բլոկների քանակը: Լռելյայն արժեքն է 1.
Օգտագործեք հետընթաց-համատեղելի նավահանգիստների անուններ	On Անջատված	Ստուգեք սա՝ ALTOCT IP-ի հետ համատեղելի հին վերին մակարդակի անուններն օգտագործելու համար: Այս պարամետրը լռելյայն անջատված է:
OCT ռեժիմ	Միացնել ուժը Օգտագործող	Նշում է, թե արդյոք OCT-ը կառավարելի է օգտագործողի կողմից, թե ոչ: Լռելյայն արժեքն է Հզորացում.
OCT բլոկ x calibration ռեժիմ	Միայնակ Կրկնակի POD	Նշում է OCT-ի չափաբերման ռեժիմը: X համապատասխանում է OCT բլոկի թվին: Լռելյայն արժեքն է Միայնակ.

OCT Intel FPGA IP ազդանշաններ

Մուտքային միջերեսի ազդանշաններ

Ազդանշանի անվանումը	Ուղղություն	Նկարագրություն
րզքին	Մուտքագրում	Մուտքային միացում RZQ պահոցից դեպի OCT բլոկ: RZQ պահոցը միացված է արտաքին դիմադրության: OCT բլոկը օգտագործում է դիմադրողականություն, որը միացված է rzqin պորտին, որպես տեղեկանք՝ տրամաչափման կոդը ստեղծելու համար: Այս ազդանշանը հասանելի է միացման և օգտագործողի ռեժիմների համար:
ժամացույց	Մուտքագրում	Մուտքագրեք ժամացույց OCT-ի օգտագործողի ռեժիմի համար: Ժամացույցը պետք է լինի 20 ՄՀց կամ ավելի քիչ:
վերակայել	Մուտքագրում	Մուտքային վերակայման ազդանշան: Վերակայումը համաժամանակյա է:
calibration_request	Մուտքագրում	Ներածման վեկտորը [NUMBER_OF_OCT:0]-ի համար: Յուրաքանչյուր բիթ համապատասխանում է OCT բլոկին: Երբ բիթը սահմանվում է 1-ի, համապատասխան OCT-ը չափորոշվում է, այնուհետև հաջորդաբար տեղափոխում է ծածկագրի բառը վերջացման տրամաբանական բլոկի մեջ: Հարցումը պետք է պահվի երկու ժամացույցով: Սարքավորումների սահմանափակումների պատճառով դուք պետք է սպասեք մինչև calibration_shift_busy վեկտորը զրոյանա, մինչև մեկ այլ հարցում տրվի; հակառակ դեպքում Ձեր հարցումը ընթացք չի տա:
calibration_shift_busy	Արդյունք	Ելքային վեկտորը [NUMBER_OF_OCT:0]-ի համար, որը ցույց է տալիս, թե որ OCT բլոկն է ներկայումս աշխատում տրամաչափման վրա և ավարտման կոդերը տեղափոխում է ավարտման տրամաբանական բլոկ: Երբ բիթը 1 է, դա ցույց է տալիս, որ OCT բլոկը չափորոշում է և կոդ բառը տեղափոխում ավարտման տրամաբանական բլոկ:
calibration_busy	Արդյունք	Ելքային վեկտորը [NUMBER_OF_OCT:0]-ի համար, որը ցույց է տալիս, թե որ OCT բլոկն է ներկայումս աշխատում չափաբերման վրա: Երբ բիթը 1 է, դա ցույց է տալիս, որ OCT բլոկը աստիճանավորում է
oct_ _series_termination control[15:0]	Արդյունք	16-բիթանոց ելքային ազդանշան, հետ տատանվում է 0-ից մինչև 11: Այս ազդանշանը միանում է մուտքային/ելքային բուֆերի վրա գտնվող սերիայի ավարտման կառավարման պորտին: Այս նավահանգիստը ուղարկում է սերիայի ավարտման ծածկագիրը, որը կալիբրացնում է Rs.
oct_ _parallel_termination_ control[15:0]	Արդյունք	16-բիթանոց ելքային ազդանշան, հետ տատանվում է 0-ից մինչև 11: Այս ազդանշանը միանում է մուտքային/ելքային բուֆերի վրա գտնվող զուգահեռ ավարտման կառավարման պորտին: Այս նավահանգիստը ուղարկում է զուգահեռ ավարտման ծածկագիրը, որը կալիբրացնում է Rt.

QSF առաջադրանքներ

Intel Stratix 10, Intel Arria 10 և Intel Cyclone 10 GX սարքերն ունեն հետևյալ դադարեցման հետ կապված Intel Quartus Prime կարգավորումները file (.qsf) հանձնարարություններ:

• INPUT_TERMINATION
• OUTPUT_TERMINATION
• TERMINATION_CONTROL_BLOCK
• RZQ_GROUP

QSF առաջադրանքներ

QSF հանձնարարություն	Մանրամասներ
INPUT_TERMINATION OUTPUT_TERMINATION	Մուտքային/ելքային դադարեցման հանձնարարականը նշում է օհմ-ով ավարտման արժեքը տվյալ փինում: Exampլե:
	set_instance_assignment -անունը INPUT_TERMINATION - դեպի set_instance_assignment -անունը OUTPUT_TERMINATION - դեպի
	Սերիա/զուգահեռ ավարտման պորտերը միացնելու համար ներառեք այս հանձնարարությունները, որոնք նշում են կապի սերիայի և զուգահեռ ավարտի արժեքները: Համոզվեք, որ միացրել եք սերիայի դադարեցման կառավարման և զուգահեռ դադարեցման կառավարման պորտերը OCT Intel FPGA IP-ից GPIO Intel FPGA IP-ին: Exampլե:
	set_instance_assignment -name INPUT_TERMINATION «Զուգահեռ ՕՀՄ ԿԱԼԻԲՐԱՑՄԱՆ ՀԵՏ» -to set_instance_assignment -name OUTPUT_TERMINATION «SERIES ՕՀՄ ԿԱԼԻԲՐԱՑՄԱՆ ՀԵՏ» -to
TERMINATION_CONTROL_BL OCK	Ուղղորդում է մոնտաժողին, որպեսզի համապատասխան միացում կատարի ցանկալի OCT բլոկից նշված կապումներին: Այս հանձնարարությունը օգտակար է, երբ I/O բուֆերները բացահայտ կերպով չեն ստեղծվել, և դուք պետք է կապակցեք հատուկ OCT բլոկի հետ: Exampլե:
	set_instance_assignment -name TERMINATION_CONTROL_BLOCK - դեպի
RZQ_GROUP	Այս առաջադրանքն աջակցվում է միայն Intel Stratix 10, Intel Arria 10 և Intel Cyclone 10 GX սարքերում: Այս հանձնարարությունը ստեղծում է OCT IP առանց RTL-ի փոփոխման: The Fitter-ը որոնում է rzq փին անունը ցանցացանկում: Եթե ​​փին գոյություն չունի, ապա Fitter-ը ստեղծում է փին անունը OCT IP-ի և դրա համապատասխան միացումների հետ միասին: Սա թույլ է տալիս ստեղծել մի խումբ քորոցներ, որոնք պետք է չափաբերվեն գոյություն ունեցող կամ գոյություն չունեցող OCT-ի կողմից, և մոնտաժիչը ապահովում է դիզայնի օրինականությունը: Exampլե:
	set_instance_assignment -name RZQ_GROUP - դեպի

Դադարեցումը կարող է գոյություն ունենալ մուտքային և ելքային բուֆերների վրա, իսկ երբեմն էլ՝ միաժամանակ: PIN խմբերը OCT բլոկի հետ կապելու երկու եղանակ կա.

• Օգտագործեք .qsf հանձնարարություն՝ նշելու, թե որ փին (ավտոբուսը) որ OCT բլոկի հետ է կապված: Դուք կարող եք օգտագործել TERMINATION_CONTROL_BLOCK կամ RZQ_GROUP հանձնարարությունը: Նախկին հանձնարարությունը կապում է RTL-ում տեղադրված OCT-ի հետ, մինչդեռ վերջինս կապում է նոր ստեղծված OCT-ի հետ՝ առանց RTL-ը փոփոխելու:
• Տեղադրեք I/O բուֆերային պրիմիտիվները վերին մակարդակում և միացրեք դրանք համապատասխան OCT բլոկներին:

Նշում. Բոլոր I/O բանկերը միևնույն VCCIO-ով կարող են կիսել մեկ OCT բլոկ, նույնիսկ եթե տվյալ I/O բանկն ունի իր OCT բլոկը: Դուք կարող եք միացնել ցանկացած թվով I/O կապիչներ, որոնք աջակցում են տրամաչափված ավարտին OCT բլոկին: Համոզվեք, որ համատեղելի կոնֆիգուրացիայով I/O-ները միացնում եք OCT բլոկին: Դուք նաև պետք է համոզվեք, որ OCT բլոկը և դրա համապատասխան I/O-ները ունեն նույն VCCIO և սերիայի կամ զուգահեռ ավարտի արժեքները: Այս կարգավորումներով, Fitter-ը տեղադրում է I/Os և OCT բլոկը նույն սյունակում: Intel Quartus Prime ծրագիրը առաջացնում է նախազգուշական հաղորդագրություններ, եթե բլոկին միացված փին չկա:

IP միգրացիոն հոսք Arria V, Cyclone V և Stratix V սարքերի համար

IP միգրացիայի հոսքը թույլ է տալիս տեղափոխել Arria V, Cyclone V և Stratix V սարքերի ALTOCT IP-ն դեպի Intel Stratix 10, Intel Arria 10 կամ Intel Cyclone 10 GX սարքերի OCT Intel FPGA IP: IP միգրացիայի հոսքը կարգավորում է OCT IP-ն, որպեսզի համապատասխանի ALTOCT IP-ի կարգավորումներին, ինչը թույլ է տալիս վերականգնել IP-ն:

Նշում. Այս IP-ն աջակցում է IP միգրացիայի հոսքը միայն մեկ OCT տրամաչափման ռեժիմում: Եթե ​​դուք օգտագործում եք կրկնակի կամ POD տրամաչափման ռեժիմ, ապա ձեզ հարկավոր չէ տեղափոխել IP-ն:

Ձեր ALTOCT IP-ի տեղափոխումը OCT Intel FPGA IP-ին

Ձեր ALTOCT IP-ն OCT IP-ին տեղափոխելու համար հետևեք այս քայլերին

1. Բացեք ձեր ALTOCT IP-ն IP կատալոգում:
2. Ընթացիկ ընտրված սարքերի ընտանիքում ընտրեք Stratix 10, Arria 10 կամ Cyclone 10 GX:
3. Սեղմեք Finish՝ OCT IP-ն պարամետրերի խմբագրիչում բացելու համար: Պարամետրերի խմբագրիչը կարգավորում է OCT IP-ի կարգավորումները, որոնք նման են ALTOCT IP-ի կարգավորումներին:
4. Եթե ​​երկուսի միջև անհամատեղելի պարամետրեր կան, ընտրեք նոր աջակցվող կարգավորումներ:
5. Սեղմեք Ավարտել՝ IP-ն վերականգնելու համար:
6. Փոխարինեք ձեր ALTOCT IP օրինակը RTL-ում OCT IP-ով:

Նշում. OCT IP նավահանգիստների անունները կարող են չհամընկնել ALTOCT IP նավահանգիստների անուններին: Հետևաբար, օրինակում IP-ի անունը պարզապես փոխելը բավարար չէ:

OCT Intel FPGA IP Օգտագործողի ուղեցույց Արխիվներ

Եթե ​​IP-ի հիմնական տարբերակը նշված չէ, ապա կիրառվում է նախորդ IP-ի հիմնական տարբերակի օգտագործման ուղեցույցը:

IP Core տարբերակը	Օգտագործողի ուղեցույց
17.1	Intel FPGA OCT IP Core Օգտագործողի ուղեցույց

Փաստաթղթերի վերանայման պատմություն OCT Intel FPGA IP-ի օգտագործման ուղեցույց

Փաստաթղթի տարբերակը	Intel Quartus Prime տարբերակը	IP տարբերակ	Փոփոխություններ
2019.07.03	19.2	19.1	Ավելացված է աջակցություն Intel Stratix 10 սարքերի համար: Թարմացվել է հետևյալ IP անունները. «Intel FPGA OCT» դեպի «OCT Intel FPGA IP»  «Intel FPGA GPIO» դեպի «GPIO Intel FPGA IP» Թարմացվել է s2pload ազդանշանը. Հեռացվել է s2pload-ը հասանելի օգտվողի ազդանշաններից: Թարմացված նկարագրություններ s2pload ազդանշանի վարքագծի վերաբերյալ:

 

Ամսաթիվ	Տարբերակ	Փոփոխություններ
2017 թվականի նոյեմբեր	2017.11.06	Ավելացվեց աջակցություն Intel Cyclone 10 GX սարքերի համար: Վերանվանվել է Altera OCT IP միջուկը Intel FPGA OCT IP միջուկի: Վերանվանվել է Qsys հարթակի դիզայներ: Թարմացված տեքստը լրացուցիչ Intel-ի ռեբրենդինգի համար:
2017 թվականի մայիս	2017.05.08	Rebranded որպես Intel.
2015 թվականի դեկտեմբեր	2015.12.07	«Մեգա ֆունկցիայի» դեպքերը փոխվել են «IP միջուկի»: Փոխված դեպքերը Քվարտուս II դեպի Quartus Prime. Բովանդակության տարբեր խմբագրումներ և հղումներ՝ ոճն ու հստակությունը բարելավելու համար:
Օգոստոս, 2014թ	2014.08.18	Օգտագործողի ռեժիմում OCT տրամաչափման մասին տեղեկատվություն ավելացվել է: Թարմացվել է IP հիմնական ազդանշաններն ու պարամետրերը. core_rzqin_export-ը փոխվել է rzqin-ի core_series_termination_control_export փոխվել է oct_ _series_termination control[15:0] core_parallel_termination_control_export փոխվել է oct_ի _parallel_termination_control[15:0]
2013 թվականի նոյեմբեր	2013.11.29	Նախնական թողարկում.

ID: 683708
Տարբերակ: 2019.07.03

Փաստաթղթեր / ռեսուրսներ

Intel OCT FPGA IP [pdf] Օգտագործողի ուղեցույց OCT FPGA IP, OCT, FPGA IP

Հղումներ

• Օգտագործողի ձեռնարկ