intel OCT FPGA IP

OCT Intel FPGA IP ਤੁਹਾਨੂੰ ਇੱਕ ਬਾਹਰੀ ਰੋਧਕ ਦੇ ਹਵਾਲੇ ਨਾਲ ਗਤੀਸ਼ੀਲ ਤੌਰ 'ਤੇ I/O ਕੈਲੀਬਰੇਟ ਕਰਨ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦਾ ਹੈ। OCT IP ਸਿਗਨਲ ਦੀ ਇਕਸਾਰਤਾ ਨੂੰ ਸੁਧਾਰਦਾ ਹੈ, ਬੋਰਡ ਸਪੇਸ ਨੂੰ ਘਟਾਉਂਦਾ ਹੈ, ਅਤੇ ਬਾਹਰੀ ਡਿਵਾਈਸਾਂ ਜਿਵੇਂ ਕਿ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਨਾਲ ਸੰਚਾਰ ਕਰਨ ਲਈ ਜ਼ਰੂਰੀ ਹੈ। OCT IP Intel Stratix® 10, Intel Arria® 10, ਅਤੇ Intel Cyclone® 10 GX ਡਿਵਾਈਸਾਂ ਲਈ ਉਪਲਬਧ ਹੈ। ਜੇਕਰ ਤੁਸੀਂ Stratix V, Arria V, ਅਤੇ Cyclone V ਡਿਵਾਈਸਾਂ ਤੋਂ ਡਿਜ਼ਾਈਨ ਮਾਈਗ੍ਰੇਟ ਕਰ ਰਹੇ ਹੋ, ਤਾਂ ਤੁਹਾਨੂੰ IP ਨੂੰ ਮਾਈਗ੍ਰੇਟ ਕਰਨ ਦੀ ਲੋੜ ਹੈ। ਹੋਰ ਵੇਰਵਿਆਂ ਲਈ, ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ ਨੂੰ ਵੇਖੋ।

ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ

• ਪੰਨਾ 13 'ਤੇ ਤੁਹਾਡੇ ALTOCT IP ਨੂੰ OCT Intel FPGA IP 'ਤੇ ਮਾਈਗ੍ਰੇਟ ਕਰਨਾ
  • ਤੁਹਾਡੇ ALTOCT IP ਕੋਰ ਨੂੰ OCT IP ਕੋਰ ਵਿੱਚ ਮਾਈਗਰੇਟ ਕਰਨ ਲਈ ਕਦਮ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।
• ਡਾਇਨਾਮਿਕ ਕੈਲੀਬਰੇਟਿਡ ਆਨ-ਚਿੱਪ ਟਰਮੀਨੇਸ਼ਨ (ALTOCT) IP ਕੋਰ ਯੂਜ਼ਰ ਗਾਈਡ
  • ALTOCT IP ਕੋਰ ਬਾਰੇ ਜਾਣਕਾਰੀ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।
• Intel FPGA IP ਕੋਰ ਦੀ ਜਾਣ-ਪਛਾਣ
  • ਸਾਰੇ Intel FPGA IP ਕੋਰਾਂ ਬਾਰੇ ਆਮ ਜਾਣਕਾਰੀ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ, ਜਿਸ ਵਿੱਚ ਪੈਰਾਮੀਟਰਾਈਜ਼ਿੰਗ, ਬਣਾਉਣਾ, ਅੱਪਗਰੇਡ ਕਰਨਾ ਅਤੇ IP ਕੋਰਾਂ ਦੀ ਨਕਲ ਕਰਨਾ ਸ਼ਾਮਲ ਹੈ।
• ਸੰਸਕਰਣ-ਸੁਤੰਤਰ IP ਅਤੇ ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਸਿਮੂਲੇਸ਼ਨ ਸਕ੍ਰਿਪਟਾਂ ਬਣਾਉਣਾ
  • ਸਿਮੂਲੇਸ਼ਨ ਸਕ੍ਰਿਪਟਾਂ ਬਣਾਓ ਜਿਨ੍ਹਾਂ ਨੂੰ ਸੌਫਟਵੇਅਰ ਜਾਂ IP ਸੰਸਕਰਣ ਅੱਪਗਰੇਡਾਂ ਲਈ ਮੈਨੂਅਲ ਅੱਪਡੇਟ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ।
• ਪ੍ਰੋਜੈਕਟ ਪ੍ਰਬੰਧਨ ਵਧੀਆ ਅਭਿਆਸ
  • ਤੁਹਾਡੇ ਪ੍ਰੋਜੈਕਟ ਅਤੇ IP ਦੇ ਕੁਸ਼ਲ ਪ੍ਰਬੰਧਨ ਅਤੇ ਪੋਰਟੇਬਿਲਟੀ ਲਈ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ files.
• ਪੰਨਾ 13 'ਤੇ OCT Intel FPGA IP ਯੂਜ਼ਰ ਗਾਈਡ ਆਰਕਾਈਵਜ਼
  • OCTIntel FPGA IP ਦੇ ਪਿਛਲੇ ਸੰਸਕਰਣਾਂ ਲਈ ਉਪਭੋਗਤਾ ਗਾਈਡਾਂ ਦੀ ਇੱਕ ਸੂਚੀ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।

OCT Intel FPGA IP ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

OCT IP ਹੇਠ ਲਿਖੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ

• 12 ਆਨ-ਚਿੱਪ ਟਰਮੀਨੇਸ਼ਨ (OCT) ਬਲਾਕਾਂ ਲਈ ਸਮਰਥਨ
• ਸਾਰੇ I/O ਪਿੰਨਾਂ 'ਤੇ ਕੈਲੀਬਰੇਟਿਡ ਆਨ-ਚਿੱਪ ਸੀਰੀਜ਼ ਟਰਮੀਨੇਸ਼ਨ (RS) ਅਤੇ ਕੈਲੀਬਰੇਟਡ ਆਨ-ਚਿੱਪ ਪੈਰਲਲ ਟਰਮੀਨੇਸ਼ਨ (RT) ਲਈ ਸਮਰਥਨ
• 25 Ω ਅਤੇ 50 Ω ਦੇ ਕੈਲੀਬਰੇਟ ਕੀਤੇ ਸਮਾਪਤੀ ਮੁੱਲ
• ਪਾਵਰ-ਅਪ ਅਤੇ ਉਪਭੋਗਤਾ ਮੋਡਾਂ ਵਿੱਚ OCT ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਲਈ ਸਮਰਥਨ

OCT Intel FPGA IP ਓਵਰview

OCT IP ਸਿਖਰ-ਪੱਧਰੀ ਚਿੱਤਰ

ਇਹ ਅੰਕੜਾ OCT IP ਦਾ ਸਿਖਰ-ਪੱਧਰ ਦਾ ਚਿੱਤਰ ਦਿਖਾਉਂਦਾ ਹੈ।

OCT IP ਹਿੱਸੇ

ਕੰਪੋਨੈਂਟ	ਵਰਣਨ
RZQ ਪਿੰਨ	ਦੋਹਰਾ-ਮਕਸਦ ਪਿੰਨ। ਜਦੋਂ OCT ਨਾਲ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਪਿੰਨ ਲੋੜੀਂਦੇ ਅੜਿੱਕੇ ਨੂੰ ਲਾਗੂ ਕਰਨ ਲਈ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਕੋਡਾਂ ਦੀ ਗਣਨਾ ਕਰਨ ਲਈ ਇੱਕ ਬਾਹਰੀ ਸੰਦਰਭ ਰੋਧਕ ਨਾਲ ਜੁੜਦਾ ਹੈ।
OCT ਬਲਾਕ	I/O ਬਫਰ ਬਲਾਕਾਂ ਨੂੰ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਕੋਡ ਸ਼ਬਦ ਤਿਆਰ ਅਤੇ ਭੇਜਦਾ ਹੈ।
OCT ਤਰਕ	OCT ਬਲਾਕ ਤੋਂ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਕੋਡ ਸ਼ਬਦ ਲੜੀਵਾਰ ਪ੍ਰਾਪਤ ਕਰਦਾ ਹੈ ਅਤੇ ਬਫਰਾਂ ਦੇ ਸਮਾਨਾਂਤਰ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਕੋਡ ਸ਼ਬਦਾਂ ਨੂੰ ਭੇਜਦਾ ਹੈ।

RZQ ਪਿੰਨ

ਹਰੇਕ OCT ਬਲਾਕ ਵਿੱਚ ਇੱਕ RZQ ਪਿੰਨ ਹੁੰਦਾ ਹੈ।

• RZQ ਪਿੰਨ ਦੋਹਰੇ-ਉਦੇਸ਼ ਵਾਲੇ ਪਿੰਨ ਹਨ। ਜੇਕਰ ਪਿੰਨ OCT ਬਲਾਕ ਨਾਲ ਕਨੈਕਟ ਨਹੀਂ ਹਨ, ਤਾਂ ਤੁਸੀਂ ਪਿੰਨ ਨੂੰ ਨਿਯਮਤ I/O ਪਿੰਨ ਦੇ ਤੌਰ 'ਤੇ ਵਰਤ ਸਕਦੇ ਹੋ।
• ਕੈਲੀਬਰੇਟ ਕੀਤੇ ਪਿੰਨਾਂ ਵਿੱਚ ਉਹੀ VCCIO ਵੋਲ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈtage OCT ਬਲਾਕ ਅਤੇ RZQ ਪਿੰਨ ਵਜੋਂ। ਉਸੇ OCT ਬਲਾਕ ਨਾਲ ਜੁੜੇ ਕੈਲੀਬਰੇਟਿਡ ਪਿੰਨਾਂ ਵਿੱਚ ਇੱਕੋ ਲੜੀ ਅਤੇ ਸਮਾਂਤਰ ਸਮਾਪਤੀ ਮੁੱਲ ਹੋਣੇ ਚਾਹੀਦੇ ਹਨ।
• ਤੁਸੀਂ OCT ਬਲਾਕ ਦੀ ਪਲੇਸਮੈਂਟ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਨ ਲਈ RZQ ਪਿੰਨਾਂ 'ਤੇ ਟਿਕਾਣਾ ਸੀਮਾਵਾਂ ਲਾਗੂ ਕਰ ਸਕਦੇ ਹੋ ਕਿਉਂਕਿ RZQ ਪਿੰਨ ਨੂੰ ਸਿਰਫ਼ ਇਸਦੇ ਅਨੁਸਾਰੀ OCT ਬਲਾਕ ਨਾਲ ਕਨੈਕਟ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।

OCT ਬਲਾਕ

OCT ਬਲਾਕ ਇੱਕ ਅਜਿਹਾ ਭਾਗ ਹੈ ਜੋ I/Os ਨੂੰ ਖਤਮ ਕਰਨ ਲਈ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਕੋਡ ਬਣਾਉਂਦਾ ਹੈ। ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਦੇ ਦੌਰਾਨ, OCT rzqin ਪੋਰਟ ਰਾਹੀਂ ਬਾਹਰੀ ਰੋਧਕ 'ਤੇ ਦਿਖਾਈ ਦੇਣ ਵਾਲੀ ਰੁਕਾਵਟ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ। ਫਿਰ, OCT ਬਲਾਕ ਦੋ 16-ਬਿੱਟ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਕੋਡ ਸ਼ਬਦ ਬਣਾਉਂਦਾ ਹੈ-ਇੱਕ ਸ਼ਬਦ ਲੜੀ ਸਮਾਪਤੀ ਨੂੰ ਕੈਲੀਬਰੇਟ ਕਰਦਾ ਹੈ ਅਤੇ ਦੂਜਾ ਸ਼ਬਦ ਪੈਰਲਲ ਸਮਾਪਤੀ ਨੂੰ ਕੈਲੀਬਰੇਟ ਕਰਦਾ ਹੈ। ਇੱਕ ਸਮਰਪਿਤ ਬੱਸ ਓਸੀਟੀ ਤਰਕ ਨੂੰ ਕ੍ਰਮਵਾਰ ਸ਼ਬਦਾਂ ਨੂੰ ਭੇਜਦੀ ਹੈ।

OCT ਤਰਕ

OCT ਬਲਾਕ ser_data ਪੋਰਟਾਂ ਰਾਹੀਂ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਕੋਡ ਸ਼ਬਦਾਂ ਨੂੰ ਸੀਰੀਅਲੀ OCT ਤਰਕ ਨੂੰ ਭੇਜਦਾ ਹੈ। ਐਨਸਰ ਸਿਗਨਲ, ਜਦੋਂ ਚਾਲੂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ ਕਿ ਕਿਸ OCT ਬਲਾਕ ਤੋਂ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਕੋਡ ਸ਼ਬਦਾਂ ਨੂੰ ਪੜ੍ਹਨਾ ਹੈ। ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਕੋਡ ਸ਼ਬਦਾਂ ਨੂੰ ਫਿਰ ਸੀਰੀਅਲ-ਟੂ ਪੈਰਲਲ ਸ਼ਿਫਟ ਤਰਕ ਵਿੱਚ ਬਫਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਉਸ ਤੋਂ ਬਾਅਦ, s2pload ਸਿਗਨਲ ਆਪਣੇ ਆਪ ਹੀ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਕੋਡ ਸ਼ਬਦਾਂ ਨੂੰ I/O ਬਫਰਾਂ ਦੇ ਸਮਾਨਾਂਤਰ ਭੇਜਣ ਦਾ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਕੋਡ ਸ਼ਬਦ I/O ਬਲਾਕ ਵਿੱਚ ਟਰਾਂਜਿਸਟਰਾਂ ਨੂੰ ਸਰਗਰਮ ਜਾਂ ਅਕਿਰਿਆਸ਼ੀਲ ਕਰਦੇ ਹਨ, ਜੋ ਕਿ ਰੁਕਾਵਟ ਨਾਲ ਮੇਲ ਕਰਨ ਲਈ ਲੜੀ ਜਾਂ ਸਮਾਨਾਂਤਰ ਪ੍ਰਤੀਰੋਧ ਦੀ ਨਕਲ ਕਰਨਗੇ।

OCT ਤਰਕ ਦੇ ਅੰਦਰੂਨੀ

OCT Intel FPGA IP ਫੰਕਸ਼ਨਲ ਵਰਣਨ

DDR ਮੈਮੋਰੀ ਨਿਰਧਾਰਨ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ, Intel Stratix 10, Intel Arria 10, ਅਤੇ Intel Cyclone 10 GX ਡਿਵਾਈਸਾਂ ਸਿੰਗਲ-ਐਂਡ I/O ਮਿਆਰਾਂ ਲਈ ਆਨ-ਚਿੱਪ ਸੀਰੀਜ਼ ਟਰਮੀਨੇਸ਼ਨ (RS OCT) ਅਤੇ ਆਨ-ਚਿੱਪ ਪੈਰਲਲ ਟਰਮੀਨੇਸ਼ਨ (RT OCT) ਦਾ ਸਮਰਥਨ ਕਰਦੀਆਂ ਹਨ। ਕਿਸੇ ਵੀ I/O ਬੈਂਕ 'ਤੇ OCT ਦਾ ਸਮਰਥਨ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। VCCIO ਕਿਸੇ ਦਿੱਤੇ ਬੈਂਕ ਵਿੱਚ ਸਾਰੇ I/Os ਲਈ ਅਨੁਕੂਲ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ। ਇੱਕ Intel Stratix 10, Intel Arria 10, ਜਾਂ Intel Cyclone 10 GX ਡਿਵਾਈਸ ਵਿੱਚ, ਹਰੇਕ I/O ਬੈਂਕ ਵਿੱਚ ਇੱਕ OCT ਬਲਾਕ ਹੁੰਦਾ ਹੈ। ਹਰੇਕ OCT ਬਲਾਕ ਨੂੰ ਇੱਕ RZQ ਪਿੰਨ ਦੁਆਰਾ ਇੱਕ ਬਾਹਰੀ 240 Ω ਸੰਦਰਭ ਰੋਧਕ ਨਾਲ ਇੱਕ ਐਸੋਸੀਏਸ਼ਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।

RZQ ਪਿੰਨ ਉਸੇ VCCIO ਸਪਲਾਈ ਨੂੰ I/O ਬੈਂਕ ਨਾਲ ਸਾਂਝਾ ਕਰਦਾ ਹੈ ਜਿੱਥੇ ਪਿੰਨ ਸਥਿਤ ਹੈ। ਇੱਕ RZQ ਪਿੰਨ ਇੱਕ ਦੋਹਰਾ ਫੰਕਸ਼ਨ I/O ਪਿੰਨ ਹੈ ਜਿਸਨੂੰ ਤੁਸੀਂ ਇੱਕ ਨਿਯਮਤ I/O ਵਜੋਂ ਵਰਤ ਸਕਦੇ ਹੋ ਜੇਕਰ ਤੁਸੀਂ OCT ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਦੀ ਵਰਤੋਂ ਨਹੀਂ ਕਰਦੇ ਹੋ। ਜਦੋਂ ਤੁਸੀਂ OCT ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਲਈ RZQ ਪਿੰਨ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋ, ਤਾਂ RZQ ਪਿੰਨ ਇੱਕ ਬਾਹਰੀ 240 Ω ਰੋਧਕ ਦੁਆਰਾ OCT ਬਲਾਕ ਨੂੰ ਜ਼ਮੀਨ ਨਾਲ ਜੋੜਦਾ ਹੈ। ਹੇਠਾਂ ਦਿੱਤੇ ਅੰਕੜੇ ਦਿਖਾਉਂਦੇ ਹਨ ਕਿ ਕਿਵੇਂ OCTs ਇੱਕ ਸਿੰਗਲ I/O ਕਾਲਮ (ਇੱਕ ਡੇਜ਼ੀ ਚੇਨ ਵਿੱਚ) ਵਿੱਚ ਜੁੜੇ ਹੋਏ ਹਨ। ਇੱਕ OCT ਕਿਸੇ ਵੀ ਬੈਂਕ ਨਾਲ ਸਬੰਧਤ I/O ਨੂੰ ਕੈਲੀਬਰੇਟ ਕਰ ਸਕਦਾ ਹੈ, ਬਸ਼ਰਤੇ ਕਿ ਬੈਂਕ ਉਸੇ ਕਾਲਮ ਵਿੱਚ ਹੋਵੇ ਅਤੇ ਵਾਲੀਅਮ ਨੂੰ ਪੂਰਾ ਕਰਦਾ ਹੋਵੇtage ਲੋੜਾਂ। ਕਿਉਂਕਿ ਕਾਲਮਾਂ ਵਿਚਕਾਰ ਕੋਈ ਕਨੈਕਸ਼ਨ ਨਹੀਂ ਹਨ, OCT ਨੂੰ ਸਿਰਫ਼ ਤਾਂ ਹੀ ਸਾਂਝਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਜੇਕਰ ਪਿੰਨ OCT ਦੇ ਉਸੇ I/O ਕਾਲਮ ਨਾਲ ਸਬੰਧਤ ਹਨ।

OCT ਬੈਂਕ-ਤੋਂ-ਬੈਂਕ ਕਨੈਕਸ਼ਨ

Intel Quartus® Prime Pin Planner ਵਿੱਚ I/O ਕਾਲਮ

ਇਹ ਅੰਕੜਾ ਸਾਬਕਾ ਹੈample. ਲੇਆਉਟ ਵੱਖ-ਵੱਖ Intel Stratix 10, Intel Arria 10, ਜਾਂ Intel Cyclone 10 GX ਡਿਵਾਈਸਾਂ ਵਿਚਕਾਰ ਵੱਖ-ਵੱਖ ਹੁੰਦਾ ਹੈ।

ਪਾਵਰ-ਅੱਪ ਮੋਡ ਇੰਟਰਫੇਸ

ਪਾਵਰ-ਅੱਪ ਮੋਡ ਵਿੱਚ OCT IP ਦੇ ਦੋ ਮੁੱਖ ਇੰਟਰਫੇਸ ਹਨ

• ਇੱਕ ਇਨਪੁਟ ਇੰਟਰਫੇਸ FPGA RZQ ਪੈਡ ਨੂੰ OCT ਬਲਾਕ ਨਾਲ ਜੋੜਦਾ ਹੈ
• ਦੋ 16-ਬਿੱਟ ਸ਼ਬਦਾਂ ਦਾ ਆਉਟਪੁੱਟ ਜੋ I/O ਬਫਰਾਂ ਨਾਲ ਜੁੜਦਾ ਹੈ

OCT ਇੰਟਰਫੇਸ

ਉਪਭੋਗਤਾ ਮੋਡ OCT

ਯੂਜ਼ਰ ਮੋਡ OCT ਪਾਵਰ-ਅੱਪ OCT ਮੋਡ ਵਾਂਗ ਹੀ ਕੰਮ ਕਰਦਾ ਹੈ, ਯੂਜ਼ਰ ਕੰਟਰੋਲੇਬਿਲਟੀ ਦੇ ਨਾਲ।

FSM ਸਿਗਨਲ

ਇਹ ਅੰਕੜਾ ਓਸੀਟੀ ਬਲਾਕ 'ਤੇ ਸਮਰਪਿਤ ਉਪਭੋਗਤਾ ਸਿਗਨਲਾਂ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਨ ਵਾਲੇ ਕੋਰ ਵਿੱਚ ਇੱਕ ਸੀਮਿਤ ਸਟੇਟ ਮਸ਼ੀਨ (FSM) ਦਿਖਾਉਂਦਾ ਹੈ। FSM ਇਹ ਯਕੀਨੀ ਬਣਾਉਂਦਾ ਹੈ ਕਿ OCT ਬਲਾਕ ਤੁਹਾਡੀ ਬੇਨਤੀ ਦੇ ਅਨੁਸਾਰ ਨਿਯੰਤਰਣ ਕੋਡ ਸ਼ਬਦਾਂ ਨੂੰ ਕੈਲੀਬਰੇਟ ਕਰਦਾ ਹੈ ਜਾਂ ਭੇਜਦਾ ਹੈ।

ਫਿਟਰ ਉਪਭੋਗਤਾ-ਮੋਡ OCT ਦਾ ਅਨੁਮਾਨ ਨਹੀਂ ਲਗਾਉਂਦਾ ਹੈ। ਜੇਕਰ ਤੁਸੀਂ ਚਾਹੁੰਦੇ ਹੋ ਕਿ ਤੁਹਾਡਾ OCT ਬਲਾਕ ਯੂਜ਼ਰ ਮੋਡ OCT ਵਿਸ਼ੇਸ਼ਤਾ ਦੀ ਵਰਤੋਂ ਕਰੇ, ਤਾਂ ਤੁਹਾਨੂੰ OCT IP ਤਿਆਰ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। ਹਾਲਾਂਕਿ, ਹਾਰਡਵੇਅਰ ਸੀਮਾਵਾਂ ਦੇ ਕਾਰਨ, ਤੁਸੀਂ ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਉਪਭੋਗਤਾ ਮੋਡ OCT ਵਿੱਚ ਸਿਰਫ਼ ਇੱਕ OCT IP ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ।

ਨੋਟ: ਇੱਕ ਸਿੰਗਲ OCT IP 12 OCT ਬਲਾਕਾਂ ਤੱਕ ਕੰਟਰੋਲ ਕਰ ਸਕਦਾ ਹੈ।

FSM ਹੇਠਾਂ ਦਿੱਤੇ ਸਿਗਨਲ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ

• ਘੜੀ
• ਰੀਸੈਟ
• s2pload
• calibration_busy
• calibration_shift_busy
• calibration_request

ਨੋਟ: ਇਹ ਸਿਗਨਲ ਸਿਰਫ਼ ਉਪਭੋਗਤਾ-ਮੋਡ ਵਿੱਚ ਉਪਲਬਧ ਹਨ ਨਾ ਕਿ ਪਾਵਰ-ਅੱਪ ਮੋਡ ਵਿੱਚ।

ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ

OCT Intel FPGA IP ਸਿਗਨਲ।
FSM ਸਿਗਨਲਾਂ ਬਾਰੇ ਹੋਰ ਜਾਣਕਾਰੀ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।

ਕੋਰ FSM

FSM ਵਹਾਅ

FSM ਰਾਜ

ਰਾਜ	ਵਰਣਨ
IDLE	ਜਦੋਂ ਤੁਸੀਂ calibration_request ਵੈਕਟਰ ਸੈਟ ਕਰਦੇ ਹੋ, FSM IDLE ਸਟੇਟ ਤੋਂ CAL ਸਟੇਟ ਵਿੱਚ ਚਲੀ ਜਾਂਦੀ ਹੈ। ਦੋ ਘੜੀਆਂ ਦੇ ਚੱਕਰਾਂ ਲਈ ਕੈਲੀਬ੍ਰੇਸ਼ਨ_ਰੈਕਟ ਵੈਕਟਰ ਨੂੰ ਇਸਦੇ ਮੁੱਲ 'ਤੇ ਰੱਖੋ। ਦੋ ਘੜੀਆਂ ਦੇ ਚੱਕਰਾਂ ਤੋਂ ਬਾਅਦ, FSM ਵਿੱਚ ਵੈਕਟਰ ਦੀ ਇੱਕ ਕਾਪੀ ਹੁੰਦੀ ਹੈ। ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਮੁੜ ਸ਼ੁਰੂ ਕਰਨ ਤੋਂ ਬਚਣ ਲਈ ਤੁਹਾਨੂੰ ਵੈਕਟਰ ਨੂੰ ਰੀਸੈਟ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ।
CAL	ਇਸ ਸਥਿਤੀ ਦੇ ਦੌਰਾਨ, FSM ਜਾਂਚ ਕਰਦਾ ਹੈ ਕਿ ਕੈਲੀਬ੍ਰੇਸ਼ਨ_ਰਿਕੁਏਸਟ ਵੈਕਟਰ ਵਿੱਚ ਕਿਹੜੇ ਬਿੱਟ ਹਨ ਅਤੇ ਉਹਨਾਂ ਦੀ ਸੇਵਾ ਕਰਦੇ ਹਨ। ਸੰਬੰਧਿਤ OCT ਬਲਾਕ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਪ੍ਰਕਿਰਿਆ ਸ਼ੁਰੂ ਕਰਦੇ ਹਨ ਜਿਸ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਲਗਭਗ 2,000 ਘੜੀ ਚੱਕਰ ਲੱਗ ਜਾਂਦੇ ਹਨ। ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਪੂਰਾ ਹੋਣ ਤੋਂ ਬਾਅਦ, ਕੈਲੀਬ੍ਰੇਸ਼ਨ_ਬਜ਼ੀ ਸਿਗਨਲ ਜਾਰੀ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
ਮਾਸਕ ਬਿੱਟ ਦੀ ਜਾਂਚ ਕਰੋ	FSM ਵੈਕਟਰ ਵਿੱਚ ਹਰੇਕ ਬਿੱਟ ਦੀ ਜਾਂਚ ਕਰਦਾ ਹੈ ਕਿ ਬਿੱਟ ਸੈੱਟ ਹੈ ਜਾਂ ਨਹੀਂ।

ਰਾਜ	ਵਰਣਨ
ਸ਼ਿਫਟ ਮਾਸਕ ਬਿੱਟ	ਇਹ ਅਵਸਥਾ ਵੈਕਟਰ ਦੇ ਸਾਰੇ ਬਿੱਟਾਂ ਨੂੰ ਉਦੋਂ ਤੱਕ ਲੂਪ ਕਰਦੀ ਹੈ ਜਦੋਂ ਤੱਕ ਇਹ 1 ਨੂੰ ਹਿੱਟ ਨਹੀਂ ਕਰਦਾ।
ਸੀਰੀਜ਼ ਸ਼ਿਫਟ	ਇਹ ਅਵਸਥਾ OCT ਬਲਾਕ ਤੋਂ ਸਮਾਪਤੀ ਤਰਕ ਨੂੰ ਲੜੀਵਾਰ ਸਮਾਪਤੀ ਕੋਡ ਭੇਜਦੀ ਹੈ। ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ 32 ਚੱਕਰ ਲਗਦੇ ਹਨ। ਹਰੇਕ ਤਬਾਦਲੇ ਤੋਂ ਬਾਅਦ, FSM ਵੈਕਟਰ ਵਿੱਚ ਕਿਸੇ ਵੀ ਬਕਾਇਆ ਬਿੱਟ ਦੀ ਜਾਂਚ ਕਰਦਾ ਹੈ ਅਤੇ ਉਸ ਅਨੁਸਾਰ ਉਹਨਾਂ ਦੀ ਸੇਵਾ ਕਰਦਾ ਹੈ।
ਬਕਾਇਆ ਬਿੱਟ ਅੱਪਡੇਟ ਕਰੋ	ਬਕਾਇਆ ਰਜਿਸਟਰ ਵਿੱਚ ਬਿੱਟ ਹੁੰਦੇ ਹਨ ਜੋ OCT Intel FPGA IP ਵਿੱਚ ਹਰੇਕ OCT ਬਲਾਕ ਨਾਲ ਮੇਲ ਖਾਂਦੇ ਹਨ। ਇਹ ਰਾਜ ਸੇਵਾ ਬੇਨਤੀ ਨੂੰ ਰੀਸੈਟ ਕਰਕੇ ਬਕਾਇਆ ਰਜਿਸਟਰ ਨੂੰ ਅਪਡੇਟ ਕਰਦਾ ਹੈ।
ਹੋ ਗਿਆ	ਜਦੋਂ calibration_shift_busy ਸਿਗਨਲ ਨੂੰ ਖਤਮ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਤੁਸੀਂ ਨਵੇਂ ਸਮਾਪਤੀ ਕੋਡਾਂ ਨੂੰ ਬਫਰਾਂ ਵਿੱਚ ਟ੍ਰਾਂਸਫਰ ਕਰਨ ਲਈ ਸਵੈਚਲਿਤ ਤੌਰ 'ਤੇ s2pload ਦਾ ਦਾਅਵਾ ਕਰ ਸਕਦੇ ਹੋ। s2pload ਸਿਗਨਲ ਘੱਟੋ-ਘੱਟ 25 ns ਲਈ ਦਾਅਵਾ ਕਰਦਾ ਹੈ। ਹਾਰਡਵੇਅਰ ਸੀਮਾਵਾਂ ਦੇ ਕਾਰਨ, ਤੁਸੀਂ ਇੱਕ ਹੋਰ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਦੀ ਬੇਨਤੀ ਨਹੀਂ ਕਰ ਸਕਦੇ ਜਦੋਂ ਤੱਕ ਸਾਰੇ ਬਿੱਟ ਅੰਦਰ ਨਹੀਂ ਆਉਂਦੇ calibration_shift_busy ਵੈਕਟਰ ਘੱਟ ਹਨ।

OCT Intel FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample

OCT IP ਇੱਕ ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰ ਸਕਦਾ ਹੈample ਜੋ IP ਲਈ ਚੁਣੀ ਗਈ ਉਸੇ ਸੰਰਚਨਾ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ। ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਇੱਕ ਸਧਾਰਨ ਡਿਜ਼ਾਈਨ ਹੈ ਜੋ ਕਿਸੇ ਖਾਸ ਐਪਲੀਕੇਸ਼ਨ ਨੂੰ ਨਿਸ਼ਾਨਾ ਨਹੀਂ ਬਣਾਉਂਦਾ। ਤੁਸੀਂ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋampਆਈਪੀ ਨੂੰ ਕਿਵੇਂ ਚਾਲੂ ਕਰਨਾ ਹੈ ਇਸ ਬਾਰੇ ਇੱਕ ਸੰਦਰਭ ਵਜੋਂ le. ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਨ ਲਈ ਸਾਬਕਾample files, ਜਨਰੇਟ ਐਕਸ ਨੂੰ ਚਾਲੂ ਕਰੋampIP ਜਨਰੇਸ਼ਨ ਦੌਰਾਨ ਜਨਰੇਸ਼ਨ ਡਾਇਲਾਗ ਬਾਕਸ ਵਿੱਚ le ਡਿਜ਼ਾਈਨ ਵਿਕਲਪ।

ਨੋਟ: OCT IP VHDL ਜਨਰੇਸ਼ਨ ਦਾ ਸਮਰਥਨ ਨਹੀਂ ਕਰਦਾ ਹੈ।

• ਸਾਫਟਵੇਅਰ ਤਿਆਰ ਕਰਦਾ ਹੈ _example_design ਡਾਇਰੈਕਟਰੀ IP ਦੇ ਨਾਲ, ਜਿੱਥੇ ਤੁਹਾਡੇ IP ਦਾ ਨਾਮ ਹੈ।
• ਦ _example_design ਡਾਇਰੈਕਟਰੀ ਵਿੱਚ make_qii_design.tcl ਸਕ੍ਰਿਪਟਾਂ ਸ਼ਾਮਲ ਹਨ।
• .qsys files ਡਿਜ਼ਾਈਨ ਦੇ ਦੌਰਾਨ ਅੰਦਰੂਨੀ ਵਰਤੋਂ ਲਈ ਹਨ ਸਾਬਕਾampਸਿਰਫ ਪੀੜ੍ਹੀ. ਤੁਸੀਂ ਸੰਪਾਦਿਤ ਨਹੀਂ ਕਰ ਸਕਦੇ files.

Intel Quartus® Prime Design Example

make_qii_design.tcl ਸਕ੍ਰਿਪਟ ਇੱਕ ਸੰਸਲੇਸ਼ਣਯੋਗ ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਦੀ ਹੈampਇੱਕ Intel Quartus® Prime ਪ੍ਰੋਜੈਕਟ ਦੇ ਨਾਲ, ਸੰਕਲਨ ਲਈ ਤਿਆਰ ਹੈ। ਇੱਕ ਸੰਸਲੇਸ਼ਣਯੋਗ ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਨ ਲਈ ਸਾਬਕਾample, ਇਹ ਕਦਮ ਦੀ ਪਾਲਣਾ ਕਰੋ.

1. ਡਿਜ਼ਾਇਨ ਸਾਬਕਾ ਦੇ ਨਾਲ ਮਿਲ ਕੇ IP ਬਣਾਉਣ ਦੇ ਬਾਅਦample files, ਕਮਾਂਡ ਪ੍ਰੋਂਪਟ 'ਤੇ ਹੇਠ ਦਿੱਤੀ ਸਕ੍ਰਿਪਟ ਚਲਾਓ: quartus_sh -t make_qii_design.tcl.
2. ਜੇਕਰ ਤੁਸੀਂ ਵਰਤਣ ਲਈ ਇੱਕ ਸਹੀ ਜੰਤਰ ਨਿਰਧਾਰਤ ਕਰਨਾ ਚਾਹੁੰਦੇ ਹੋ, ਤਾਂ ਹੇਠ ਦਿੱਤੀ ਕਮਾਂਡ ਦੀ ਵਰਤੋਂ ਕਰੋ: quartus_sh -t make_qii_design.tcl .

ਸਕ੍ਰਿਪਟ ਇੱਕ qii ਡਾਇਰੈਕਟਰੀ ਤਿਆਰ ਕਰਦੀ ਹੈ ਜਿਸ ਵਿੱਚ ed_synth.qpf ਪ੍ਰੋਜੈਕਟ ਸ਼ਾਮਲ ਹੁੰਦਾ ਹੈ file. ਤੁਸੀਂ ਇਸ ਪ੍ਰੋਜੈਕਟ ਨੂੰ Intel Quartus Prime ਸਾਫਟਵੇਅਰ ਵਿੱਚ ਖੋਲ੍ਹ ਅਤੇ ਕੰਪਾਇਲ ਕਰ ਸਕਦੇ ਹੋ।

OCT Intel FPGA IP ਹਵਾਲੇ

OCT Intel FPGA IP ਪੈਰਾਮੀਟਰ ਸੈਟਿੰਗਾਂ

OCT IP ਪੈਰਾਮੀਟਰ

ਨਾਮ	ਮੁੱਲ	ਵਰਣਨ
OCT ਬਲਾਕਾਂ ਦੀ ਗਿਣਤੀ	1 ਤੋਂ 12 ਤੱਕ	ਉਤਪੰਨ ਕੀਤੇ ਜਾਣ ਵਾਲੇ OCT ਬਲਾਕਾਂ ਦੀ ਸੰਖਿਆ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ। ਮੂਲ ਮੁੱਲ ਹੈ 1.
ਬੈਕਵਰਡ-ਅਨੁਕੂਲ ਪੋਰਟ ਨਾਮ ਵਰਤੋ	On ਬੰਦ	ALTOCT IP ਦੇ ਅਨੁਕੂਲ ਪੁਰਾਤਨ ਸਿਖਰ-ਪੱਧਰ ਦੇ ਨਾਮ ਵਰਤਣ ਲਈ ਇਸਦੀ ਜਾਂਚ ਕਰੋ। ਇਹ ਪੈਰਾਮੀਟਰ ਮੂਲ ਰੂਪ ਵਿੱਚ ਅਯੋਗ ਹੈ।
OCT ਮੋਡ	ਪਾਵਰ ਅੱਪ ਕਰੋ ਉਪਭੋਗਤਾ	ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ ਕਿ ਕੀ OCT ਉਪਭੋਗਤਾ-ਨਿਯੰਤਰਿਤ ਹੈ ਜਾਂ ਨਹੀਂ। ਮੂਲ ਮੁੱਲ ਹੈ ਪਾਵਰ-ਅੱਪ.
OCT ਬਲਾਕ x ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਮੋਡ	ਸਿੰਗਲ ਡਬਲ ਪੀ.ਓ.ਡੀ	OCT ਲਈ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਮੋਡ ਨਿਸ਼ਚਿਤ ਕਰਦਾ ਹੈ। X OCT ਬਲਾਕ ਦੀ ਸੰਖਿਆ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ। ਮੂਲ ਮੁੱਲ ਹੈ ਸਿੰਗਲ.

OCT Intel FPGA IP ਸਿਗਨਲ

ਇੰਪੁੱਟ ਇੰਟਰਫੇਸ ਸਿਗਨਲ

ਸਿਗਨਲ ਦਾ ਨਾਮ	ਦਿਸ਼ਾ	ਵਰਣਨ
rzqin	ਇੰਪੁੱਟ	RZQ ਪੈਡ ਤੋਂ OCT ਬਲਾਕ ਤੱਕ ਇਨਪੁਟ ਕਨੈਕਸ਼ਨ। RZQ ਪੈਡ ਇੱਕ ਬਾਹਰੀ ਪ੍ਰਤੀਰੋਧ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ। OCT ਬਲਾਕ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਕੋਡ ਬਣਾਉਣ ਲਈ ਇੱਕ ਸੰਦਰਭ ਦੇ ਤੌਰ 'ਤੇ rzqin ਪੋਰਟ ਨਾਲ ਜੁੜੇ ਰੁਕਾਵਟ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ। ਇਹ ਸਿਗਨਲ ਪਾਵਰ-ਅੱਪ ਅਤੇ ਯੂਜ਼ਰ ਮੋਡ ਲਈ ਉਪਲਬਧ ਹੈ।
ਘੜੀ	ਇੰਪੁੱਟ	ਯੂਜ਼ਰ ਮੋਡ OCT ਲਈ ਇਨਪੁਟ ਘੜੀ। ਘੜੀ 20 MHz ਜਾਂ ਘੱਟ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ।
ਰੀਸੈਟ	ਇੰਪੁੱਟ	ਇਨਪੁਟ ਰੀਸੈਟ ਸਿਗਨਲ। ਰੀਸੈਟ ਸਮਕਾਲੀ ਹੈ।
calibration_request	ਇੰਪੁੱਟ	[NUMBER_OF_OCT:0] ਲਈ ਇਨਪੁਟ ਵੈਕਟਰ। ਹਰ ਬਿੱਟ ਇੱਕ OCT ਬਲਾਕ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ। ਜਦੋਂ ਥੋੜਾ ਜਿਹਾ ਬਿੱਟ 1 'ਤੇ ਸੈੱਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਸੰਬੰਧਿਤ OCT ਕੈਲੀਬਰੇਟ ਕਰਦਾ ਹੈ, ਫਿਰ ਕੋਡ ਵਰਡ ਨੂੰ ਲੜੀਵਾਰ ਟਰਮੀਨੇਸ਼ਨ ਲੌਜਿਕ ਬਲਾਕ ਵਿੱਚ ਸ਼ਿਫਟ ਕਰੋ। ਬੇਨਤੀ ਦੋ ਘੜੀ ਚੱਕਰ ਲਈ ਰੱਖਣੀ ਹੈ। ਹਾਰਡਵੇਅਰ ਸੀਮਾਵਾਂ ਦੇ ਕਾਰਨ, ਤੁਹਾਨੂੰ calibration_shift_busy ਵੈਕਟਰ ਦੇ ਜ਼ੀਰੋ ਹੋਣ ਤੱਕ ਉਡੀਕ ਕਰਨੀ ਪਵੇਗੀ ਜਦੋਂ ਤੱਕ ਕੋਈ ਹੋਰ ਬੇਨਤੀ ਜਾਰੀ ਨਹੀਂ ਕੀਤੀ ਜਾਂਦੀ; ਨਹੀਂ ਤਾਂ ਤੁਹਾਡੀ ਬੇਨਤੀ 'ਤੇ ਕਾਰਵਾਈ ਨਹੀਂ ਕੀਤੀ ਜਾਵੇਗੀ।
calibration_shift_busy	ਆਉਟਪੁੱਟ	[NUMBER_OF_OCT:0] ਲਈ ਆਉਟਪੁੱਟ ਵੈਕਟਰ ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਕਿਹੜਾ OCT ਬਲਾਕ ਵਰਤਮਾਨ ਵਿੱਚ ਕੈਲੀਬ੍ਰੇਸ਼ਨ 'ਤੇ ਕੰਮ ਕਰ ਰਿਹਾ ਹੈ ਅਤੇ ਸਮਾਪਤੀ ਕੋਡ ਨੂੰ ਟਰਮੀਨੇਸ਼ਨ ਲਾਜਿਕ ਬਲਾਕ ਵਿੱਚ ਤਬਦੀਲ ਕਰ ਰਿਹਾ ਹੈ। ਜਦੋਂ ਇੱਕ ਬਿੱਟ 1 ਹੁੰਦਾ ਹੈ, ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਇੱਕ OCT ਬਲਾਕ ਕੈਲੀਬ੍ਰੇਟ ਕਰ ਰਿਹਾ ਹੈ ਅਤੇ ਕੋਡ ਸ਼ਬਦ ਨੂੰ ਟਰਮੀਨੇਸ਼ਨ ਲਾਜਿਕ ਬਲਾਕ ਵਿੱਚ ਤਬਦੀਲ ਕਰ ਰਿਹਾ ਹੈ।
calibration_busy	ਆਉਟਪੁੱਟ	[NUMBER_OF_OCT:0] ਲਈ ਆਉਟਪੁੱਟ ਵੈਕਟਰ ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਕਿਹੜਾ OCT ਬਲਾਕ ਇਸ ਸਮੇਂ ਕੈਲੀਬ੍ਰੇਸ਼ਨ 'ਤੇ ਕੰਮ ਕਰ ਰਿਹਾ ਹੈ। ਜਦੋਂ ਇੱਕ ਬਿੱਟ 1 ਹੁੰਦਾ ਹੈ, ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਇੱਕ OCT ਬਲਾਕ ਕੈਲੀਬ੍ਰੇਟ ਕਰ ਰਿਹਾ ਹੈ
ਅਕਤੂਬਰ_ _ਸੀਰੀਜ਼_ਟਰਮੀਨੇਸ਼ਨ ਕੰਟਰੋਲ[15:0]	ਆਉਟਪੁੱਟ	16-ਬਿੱਟ ਆਉਟਪੁੱਟ ਸਿਗਨਲ, ਨਾਲ 0 ਤੋਂ 11 ਤੱਕ। ਇਹ ਸਿਗਨਲ ਇਨਪੁਟ/ਆਊਟਪੁੱਟ ਬਫਰ 'ਤੇ ਲੜੀ ਸਮਾਪਤੀ ਕੰਟਰੋਲ ਪੋਰਟ ਨਾਲ ਜੁੜਦਾ ਹੈ। ਇਹ ਪੋਰਟ ਲੜੀਵਾਰ ਸਮਾਪਤੀ ਕੋਡ ਭੇਜਦਾ ਹੈ ਜੋ ਆਰ ਨੂੰ ਕੈਲੀਬਰੇਟ ਕਰਦਾ ਹੈs.
oct_ _ਸਮਾਨਤ_ਸਮਾਪਤੀ_ਨਿਯੰਤਰਣ[15:0]	ਆਉਟਪੁੱਟ	16-ਬਿੱਟ ਆਉਟਪੁੱਟ ਸਿਗਨਲ, ਨਾਲ 0 ਤੋਂ 11 ਤੱਕ। ਇਹ ਸਿਗਨਲ ਇਨਪੁਟ/ਆਊਟਪੁੱਟ ਬਫਰ 'ਤੇ ਪੈਰਲਲ ਟਰਮੀਨੇਸ਼ਨ ਕੰਟਰੋਲ ਪੋਰਟ ਨਾਲ ਜੁੜਦਾ ਹੈ। ਇਹ ਪੋਰਟ ਪੈਰਲਲ ਟਰਮੀਨੇਸ਼ਨ ਕੋਡ ਭੇਜਦਾ ਹੈ ਜੋ ਆਰ ਨੂੰ ਕੈਲੀਬਰੇਟ ਕਰਦਾ ਹੈt.

QSF ਅਸਾਈਨਮੈਂਟਸ

Intel Stratix 10, Intel Arria 10, ਅਤੇ Intel Cyclone 10 GX ਡਿਵਾਈਸਾਂ ਵਿੱਚ ਨਿਮਨਲਿਖਤ ਸਮਾਪਤੀ ਨਾਲ ਸਬੰਧਤ Intel Quartus Prime ਸੈਟਿੰਗਾਂ ਹਨ file (.qsf) ਅਸਾਈਨਮੈਂਟ:

• INPUT_TERMINATION
• OUTPUT_TERMINATION
• TERMINATION_CONTROL_BLOCK
• RZQ_GROUP

QSF ਅਸਾਈਨਮੈਂਟਸ

QSF ਅਸਾਈਨਮੈਂਟ	ਵੇਰਵੇ
INPUT_TERMINATION OUTPUT_TERMINATION	ਇਨਪੁਟ/ਆਊਟਪੁੱਟ ਸਮਾਪਤੀ ਅਸਾਈਨਮੈਂਟ ਸਵਾਲ ਵਿੱਚ ਪਿੰਨ ਉੱਤੇ ਓਮ ਵਿੱਚ ਸਮਾਪਤੀ ਮੁੱਲ ਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰਦੀ ਹੈ। ExampLe:
	set_instance_assignment -ਨਾਮ INPUT_TERMINATION -ਨੂੰ set_instance_assignment -ਨਾਮ OUTPUT_TERMINATION -ਨੂੰ
	ਲੜੀ/ਸਮਾਂਤਰ ਸਮਾਪਤੀ ਪੋਰਟਾਂ ਨੂੰ ਸਮਰੱਥ ਕਰਨ ਲਈ, ਇਹਨਾਂ ਅਸਾਈਨਮੈਂਟਾਂ ਨੂੰ ਸ਼ਾਮਲ ਕਰੋ, ਜੋ ਪਿੰਨਾਂ ਲਈ ਲੜੀ ਅਤੇ ਸਮਾਂਤਰ ਸਮਾਪਤੀ ਮੁੱਲ ਨਿਰਧਾਰਤ ਕਰਦੇ ਹਨ। OCT Intel FPGA IP ਤੋਂ GPIO Intel FPGA IP ਨਾਲ ਸੀਰੀਜ਼ ਸਮਾਪਤੀ ਨਿਯੰਤਰਣ ਅਤੇ ਸਮਾਂਤਰ ਸਮਾਪਤੀ ਨਿਯੰਤਰਣ ਪੋਰਟਾਂ ਨੂੰ ਜੋੜਨਾ ਯਕੀਨੀ ਬਣਾਓ। ExampLe:
	set_instance_assignment -ਨਾਮ INPUT_TERMINATION “ਸਮਾਂਤਰ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਨਾਲ OHM” -ਨੂੰ set_instance_assignment -ਨਾਮ OUTPUT_TERMINATION “SERIES ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਨਾਲ OHM” -ਨੂੰ
TERMINATION_CONTROL_BL OCK	ਫਿਟਰ ਨੂੰ ਲੋੜੀਂਦੇ OCT ਬਲਾਕ ਤੋਂ ਨਿਰਧਾਰਤ ਪਿੰਨਾਂ ਤੱਕ ਸਹੀ ਕਨੈਕਸ਼ਨ ਬਣਾਉਣ ਲਈ ਨਿਰਦੇਸ਼ਿਤ ਕਰਦਾ ਹੈ। ਇਹ ਅਸਾਈਨਮੈਂਟ ਉਦੋਂ ਲਾਭਦਾਇਕ ਹੁੰਦੀ ਹੈ ਜਦੋਂ I/O ਬਫਰਾਂ ਨੂੰ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਸਥਾਪਤ ਨਹੀਂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਅਤੇ ਤੁਹਾਨੂੰ ਪਿੰਨਾਂ ਨੂੰ ਇੱਕ ਖਾਸ OCT ਬਲਾਕ ਨਾਲ ਜੋੜਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ExampLe:
	set_instance_assignment -ਨਾਮ TERMINATION_CONTROL_BLOCK -ਨੂੰ
RZQ_GROUP	ਇਹ ਅਸਾਈਨਮੈਂਟ Intel Stratix 10, Intel Arria 10, ਅਤੇ Intel Cyclone 10 GX ਡਿਵਾਈਸਾਂ ਵਿੱਚ ਹੀ ਸਮਰਥਿਤ ਹੈ। ਇਹ ਅਸਾਈਨਮੈਂਟ RTL ਨੂੰ ਸੋਧੇ ਬਿਨਾਂ ਇੱਕ OCT IP ਬਣਾਉਂਦਾ ਹੈ। ਫਿਟਰ ਨੈੱਟਲਿਸਟ ਵਿੱਚ rzq ਪਿੰਨ ਨਾਮ ਦੀ ਖੋਜ ਕਰਦਾ ਹੈ। ਜੇਕਰ ਪਿੰਨ ਮੌਜੂਦ ਨਹੀਂ ਹੈ, ਤਾਂ ਫਿਟਰ OCT IP ਅਤੇ ਇਸਦੇ ਸੰਬੰਧਿਤ ਕਨੈਕਸ਼ਨਾਂ ਦੇ ਨਾਲ ਪਿੰਨ ਨਾਮ ਬਣਾਉਂਦਾ ਹੈ। ਇਹ ਤੁਹਾਨੂੰ ਮੌਜੂਦਾ ਜਾਂ ਗੈਰ-ਮੌਜੂਦ OCT ਦੁਆਰਾ ਕੈਲੀਬਰੇਟ ਕੀਤੇ ਜਾਣ ਲਈ ਪਿੰਨਾਂ ਦਾ ਇੱਕ ਸਮੂਹ ਬਣਾਉਣ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ ਅਤੇ ਫਿਟਰ ਡਿਜ਼ਾਈਨ ਦੀ ਕਾਨੂੰਨੀਤਾ ਨੂੰ ਯਕੀਨੀ ਬਣਾਉਂਦਾ ਹੈ। ExampLe:
	set_instance_assignment -ਨਾਮ RZQ_GROUP -ਨੂੰ

ਸਮਾਪਤੀ ਇਨਪੁਟ ਅਤੇ ਆਉਟਪੁੱਟ ਬਫਰਾਂ 'ਤੇ ਮੌਜੂਦ ਹੋ ਸਕਦੀ ਹੈ, ਅਤੇ ਕਈ ਵਾਰ ਇੱਕੋ ਸਮੇਂ। ਇੱਕ OCT ਬਲਾਕ ਨਾਲ ਪਿੰਨ ਸਮੂਹਾਂ ਨੂੰ ਜੋੜਨ ਦੇ ਦੋ ਤਰੀਕੇ ਹਨ:

• ਇਹ ਦਰਸਾਉਣ ਲਈ ਇੱਕ .qsf ਅਸਾਈਨਮੈਂਟ ਦੀ ਵਰਤੋਂ ਕਰੋ ਕਿ ਕਿਹੜੀ ਪਿੰਨ (ਬੱਸ) ਕਿਸ OCT ਬਲਾਕ ਨਾਲ ਜੁੜੀ ਹੋਈ ਹੈ। ਤੁਸੀਂ TERMINATION_CONTROL_BLOCK ਜਾਂ RZQ_GROUP ਅਸਾਈਨਮੈਂਟ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ। ਸਾਬਕਾ ਅਸਾਈਨਮੈਂਟ ਇੱਕ ਪਿੰਨ ਨੂੰ RTL ਵਿੱਚ ਸਥਾਪਿਤ ਇੱਕ OCT ਨਾਲ ਜੋੜਦਾ ਹੈ ਜਦੋਂ ਕਿ ਬਾਅਦ ਵਾਲਾ RTL ਨੂੰ ਸੋਧੇ ਬਿਨਾਂ ਇੱਕ ਨਵੇਂ ਬਣਾਏ OCT ਨਾਲ ਪਿੰਨ ਨੂੰ ਜੋੜਦਾ ਹੈ।
• ਚੋਟੀ ਦੇ ਪੱਧਰ 'ਤੇ I/O ਬਫਰ ਪ੍ਰਾਈਮਿਟਿਵਜ਼ ਨੂੰ ਸਥਾਪਿਤ ਕਰੋ ਅਤੇ ਉਹਨਾਂ ਨੂੰ ਉਚਿਤ OCT ਬਲਾਕਾਂ ਨਾਲ ਜੋੜੋ।

ਨੋਟ: ਇੱਕੋ VCCIO ਵਾਲੇ ਸਾਰੇ I/O ਬੈਂਕ ਇੱਕ OCT ਬਲਾਕ ਨੂੰ ਸਾਂਝਾ ਕਰ ਸਕਦੇ ਹਨ ਭਾਵੇਂ ਉਸ ਖਾਸ I/O ਬੈਂਕ ਦਾ ਆਪਣਾ OCT ਬਲਾਕ ਹੋਵੇ। ਤੁਸੀਂ ਕਿਸੇ ਵੀ ਗਿਣਤੀ ਵਿੱਚ I/O ਪਿੰਨਾਂ ਨੂੰ ਜੋੜ ਸਕਦੇ ਹੋ ਜੋ ਇੱਕ OCT ਬਲਾਕ ਨਾਲ ਕੈਲੀਬਰੇਟਡ ਸਮਾਪਤੀ ਦਾ ਸਮਰਥਨ ਕਰਦੇ ਹਨ। ਇਹ ਸੁਨਿਸ਼ਚਿਤ ਕਰੋ ਕਿ ਤੁਸੀਂ ਇੱਕ OCT ਬਲਾਕ ਨਾਲ ਅਨੁਕੂਲ ਸੰਰਚਨਾ ਨਾਲ I/Os ਨੂੰ ਕਨੈਕਟ ਕਰਦੇ ਹੋ। ਤੁਹਾਨੂੰ ਇਹ ਵੀ ਯਕੀਨੀ ਬਣਾਉਣਾ ਚਾਹੀਦਾ ਹੈ ਕਿ OCT ਬਲਾਕ ਅਤੇ ਇਸਦੇ ਸੰਬੰਧਿਤ I/Os ਦੇ ਇੱਕੋ ਜਿਹੇ VCCIO ਅਤੇ ਲੜੀ ਜਾਂ ਸਮਾਂਤਰ ਸਮਾਪਤੀ ਮੁੱਲ ਹਨ। ਇਹਨਾਂ ਸੈਟਿੰਗਾਂ ਦੇ ਨਾਲ, ਫਿਟਰ I/Os ਅਤੇ OCT ਬਲਾਕ ਨੂੰ ਇੱਕੋ ਕਾਲਮ ਵਿੱਚ ਰੱਖਦਾ ਹੈ। ਜੇਕਰ ਬਲਾਕ ਨਾਲ ਕੋਈ ਪਿੰਨ ਜੁੜਿਆ ਨਹੀਂ ਹੈ ਤਾਂ Intel Quartus Prime ਸਾਫਟਵੇਅਰ ਚੇਤਾਵਨੀ ਸੰਦੇਸ਼ ਤਿਆਰ ਕਰਦਾ ਹੈ।

Arria V, ਚੱਕਰਵਾਤ V, ਅਤੇ Stratix V ਡਿਵਾਈਸਾਂ ਲਈ IP ਮਾਈਗ੍ਰੇਸ਼ਨ ਪ੍ਰਵਾਹ

IP ਮਾਈਗ੍ਰੇਸ਼ਨ ਪ੍ਰਵਾਹ ਤੁਹਾਨੂੰ Arria V, Cyclone V, ਅਤੇ Stratix V ਡਿਵਾਈਸਾਂ ਦੇ ALTOCT IP ਨੂੰ Intel Stratix 10, Intel Arria 10, ਜਾਂ Intel Cyclone 10 GX ਡਿਵਾਈਸਾਂ ਦੇ OCT Intel FPGA IP ਵਿੱਚ ਮਾਈਗਰੇਟ ਕਰਨ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦਾ ਹੈ। IP ਮਾਈਗ੍ਰੇਸ਼ਨ ਪ੍ਰਵਾਹ ALTOCT IP ਦੀਆਂ ਸੈਟਿੰਗਾਂ ਨਾਲ ਮੇਲ ਕਰਨ ਲਈ OCT IP ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਦਾ ਹੈ, ਜਿਸ ਨਾਲ ਤੁਸੀਂ IP ਨੂੰ ਦੁਬਾਰਾ ਤਿਆਰ ਕਰ ਸਕਦੇ ਹੋ।

ਨੋਟ: ਇਹ IP ਸਿਰਫ਼ ਸਿੰਗਲ OCT ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਮੋਡ ਵਿੱਚ IP ਮਾਈਗ੍ਰੇਸ਼ਨ ਪ੍ਰਵਾਹ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। ਜੇਕਰ ਤੁਸੀਂ ਡਬਲ ਜਾਂ POD ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਮੋਡ ਦੀ ਵਰਤੋਂ ਕਰ ਰਹੇ ਹੋ, ਤਾਂ ਤੁਹਾਨੂੰ IP ਨੂੰ ਮਾਈਗਰੇਟ ਕਰਨ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ।

ਤੁਹਾਡੇ ALTOCT IP ਨੂੰ OCT Intel FPGA IP ਵਿੱਚ ਮਾਈਗਰੇਟ ਕਰਨਾ

ਆਪਣੇ ALTOCT IP ਨੂੰ OCT IP ਵਿੱਚ ਮਾਈਗ੍ਰੇਟ ਕਰਨ ਲਈ, ਇਹਨਾਂ ਕਦਮਾਂ ਦੀ ਪਾਲਣਾ ਕਰੋ

1. IP ਕੈਟਾਲਾਗ ਵਿੱਚ ਆਪਣਾ ALTOCT IP ਖੋਲ੍ਹੋ।
2. ਵਰਤਮਾਨ ਵਿੱਚ ਚੁਣੇ ਗਏ ਡਿਵਾਈਸ ਪਰਿਵਾਰ ਵਿੱਚ, ਸਟ੍ਰੈਟਿਕਸ 10, ਅਰਰੀਆ 10, ਜਾਂ ਚੱਕਰਵਾਤ 10 GX ਚੁਣੋ।
3. ਪੈਰਾਮੀਟਰ ਐਡੀਟਰ ਵਿੱਚ OCT IP ਨੂੰ ਖੋਲ੍ਹਣ ਲਈ Finish 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ ALTOCT IP ਸੈਟਿੰਗਾਂ ਦੇ ਸਮਾਨ OCT IP ਸੈਟਿੰਗਾਂ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਦਾ ਹੈ।
4. ਜੇਕਰ ਦੋਵਾਂ ਵਿਚਕਾਰ ਕੋਈ ਅਸੰਗਤ ਸੈਟਿੰਗਾਂ ਹਨ, ਤਾਂ ਨਵੀਂ ਸਮਰਥਿਤ ਸੈਟਿੰਗਾਂ ਦੀ ਚੋਣ ਕਰੋ।
5. IP ਨੂੰ ਦੁਬਾਰਾ ਬਣਾਉਣ ਲਈ Finish 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
6. RTL ਵਿੱਚ ਆਪਣੇ ALTOCT IP ਇੰਸਟੈਂਟੇਸ਼ਨ ਨੂੰ OCT IP ਨਾਲ ਬਦਲੋ।

ਨੋਟ: OCT IP ਪੋਰਟ ਨਾਮ ALTOCT IP ਪੋਰਟ ਨਾਮਾਂ ਨਾਲ ਮੇਲ ਨਹੀਂ ਖਾਂਦੇ। ਇਸ ਲਈ, ਸਿਰਫ਼ ਇੰਸਟੈਂਟੇਸ਼ਨ ਵਿੱਚ IP ਨਾਮ ਬਦਲਣਾ ਕਾਫ਼ੀ ਨਹੀਂ ਹੈ।

OCT Intel FPGA IP ਯੂਜ਼ਰ ਗਾਈਡ ਆਰਕਾਈਵਜ਼

ਜੇਕਰ ਇੱਕ IP ਕੋਰ ਸੰਸਕਰਣ ਸੂਚੀਬੱਧ ਨਹੀਂ ਹੈ, ਤਾਂ ਪਿਛਲੇ IP ਕੋਰ ਸੰਸਕਰਣ ਲਈ ਉਪਭੋਗਤਾ ਗਾਈਡ ਲਾਗੂ ਹੁੰਦੀ ਹੈ।

IP ਕੋਰ ਸੰਸਕਰਣ	ਯੂਜ਼ਰ ਗਾਈਡ
17.1	Intel FPGA OCT IP ਕੋਰ ਯੂਜ਼ਰ ਗਾਈਡ

OCT Intel FPGA IP ਯੂਜ਼ਰ ਗਾਈਡ ਲਈ ਦਸਤਾਵੇਜ਼ ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ

ਦਸਤਾਵੇਜ਼ ਸੰਸਕਰਣ	Intel Quartus Prime ਸੰਸਕਰਣ	IP ਸੰਸਕਰਣ	ਤਬਦੀਲੀਆਂ
2019.07.03	19.2	19.1	Intel Stratix 10 ਡਿਵਾਈਸਾਂ ਲਈ ਸਮਰਥਨ ਜੋੜਿਆ ਗਿਆ। ਹੇਠਾਂ ਦਿੱਤੇ IP ਨਾਮਾਂ ਨੂੰ ਅੱਪਡੇਟ ਕੀਤਾ ਗਿਆ: "Intel FPGA OCT" ਤੋਂ "OCT Intel FPGA IP"  "Intel FPGA GPIO" ਤੋਂ "GPIO Intel FPGA IP" s2pload ਸਿਗਨਲ ਨੂੰ ਅੱਪਡੇਟ ਕੀਤਾ: ਉਪਲਬਧ ਉਪਭੋਗਤਾ ਸਿਗਨਲਾਂ ਤੋਂ s2pload ਨੂੰ ਹਟਾਇਆ ਗਿਆ। s2pload ਸਿਗਨਲ ਵਿਵਹਾਰ ਦੇ ਸੰਬੰਧ ਵਿੱਚ ਅਪਡੇਟ ਕੀਤੇ ਵੇਰਵੇ।

 

ਮਿਤੀ	ਸੰਸਕਰਣ	ਤਬਦੀਲੀਆਂ
ਨਵੰਬਰ 2017	2017.11.06	Intel Cyclone 10 GX ਡਿਵਾਈਸਾਂ ਲਈ ਸਮਰਥਨ ਜੋੜਿਆ ਗਿਆ। Altera OCT IP ਕੋਰ ਦਾ ਨਾਮ ਬਦਲ ਕੇ Intel FPGA OCT IP ਕੋਰ ਰੱਖਿਆ ਗਿਆ। Qsys ਦਾ ਨਾਮ ਬਦਲ ਕੇ ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਰੱਖਿਆ ਗਿਆ। ਵਾਧੂ Intel ਰੀਬ੍ਰਾਂਡਿੰਗ ਲਈ ਅੱਪਡੇਟ ਕੀਤਾ ਟੈਕਸਟ।
ਮਈ 2017	2017.05.08	Intel ਦੇ ਤੌਰ 'ਤੇ ਮੁੜ ਬ੍ਰਾਂਡ ਕੀਤਾ ਗਿਆ।
ਦਸੰਬਰ 2015	2015.12.07	"ਮੈਗਾ ਫੰਕਸ਼ਨ" ਦੇ ਉਦਾਹਰਨਾਂ ਨੂੰ "IP ਕੋਰ" ਵਿੱਚ ਬਦਲਿਆ ਗਿਆ ਹੈ। ਦੀਆਂ ਉਦਾਹਰਨਾਂ ਬਦਲੀਆਂ ਕੁਆਰਟਸ II ਨੂੰ ਕੁਆਰਟਸ ਪ੍ਰਾਈਮ. ਸ਼ੈਲੀ ਅਤੇ ਸਪਸ਼ਟਤਾ ਨੂੰ ਬਿਹਤਰ ਬਣਾਉਣ ਲਈ ਸਮੱਗਰੀ ਅਤੇ ਲਿੰਕਾਂ ਦੇ ਵੱਖ-ਵੱਖ ਸੰਪਾਦਨ।
ਅਗਸਤ, 2014	2014.08.18	ਉਪਭੋਗਤਾ ਮੋਡ ਵਿੱਚ OCT ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਬਾਰੇ ਜਾਣਕਾਰੀ ਸ਼ਾਮਲ ਕੀਤੀ ਗਈ। IP ਕੋਰ ਸਿਗਨਲਾਂ ਅਤੇ ਪੈਰਾਮੀਟਰਾਂ ਨੂੰ ਅਪਡੇਟ ਕੀਤਾ: core_rzqin_export ਨੂੰ rzqin ਵਿੱਚ ਬਦਲਿਆ ਗਿਆ core_series_termination_control_export ਵਿੱਚ ਬਦਲਿਆ ਗਿਆ ਅਕਤੂਬਰ_ _ਸੀਰੀਜ਼_ਟਰਮੀਨੇਸ਼ਨ ਕੰਟਰੋਲ[15:0] core_parallel_termination_control_export ਨੂੰ oct_ ਵਿੱਚ ਬਦਲਿਆ ਗਿਆ _parallel_termination_control[15:0]
ਨਵੰਬਰ 2013	2013.11.29	ਸ਼ੁਰੂਆਤੀ ਰੀਲੀਜ਼।

ID: 683708
ਸੰਸਕਰਣ: 2019.07.03

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

intel OCT FPGA IP [pdf] ਯੂਜ਼ਰ ਗਾਈਡ OCT FPGA IP, OCT, FPGA IP

ਹਵਾਲੇ

• ਯੂਜ਼ਰ ਮੈਨੂਅਲ