ইন্টেল OCT FPGA আইপি

OCT Intel FPGA IP আপনাকে একটি বহিরাগত প্রতিরোধকের রেফারেন্স সহ গতিশীলভাবে I/O ক্যালিব্রেট করতে দেয়। ওসিটি আইপি সিগন্যালের অখণ্ডতা উন্নত করে, বোর্ডের স্থান হ্রাস করে এবং মেমরি ইন্টারফেসের মতো বাহ্যিক ডিভাইসগুলির সাথে যোগাযোগের জন্য প্রয়োজনীয়। OCT IP Intel Stratix® 10, Intel Arria® 10, এবং Intel Cyclone® 10 GX ডিভাইসের জন্য উপলব্ধ। আপনি যদি Stratix V, Arria V, এবং Cyclone V ডিভাইস থেকে ডিজাইন স্থানান্তর করে থাকেন, তাহলে আপনাকে IP মাইগ্রেট করতে হবে। আরো বিস্তারিত জানার জন্য, সম্পর্কিত তথ্য পড়ুন.

সম্পর্কিত তথ্য

• 13 পৃষ্ঠায় OCT Intel FPGA IP-তে আপনার ALTOCT আইপি স্থানান্তর করা হচ্ছে
  • আপনার ALTOCT আইপি কোরকে ওসিটি আইপি কোরে স্থানান্তর করার পদক্ষেপগুলি প্রদান করে৷
• ডাইনামিক ক্যালিব্রেটেড অন-চিপ টার্মিনেশন (ALTOCT) আইপি কোর ইউজার গাইড
  • ALTOCT IP কোর সম্পর্কে তথ্য প্রদান করে।
• ইন্টেল এফপিজিএ আইপি কোরের পরিচিতি
  • প্যারামিটারাইজিং, জেনারেট করা, আপগ্রেড করা এবং আইপি কোর অনুকরণ সহ সমস্ত ইন্টেল এফপিজিএ আইপি কোর সম্পর্কে সাধারণ তথ্য প্রদান করে।
• সংস্করণ-স্বাধীন আইপি এবং প্ল্যাটফর্ম ডিজাইনার সিমুলেশন স্ক্রিপ্ট তৈরি করা
  • সিমুলেশন স্ক্রিপ্ট তৈরি করুন যাতে সফ্টওয়্যার বা আইপি সংস্করণ আপগ্রেডের জন্য ম্যানুয়াল আপডেটের প্রয়োজন হয় না।
• প্রকল্প ব্যবস্থাপনা সর্বোত্তম অনুশীলন
  • আপনার প্রকল্প এবং আইপির দক্ষ ব্যবস্থাপনা এবং বহনযোগ্যতার জন্য নির্দেশিকা files.
• OCT Intel FPGA IP ব্যবহারকারী নির্দেশিকা 13 পৃষ্ঠায়
  • OCTIntel FPGA IP এর পূর্ববর্তী সংস্করণগুলির জন্য ব্যবহারকারীর নির্দেশিকাগুলির একটি তালিকা প্রদান করে৷

ওসিটি ইন্টেল এফপিজিএ আইপি বৈশিষ্ট্য

OCT IP নিম্নলিখিত বৈশিষ্ট্য সমর্থন করে

• 12টি অন-চিপ টার্মিনেশন (OCT) ব্লকের জন্য সমর্থন
• সমস্ত I/O পিনে ক্যালিব্রেটেড অন-চিপ সিরিজ টার্মিনেশন (RS) এবং ক্যালিব্রেটেড অন-চিপ প্যারালাল টার্মিনেশন (RT) এর জন্য সমর্থন
• 25 Ω এবং 50 Ω এর ক্যালিব্রেট করা সমাপ্তি মান
• পাওয়ার-আপ এবং ব্যবহারকারী মোডে OCT ক্রমাঙ্কনের জন্য সমর্থন

OCT Intel FPGA IP ওভারview

OCT IP টপ-লেভেল ডায়াগ্রাম

এই চিত্রটি OCT IP-এর শীর্ষ-স্তরের চিত্র দেখায়।

ওসিটি আইপি উপাদান

কম্পোনেন্ট	বর্ণনা
RZQ পিন	দ্বৈত উদ্দেশ্য পিন। OCT এর সাথে ব্যবহার করা হলে, প্রয়োজনীয় প্রতিবন্ধকতা বাস্তবায়নের জন্য ক্রমাঙ্কন কোডগুলি গণনা করতে পিনটি একটি বাহ্যিক রেফারেন্স প্রতিরোধকের সাথে সংযোগ করে।
ওসিটি ব্লক	I/O বাফার ব্লকে ক্রমাঙ্কন কোড শব্দ তৈরি করে এবং পাঠায়।
OCT যুক্তি	ওসিটি ব্লক থেকে ক্রমাঙ্কন কোড শব্দ ক্রমিকভাবে গ্রহণ করে এবং বাফারগুলির সমান্তরালে ক্রমাঙ্কন কোড শব্দ পাঠায়।

RZQ পিন

প্রতিটি OCT ব্লকে একটি RZQ পিন থাকে।

• RZQ পিনগুলি দ্বৈত-উদ্দেশ্যযুক্ত পিন। যদি পিনগুলি OCT ব্লকের সাথে সংযুক্ত না থাকে, আপনি পিনগুলিকে নিয়মিত I/O পিন হিসাবে ব্যবহার করতে পারেন।
• ক্যালিব্রেটেড পিনের একই VCCIO ভলিউম থাকতে হবেtage OCT ব্লক এবং RZQ পিন হিসাবে। একই OCT ব্লকের সাথে সংযুক্ত ক্যালিব্রেটেড পিনের একই সিরিজ এবং সমান্তরাল সমাপ্তির মান থাকতে হবে।
• আপনি OCT ব্লকের স্থান নির্ধারণ করতে RZQ পিনে অবস্থানের সীমাবদ্ধতা প্রয়োগ করতে পারেন কারণ RZQ পিন শুধুমাত্র তার সংশ্লিষ্ট OCT ব্লকের সাথে সংযুক্ত হতে পারে।

ওসিটি ব্লক

OCT ব্লক হল এমন একটি উপাদান যা I/Os বন্ধ করতে ক্রমাঙ্কন কোড তৈরি করে। ক্রমাঙ্কনের সময়, ওসিটি রজকিন পোর্টের মাধ্যমে বহিরাগত প্রতিরোধকের উপর দেখা প্রতিবন্ধকতার সাথে মেলে। তারপর, OCT ব্লক দুটি 16-বিট ক্রমাঙ্কন কোড শব্দ তৈরি করে—একটি শব্দ সিরিজের সমাপ্তি ক্যালিব্রেট করে এবং অন্য শব্দটি সমান্তরাল সমাপ্তিকে ক্যালিব্রেট করে। একটি নিবেদিত বাস শব্দগুলিকে সিরিয়ালি ওসিটি যুক্তিতে পাঠায়।

ওসিটি লজিক

OCT ব্লক ক্রমাঙ্কন কোড শব্দগুলিকে ser_data পোর্টের মাধ্যমে OCT লজিকে ক্রমিকভাবে পাঠায়। এনসার সংকেত, যখন ট্রিগার করা হয়, তা নির্দিষ্ট করে যে কোন OCT ব্লক থেকে ক্রমাঙ্কন কোড শব্দগুলি পড়তে হবে। ক্রমাঙ্কন কোড শব্দগুলি তারপর সিরিয়াল থেকে সমান্তরাল শিফট যুক্তিতে বাফার করা হয়। এর পরে, s2pload সংকেত স্বয়ংক্রিয়ভাবে I/O বাফারগুলির সমান্তরালে ক্রমাঙ্কন কোড শব্দগুলি পাঠাতে জোর দেয়। ক্রমাঙ্কন কোড শব্দগুলি I/O ব্লকের ট্রানজিস্টরগুলিকে সক্রিয় বা নিষ্ক্রিয় করে, যা প্রতিবন্ধকতার সাথে মেলে সিরিজ বা সমান্তরাল প্রতিরোধের অনুকরণ করবে।

OCT লজিকের অভ্যন্তরীণ

OCT Intel FPGA IP কার্যকরী বিবরণ

DDR মেমরি স্পেসিফিকেশন পূরণের জন্য, Intel Stratix 10, Intel Arria 10, এবং Intel Cyclone 10 GX ডিভাইসগুলি অন-চিপ সিরিজ টার্মিনেশন (RS OCT) এবং অন-চিপ প্যারালাল টার্মিনেশন (RT OCT) একক-এন্ডেড I/O মানগুলির জন্য সমর্থন করে। OCT যেকোনো I/O ব্যাঙ্কে সমর্থিত হতে পারে। VCCIO অবশ্যই একটি প্রদত্ত ব্যাঙ্কের সমস্ত I/Os-এর জন্য উপযুক্ত হতে হবে। একটি Intel Stratix 10, Intel Arria 10, বা Intel Cyclone 10 GX ডিভাইসে, প্রতিটি I/O ব্যাঙ্কে একটি OCT ব্লক থাকে। প্রতিটি OCT ব্লকের জন্য একটি RZQ পিনের মাধ্যমে একটি বহিরাগত 240 Ω রেফারেন্স প্রতিরোধকের সাথে একটি অ্যাসোসিয়েশন প্রয়োজন।

RZQ পিনটি I/O ব্যাঙ্কের সাথে একই VCCIO সরবরাহ শেয়ার করে যেখানে পিনটি অবস্থিত। একটি RZQ পিন হল একটি দ্বৈত ফাংশন I/O পিন যা আপনি OCT ক্রমাঙ্কন ব্যবহার না করলে আপনি নিয়মিত I/O হিসাবে ব্যবহার করতে পারেন। আপনি যখন OCT ক্রমাঙ্কনের জন্য RZQ পিন ব্যবহার করেন, তখন RZQ পিনটি একটি বহিরাগত 240 Ω প্রতিরোধকের মাধ্যমে OCT ব্লকটিকে মাটিতে সংযুক্ত করে। নিম্নলিখিত পরিসংখ্যানগুলি দেখায় যে কীভাবে OCTগুলি একটি একক I/O কলামে (একটি ডেইজি চেইনে) সংযুক্ত রয়েছে৷ একটি OCT যেকোন ব্যাঙ্কের অন্তর্গত একটি I/O ক্যালিব্রেট করতে পারে, যদি ব্যাঙ্কটি একই কলামে থাকে এবং ভলিউম পূরণ করেtage প্রয়োজনীয়তা। যেহেতু কলামগুলির মধ্যে কোনও সংযোগ নেই, OCT শুধুমাত্র তখনই ভাগ করা যেতে পারে যখন পিনগুলি OCT-এর একই I/O কলামের অন্তর্গত।

OCT ব্যাঙ্ক থেকে ব্যাঙ্ক সংযোগ

Intel Quartus® প্রাইম পিন প্ল্যানারে I/O কলাম

এই চিত্র একটি প্রাক্তনampলে লেআউট বিভিন্ন Intel Stratix 10, Intel Arria 10, বা Intel Cyclone 10 GX ডিভাইসের মধ্যে পরিবর্তিত হয়।

পাওয়ার-আপ মোড ইন্টারফেস

পাওয়ার-আপ মোডে OCT IP এর দুটি প্রধান ইন্টারফেস রয়েছে

• একটি ইনপুট ইন্টারফেস FPGA RZQ প্যাডকে OCT ব্লকের সাথে সংযুক্ত করছে
• দুটি 16-বিট শব্দ আউটপুট যা I/O বাফারের সাথে সংযোগ করে

ওসিটি ইন্টারফেস

ব্যবহারকারী মোড OCT

ব্যবহারকারীর নিয়ন্ত্রণযোগ্যতা যোগ করার সাথে, ব্যবহারকারী মোড OCT পাওয়ার-আপ OCT মোডের মতো একইভাবে কাজ করে।

FSM সংকেত

এই চিত্রটি দেখায় একটি সীমিত স্টেট মেশিন (FSM) মূল অংশে OCT ব্লকে নিবেদিত ব্যবহারকারী সংকেত নিয়ন্ত্রণ করে। FSM নিশ্চিত করে যে OCT ব্লক আপনার অনুরোধ অনুযায়ী নিয়ন্ত্রণকারী কোড শব্দগুলিকে ক্যালিব্রেট করে বা পাঠায়।

ফিটার একটি ব্যবহারকারী-মোড OCT অনুমান করে না। আপনি যদি আপনার OCT ব্লক ব্যবহারকারী মোড OCT বৈশিষ্ট্য ব্যবহার করতে চান, তাহলে আপনাকে অবশ্যই OCT IP তৈরি করতে হবে। যাইহোক, হার্ডওয়্যার সীমাবদ্ধতার কারণে, আপনি আপনার ডিজাইনে ব্যবহারকারী মোডে OCT শুধুমাত্র একটি OCT IP ব্যবহার করতে পারেন।

দ্রষ্টব্য: একটি একক OCT IP 12 OCT ব্লক পর্যন্ত নিয়ন্ত্রণ করতে পারে।

FSM নিম্নলিখিত সংকেত প্রদান করে

• ঘড়ি
• রিসেট
• s2pload
• ক্রমাঙ্কন_ব্যস্ত
• ক্রমাঙ্কন_শিফট_ব্যস্ত
• ক্রমাঙ্কন_অনুরোধ

দ্রষ্টব্য: এই সংকেতগুলি শুধুমাত্র ব্যবহারকারী-মোডে উপলব্ধ এবং পাওয়ার-আপ মোডে নয়৷

সম্পর্কিত তথ্য

OCT ইন্টেল FPGA আইপি সংকেত।
FSM সংকেত সম্পর্কে আরও তথ্য প্রদান করে।

মূল FSM

FSM প্রবাহ

FSM রাজ্য

রাজ্য	বর্ণনা
আইডিএল	আপনি যখন calibration_request ভেক্টর সেট করেন, FSM IDLE অবস্থা থেকে CAL অবস্থায় চলে যায়। দুটি ঘড়ি চক্রের জন্য calibration_request ভেক্টরটিকে তার মান ধরে রাখুন। দুটি ঘড়ি চক্রের পরে, FSM ভেক্টরের একটি অনুলিপি ধারণ করে। ক্রমাঙ্কন প্রক্রিয়া পুনরায় শুরু করা এড়াতে আপনাকে অবশ্যই ভেক্টর রিসেট করতে হবে।
CAL	এই অবস্থার সময়, FSM চেক করে যে calibration_request ভেক্টরের কোন বিটগুলি জাহির করা হয়েছে এবং সেগুলিকে পরিষেবা দেয়৷ সংশ্লিষ্ট ওসিটি ব্লকগুলি ক্রমাঙ্কন প্রক্রিয়া শুরু করে যা সম্পূর্ণ হতে প্রায় 2,000 ঘড়ি চক্র লাগে। ক্রমাঙ্কন সম্পূর্ণ হওয়ার পরে, ক্রমাঙ্কন_ব্যস্ত সংকেতটি প্রকাশিত হয়।
মাস্ক বিট চেক করুন	এফএসএম ভেক্টরের প্রতিটি বিট পরীক্ষা করে যে বিট সেট করা আছে কি না।

রাজ্য	বর্ণনা
মাস্ক বিট শিফট করুন	এই অবস্থাটি কেবলমাত্র ভেক্টরের সমস্ত বিটের উপর লুপ করে যতক্ষণ না এটি 1 হিট করে।
সিরিজ শিফট	এই অবস্থাটি ধারাবাহিকভাবে OCT ব্লক থেকে টার্মিনেশন লজিকে টার্মিনেশন কোড পাঠায়। স্থানান্তর সম্পূর্ণ করতে 32টি চক্র লাগে। প্রতিটি স্থানান্তরের পরে, FSM ভেক্টরে যেকোন মুলতুবি থাকা বিটগুলি পরীক্ষা করে এবং সেই অনুযায়ী তাদের পরিষেবা দেয়।
মুলতুবি বিট আপডেট করুন	মুলতুবি থাকা রেজিস্টারে এমন বিট রয়েছে যা OCT Intel FPGA IP-এর প্রতিটি OCT ব্লকের সাথে মিলে যায়। এই স্টেট সার্ভিসড রিসেট রিসেট করে পেন্ডিং রেজিস্টার আপডেট করে।
সম্পন্ন	যখন ক্যালিব্রেশন_শিফ্ট_ব্যস্ত সংকেতটি বন্ধ করা হয়, আপনি বাফারগুলিতে নতুন টার্মিনেশন কোডগুলি স্থানান্তর করার জন্য স্বয়ংক্রিয়ভাবে s2pload দাবি করতে পারেন। s2pload সংকেত কমপক্ষে 25 এনএসের জন্য জোর দেয়। হার্ডওয়্যার সীমাবদ্ধতার কারণে, সমস্ত বিট না হওয়া পর্যন্ত আপনি অন্য ক্রমাঙ্কনের অনুরোধ করতে পারবেন না calibration_shift_busy ভেক্টর কম।

OCT ইন্টেল FPGA আইপি ডিজাইন এক্সample

OCT IP একটি ডিজাইন তৈরি করতে পারেample যা IP-এর জন্য নির্বাচিত একই কনফিগারেশনের সাথে মেলে। নকশা প্রাক্তনample একটি সাধারণ ডিজাইন যা কোনো নির্দিষ্ট অ্যাপ্লিকেশনকে লক্ষ্য করে না। আপনি ডিজাইন প্রাক্তন ব্যবহার করতে পারেনampকিভাবে আইপি ইনস্ট্যান্ট করা যায় তার রেফারেন্স হিসাবে। ডিজাইন তৈরি করতে প্রাক্তনample files, জেনারেট এক্স চালু করুনampআইপি জেনারেশনের সময় জেনারেশন ডায়ালগ বক্সে লে ডিজাইন অপশন।

দ্রষ্টব্য: OCT IP VHDL জেনারেশন সমর্থন করে না।

• সফ্টওয়্যার তৈরি করে _example_design ডিরেক্টরি আইপি সহ, যেখানে আপনার আইপির নাম।
• দ্য _example_design ডিরেক্টরিতে make_qii_design.tcl স্ক্রিপ্ট রয়েছে।
• .qsys files নকশা প্রাক্তন সময় অভ্যন্তরীণ ব্যবহারের জন্য হয়ampলে প্রজন্ম মাত্র। আপনি সম্পাদনা করতে পারবেন না files.

Intel Quartus® প্রাইম ডিজাইন তৈরি করা হচ্ছেample

make_qii_design.tcl স্ক্রিপ্ট একটি সংশ্লেষযোগ্য ডিজাইন তৈরি করেampএকটি Intel Quartus® প্রাইম প্রকল্প সহ, সংকলনের জন্য প্রস্তুত। একটি সংশ্লেষযোগ্য নকশা তৈরি করতে প্রাক্তনampলে, এই পদক্ষেপগুলি অনুসরণ করুন।

1. আইপি জেনারেট করার পর এক সাথে ডিজাইন এক্সample files, কমান্ড প্রম্পটে নিম্নলিখিত স্ক্রিপ্টটি চালান: quartus_sh -t make_qii_design.tcl।
2. আপনি যদি ব্যবহার করার জন্য একটি সঠিক ডিভাইস নির্দিষ্ট করতে চান তবে নিম্নলিখিত কমান্ডটি ব্যবহার করুন: quartus_sh -t make_qii_design.tcl .

স্ক্রিপ্টটি একটি qii ডিরেক্টরি তৈরি করে যাতে ed_synth.qpf প্রকল্প রয়েছে file. আপনি Intel Quartus Prime সফ্টওয়্যারে এই প্রকল্পটি খুলতে এবং কম্পাইল করতে পারেন।

OCT ইন্টেল FPGA আইপি রেফারেন্স

OCT Intel FPGA IP প্যারামিটার সেটিংস

OCT আইপি পরামিতি

নাম	মান	বর্ণনা
OCT ব্লকের সংখ্যা	1 থেকে 12	উত্পন্ন হওয়া OCT ব্লকের সংখ্যা নির্দিষ্ট করে। ডিফল্ট মান হল 1.
পিছনের-সামঞ্জস্যপূর্ণ পোর্ট নাম ব্যবহার করুন	On বন্ধ	ALTOCT IP-এর সাথে সামঞ্জস্যপূর্ণ লিগ্যাসি শীর্ষ-স্তরের নামগুলি ব্যবহার করতে এটি পরীক্ষা করুন৷ এই পরামিতি ডিফল্টরূপে নিষ্ক্রিয় করা হয়.
OCT মোড	শক্তি আপ ব্যবহারকারী	OCT ব্যবহারকারী-নিয়ন্ত্রণযোগ্য কিনা তা নির্দিষ্ট করে। ডিফল্ট মান হল পাওয়ার-আপ.
ওসিটি ব্লক x ক্রমাঙ্কন মোড	একক ডাবল পিওডি	OCT-এর জন্য ক্রমাঙ্কন মোড নির্দিষ্ট করে। X OCT ব্লকের সংখ্যার সাথে মিলে যায়। ডিফল্ট মান হল একক.

OCT ইন্টেল FPGA আইপি সংকেত

ইনপুট ইন্টারফেস সংকেত

সংকেত নাম	দিকনির্দেশনা	বর্ণনা
rzqin	ইনপুট	RZQ প্যাড থেকে OCT ব্লকে ইনপুট সংযোগ। RZQ প্যাড একটি বাহ্যিক প্রতিরোধের সাথে সংযুক্ত। ওসিটি ব্লক ক্রমাঙ্কন কোড তৈরি করতে রেফারেন্স হিসাবে rzqin পোর্টের সাথে সংযুক্ত প্রতিবন্ধকতা ব্যবহার করে। এই সংকেত পাওয়ার আপ এবং ব্যবহারকারী মোড জন্য উপলব্ধ.
ঘড়ি	ইনপুট	ব্যবহারকারী মোড OCT জন্য ইনপুট ঘড়ি. ঘড়ি 20 MHz বা তার কম হতে হবে।
রিসেট	ইনপুট	ইনপুট রিসেট সংকেত. রিসেট সিঙ্ক্রোনাস।
ক্রমাঙ্কন_অনুরোধ	ইনপুট	[NUMBER_OF_OCT:0] এর জন্য ইনপুট ভেক্টর। প্রতিটি বিট একটি OCT ব্লকের সাথে মিলে যায়। যখন একটি বিট 1 তে সেট করা হয়, তখন সংশ্লিষ্ট OCT ক্যালিব্রেট করে, তারপর সিরিয়ালভাবে কোড শব্দটিকে টার্মিনেশন লজিক ব্লকে স্থানান্তর করুন। অনুরোধ দুটি ঘড়ি চক্র ধরে রাখতে হবে. হার্ডওয়্যারের সীমাবদ্ধতার কারণে, অন্য একটি অনুরোধ জারি না হওয়া পর্যন্ত আপনাকে calibration_shift_busy ভেক্টর শূন্য হওয়া পর্যন্ত অপেক্ষা করতে হবে; অন্যথায় আপনার অনুরোধ প্রক্রিয়া করা হবে না।
ক্রমাঙ্কন_শিফট_ব্যস্ত	আউটপুট	[NUMBER_OF_OCT:0] এর আউটপুট ভেক্টর নির্দেশ করে যে কোন OCT ব্লকটি বর্তমানে ক্রমাঙ্কনে কাজ করছে এবং টার্মিনেশন লজিক ব্লকে টার্মিনেশন কোড স্থানান্তর করছে। যখন একটি বিট 1 হয়, তখন এটি নির্দেশ করে যে একটি OCT ব্লক ক্যালিব্রেট করছে এবং কোড শব্দটিকে টার্মিনেশন লজিক ব্লকে স্থানান্তর করছে।
ক্রমাঙ্কন_ব্যস্ত	আউটপুট	[NUMBER_OF_OCT:0] এর আউটপুট ভেক্টর নির্দেশ করে যে কোন OCT ব্লক বর্তমানে ক্রমাঙ্কনে কাজ করছে। যখন একটি বিট 1 হয়, তখন এটি নির্দেশ করে যে একটি OCT ব্লক ক্যালিব্রেট করছে
অক্টো_ _সিরিজ_সমাপ্তি নিয়ন্ত্রণ[15:0]	আউটপুট	16-বিট আউটপুট সংকেত, সঙ্গে 0 থেকে 11 পর্যন্ত। এই সংকেতটি ইনপুট/আউটপুট বাফারের সিরিজ টার্মিনেশন কন্ট্রোল পোর্টের সাথে সংযোগ করে। এই পোর্টটি সিরিজ টার্মিনেশন কোড পাঠায় যা R ক্যালিব্রেট করেs.
অক্টো_ _সমান্তরাল_সমাপ্তি_নিয়ন্ত্রণ[15:0]	আউটপুট	16-বিট আউটপুট সংকেত, সঙ্গে 0 থেকে 11 পর্যন্ত। এই সংকেতটি ইনপুট/আউটপুট বাফারের সমান্তরাল সমাপ্তি নিয়ন্ত্রণ পোর্টের সাথে সংযোগ করে। এই পোর্টটি সমান্তরাল টার্মিনেশন কোড পাঠায় যা R ক্যালিব্রেট করেt.

QSF অ্যাসাইনমেন্ট

Intel Stratix 10, Intel Arria 10, এবং Intel Cyclone 10 GX ডিভাইসে নিম্নলিখিত সমাপ্তি সম্পর্কিত ইন্টেল কোয়ার্টাস প্রাইম সেটিংস রয়েছে file (.qsf) অ্যাসাইনমেন্ট:

• INPUT_TERMINATION
• OUTPUT_TERMINATION
• TERMINATION_CONTROL_BLOCK
• RZQ_GROUP

QSF অ্যাসাইনমেন্ট

QSF অ্যাসাইনমেন্ট	বিস্তারিত
INPUT_TERMINATION OUTPUT_TERMINATION৷	ইনপুট/আউটপুট টার্মিনেশন অ্যাসাইনমেন্ট প্রশ্নে থাকা পিনে ওহমে সমাপ্তির মান নির্দিষ্ট করে। ExampLe:
	set_instance_assignment -নাম INPUT_TERMINATION - থেকে set_instance_assignment -নাম OUTPUT_TERMINATION - থেকে
	সিরিজ/সমান্তরাল টার্মিনেশন পোর্ট সক্রিয় করতে, এই অ্যাসাইনমেন্টগুলি অন্তর্ভুক্ত করুন, যা পিনের জন্য সিরিজ এবং সমান্তরাল সমাপ্তির মান নির্দিষ্ট করে। OCT Intel FPGA IP থেকে GPIO Intel FPGA IP-এর সাথে সিরিজ টার্মিনেশন কন্ট্রোল এবং সমান্তরাল টার্মিনেশন কন্ট্রোল পোর্টগুলিকে সংযুক্ত করা নিশ্চিত করুন৷ ExampLe:
	set_instance_assignment -নাম INPUT_TERMINATION “PARALLEL ওহম উইথ ক্যালিব্রেশন" - থেকে set_instance_assignment -নাম OUTPUT_TERMINATION “SERIES ওহম উইথ ক্যালিব্রেশন" - থেকে
TERMINATION_CONTROL_BL ওকে	কাঙ্ক্ষিত OCT ব্লক থেকে নির্দিষ্ট পিনগুলিতে সঠিক সংযোগ করতে ফিটারকে নির্দেশ দেয়। এই অ্যাসাইনমেন্টটি উপযোগী হয় যখন I/O বাফারগুলি স্পষ্টভাবে ইনস্ট্যান্ট করা হয় না এবং আপনাকে একটি নির্দিষ্ট OCT ব্লকের সাথে পিনগুলিকে সংযুক্ত করতে হবে। ExampLe:
	set_instance_assignment -নাম TERMINATION_CONTROL_BLOCK - থেকে
RZQ_GROUP	এই অ্যাসাইনমেন্টটি শুধুমাত্র Intel Stratix 10, Intel Arria 10, এবং Intel Cyclone 10 GX ডিভাইসে সমর্থিত। এই অ্যাসাইনমেন্টটি RTL পরিবর্তন না করে একটি OCT IP তৈরি করে। ফিটার নেটলিস্টে rzq পিনের নাম অনুসন্ধান করে। যদি পিনের অস্তিত্ব না থাকে, ফিটার ওসিটি আইপি এবং তার সংশ্লিষ্ট সংযোগগুলির সাথে পিনের নাম তৈরি করে। এটি আপনাকে একটি বিদ্যমান বা অ-বিদ্যমান OCT দ্বারা ক্যালিব্রেট করার জন্য পিনের একটি গ্রুপ তৈরি করতে দেয় এবং ফিটার ডিজাইনের বৈধতা নিশ্চিত করে। ExampLe:
	set_instance_assignment -নাম RZQ_GROUP - থেকে

সমাপ্তি ইনপুট এবং আউটপুট বাফারে এবং কখনও কখনও একই সাথে থাকতে পারে। একটি OCT ব্লকের সাথে পিন গ্রুপগুলিকে সংযুক্ত করার দুটি পদ্ধতি রয়েছে:

• কোন পিন (বাস) কোন OCT ব্লকের সাথে যুক্ত তা নির্দেশ করতে একটি .qsf অ্যাসাইনমেন্ট ব্যবহার করুন। আপনি TERMINATION_CONTROL_BLOCK বা RZQ_GROUP অ্যাসাইনমেন্ট ব্যবহার করতে পারেন৷ প্রাক্তন অ্যাসাইনমেন্টটি RTL-এ ইনস্ট্যান্টিয়েটেড একটি OCT-এর সাথে একটি পিন সংযুক্ত করে যখন পরবর্তীটি RTL পরিবর্তন না করে একটি নতুন তৈরি OCT-এর সাথে পিনটিকে সংযুক্ত করে।
• শীর্ষ স্তরে I/O বাফার আদিমগুলিকে ইনস্ট্যান্টিয়েট করুন এবং উপযুক্ত OCT ব্লকের সাথে সংযুক্ত করুন৷

দ্রষ্টব্য: একই VCCIO সহ সমস্ত I/O ব্যাঙ্ক একটি OCT ব্লক ভাগ করতে পারে এমনকি সেই নির্দিষ্ট I/O ব্যাঙ্কের নিজস্ব OCT ব্লক থাকলেও। আপনি যেকোন সংখ্যক I/O পিন সংযোগ করতে পারেন যা একটি OCT ব্লকে ক্যালিব্রেটেড টার্মিনেশন সমর্থন করে। নিশ্চিত করুন যে আপনি একটি OCT ব্লকের সাথে সামঞ্জস্যপূর্ণ কনফিগারেশন সহ I/Os সংযোগ করেছেন৷ আপনাকে অবশ্যই নিশ্চিত করতে হবে যে OCT ব্লক এবং এর সংশ্লিষ্ট I/O-এর একই VCCIO এবং সিরিজ বা সমান্তরাল সমাপ্তির মান রয়েছে। এই সেটিংসের সাথে, ফিটার একই কলামে I/Os এবং OCT ব্লক রাখে। ইনটেল কোয়ার্টাস প্রাইম সফ্টওয়্যার ব্লকের সাথে কোন পিন সংযুক্ত না থাকলে সতর্কতা বার্তা তৈরি করে।

Arria V, সাইক্লোন V, এবং Stratix V ডিভাইসের জন্য IP মাইগ্রেশন ফ্লো

IP মাইগ্রেশন ফ্লো আপনাকে Arria V, Cyclone V, এবং Stratix V ডিভাইসের ALTOCT IPকে Intel Stratix 10, Intel Arria 10, বা Intel Cyclone 10 GX ডিভাইসের OCT Intel FPGA IP-এ স্থানান্তর করতে দেয়। আইপি মাইগ্রেশন ফ্লো ALTOCT IP-এর সেটিংসের সাথে মেলে OCT IP কনফিগার করে, যা আপনাকে IP পুনরায় তৈরি করতে দেয়।

দ্রষ্টব্য: এই IP শুধুমাত্র একক OCT ক্রমাঙ্কন মোডে IP মাইগ্রেশন প্রবাহ সমর্থন করে। আপনি যদি ডবল বা POD ক্রমাঙ্কন মোড ব্যবহার করেন, তাহলে আপনাকে আইপি মাইগ্রেট করার দরকার নেই।

OCT Intel FPGA IP-এ আপনার ALTOCT IP স্থানান্তর করা হচ্ছে

আপনার ALTOCT আইপিকে OCT আইপিতে স্থানান্তর করতে, এই পদক্ষেপগুলি অনুসরণ করুন৷

1. আইপি ক্যাটালগে আপনার ALTOCT আইপি খুলুন।
2. বর্তমানে নির্বাচিত ডিভাইস পরিবারে, Stratix 10, Arria 10, বা Cyclone 10 GX নির্বাচন করুন।
3. প্যারামিটার এডিটরে OCT IP খুলতে Finish এ ক্লিক করুন। প্যারামিটার এডিটর ALTOCT IP সেটিংসের অনুরূপ OCT IP সেটিংস কনফিগার করে।
4. যদি দুটির মধ্যে কোনো বেমানান সেটিংস থাকে, নতুন সমর্থিত সেটিংস নির্বাচন করুন।
5. আইপি পুনরায় তৈরি করতে Finish এ ক্লিক করুন।
6. RTL-এ আপনার ALTOCT আইপি ইনস্ট্যান্টিয়েশনটি OCT IP দিয়ে প্রতিস্থাপন করুন।

দ্রষ্টব্য: OCT IP পোর্টের নামগুলি ALTOCT IP পোর্ট নামের সাথে নাও মিলতে পারে৷ অতএব, ইনস্ট্যান্টিয়েশনে কেবল আইপি নাম পরিবর্তন করা যথেষ্ট নয়।

OCT Intel FPGA IP ব্যবহারকারী গাইড আর্কাইভস

যদি একটি আইপি কোর সংস্করণ তালিকাভুক্ত না হয়, তবে পূর্ববর্তী আইপি কোর সংস্করণের জন্য ব্যবহারকারীর নির্দেশিকা প্রযোজ্য।

আইপি কোর সংস্করণ	ব্যবহারকারীর নির্দেশিকা
17.1	ইন্টেল FPGA OCT আইপি কোর ব্যবহারকারী গাইড

OCT Intel FPGA IP ব্যবহারকারী গাইডের জন্য নথি সংশোধনের ইতিহাস

নথি সংস্করণ	ইন্টেল কোয়ার্টাস প্রাইম সংস্করণ	আইপি সংস্করণ	পরিবর্তন
2019.07.03	19.2	19.1	Intel Stratix 10 ডিভাইসের জন্য সমর্থন যোগ করা হয়েছে। নিম্নলিখিত IP নাম আপডেট করা হয়েছে: "Intel FPGA OCT" থেকে "OCT Intel FPGA IP"  "Intel FPGA GPIO" থেকে "GPIO Intel FPGA IP" s2pload সংকেত আপডেট করা হয়েছে: উপলব্ধ ব্যবহারকারী সংকেত থেকে s2pload সরানো হয়েছে। s2pload সংকেত আচরণ সংক্রান্ত আপডেট বিবরণ.

 

তারিখ	সংস্করণ	পরিবর্তন
নভেম্বর 2017	2017.11.06	Intel Cyclone 10 GX ডিভাইসের জন্য সমর্থন যোগ করা হয়েছে। Intel FPGA OCT IP কোরে Altera OCT IP core নামকরণ করা হয়েছে। প্ল্যাটফর্ম ডিজাইনার থেকে Qsys নামকরণ করা হয়েছে। অতিরিক্ত ইন্টেল রিব্র্যান্ডিংয়ের জন্য আপডেট করা পাঠ্য।
মে 2017	2017.05.08	ইন্টেল হিসাবে পুনরায় ব্র্যান্ড করা হয়েছে।
ডিসেম্বর 2015	2015.12.07	"মেগা ফাংশন" এর দৃষ্টান্তকে "আইপি কোর" এ পরিবর্তন করা হয়েছে। পরিবর্তিত উদাহরণ কোয়ার্টাস II থেকে কোয়ার্টাস প্রাইম. শৈলী এবং স্বচ্ছতা উন্নত করতে বিষয়বস্তু এবং লিঙ্কগুলিতে বিভিন্ন সম্পাদনা।
আগস্ট, 2014	2014.08.18	ব্যবহারকারী মোডে OCT ক্রমাঙ্কন সম্পর্কে তথ্য যোগ করা হয়েছে। IP কোর সংকেত এবং পরামিতি আপডেট করা হয়েছে: core_rzqin_export rzqin এ পরিবর্তিত হয়েছে core_series_termination_control_export এ পরিবর্তিত হয়েছে অক্টো_ _সিরিজ_সমাপ্তি নিয়ন্ত্রণ[15:0] core_parallel_termination_control_export oct_ এ পরিবর্তিত হয়েছে _সমান্তরাল_সমাপ্তি_নিয়ন্ত্রণ[15:0]
নভেম্বর 2013	2013.11.29	প্রাথমিক মুক্তি।

আইডি: 683708
সংস্করণ: 2019.07.03

দলিল/সম্পদ

ইন্টেল OCT FPGA আইপি [পিডিএফ] ব্যবহারকারীর নির্দেশিকা OCT FPGA IP, OCT, FPGA IP

তথ্যসূত্র

• ব্যবহারকারীর ম্যানুয়াল