intel OCT FPGA IP

OCT Intel FPGA IP sizga tashqi rezistorga mos ravishda kirish/chiqarishni dinamik ravishda kalibrlash imkonini beradi. OCT IP signalning yaxlitligini yaxshilaydi, plata maydonini kamaytiradi va xotira interfeyslari kabi tashqi qurilmalar bilan aloqa qilish uchun zarurdir. OCT IP Intel Stratix® 10, Intel Arria® 10 va Intel Cyclone® 10 GX qurilmalari uchun mavjud. Agar siz Stratix V, Arria V va Cyclone V qurilmalaridan dizaynlarni ko'chirayotgan bo'lsangiz, IP-ni ko'chirishingiz kerak. Batafsil ma'lumot uchun tegishli ma'lumotlarga qarang.

Tegishli ma'lumotlar

• ALTOCT IP-ni OCT Intel FPGA IP-ga ko'chirish 13-betda
  • ALTOCT IP yadrongizni OCT IP yadrosiga o'tkazish uchun qadamlar beradi.
• Dynamic Calibrated On-Chip Termination (ALTOCT) IP Core foydalanuvchi qo'llanmasi
  • ALTOCT IP yadrosi haqida ma'lumot beradi.
• Intel FPGA IP yadrolariga kirish
  • Barcha Intel FPGA IP yadrolari, jumladan IP yadrolarini parametrlash, yaratish, yangilash va simulyatsiya qilish haqida umumiy ma'lumot beradi.
• Versiyadan mustaqil IP va platformalar dizayneri simulyatsiya skriptlarini yaratish
  • Dasturiy ta'minot yoki IP versiyasini yangilash uchun qo'lda yangilanishlarni talab qilmaydigan simulyatsiya skriptlarini yarating.
• Loyihani boshqarishning eng yaxshi amaliyotlari
  • Loyihangiz va IP-ni samarali boshqarish va ko'chirish bo'yicha ko'rsatmalar files.
• OCT Intel FPGA IP foydalanuvchi qoʻllanmasi arxivlari 13-bet
  • OCTIntel FPGA IP ning oldingi versiyalari uchun foydalanuvchi qo'llanmalari ro'yxatini taqdim etadi.

OCT Intel FPGA IP xususiyatlari

OCT IP quyidagi xususiyatlarni qo'llab-quvvatlaydi

• 12 tagacha chipdagi tugatish (OCT) bloklarini qo'llab-quvvatlash
• Barcha kiritish/chiqarish pinlarida kalibrlangan chipdagi seriyali tugatish (RS) va kalibrlangan chipda parallel tugatish (RT) ni qo'llab-quvvatlash
• 25 Ō va 50 Ō ning kalibrlangan tugatish qiymatlari
• Quvvatni yoqish va foydalanuvchi rejimlarida OCT kalibrlashni qo'llab-quvvatlash

OCT Intel FPGA IP tugadiview

OCT IP yuqori darajali diagrammasi

Ushbu rasmda OCT IP ning yuqori darajadagi diagrammasi ko'rsatilgan.

OCT IP komponentlari

Komponent	Tavsif
RZQ pin	Ikki maqsadli pin. OCT bilan foydalanilganda, pin kerakli empedansni amalga oshirish uchun kalibrlash kodlarini hisoblash uchun tashqi mos yozuvlar rezistoriga ulanadi.
OCT bloki	I/U bufer bloklariga kalibrlash kod so'zlarini yaratadi va yuboradi.
OCT mantig'i	Kalibrlash kod so'zlarini OCT blokidan ketma-ket qabul qiladi va kalibrlash kod so'zlarini buferlarga parallel ravishda yuboradi.

RZQ pin

Har bir OCT blokida bitta RZQ pin mavjud.

• RZQ pinlari ikki maqsadli pinlardir. Agar pinlar OCT blokiga ulanmagan bo'lsa, siz pinlarni oddiy I/U pinlari sifatida ishlatishingiz mumkin.
• Kalibrlangan pinlar bir xil VCCIO hajmiga ega bo'lishi keraktage OCT bloki va RZQ pin sifatida. Xuddi shu OCT blokiga ulangan kalibrlangan pinlar bir xil seriyali va parallel tugatish qiymatlariga ega bo'lishi kerak.
• OCT blokining joylashishini aniqlash uchun siz RZQ pinlarida joylashuv cheklovlarini qo'llashingiz mumkin, chunki RZQ pinini faqat tegishli OCT blokiga ulash mumkin.

OKT bloki

OCT bloki kiritish/chiqarishlarni tugatish uchun kalibrlash kodlarini ishlab chiqaruvchi komponent hisoblanadi. Kalibrlash vaqtida OCT rzqin porti orqali tashqi rezistorda ko'rilgan impedansga mos keladi. Keyin, OCT bloki ikkita 16-bitli kalibrlash kodli so'zlarni yaratadi - bir so'z seriyani tugatishni kalibrlaydi va boshqa so'z parallel tugatishni sozlaydi. Ajratilgan avtobus so'zlarni ketma-ket OCT mantig'iga yuboradi.

OKT mantiqi

OCT bloki ser_data portlari orqali kalibrlash kod so'zlarini ketma-ket OCT mantig'iga yuboradi. Enser signali ishga tushirilganda, kalibrlash kod so'zlarini qaysi OCT blokidan o'qish kerakligini belgilaydi. So'ngra kalibrlash kod so'zlari ketma-ket parallel siljish mantig'iga buferlanadi. Shundan so'ng, s2pload signali avtomatik ravishda kalibrlash kod so'zlarini I/U buferlariga parallel ravishda yuborishni tasdiqlaydi. Kalibrlash kod so'zlari I/U blokidagi tranzistorlarni faollashtiradi yoki o'chiradi, ular empedansga mos keladigan ketma-ket yoki parallel qarshilikni taqlid qiladi.

OCT mantiqining ichki qismlari

OCT Intel FPGA IP Funktsional tavsifi

DDR xotira spetsifikatsiyasiga javob berish uchun Intel Stratix 10, Intel Arria 10 va Intel Cyclone 10 GX qurilmalari bir tomonlama kiritish-chiqarish standartlari uchun chipda seriyali tugatish (RS OCT) va chipda parallel tugatish (RT OCT) ni qo'llab-quvvatlaydi. OCT har qanday kiritish-chiqarish bankida qo'llab-quvvatlanishi mumkin. VCCIO ma'lum bir bankdagi barcha kiritish/chiqarishlar uchun mos bo'lishi kerak. Intel Stratix 10, Intel Arria 10 yoki Intel Cyclone 10 GX qurilmalarida har bir kiritish/chiqarish bankida bitta OCT bloki mavjud. Har bir OCT bloki RZQ pin orqali tashqi 240 Ō mos yozuvlar qarshiligi bilan bog'lanishni talab qiladi.

RZQ pin pin joylashgan I/U bank bilan bir xil VCCIO ta'minotini baham ko'radi. RZQ pin ikki funksiyali kiritish/chiqarish pinidir, agar siz OCT kalibrlashdan foydalanmasangiz, uni oddiy kiritish/chiqarish sifatida ishlatishingiz mumkin. OCT kalibrlash uchun RZQ pinini ishlatganda, RZQ pin tashqi 240 Ō rezistor orqali OCT blokini erga ulaydi. Quyidagi rasmlarda OCT larning bitta kiritish/chiqarish ustunida (romashka zanjirida) qanday bog'langanligi ko'rsatilgan. OCT har qanday bankka tegishli kirish/chiqishni kalibrlashi mumkin, agar bank bitta ustunda bo'lsa va hajmiga javob bersa.tage talablar. Ustunlar o'rtasida hech qanday aloqa yo'qligi sababli, OCT faqat pinlar OCT ning bir xil kiritish/chiqarish ustuniga tegishli bo'lsa, taqsimlanishi mumkin.

OCT bankining bankka ulanishi

Intel Quartus® Prime Pin Planner-dagi kiritish/chiqarish ustunlari

Bu raqam sobiqample. Tartib turli xil Intel Stratix 10, Intel Arria 10 yoki Intel Cyclone 10 GX qurilmalari orasida farq qiladi.

Quvvatni oshirish rejimi interfeyslari

Quvvatlanish rejimida OCT IP ikkita asosiy interfeysga ega

• FPGA RZQ padini OCT blokiga ulaydigan bitta kirish interfeysi
• I/U buferlariga ulanadigan ikkita 16 bitli so'z chiqadi

OCT interfeyslari

Foydalanuvchi rejimi OCT

Foydalanuvchining OCT rejimi, foydalanuvchi nazorati qo'shilishi bilan quvvatni yoqish OCT rejimi bilan bir xil ishlaydi.

FSM signallari

Ushbu rasmda OCT blokidagi maxsus foydalanuvchi signallarini boshqaruvchi yadrodagi chekli holat mashinasi (FSM) ko'rsatilgan. FSM sizning so'rovingiz bo'yicha OCT blokining nazorat kodli so'zlarni kalibrlashini yoki yuborishini ta'minlaydi.

Fitter foydalanuvchi rejimidagi OCT haqida xulosa chiqarmaydi. Agar siz OCT blokingiz foydalanuvchi rejimining OCT xususiyatidan foydalanishini istasangiz, OCT IP-ni yaratishingiz kerak. Biroq, apparat cheklovlari tufayli dizayningizda OCT foydalanuvchi rejimida faqat bitta OCT IP dan foydalanishingiz mumkin.

Eslatma: Bitta OCT IP 12 tagacha OCT bloklarini boshqarishi mumkin.

FSM quyidagi signallarni beradi

• soat
• qayta o'rnatish
• s2pload
• kalibrlash_band
• calibration_shift_busy
• kalibrlash_so'rovi

Eslatma: Bu signallar faqat foydalanuvchi rejimida mavjud va yoqish rejimida emas.

Tegishli ma'lumotlar

OCT Intel FPGA IP signallari.
FSM signallari haqida ko'proq ma'lumot beradi.

Asosiy FSM

FSM oqimi

FSM davlatlari

Davlat	Tavsif
BO'LGAN	Calibration_request vektorini o'rnatganingizda, FSM IDLE holatidan CAL holatiga o'tadi. Calibration_request vektorini ikki soat tsikli uchun o'z qiymatida saqlang. Ikki soat tsiklidan keyin FSM vektorning nusxasini o'z ichiga oladi. Kalibrlash jarayonini qaytadan boshlamaslik uchun vektorni qayta o'rnatishingiz kerak.
KAL	Ushbu holat davomida FSM calibration_request vektoridagi qaysi bitlar tasdiqlanganligini tekshiradi va ularga xizmat ko'rsatadi. Tegishli OCT bloklari kalibrlash jarayonini boshlaydi, uni bajarish uchun taxminan 2,000 soat tsikli ketadi. Kalibrlash tugagandan so'ng, calibration_busy signali chiqariladi.
Maska bitini tekshiring	FSM vektordagi har bir bitni bit o'rnatilgan yoki o'rnatilmaganligini tekshiradi.

Davlat	Tavsif
Shift niqob bit	Bu holat vektordagi barcha bitlarni 1 ga tegguncha aylantiradi.
Serial Shift	Bu holat ketma-ket ravishda tugatish kodini OCT blokidan tugatish mantig'iga yuboradi. Transferni bajarish uchun 32 tsikl kerak bo'ladi. Har bir uzatishdan so'ng, FSM vektorda kutilayotgan bitlarni tekshiradi va ularga mos ravishda xizmat qiladi.
Kutilayotgan bitni yangilash	Kutilayotgan registrda OCT Intel FPGA IP-dagi har bir OCT blokiga mos keladigan bitlar mavjud. Bu holat xizmat ko'rsatilayotgan so'rovni qayta o'rnatish orqali kutilayotgan registrni yangilaydi.
BAJARILDI	Calibration_shift_busy signali o'chirilsa, siz yangi tugatish kodlarini buferlarga o'tkazish uchun s2pload avtomatik ravishda tasdiqlashini tasdiqlashingiz mumkin. s2pload signali kamida 25 ns davom etadi. Uskuna cheklovlari tufayli siz barcha bitlar kiritilmaguncha boshqa kalibrlashni talab qila olmaysiz calibration_shift_busy vektori past.

OCT Intel FPGA IP Design Example

OCT IP dizaynni yaratishi mumkinample IP uchun tanlangan konfiguratsiyaga mos keladi. Dizayn sobiqample - bu oddiy dizayn bo'lib, u hech qanday maxsus dasturni maqsad qilmaydi. Siz eski dizayndan foydalanishingiz mumkinample IP-ni qanday yaratish haqida ma'lumotnoma sifatida. Dizaynni yaratish uchun example files, Generate Ex-ni yoqingample IP yaratish paytida Generation dialog oynasidagi Dizayn opsiyasi.

Eslatma: OCT IP VHDL yaratishni qo'llab-quvvatlamaydi.

• Dasturiy ta'minot yaratadi _msample_design katalogi IP bilan birga, bu erda bu sizning IP-ning nomi.
• The _msample_design katalogida make_qii_design.tcl skriptlari mavjud.
• .qsys files dizayn davomida ichki foydalanish uchun, exampfaqat avlod. Siz tahrirlay olmaysiz files.

Intel Quartus® Prime Design ni yaratish Example

make_qii_design.tcl skripti sintez qilinadigan dizaynni yaratadi, exampkompilyatsiyaga tayyor bo'lgan Intel Quartus® Prime loyihasi bilan birga. Sintezlanadigan dizaynni yaratish uchun, masalanample, ushbu bosqichlarni bajaring.

1. Dizayni bilan birga IP-ni yaratgandan so'ngample files, buyruq satrida quyidagi skriptni ishga tushiring: quartus_sh -t make_qii_design.tcl.
2. Agar siz foydalanish uchun aniq qurilmani belgilamoqchi bo'lsangiz, quyidagi buyruqdan foydalaning: quartus_sh -t make_qii_design.tcl .

Skript ed_synth.qpf loyihasini o'z ichiga olgan qii katalogini yaratadi file. Siz ushbu loyihani Intel Quartus Prime dasturida ochishingiz va kompilyatsiya qilishingiz mumkin.

OCT Intel FPGA IP havolalari

OCT Intel FPGA IP parametr sozlamalari

OCT IP parametrlari

Ism	Qiymat	Tavsif
OCT bloklari soni	1 dan 12 gacha	Yaratiladigan OCT bloklari sonini belgilaydi. Standart qiymat 1.
Orqaga mos keladigan port nomlaridan foydalaning	On Oʻchirilgan	ALTOCT IP bilan mos keladigan yuqori darajadagi eski nomlardan foydalanish uchun buni belgilang. Ushbu parametr sukut bo'yicha o'chirilgan.
OCT rejimi	Quvvat yoqing Foydalanuvchi	OCT foydalanuvchi tomonidan boshqarilishi mumkin yoki yo'qligini belgilaydi. Standart qiymat Quvvatni oshirish.
OCT bloki x kalibrlash rejimi	Yagona Ikki marta POD	OCT uchun kalibrlash rejimini belgilaydi. X OCT blokining soniga to'g'ri keladi. Standart qiymat Yagona.

OCT Intel FPGA IP signallari

Kirish interfeysi signallari

Signal nomi	Yo'nalish	Tavsif
rzqin	Kirish	RZQ padidan OCT blokiga kirish ulanishi. RZQ pad tashqi qarshilikka ulangan. OCT bloki kalibrlash kodini yaratish uchun mos yozuvlar sifatida rzqin portiga ulangan empedansdan foydalanadi. Ushbu signal quvvatni yoqish va foydalanuvchi rejimlari uchun mavjud.
soat	Kirish	OCT foydalanuvchi rejimi uchun kirish soati. Soat 20 MGts yoki undan kam bo'lishi kerak.
qayta o'rnatish	Kirish	Kirish reset signali. Qayta tiklash sinxronlashtiriladi.
kalibrlash_so'rovi	Kirish	[NUMBER_OF_OCT:0] uchun vektor kiriting. Har bir bit OCT blokiga mos keladi. Bit 1 ga o'rnatilganda, mos keladigan OCT kalibrlanadi, so'ngra kod so'zini tugatish mantiqiy blokiga ketma-ket siljitadi. So'rov ikki soat tsikli uchun saqlanishi kerak. Uskuna cheklovlari tufayli siz boshqa so'rov yuborilgunga qadar calibration_shift_busy vektori nolga teng bo'lguncha kutishingiz kerak; aks holda sizning so'rovingiz ko'rib chiqilmaydi.
calibration_shift_busy	Chiqish	[NUMBER_OF_OCT:0] uchun chiqish vektori qaysi OCT bloki hozirda kalibrlash va tugatish kodlarini tugatish mantiqiy blokiga o'tkazish ustida ishlayotganligini ko'rsatadi. Bit 1 ga teng bo'lsa, bu OCT bloki kalibrlash va kod so'zini tugatish mantiqiy blokiga o'tkazayotganligini bildiradi.
kalibrlash_band	Chiqish	[NUMBER_OF_OCT:0] uchun chiqish vektori qaysi OCT bloki hozirda kalibrlash ustida ishlayotganini ko'rsatmoqda. Bit 1 bo'lsa, bu OCT bloki kalibrlanayotganligini bildiradi
okt_ _series_tugatish boshqaruvi[15:0]	Chiqish	16-bitli chiqish signali, bilan 0 dan 11 gacha. Bu signal kirish/chiqish buferidagi ketma-ket tugatish boshqaruv portiga ulanadi. Ushbu port R ni kalibrlaydigan seriyani tugatish kodini yuboradis.
okt_ _parallel_tugatish_boshqaruvi[15:0]	Chiqish	16-bitli chiqish signali, bilan 0 dan 11 gacha. Bu signal kirish/chiqish buferidagi parallel tugatish boshqaruv portiga ulanadi. Ushbu port R ni kalibrlaydigan parallel tugatish kodini yuboradit.

QSF topshiriqlari

Intel Stratix 10, Intel Arria 10 va Intel Cyclone 10 GX qurilmalarida quyidagi tugatish bilan bog'liq Intel Quartus Prime sozlamalari mavjud. file (.qsf) topshiriqlar:

• INPUT_TERMINATION
• OUTPUT_TERMINATION
• TERMINATION_CONTROL_BLOCK
• RZQ_GROUP

QSF topshiriqlari

QSF topshirig'i	Tafsilotlar
INPUT_TERMINATION OUTPUT_TERMINATION	Kirish/chiqishni tugatish tayinlanishi ko'rib chiqilayotgan pinda ohmdagi tugatish qiymatini belgilaydi. Exampga:
	set_instance_assignment -nomi INPUT_TERMINATION -to set_instance_assignment -nomi OUTPUT_TERMINATION -to
	Seriya/parallel tugatish portlarini yoqish uchun pinlar uchun ketma-ket va parallel tugatish qiymatlarini ko'rsatadigan ushbu tayinlashlarni kiriting. OCT Intel FPGA IP-dan GPIO Intel FPGA IP-ga ketma-ket tugatish boshqaruvi va parallel tugatish boshqaruv portlarini ulaganingizga ishonch hosil qiling. Exampga:
	set_instance_assignment -nomi INPUT_TERMINATION “PARALLEL KALIBRASYON BILAN OHM” -to set_instance_assignment -nomi OUTPUT_TERMINATION “SERIES KALIBRASYON BILAN OHM” -to
TERMINATION_CONTROL_BL OCK	Fitterni kerakli OCT blokidan belgilangan pinlarga to'g'ri ulanishni amalga oshirishga yo'naltiradi. Ushbu tayinlash kiritish-chiqarish buferlari aniq shakllanmagan va siz pinlarni ma'lum bir OCT bloki bilan bog'lashingiz kerak bo'lganda foydalidir. Exampga:
	set_instance_assignment -nomi TERMINATION_CONTROL_BLOCK -to
RZQ_GROUP	Bu tayinlash faqat Intel Stratix 10, Intel Arria 10 va Intel Cyclone 10 GX qurilmalarida qo‘llab-quvvatlanadi. Ushbu tayinlash RTLni o'zgartirmasdan OCT IP-ni yaratadi. Fitter tarmoq ro'yxatidan rzq pin nomini qidiradi. Agar pin mavjud bo'lmasa, Fitter OCT IP va unga mos keladigan ulanishlar bilan birga pin nomini yaratadi. Bu sizga mavjud yoki mavjud bo'lmagan OCT tomonidan kalibrlash uchun pinlar guruhini yaratishga imkon beradi va Fitter dizaynning qonuniyligini ta'minlaydi. Exampga:
	set_instance_assignment -nomi RZQ_GROUP -to

Tugatish kirish va chiqish buferlarida va ba'zan bir vaqtning o'zida mavjud bo'lishi mumkin. PIN guruhlarini OCT bloki bilan bog'lashning ikkita usuli mavjud:

• Qaysi pin (avtobus) qaysi OCT bloki bilan bog'langanligini ko'rsatish uchun .qsf topshirig'idan foydalaning. Siz TERMINATION_CONTROL_BLOCK yoki RZQ_GROUP tayinlashdan foydalanishingiz mumkin. Avvalgi topshiriq pinni RTLda yaratilgan OCT bilan bog'laydi, ikkinchisi esa RTLni o'zgartirmasdan pinni yangi yaratilgan OCT bilan bog'laydi.
• Yuqori darajadagi I/U bufer primitivlarini ishga tushiring va ularni tegishli OCT bloklariga ulang.

Eslatma: Xuddi shu VCCIO-ga ega bo'lgan barcha kiritish-chiqarish banklari bitta OCT blokini baham ko'rishlari mumkin, hatto ushbu kiritish-chiqarish bankining o'z OCT bloki bo'lsa ham. OCT blokiga kalibrlangan tugatishni qo'llab-quvvatlaydigan istalgan miqdordagi kiritish/chiqarish pinlarini ulashingiz mumkin. Mos konfiguratsiyaga ega I/U larni OCT blokiga ulaganingizga ishonch hosil qiling. Bundan tashqari, OCT bloki va unga mos keladigan kiritish/chiqarishlar bir xil VCCIO va ketma-ket yoki parallel tugatish qiymatlariga ega ekanligiga ishonch hosil qilishingiz kerak. Ushbu sozlamalar bilan Fitter I/U va OCT bloklarini bir xil ustunga joylashtiradi. Agar blokka ulangan pin bo'lmasa, Intel Quartus Prime dasturi ogohlantirish xabarlarini ishlab chiqaradi.

Arria V, Cyclone V va Stratix V qurilmalari uchun IP migratsiya oqimi

IP migratsiya oqimi Arria V, Cyclone V va Stratix V qurilmalarining ALTOCT IP-ni Intel Stratix 10, Intel Arria 10 yoki Intel Cyclone 10 GX qurilmalarining OCT Intel FPGA IP-siga ko‘chirish imkonini beradi. IP-migratsiya oqimi OCT IP-ni ALTOCT IP sozlamalariga mos keladigan tarzda sozlaydi, bu sizga IP-ni qayta tiklash imkonini beradi.

Eslatma: Bu IP faqat bitta OCT kalibrlash rejimida IP migratsiya oqimini qo'llab-quvvatlaydi. Ikki yoki POD kalibrlash rejimidan foydalanayotgan bo'lsangiz, IP-ni ko'chirishingiz shart emas.

ALTOCT IP-ni OCT Intel FPGA IP-ga ko'chirish

ALTOCT IP-ni OCT IP-ga ko'chirish uchun quyidagi amallarni bajaring

1. ALTOCT IP-ni IP katalogida oching.
2. Hozirda tanlangan qurilmalar oilasida Stratix 10, Arria 10 yoki Cyclone 10 GX ni tanlang.
3. Parametrlar muharririda OCT IP-ni ochish uchun Finish tugmasini bosing. Parametr muharriri OCT IP sozlamalarini ALTOCT IP sozlamalariga o'xshash tarzda sozlaydi.
4. Agar ikkalasi o'rtasida mos kelmaydigan sozlamalar mavjud bo'lsa, yangi qo'llab-quvvatlanadigan sozlamalarni tanlang.
5. IPni qayta tiklash uchun Finish tugmasini bosing.
6. RTL-da ALTOCT IP nusxasini OCT IP bilan almashtiring.

Eslatma: OCT IP port nomlari ALTOCT IP port nomlariga mos kelmasligi mumkin. Shuning uchun, namunadagi IP nomini o'zgartirish etarli emas.

OCT Intel FPGA IP foydalanuvchi qo'llanmasi arxivlari

Agar IP-yadro versiyasi ro'yxatda bo'lmasa, oldingi IP-yadro versiyasi uchun foydalanuvchi qo'llanmasi amal qiladi.

IP yadro versiyasi	Foydalanuvchi uchun qoʻllanma
17.1	Intel FPGA OCT IP Core foydalanuvchi qo'llanmasi

OCT Intel FPGA IP foydalanuvchi qo'llanmasi uchun hujjatlarni ko'rib chiqish tarixi

Hujjat versiyasi	Intel Quartus Prime versiyasi	IP versiyasi	O'zgarishlar
2019.07.03	19.2	19.1	Intel Stratix 10 qurilmalari uchun qo‘shimcha qo‘llab-quvvatlash. Quyidagi IP nomlari yangilandi: “Intel FPGA OCT” – “OCT Intel FPGA IP”  “Intel FPGA GPIO” dan “GPIO Intel FPGA IP” ga s2pload signali yangilandi: Mavjud foydalanuvchi signallaridan s2pload olib tashlandi. s2pload signalining xatti-harakati bo'yicha yangilangan tavsiflar.

 

Sana	Versiya	O'zgarishlar
2017 yil noyabr	2017.11.06	Intel Cyclone 10 GX qurilmalari uchun qo'shimcha qo'llab-quvvatlash. Altera OCT IP yadrosining nomi Intel FPGA OCT IP yadrosiga o'zgartirildi. Qsys nomi Platforma Dizayneriga o'zgartirildi. Intelning qo'shimcha rebrendingi uchun yangilangan matn.
2017 yil may	2017.05.08	Intel sifatida qayta brendlangan.
2015 yil dekabr	2015.12.07	"Mega funktsiya" misollari "IP yadrosi" ga o'zgartirildi. O'zgartirilgan misollar Kvars II uchun Quartus Prime. Uslub va ravshanlikni yaxshilash uchun tarkib va ​​havolalarga turli xil tahrirlar.
2014 yil avgust	2014.08.18	Foydalanuvchi rejimida OCT kalibrlash haqida ma'lumot qo'shildi. IP yadro signallari va parametrlari yangilandi: core_rzqin_export rzqin ga o'zgartirildi core_series_termination_control_export ga o'zgartirildi okt_ _series_tugatish boshqaruvi[15:0] core_parallel_termination_control_export okt_ ga o'zgartirildi _parallel_tugatish_nazorati[15:0]
2013 yil noyabr	2013.11.29	Dastlabki nashr.

ID: 683708
Versiya: 2019.07.03

Hujjatlar / manbalar

intel OCT FPGA IP [pdf] Foydalanuvchi uchun qoʻllanma OCT FPGA IP, OCT, FPGA IP

Ma'lumotnomalar

• Foydalanuvchi uchun qo'llanma