ಇಂಟೆಲ್ OCT FPGA IP

OCT ಇಂಟೆಲ್ FPGA IP ಬಾಹ್ಯ ರೆಸಿಸ್ಟರ್‌ಗೆ ಸಂಬಂಧಿಸಿದಂತೆ I/O ಅನ್ನು ಕ್ರಿಯಾತ್ಮಕವಾಗಿ ಮಾಪನಾಂಕ ನಿರ್ಣಯಿಸಲು ನಿಮಗೆ ಅನುಮತಿಸುತ್ತದೆ. OCT IP ಸಿಗ್ನಲ್ ಸಮಗ್ರತೆಯನ್ನು ಸುಧಾರಿಸುತ್ತದೆ, ಬೋರ್ಡ್ ಜಾಗವನ್ನು ಕಡಿಮೆ ಮಾಡುತ್ತದೆ ಮತ್ತು ಮೆಮೊರಿ ಇಂಟರ್ಫೇಸ್‌ಗಳಂತಹ ಬಾಹ್ಯ ಸಾಧನಗಳೊಂದಿಗೆ ಸಂವಹನ ನಡೆಸಲು ಇದು ಅಗತ್ಯವಾಗಿರುತ್ತದೆ. OCT IP Intel Stratix® 10, Intel Arria® 10, ಮತ್ತು Intel Cyclone® 10 GX ಸಾಧನಗಳಿಗೆ ಲಭ್ಯವಿದೆ. ನೀವು Stratix V, Arria V ಮತ್ತು Cyclone V ಸಾಧನಗಳಿಂದ ವಿನ್ಯಾಸಗಳನ್ನು ಸ್ಥಳಾಂತರಿಸುತ್ತಿದ್ದರೆ, ನೀವು IP ಅನ್ನು ಸ್ಥಳಾಂತರಿಸಬೇಕಾಗುತ್ತದೆ. ಹೆಚ್ಚಿನ ವಿವರಗಳಿಗಾಗಿ, ಸಂಬಂಧಿತ ಮಾಹಿತಿಯನ್ನು ನೋಡಿ.

ಸಂಬಂಧಿತ ಮಾಹಿತಿ

• ನಿಮ್ಮ ALTOCT IP ಅನ್ನು OCT ಇಂಟೆಲ್ FPGA IP ಗೆ ಪುಟ 13 ರಲ್ಲಿ ಸ್ಥಳಾಂತರಿಸಲಾಗುತ್ತಿದೆ
  • ನಿಮ್ಮ ALTOCT IP ಕೋರ್ ಅನ್ನು OCT IP ಕೋರ್‌ಗೆ ಸ್ಥಳಾಂತರಿಸಲು ಹಂತಗಳನ್ನು ಒದಗಿಸುತ್ತದೆ.
• ಡೈನಾಮಿಕ್ ಕ್ಯಾಲಿಬ್ರೇಟೆಡ್ ಆನ್-ಚಿಪ್ ಟರ್ಮಿನೇಷನ್ (ALTOCT) IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
  • ALTOCT IP ಕೋರ್ ಬಗ್ಗೆ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ.
• ಇಂಟೆಲ್ FPGA IP ಕೋರ್‌ಗಳಿಗೆ ಪರಿಚಯ
  • ಎಲ್ಲಾ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್‌ಗಳ ಬಗ್ಗೆ ಸಾಮಾನ್ಯ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ, ಐಪಿ ಕೋರ್‌ಗಳನ್ನು ಪ್ಯಾರಾಮೀಟರೈಸ್ ಮಾಡುವುದು, ಉತ್ಪಾದಿಸುವುದು, ಅಪ್‌ಗ್ರೇಡ್ ಮಾಡುವುದು ಮತ್ತು ಅನುಕರಿಸುವುದು ಸೇರಿದಂತೆ.
• ಆವೃತ್ತಿ-ಸ್ವತಂತ್ರ ಐಪಿ ಮತ್ತು ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಸಿಮ್ಯುಲೇಶನ್ ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳನ್ನು ರಚಿಸಲಾಗುತ್ತಿದೆ
  • ಸಾಫ್ಟ್‌ವೇರ್ ಅಥವಾ IP ಆವೃತ್ತಿಯ ನವೀಕರಣಗಳಿಗಾಗಿ ಹಸ್ತಚಾಲಿತ ನವೀಕರಣಗಳ ಅಗತ್ಯವಿಲ್ಲದ ಸಿಮ್ಯುಲೇಶನ್ ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳನ್ನು ರಚಿಸಿ.
• ಪ್ರಾಜೆಕ್ಟ್ ಮ್ಯಾನೇಜ್ಮೆಂಟ್ ಅತ್ಯುತ್ತಮ ಅಭ್ಯಾಸಗಳು
  • ನಿಮ್ಮ ಪ್ರಾಜೆಕ್ಟ್ ಮತ್ತು ಐಪಿಯ ಸಮರ್ಥ ನಿರ್ವಹಣೆ ಮತ್ತು ಪೋರ್ಟಬಿಲಿಟಿಗಾಗಿ ಮಾರ್ಗಸೂಚಿಗಳು files.
• OCT ಇಂಟೆಲ್ FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಆರ್ಕೈವ್ಸ್ ಪುಟ 13 ರಲ್ಲಿ
  • OCTIntel FPGA IP ಯ ಹಿಂದಿನ ಆವೃತ್ತಿಗಳಿಗೆ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಳ ಪಟ್ಟಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ.

OCT ಇಂಟೆಲ್ FPGA IP ವೈಶಿಷ್ಟ್ಯಗಳು

OCT IP ಕೆಳಗಿನ ವೈಶಿಷ್ಟ್ಯಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ

• 12 ಆನ್-ಚಿಪ್ ಟರ್ಮಿನೇಷನ್‌ಗಳ (OCT) ಬ್ಲಾಕ್‌ಗಳಿಗೆ ಬೆಂಬಲ
• ಎಲ್ಲಾ I/O ಪಿನ್‌ಗಳಲ್ಲಿ ಕ್ಯಾಲಿಬ್ರೇಟೆಡ್ ಆನ್-ಚಿಪ್ ಸರಣಿ ಮುಕ್ತಾಯ (RS) ಮತ್ತು ಕ್ಯಾಲಿಬ್ರೇಟೆಡ್ ಆನ್-ಚಿಪ್ ಪ್ಯಾರಲಲ್ ಟರ್ಮಿನೇಷನ್ (RT) ಗೆ ಬೆಂಬಲ
• 25 Ω ಮತ್ತು 50 Ω ನ ಮಾಪನಾಂಕ ನಿರ್ಣಯದ ಮೌಲ್ಯಗಳು
• ಪವರ್-ಅಪ್ ಮತ್ತು ಬಳಕೆದಾರ ವಿಧಾನಗಳಲ್ಲಿ OCT ಮಾಪನಾಂಕ ನಿರ್ಣಯಕ್ಕೆ ಬೆಂಬಲ

OCT ಇಂಟೆಲ್ FPGA IP ಮುಗಿದಿದೆview

OCT IP ಉನ್ನತ ಮಟ್ಟದ ರೇಖಾಚಿತ್ರ

ಈ ಅಂಕಿ ಅಂಶವು OCT IP ಯ ಉನ್ನತ ಮಟ್ಟದ ರೇಖಾಚಿತ್ರವನ್ನು ತೋರಿಸುತ್ತದೆ.

OCT IP ಘಟಕಗಳು

ಘಟಕ	ವಿವರಣೆ
RZQ ಪಿನ್	ಡ್ಯುಯಲ್-ಉದ್ದೇಶದ ಪಿನ್. OCT ಯೊಂದಿಗೆ ಬಳಸಿದಾಗ, ಅಗತ್ಯವಿರುವ ಪ್ರತಿರೋಧವನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲು ಮಾಪನಾಂಕ ನಿರ್ಣಯ ಸಂಕೇತಗಳನ್ನು ಲೆಕ್ಕಾಚಾರ ಮಾಡಲು ಪಿನ್ ಬಾಹ್ಯ ಉಲ್ಲೇಖ ಪ್ರತಿರೋಧಕಕ್ಕೆ ಸಂಪರ್ಕಿಸುತ್ತದೆ.
OCT ಬ್ಲಾಕ್	I/O ಬಫರ್ ಬ್ಲಾಕ್‌ಗಳಿಗೆ ಮಾಪನಾಂಕ ನಿರ್ಣಯ ಕೋಡ್ ಪದಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ ಮತ್ತು ಕಳುಹಿಸುತ್ತದೆ.
OCT ತರ್ಕ	OCT ಬ್ಲಾಕ್‌ನಿಂದ ಮಾಪನಾಂಕ ನಿರ್ಣಯ ಕೋಡ್ ಪದಗಳನ್ನು ಸರಣಿಯಾಗಿ ಸ್ವೀಕರಿಸುತ್ತದೆ ಮತ್ತು ಬಫರ್‌ಗಳಿಗೆ ಸಮಾನಾಂತರವಾಗಿ ಮಾಪನಾಂಕ ನಿರ್ಣಯ ಕೋಡ್ ಪದಗಳನ್ನು ಕಳುಹಿಸುತ್ತದೆ.

RZQ ಪಿನ್

ಪ್ರತಿ OCT ಬ್ಲಾಕ್ ಒಂದು RZQ ಪಿನ್ ಅನ್ನು ಹೊಂದಿರುತ್ತದೆ.

• RZQ ಪಿನ್‌ಗಳು ಡ್ಯುಯಲ್-ಉದ್ದೇಶದ ಪಿನ್‌ಗಳಾಗಿವೆ. ಪಿನ್‌ಗಳು OCT ಬ್ಲಾಕ್‌ಗೆ ಸಂಪರ್ಕ ಹೊಂದಿಲ್ಲದಿದ್ದರೆ, ನೀವು ಪಿನ್‌ಗಳನ್ನು ಸಾಮಾನ್ಯ I/O ಪಿನ್‌ಗಳಾಗಿ ಬಳಸಬಹುದು.
• ಮಾಪನಾಂಕ ನಿರ್ಣಯಿಸಿದ ಪಿನ್‌ಗಳು ಒಂದೇ VCCIO ಸಂಪುಟವನ್ನು ಹೊಂದಿರಬೇಕುtagಇ OCT ಬ್ಲಾಕ್ ಮತ್ತು RZQ ಪಿನ್ ಆಗಿ. ಒಂದೇ OCT ಬ್ಲಾಕ್‌ಗೆ ಸಂಪರ್ಕಗೊಂಡಿರುವ ಮಾಪನಾಂಕ ನಿರ್ಣಯದ ಪಿನ್‌ಗಳು ಒಂದೇ ಸರಣಿ ಮತ್ತು ಸಮಾನಾಂತರ ಮುಕ್ತಾಯ ಮೌಲ್ಯಗಳನ್ನು ಹೊಂದಿರಬೇಕು.
• OCT ಬ್ಲಾಕ್‌ನ ನಿಯೋಜನೆಯನ್ನು ನಿರ್ಧರಿಸಲು ನೀವು RZQ ಪಿನ್‌ಗಳಲ್ಲಿ ಸ್ಥಳ ನಿರ್ಬಂಧಗಳನ್ನು ಅನ್ವಯಿಸಬಹುದು ಏಕೆಂದರೆ RZQ ಪಿನ್ ಅನ್ನು ಅದರ ಅನುಗುಣವಾದ OCT ಬ್ಲಾಕ್‌ಗೆ ಮಾತ್ರ ಸಂಪರ್ಕಿಸಬಹುದು.

OCT ಬ್ಲಾಕ್

OCT ಬ್ಲಾಕ್ ಎನ್ನುವುದು I/Os ಅನ್ನು ಕೊನೆಗೊಳಿಸಲು ಮಾಪನಾಂಕ ನಿರ್ಣಯ ಸಂಕೇತಗಳನ್ನು ಉತ್ಪಾದಿಸುವ ಒಂದು ಅಂಶವಾಗಿದೆ. ಮಾಪನಾಂಕ ನಿರ್ಣಯದ ಸಮಯದಲ್ಲಿ, OCT rzqin ಪೋರ್ಟ್ ಮೂಲಕ ಬಾಹ್ಯ ಪ್ರತಿರೋಧಕದಲ್ಲಿ ಕಂಡುಬರುವ ಪ್ರತಿರೋಧಕ್ಕೆ ಹೊಂದಿಕೆಯಾಗುತ್ತದೆ. ನಂತರ, OCT ಬ್ಲಾಕ್ ಎರಡು 16-ಬಿಟ್ ಮಾಪನಾಂಕ ನಿರ್ಣಯ ಕೋಡ್ ಪದಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ - ಒಂದು ಪದವು ಸರಣಿ ಮುಕ್ತಾಯವನ್ನು ಮಾಪನಾಂಕ ಮಾಡುತ್ತದೆ ಮತ್ತು ಇನ್ನೊಂದು ಪದವು ಸಮಾನಾಂತರ ಮುಕ್ತಾಯವನ್ನು ಮಾಪನಾಂಕ ಮಾಡುತ್ತದೆ. ಮೀಸಲಾದ ಬಸ್ ಪದಗಳನ್ನು OCT ತರ್ಕಕ್ಕೆ ಸರಣಿಯಾಗಿ ಕಳುಹಿಸುತ್ತದೆ.

OCT ಲಾಜಿಕ್

OCT ಬ್ಲಾಕ್ ser_data ಪೋರ್ಟ್‌ಗಳ ಮೂಲಕ OCT ಲಾಜಿಕ್‌ಗೆ ಮಾಪನಾಂಕ ನಿರ್ಣಯ ಕೋಡ್ ಪದಗಳನ್ನು ಸರಣಿಯಾಗಿ ಕಳುಹಿಸುತ್ತದೆ. ಎನ್ಸರ್ ಸಿಗ್ನಲ್, ಪ್ರಚೋದಿಸಿದಾಗ, ಮಾಪನಾಂಕ ನಿರ್ಣಯ ಕೋಡ್ ಪದಗಳನ್ನು ಓದಲು ಯಾವ OCT ಬ್ಲಾಕ್ ಅನ್ನು ಸೂಚಿಸುತ್ತದೆ. ಮಾಪನಾಂಕ ನಿರ್ಣಯದ ಕೋಡ್ ಪದಗಳನ್ನು ನಂತರ ಸೀರಿಯಲ್-ಟು ಪ್ಯಾರಲಲ್ ಶಿಫ್ಟ್ ಲಾಜಿಕ್‌ಗೆ ಬಫರ್ ಮಾಡಲಾಗುತ್ತದೆ. ಅದರ ನಂತರ, I/O ಬಫರ್‌ಗಳಿಗೆ ಸಮಾನಾಂತರವಾಗಿ ಮಾಪನಾಂಕ ನಿರ್ಣಯ ಕೋಡ್ ಪದಗಳನ್ನು ಕಳುಹಿಸಲು s2pload ಸಂಕೇತವು ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಪ್ರತಿಪಾದಿಸುತ್ತದೆ. ಮಾಪನಾಂಕ ನಿರ್ಣಯದ ಕೋಡ್ ಪದಗಳು I/O ಬ್ಲಾಕ್‌ನಲ್ಲಿ ಟ್ರಾನ್ಸಿಸ್ಟರ್‌ಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುತ್ತವೆ ಅಥವಾ ನಿಷ್ಕ್ರಿಯಗೊಳಿಸುತ್ತವೆ, ಇದು ಪ್ರತಿರೋಧವನ್ನು ಹೊಂದಿಸಲು ಸರಣಿ ಅಥವಾ ಸಮಾನಾಂತರ ಪ್ರತಿರೋಧವನ್ನು ಅನುಕರಿಸುತ್ತದೆ.

OCT ಲಾಜಿಕ್‌ನ ಆಂತರಿಕ ಅಂಶಗಳು

OCT ಇಂಟೆಲ್ FPGA IP ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ

DDR ಮೆಮೊರಿ ವಿವರಣೆಯನ್ನು ಪೂರೈಸಲು, Intel Stratix 10, Intel Arria 10, ಮತ್ತು Intel Cyclone 10 GX ಸಾಧನಗಳು ಏಕ-ಎಂಡ್ I/O ಮಾನದಂಡಗಳಿಗಾಗಿ ಆನ್-ಚಿಪ್ ಸರಣಿ ಮುಕ್ತಾಯ (RS OCT) ಮತ್ತು ಆನ್-ಚಿಪ್ ಪ್ಯಾರಲಲ್ ಟರ್ಮಿನೇಷನ್ (RT OCT) ಅನ್ನು ಬೆಂಬಲಿಸುತ್ತವೆ. OCT ಅನ್ನು ಯಾವುದೇ I/O ಬ್ಯಾಂಕ್‌ನಲ್ಲಿ ಬೆಂಬಲಿಸಬಹುದು. ನೀಡಿರುವ ಬ್ಯಾಂಕ್‌ನಲ್ಲಿರುವ ಎಲ್ಲಾ I/Oಗಳಿಗೆ VCCIO ಹೊಂದಾಣಿಕೆಯಾಗಿರಬೇಕು. Intel Stratix 10, Intel Arria 10, ಅಥವಾ Intel Cyclone 10 GX ಸಾಧನದಲ್ಲಿ, ಪ್ರತಿ I/O ಬ್ಯಾಂಕ್‌ನಲ್ಲಿ ಒಂದು OCT ಬ್ಲಾಕ್ ಇರುತ್ತದೆ. ಪ್ರತಿಯೊಂದು OCT ಬ್ಲಾಕ್‌ಗೆ RZQ ಪಿನ್ ಮೂಲಕ ಬಾಹ್ಯ 240 Ω ರೆಫರೆನ್ಸ್ ರೆಸಿಸ್ಟರ್‌ನೊಂದಿಗೆ ಸಂಯೋಜನೆಯ ಅಗತ್ಯವಿದೆ.

ಪಿನ್ ಇರುವ I/O ಬ್ಯಾಂಕ್‌ನೊಂದಿಗೆ RZQ ಪಿನ್ ಅದೇ VCCIO ಪೂರೈಕೆಯನ್ನು ಹಂಚಿಕೊಳ್ಳುತ್ತದೆ. RZQ ಪಿನ್ ಡ್ಯುಯಲ್ ಫಂಕ್ಷನ್ I/O ಪಿನ್ ಆಗಿದ್ದು, ನೀವು OCT ಮಾಪನಾಂಕ ನಿರ್ಣಯವನ್ನು ಬಳಸದಿದ್ದಲ್ಲಿ ನೀವು ಸಾಮಾನ್ಯ I/O ಆಗಿ ಬಳಸಬಹುದು. OCT ಮಾಪನಾಂಕ ನಿರ್ಣಯಕ್ಕಾಗಿ ನೀವು RZQ ಪಿನ್ ಅನ್ನು ಬಳಸಿದಾಗ, RZQ ಪಿನ್ OCT ಬ್ಲಾಕ್ ಅನ್ನು ಬಾಹ್ಯ 240 Ω ರೆಸಿಸ್ಟರ್ ಮೂಲಕ ನೆಲಕ್ಕೆ ಸಂಪರ್ಕಿಸುತ್ತದೆ. ಕೆಳಗಿನ ಅಂಕಿಅಂಶಗಳು OCT ಗಳನ್ನು ಒಂದೇ I/O ಕಾಲಮ್‌ನಲ್ಲಿ (ಡೈಸಿ ಚೈನ್‌ನಲ್ಲಿ) ಹೇಗೆ ಸಂಪರ್ಕಿಸಲಾಗಿದೆ ಎಂಬುದನ್ನು ತೋರಿಸುತ್ತದೆ. OCT ಯಾವುದೇ ಬ್ಯಾಂಕ್‌ಗೆ ಸೇರಿದ I/O ಅನ್ನು ಮಾಪನಾಂಕ ನಿರ್ಣಯಿಸಬಹುದು, ಬ್ಯಾಂಕ್ ಅದೇ ಕಾಲಮ್‌ನಲ್ಲಿದ್ದರೆ ಮತ್ತು ಸಂಪುಟವನ್ನು ಪೂರೈಸುತ್ತದೆtagಇ ಅವಶ್ಯಕತೆಗಳು. ಕಾಲಮ್‌ಗಳ ನಡುವೆ ಯಾವುದೇ ಸಂಪರ್ಕಗಳಿಲ್ಲದ ಕಾರಣ, ಪಿನ್‌ಗಳು OCT ಯ ಅದೇ I/O ಕಾಲಮ್‌ಗೆ ಸೇರಿದ್ದರೆ ಮಾತ್ರ OCT ಅನ್ನು ಹಂಚಿಕೊಳ್ಳಬಹುದು.

OCT ಬ್ಯಾಂಕ್-ಟು-ಬ್ಯಾಂಕ್ ಸಂಪರ್ಕಗಳು

Intel Quartus® Prime Pin Planner ನಲ್ಲಿ I/O ಕಾಲಮ್‌ಗಳು

ಈ ಅಂಕಿ ಅಂಶವು ಮಾಜಿ ಆಗಿದೆampಲೆ. ವಿವಿಧ Intel Stratix 10, Intel Arria 10, ಅಥವಾ Intel Cyclone 10 GX ಸಾಧನಗಳ ನಡುವೆ ವಿನ್ಯಾಸವು ಬದಲಾಗುತ್ತದೆ.

ಪವರ್-ಅಪ್ ಮೋಡ್ ಇಂಟರ್ಫೇಸ್ಗಳು

ಪವರ್-ಅಪ್ ಮೋಡ್‌ನಲ್ಲಿರುವ OCT IP ಎರಡು ಮುಖ್ಯ ಇಂಟರ್‌ಫೇಸ್‌ಗಳನ್ನು ಹೊಂದಿದೆ

• FPGA RZQ ಪ್ಯಾಡ್ ಅನ್ನು OCT ಬ್ಲಾಕ್‌ಗೆ ಸಂಪರ್ಕಿಸುವ ಒಂದು ಇನ್‌ಪುಟ್ ಇಂಟರ್ಫೇಸ್
• I/O ಬಫರ್‌ಗಳಿಗೆ ಸಂಪರ್ಕಿಸುವ ಎರಡು 16-ಬಿಟ್ ಪದಗಳ ಔಟ್‌ಪುಟ್

OCT ಇಂಟರ್ಫೇಸ್ಗಳು

ಬಳಕೆದಾರ ಮೋಡ್ OCT

ಬಳಕೆದಾರ ಮೋಡ್ OCT ಬಳಕೆದಾರ ನಿಯಂತ್ರಣವನ್ನು ಸೇರಿಸುವುದರೊಂದಿಗೆ ಪವರ್-ಅಪ್ OCT ಮೋಡ್‌ನಂತೆಯೇ ಕಾರ್ಯನಿರ್ವಹಿಸುತ್ತದೆ.

FSM ಸಂಕೇತಗಳು

ಈ ಅಂಕಿ ಅಂಶವು ಕೋರ್‌ನಲ್ಲಿ ಸೀಮಿತ ಸ್ಥಿತಿಯ ಯಂತ್ರವನ್ನು (FSM) ತೋರಿಸುತ್ತದೆ OCT ಬ್ಲಾಕ್‌ನಲ್ಲಿ ಮೀಸಲಾದ ಬಳಕೆದಾರ ಸಂಕೇತಗಳನ್ನು ನಿಯಂತ್ರಿಸುತ್ತದೆ. ನಿಮ್ಮ ಕೋರಿಕೆಯಂತೆ OCT ಬ್ಲಾಕ್ ಮಾಪನಾಂಕ ನಿರ್ಣಯಿಸುತ್ತದೆ ಅಥವಾ ಕೋಡ್ ಪದಗಳನ್ನು ನಿಯಂತ್ರಿಸುತ್ತದೆ ಎಂದು FSM ಖಚಿತಪಡಿಸುತ್ತದೆ.

ಫಿಟ್ಟರ್ ಬಳಕೆದಾರ-ಮೋಡ್ OCT ಅನ್ನು ಊಹಿಸುವುದಿಲ್ಲ. ನಿಮ್ಮ OCT ಬ್ಲಾಕ್ ಬಳಕೆದಾರ ಮೋಡ್ OCT ವೈಶಿಷ್ಟ್ಯವನ್ನು ಬಳಸಲು ನೀವು ಬಯಸಿದರೆ, ನೀವು OCT IP ಅನ್ನು ರಚಿಸಬೇಕು. ಆದಾಗ್ಯೂ, ಹಾರ್ಡ್‌ವೇರ್ ಮಿತಿಗಳ ಕಾರಣ, ನಿಮ್ಮ ವಿನ್ಯಾಸದಲ್ಲಿ OCT ಬಳಕೆದಾರ ಮೋಡ್‌ನಲ್ಲಿ ನೀವು ಒಂದು OCT IP ಅನ್ನು ಮಾತ್ರ ಬಳಸಬಹುದು.

ಗಮನಿಸಿ: ಒಂದು OCT IP 12 OCT ಬ್ಲಾಕ್‌ಗಳವರೆಗೆ ನಿಯಂತ್ರಿಸಬಹುದು.

FSM ಕೆಳಗಿನ ಸಂಕೇತಗಳನ್ನು ಒದಗಿಸುತ್ತದೆ

• ಗಡಿಯಾರ
• ಮರುಹೊಂದಿಸಿ
• s2pload
• ಮಾಪನಾಂಕ_ನಿರತ
• ಮಾಪನಾಂಕ_ಶಿಫ್ಟ್_ಬ್ಯುಸಿ
• ಮಾಪನಾಂಕ_ಕೋರಿಕೆ

ಗಮನಿಸಿ: ಈ ಸಂಕೇತಗಳು ಬಳಕೆದಾರ-ಮೋಡ್‌ನಲ್ಲಿ ಮಾತ್ರ ಲಭ್ಯವಿರುತ್ತವೆ ಮತ್ತು ಪವರ್-ಅಪ್ ಮೋಡ್ ಅಲ್ಲ.

ಸಂಬಂಧಿತ ಮಾಹಿತಿ

OCT ಇಂಟೆಲ್ FPGA IP ಸಂಕೇತಗಳು.
FSM ಸಂಕೇತಗಳ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ.

ಕೋರ್ FSM

FSM ಹರಿವು

FSM ಸ್ಟೇಟ್ಸ್

ರಾಜ್ಯ	ವಿವರಣೆ
ಐಡಲ್	ನೀವು ಕ್ಯಾಲಿಬ್ರೇಶನ್_ರಿಕ್ವೆಸ್ಟ್ ವೆಕ್ಟರ್ ಅನ್ನು ಹೊಂದಿಸಿದಾಗ, FSM IDLE ಸ್ಥಿತಿಯಿಂದ CAL ಸ್ಥಿತಿಗೆ ಚಲಿಸುತ್ತದೆ. ಎರಡು ಗಡಿಯಾರ ಚಕ್ರಗಳಿಗೆ ಅದರ ಮೌಲ್ಯದಲ್ಲಿ ಕ್ಯಾಲಿಬ್ರೇಶನ್_ರಿಕ್ವೆಸ್ಟ್ ವೆಕ್ಟರ್ ಅನ್ನು ಇರಿಸಿಕೊಳ್ಳಿ. ಎರಡು ಗಡಿಯಾರ ಚಕ್ರಗಳ ನಂತರ, FSM ವೆಕ್ಟರ್ ನ ನಕಲನ್ನು ಹೊಂದಿರುತ್ತದೆ. ಮಾಪನಾಂಕ ನಿರ್ಣಯ ಪ್ರಕ್ರಿಯೆಯನ್ನು ಮರುಪ್ರಾರಂಭಿಸುವುದನ್ನು ತಪ್ಪಿಸಲು ನೀವು ವೆಕ್ಟರ್ ಅನ್ನು ಮರುಹೊಂದಿಸಬೇಕು.
CAL	ಈ ಸ್ಥಿತಿಯಲ್ಲಿ, ಕ್ಯಾಲಿಬ್ರೇಶನ್_ರಿಕ್ವೆಸ್ಟ್ ವೆಕ್ಟರ್‌ನಲ್ಲಿ ಯಾವ ಬಿಟ್‌ಗಳನ್ನು ಪ್ರತಿಪಾದಿಸಲಾಗಿದೆ ಮತ್ತು ಅವುಗಳನ್ನು ಸೇವೆಗಳನ್ನು FSM ಪರಿಶೀಲಿಸುತ್ತದೆ. ಅನುಗುಣವಾದ OCT ಬ್ಲಾಕ್‌ಗಳು ಮಾಪನಾಂಕ ನಿರ್ಣಯ ಪ್ರಕ್ರಿಯೆಯನ್ನು ಪ್ರಾರಂಭಿಸುತ್ತದೆ ಅದು ಪೂರ್ಣಗೊಳ್ಳಲು ಸುಮಾರು 2,000 ಗಡಿಯಾರದ ಚಕ್ರಗಳನ್ನು ತೆಗೆದುಕೊಳ್ಳುತ್ತದೆ. ಮಾಪನಾಂಕ ನಿರ್ಣಯ ಪೂರ್ಣಗೊಂಡ ನಂತರ, ಕ್ಯಾಲಿಬ್ರೇಶನ್_ಬ್ಯುಸಿ ಸಿಗ್ನಲ್ ಬಿಡುಗಡೆಯಾಗುತ್ತದೆ.
ಮಾಸ್ಕ್ ಬಿಟ್ ಪರಿಶೀಲಿಸಿ	FSM ಬಿಟ್ ಅನ್ನು ಹೊಂದಿಸಿದ್ದರೆ ಅಥವಾ ಇಲ್ಲದಿದ್ದಲ್ಲಿ ವೆಕ್ಟರ್‌ನಲ್ಲಿ ಪ್ರತಿ ಬಿಟ್ ಅನ್ನು ಪರಿಶೀಲಿಸುತ್ತದೆ.

ರಾಜ್ಯ	ವಿವರಣೆ
ಶಿಫ್ಟ್ ಮಾಸ್ಕ್ ಬಿಟ್	ಈ ಸ್ಥಿತಿಯು ವೆಕ್ಟರ್‌ನಲ್ಲಿರುವ ಎಲ್ಲಾ ಬಿಟ್‌ಗಳ ಮೇಲೆ 1 ಅನ್ನು ಹೊಡೆಯುವವರೆಗೆ ಸರಳವಾಗಿ ಲೂಪ್ ಮಾಡುತ್ತದೆ.
ಸರಣಿ ಶಿಫ್ಟ್	ಈ ಸ್ಥಿತಿಯು OCT ಬ್ಲಾಕ್‌ನಿಂದ ಮುಕ್ತಾಯದ ಕೋಡ್ ಅನ್ನು ಮುಕ್ತಾಯದ ತರ್ಕಕ್ಕೆ ಸರಣಿಯಾಗಿ ಕಳುಹಿಸುತ್ತದೆ. ವರ್ಗಾವಣೆಯನ್ನು ಪೂರ್ಣಗೊಳಿಸಲು ಇದು 32 ಚಕ್ರಗಳನ್ನು ತೆಗೆದುಕೊಳ್ಳುತ್ತದೆ. ಪ್ರತಿ ವರ್ಗಾವಣೆಯ ನಂತರ, ವೆಕ್ಟರ್‌ನಲ್ಲಿ ಯಾವುದೇ ಬಾಕಿ ಉಳಿದಿರುವ ಬಿಟ್‌ಗಳನ್ನು FSM ಪರಿಶೀಲಿಸುತ್ತದೆ ಮತ್ತು ಅದಕ್ಕೆ ಅನುಗುಣವಾಗಿ ಸೇವೆಗಳನ್ನು ನೀಡುತ್ತದೆ.
ಬಾಕಿ ಇರುವ ಬಿಟ್ ಅನ್ನು ನವೀಕರಿಸಿ	ಬಾಕಿ ಉಳಿದಿರುವ ರಿಜಿಸ್ಟರ್ OCT ಇಂಟೆಲ್ FPGA IP ಯಲ್ಲಿನ ಪ್ರತಿ OCT ಬ್ಲಾಕ್‌ಗೆ ಅನುಗುಣವಾದ ಬಿಟ್‌ಗಳನ್ನು ಹೊಂದಿದೆ. ಸೇವೆ ಸಲ್ಲಿಸಿದ ವಿನಂತಿಯನ್ನು ಮರುಹೊಂದಿಸುವ ಮೂಲಕ ಈ ರಾಜ್ಯವು ಬಾಕಿ ಉಳಿದಿರುವ ರಿಜಿಸ್ಟರ್ ಅನ್ನು ನವೀಕರಿಸುತ್ತದೆ.
ಮುಗಿದಿದೆ	ಕ್ಯಾಲಿಬ್ರೇಶನ್_ಶಿಫ್ಟ್_ಬ್ಯುಸಿ ಸಿಗ್ನಲ್ ಡಿಸರ್ಟ್ ಆದಾಗ, ಹೊಸ ಟರ್ಮಿನೇಷನ್ ಕೋಡ್‌ಗಳನ್ನು ಬಫರ್‌ಗಳಿಗೆ ವರ್ಗಾಯಿಸಲು s2pload ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಪ್ರತಿಪಾದಿಸುತ್ತದೆ ಎಂದು ನೀವು ಪ್ರತಿಪಾದಿಸಬಹುದು. s2pload ಸಂಕೇತವು ಕನಿಷ್ಟ 25 ns ಗಾಗಿ ಪ್ರತಿಪಾದಿಸುತ್ತದೆ. ಹಾರ್ಡ್‌ವೇರ್ ಮಿತಿಗಳ ಕಾರಣ, ಎಲ್ಲಾ ಬಿಟ್‌ಗಳು ಬರುವವರೆಗೆ ನೀವು ಇನ್ನೊಂದು ಮಾಪನಾಂಕ ನಿರ್ಣಯವನ್ನು ವಿನಂತಿಸಲಾಗುವುದಿಲ್ಲ calibration_shift_busy ವೆಕ್ಟರ್ ಕಡಿಮೆಯಾಗಿದೆ.

OCT ಇಂಟೆಲ್ FPGA IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ample

OCT IP ವಿನ್ಯಾಸವನ್ನು ಮಾಜಿ ರಚಿಸಬಹುದುampIP ಗಾಗಿ ಆಯ್ಕೆ ಮಾಡಿದ ಅದೇ ಸಂರಚನೆಗೆ ಹೊಂದಿಕೆಯಾಗುವ le. ವಿನ್ಯಾಸ ಮಾಜಿample ಎಂಬುದು ಯಾವುದೇ ನಿರ್ದಿಷ್ಟ ಅಪ್ಲಿಕೇಶನ್ ಅನ್ನು ಗುರಿಯಾಗಿಸುವ ಸರಳ ವಿನ್ಯಾಸವಾಗಿದೆ. ನೀವು ಮಾಜಿ ವಿನ್ಯಾಸವನ್ನು ಬಳಸಬಹುದುampಐಪಿಯನ್ನು ಹೇಗೆ ತತ್‌ಕ್ಷಣಗೊಳಿಸುವುದು ಎಂಬುದರ ಕುರಿತು ಒಂದು ಉಲ್ಲೇಖವಾಗಿ le. ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ಮಾಜಿample files, ಜನರೇಟ್ ಎಕ್ಸ್ ಅನ್ನು ಆನ್ ಮಾಡಿampಐಪಿ ಉತ್ಪಾದನೆಯ ಸಮಯದಲ್ಲಿ ಜನರೇಷನ್ ಡೈಲಾಗ್ ಬಾಕ್ಸ್‌ನಲ್ಲಿ ವಿನ್ಯಾಸ ಆಯ್ಕೆ.

ಗಮನಿಸಿ: OCT IP VHDL ಉತ್ಪಾದನೆಯನ್ನು ಬೆಂಬಲಿಸುವುದಿಲ್ಲ.

• ಸಾಫ್ಟ್‌ವೇರ್ ಉತ್ಪಾದಿಸುತ್ತದೆ _ಉದಾampIP ಜೊತೆಗೆ le_design ಡೈರೆಕ್ಟರಿ, ಅಲ್ಲಿ ನಿಮ್ಮ IP ನ ಹೆಸರಾಗಿದೆ.
• ದಿ _ಉದಾample_design ಡೈರೆಕ್ಟರಿಯು make_qii_design.tcl ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳನ್ನು ಒಳಗೊಂಡಿದೆ.
• ದಿ .qsys fileವಿನ್ಯಾಸದ ಸಮಯದಲ್ಲಿ ಆಂತರಿಕ ಬಳಕೆಗಾಗಿ ರುampಲೆ ಪೀಳಿಗೆಗೆ ಮಾತ್ರ. ನೀವು ಸಂಪಾದಿಸಲು ಸಾಧ್ಯವಿಲ್ಲ files.

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ® ಪ್ರೈಮ್ ಡಿಸೈನ್ ಎಕ್ಸ್ ಅನ್ನು ಉತ್ಪಾದಿಸುವುದುample

make_qii_design.tcl ಸ್ಕ್ರಿಪ್ಟ್ ಸಂಶ್ಲೇಷಿಸಬಹುದಾದ ವಿನ್ಯಾಸವನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆample ಜೊತೆಗೆ Intel Quartus® Prime ಯೋಜನೆ, ಸಂಕಲನಕ್ಕೆ ಸಿದ್ಧವಾಗಿದೆ. ಸಂಶ್ಲೇಷಿಸಬಹುದಾದ ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ಮಾಜಿample, ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿ.

1. ವಿನ್ಯಾಸ ಮಾಜಿ ಜೊತೆಗೆ IP ಅನ್ನು ರಚಿಸಿದ ನಂತರample files, ಕೆಳಗಿನ ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ಕಮಾಂಡ್ ಪ್ರಾಂಪ್ಟಿನಲ್ಲಿ ರನ್ ಮಾಡಿ: quartus_sh -t make_qii_design.tcl.
2. ನೀವು ಬಳಸಲು ನಿಖರವಾದ ಸಾಧನವನ್ನು ಸೂಚಿಸಲು ಬಯಸಿದರೆ, ಈ ಕೆಳಗಿನ ಆಜ್ಞೆಯನ್ನು ಬಳಸಿ: quartus_sh -t make_qii_design.tcl .

ಸ್ಕ್ರಿಪ್ಟ್ ed_synth.qpf ಯೋಜನೆಯನ್ನು ಒಳಗೊಂಡಿರುವ qii ಡೈರೆಕ್ಟರಿಯನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ file. ನೀವು ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ ಈ ಯೋಜನೆಯನ್ನು ತೆರೆಯಬಹುದು ಮತ್ತು ಕಂಪೈಲ್ ಮಾಡಬಹುದು.

OCT ಇಂಟೆಲ್ FPGA IP ಉಲ್ಲೇಖಗಳು

OCT ಇಂಟೆಲ್ FPGA IP ಪ್ಯಾರಾಮೀಟರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳು

OCT IP ನಿಯತಾಂಕಗಳು

ಹೆಸರು	ಮೌಲ್ಯ	ವಿವರಣೆ
OCT ಬ್ಲಾಕ್‌ಗಳ ಸಂಖ್ಯೆ	1 ರಿಂದ 12	ಉತ್ಪಾದಿಸಬೇಕಾದ OCT ಬ್ಲಾಕ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ. ಡೀಫಾಲ್ಟ್ ಮೌಲ್ಯವಾಗಿದೆ 1.
ಹಿಮ್ಮುಖ-ಹೊಂದಾಣಿಕೆಯ ಪೋರ್ಟ್ ಹೆಸರುಗಳನ್ನು ಬಳಸಿ	On ಆಫ್	ALTOCT IP ಗೆ ಹೊಂದಿಕೆಯಾಗುವ ಲೆಗಸಿ ಉನ್ನತ ಮಟ್ಟದ ಹೆಸರುಗಳನ್ನು ಬಳಸಲು ಇದನ್ನು ಪರಿಶೀಲಿಸಿ. ಈ ನಿಯತಾಂಕವನ್ನು ಪೂರ್ವನಿಯೋಜಿತವಾಗಿ ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ.
OCT ಮೋಡ್	ಪವರ್ ಅಪ್ ಬಳಕೆದಾರ	OCT ಬಳಕೆದಾರ-ನಿಯಂತ್ರಿತವೇ ಅಥವಾ ಇಲ್ಲವೇ ಎಂಬುದನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ. ಡೀಫಾಲ್ಟ್ ಮೌಲ್ಯವಾಗಿದೆ ಪವರ್-ಅಪ್.
OCT ಬ್ಲಾಕ್ x ಮಾಪನಾಂಕ ನಿರ್ಣಯ ಮೋಡ್	ಏಕ ಡಬಲ್ POD	OCT ಗಾಗಿ ಮಾಪನಾಂಕ ನಿರ್ಣಯ ಮೋಡ್ ಅನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ. X OCT ಬ್ಲಾಕ್‌ನ ಸಂಖ್ಯೆಗೆ ಅನುರೂಪವಾಗಿದೆ. ಡೀಫಾಲ್ಟ್ ಮೌಲ್ಯವಾಗಿದೆ ಏಕ.

OCT ಇಂಟೆಲ್ FPGA IP ಸಂಕೇತಗಳು

ಇನ್ಪುಟ್ ಇಂಟರ್ಫೇಸ್ ಸಿಗ್ನಲ್ಗಳು

ಸಿಗ್ನಲ್ ಹೆಸರು	ನಿರ್ದೇಶನ	ವಿವರಣೆ
rzqin	ಇನ್ಪುಟ್	RZQ ಪ್ಯಾಡ್‌ನಿಂದ OCT ಬ್ಲಾಕ್‌ಗೆ ಇನ್‌ಪುಟ್ ಸಂಪರ್ಕ. RZQ ಪ್ಯಾಡ್ ಬಾಹ್ಯ ಪ್ರತಿರೋಧಕ್ಕೆ ಸಂಪರ್ಕ ಹೊಂದಿದೆ. OCT ಬ್ಲಾಕ್ ಮಾಪನಾಂಕ ನಿರ್ಣಯ ಕೋಡ್ ಅನ್ನು ಉತ್ಪಾದಿಸಲು ಒಂದು ಉಲ್ಲೇಖವಾಗಿ rzqin ಪೋರ್ಟ್‌ಗೆ ಸಂಪರ್ಕಗೊಂಡಿರುವ ಪ್ರತಿರೋಧವನ್ನು ಬಳಸುತ್ತದೆ. ಈ ಸಿಗ್ನಲ್ ಪವರ್-ಅಪ್ ಮತ್ತು ಬಳಕೆದಾರ ಮೋಡ್‌ಗಳಿಗೆ ಲಭ್ಯವಿದೆ.
ಗಡಿಯಾರ	ಇನ್ಪುಟ್	ಬಳಕೆದಾರ ಮೋಡ್ OCT ಗಾಗಿ ಇನ್‌ಪುಟ್ ಗಡಿಯಾರ. ಗಡಿಯಾರವು 20 MHz ಅಥವಾ ಅದಕ್ಕಿಂತ ಕಡಿಮೆ ಇರಬೇಕು.
ಮರುಹೊಂದಿಸಿ	ಇನ್ಪುಟ್	ಇನ್ಪುಟ್ ಮರುಹೊಂದಿಸುವ ಸಂಕೇತ. ಮರುಹೊಂದಿಸುವಿಕೆಯು ಸಿಂಕ್ರೊನಸ್ ಆಗಿದೆ.
ಮಾಪನಾಂಕ_ಕೋರಿಕೆ	ಇನ್ಪುಟ್	[NUMBER_OF_OCT:0] ಗಾಗಿ ಇನ್‌ಪುಟ್ ವೆಕ್ಟರ್. ಪ್ರತಿ ಬಿಟ್ OCT ಬ್ಲಾಕ್ಗೆ ಅನುರೂಪವಾಗಿದೆ. ಬಿಟ್ ಅನ್ನು 1 ಕ್ಕೆ ಹೊಂದಿಸಿದಾಗ, ಅನುಗುಣವಾದ OCT ಮಾಪನಾಂಕ ನಿರ್ಣಯಿಸುತ್ತದೆ, ನಂತರ ಕೋಡ್ ಪದವನ್ನು ಮುಕ್ತಾಯ ಲಾಜಿಕ್ ಬ್ಲಾಕ್‌ಗೆ ಸರಣಿಯಾಗಿ ಬದಲಾಯಿಸುತ್ತದೆ. ವಿನಂತಿಯನ್ನು ಎರಡು ಗಡಿಯಾರದ ಚಕ್ರಗಳಿಗೆ ಹಿಡಿದಿಟ್ಟುಕೊಳ್ಳಬೇಕು. ಹಾರ್ಡ್‌ವೇರ್ ಮಿತಿಗಳಿಂದಾಗಿ, ಮತ್ತೊಂದು ವಿನಂತಿಯನ್ನು ನೀಡುವವರೆಗೆ ನೀವು ಕ್ಯಾಲಿಬ್ರೇಶನ್_ಶಿಫ್ಟ್_ಬ್ಯುಸಿ ವೆಕ್ಟರ್ ಶೂನ್ಯವಾಗುವವರೆಗೆ ಕಾಯಬೇಕು; ಇಲ್ಲದಿದ್ದರೆ ನಿಮ್ಮ ವಿನಂತಿಯನ್ನು ಪ್ರಕ್ರಿಯೆಗೊಳಿಸಲಾಗುವುದಿಲ್ಲ.
ಮಾಪನಾಂಕ_ಶಿಫ್ಟ್_ಬ್ಯುಸಿ	ಔಟ್ಪುಟ್	[NUMBER_OF_OCT:0] ಗಾಗಿ ಔಟ್‌ಪುಟ್ ವೆಕ್ಟರ್ ಯಾವ OCT ಬ್ಲಾಕ್ ಪ್ರಸ್ತುತ ಮಾಪನಾಂಕ ನಿರ್ಣಯದಲ್ಲಿ ಕಾರ್ಯನಿರ್ವಹಿಸುತ್ತಿದೆ ಮತ್ತು ಮುಕ್ತಾಯದ ಕೋಡ್‌ಗಳನ್ನು ಮುಕ್ತಾಯದ ಲಾಜಿಕ್ ಬ್ಲಾಕ್‌ಗೆ ಬದಲಾಯಿಸುತ್ತಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ. ಬಿಟ್ 1 ಆಗಿರುವಾಗ, OCT ಬ್ಲಾಕ್ ಮಾಪನಾಂಕ ನಿರ್ಣಯಿಸುತ್ತಿದೆ ಮತ್ತು ಕೋಡ್ ಪದವನ್ನು ಮುಕ್ತಾಯ ಲಾಜಿಕ್ ಬ್ಲಾಕ್‌ಗೆ ಬದಲಾಯಿಸುತ್ತಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ.
ಮಾಪನಾಂಕ_ನಿರತ	ಔಟ್ಪುಟ್	[NUMBER_OF_OCT:0] ಗಾಗಿ ಔಟ್‌ಪುಟ್ ವೆಕ್ಟರ್ ಯಾವ OCT ಬ್ಲಾಕ್ ಪ್ರಸ್ತುತ ಮಾಪನಾಂಕ ನಿರ್ಣಯದಲ್ಲಿ ಕಾರ್ಯನಿರ್ವಹಿಸುತ್ತಿದೆ ಎಂಬುದನ್ನು ಸೂಚಿಸುತ್ತದೆ. ಒಂದು ಬಿಟ್ 1 ಆಗಿರುವಾಗ, OCT ಬ್ಲಾಕ್ ಮಾಪನಾಂಕ ನಿರ್ಣಯಿಸುತ್ತಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ
ಅಕ್ಟೋಬರ್_ _series_termination ನಿಯಂತ್ರಣ[15:0]	ಔಟ್ಪುಟ್	16-ಬಿಟ್ ಔಟ್ಪುಟ್ ಸಿಗ್ನಲ್, ಜೊತೆಗೆ 0 ರಿಂದ 11 ರವರೆಗೆ. ಈ ಸಿಗ್ನಲ್ ಇನ್‌ಪುಟ್/ಔಟ್‌ಪುಟ್ ಬಫರ್‌ನಲ್ಲಿ ಸರಣಿ ಮುಕ್ತಾಯ ನಿಯಂತ್ರಣ ಪೋರ್ಟ್‌ಗೆ ಸಂಪರ್ಕಿಸುತ್ತದೆ. ಈ ಪೋರ್ಟ್ R ಅನ್ನು ಮಾಪನಾಂಕ ಮಾಡುವ ಸರಣಿ ಮುಕ್ತಾಯದ ಕೋಡ್ ಅನ್ನು ಕಳುಹಿಸುತ್ತದೆs.
ಅಕ್ಟೋಬರ್_ _parallel_termination_ control[15:0]	ಔಟ್ಪುಟ್	16-ಬಿಟ್ ಔಟ್ಪುಟ್ ಸಿಗ್ನಲ್, ಜೊತೆಗೆ 0 ರಿಂದ 11 ರವರೆಗೆ ಇರುತ್ತದೆ. ಈ ಸಂಕೇತವು ಇನ್‌ಪುಟ್/ಔಟ್‌ಪುಟ್ ಬಫರ್‌ನಲ್ಲಿ ಸಮಾನಾಂತರ ಮುಕ್ತಾಯ ನಿಯಂತ್ರಣ ಪೋರ್ಟ್‌ಗೆ ಸಂಪರ್ಕಿಸುತ್ತದೆ. ಈ ಪೋರ್ಟ್ R ಅನ್ನು ಮಾಪನಾಂಕ ಮಾಡುವ ಸಮಾನಾಂತರ ಮುಕ್ತಾಯದ ಕೋಡ್ ಅನ್ನು ಕಳುಹಿಸುತ್ತದೆt.

QSF ನಿಯೋಜನೆಗಳು

Intel Stratix 10, Intel Arria 10, ಮತ್ತು Intel Cyclone 10 GX ಸಾಧನಗಳು ಈ ಕೆಳಗಿನ ಮುಕ್ತಾಯ-ಸಂಬಂಧಿತ Intel Quartus Prime ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಹೊಂದಿವೆ file (.qsf) ಕಾರ್ಯಯೋಜನೆಗಳು:

• INPUT_TERMINATION
• OUTPUT_TERMINATION
• TERMINATION_CONTROL_BLOCK
• RZQ_GROUP

QSF ನಿಯೋಜನೆಗಳು

QSF ನಿಯೋಜನೆ	ವಿವರಗಳು
INPUT_TERMINATION OUTPUT_TERMINATION	ಇನ್‌ಪುಟ್/ಔಟ್‌ಪುಟ್ ಮುಕ್ತಾಯ ನಿಯೋಜನೆಯು ಪ್ರಶ್ನೆಯಲ್ಲಿರುವ ಪಿನ್‌ನಲ್ಲಿ ಓಮ್‌ನಲ್ಲಿ ಮುಕ್ತಾಯದ ಮೌಲ್ಯವನ್ನು ಸೂಚಿಸುತ್ತದೆ. Exampಲೆ:
	set_instance_assignment -ಹೆಸರು INPUT_TERMINATION -ಗೆ set_instance_assignment -ಹೆಸರು OUTPUT_TERMINATION -ಗೆ
	ಸರಣಿ/ಸಮಾನಾಂತರ ಮುಕ್ತಾಯ ಪೋರ್ಟ್‌ಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು, ಪಿನ್‌ಗಳಿಗೆ ಸರಣಿ ಮತ್ತು ಸಮಾನಾಂತರ ಮುಕ್ತಾಯದ ಮೌಲ್ಯಗಳನ್ನು ಸೂಚಿಸುವ ಈ ಕಾರ್ಯಯೋಜನೆಗಳನ್ನು ಸೇರಿಸಿ. OCT ಇಂಟೆಲ್ FPGA IP ನಿಂದ GPIO Intel FPGA IP ಗೆ ಸರಣಿ ಮುಕ್ತಾಯ ನಿಯಂತ್ರಣ ಮತ್ತು ಸಮಾನಾಂತರ ಮುಕ್ತಾಯ ನಿಯಂತ್ರಣ ಪೋರ್ಟ್‌ಗಳನ್ನು ಸಂಪರ್ಕಿಸಲು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿ. Exampಲೆ:
	set_instance_assignment -ಹೆಸರು INPUT_TERMINATION “PARALLEL ಓಹ್ಮ್ ವಿತ್ ಕ್ಯಾಲಿಬ್ರೇಶನ್” -ಗೆ set_instance_assignment -ಹೆಸರು OUTPUT_TERMINATION “SERIES ಓಹ್ಮ್ ವಿತ್ ಕ್ಯಾಲಿಬ್ರೇಶನ್” -ಗೆ
TERMINATION_CONTROL_BL OCK	ಅಪೇಕ್ಷಿತ OCT ಬ್ಲಾಕ್‌ನಿಂದ ನಿರ್ದಿಷ್ಟಪಡಿಸಿದ ಪಿನ್‌ಗಳಿಗೆ ಸರಿಯಾದ ಸಂಪರ್ಕವನ್ನು ಮಾಡಲು ಫಿಟ್ಟರ್ ಅನ್ನು ನಿರ್ದೇಶಿಸುತ್ತದೆ. I/O ಬಫರ್‌ಗಳು ಸ್ಪಷ್ಟವಾಗಿ ತತ್‌ಕ್ಷಣ ನೀಡದಿದ್ದಾಗ ಮತ್ತು ನೀವು ನಿರ್ದಿಷ್ಟ OCT ಬ್ಲಾಕ್‌ನೊಂದಿಗೆ ಪಿನ್‌ಗಳನ್ನು ಸಂಯೋಜಿಸಬೇಕಾದಾಗ ಈ ನಿಯೋಜನೆಯು ಉಪಯುಕ್ತವಾಗಿದೆ. Exampಲೆ:
	set_instance_assignment -ಹೆಸರು TERMINATION_CONTROL_BLOCK -ಗೆ
RZQ_GROUP	ಈ ಕಾರ್ಯಯೋಜನೆಯು Intel Stratix 10, Intel Arria 10, ಮತ್ತು Intel Cyclone 10 GX ಸಾಧನಗಳಲ್ಲಿ ಮಾತ್ರ ಬೆಂಬಲಿತವಾಗಿದೆ. ಈ ನಿಯೋಜನೆಯು RTL ಅನ್ನು ಮಾರ್ಪಡಿಸದೆಯೇ OCT IP ಅನ್ನು ರಚಿಸುತ್ತದೆ. ನೆಟ್‌ಲಿಸ್ಟ್‌ನಲ್ಲಿ rzq ಪಿನ್ ಹೆಸರಿಗಾಗಿ ಫಿಟ್ಟರ್ ಹುಡುಕುತ್ತದೆ. ಪಿನ್ ಅಸ್ತಿತ್ವದಲ್ಲಿಲ್ಲದಿದ್ದರೆ, ಫಿಟ್ಟರ್ OCT IP ಮತ್ತು ಅದರ ಅನುಗುಣವಾದ ಸಂಪರ್ಕಗಳೊಂದಿಗೆ ಪಿನ್ ಹೆಸರನ್ನು ರಚಿಸುತ್ತದೆ. ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ ಅಥವಾ ಅಸ್ತಿತ್ವದಲ್ಲಿಲ್ಲದ OCT ಮೂಲಕ ಮಾಪನಾಂಕ ನಿರ್ಣಯಿಸಲು ಪಿನ್‌ಗಳ ಗುಂಪನ್ನು ರಚಿಸಲು ಇದು ನಿಮ್ಮನ್ನು ಅನುಮತಿಸುತ್ತದೆ ಮತ್ತು ಫಿಟ್ಟರ್ ವಿನ್ಯಾಸದ ಕಾನೂನುಬದ್ಧತೆಯನ್ನು ಖಚಿತಪಡಿಸುತ್ತದೆ. Exampಲೆ:
	set_instance_assignment -ಹೆಸರು RZQ_GROUP -ಗೆ

ಮುಕ್ತಾಯವು ಇನ್‌ಪುಟ್ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಬಫರ್‌ಗಳಲ್ಲಿ ಮತ್ತು ಕೆಲವೊಮ್ಮೆ ಏಕಕಾಲದಲ್ಲಿ ಅಸ್ತಿತ್ವದಲ್ಲಿರಬಹುದು. OCT ಬ್ಲಾಕ್‌ನೊಂದಿಗೆ ಪಿನ್ ಗುಂಪುಗಳನ್ನು ಸಂಯೋಜಿಸಲು ಎರಡು ವಿಧಾನಗಳಿವೆ:

• ಯಾವ ಪಿನ್ (ಬಸ್) ಯಾವ OCT ಬ್ಲಾಕ್‌ಗೆ ಸಂಬಂಧಿಸಿದೆ ಎಂಬುದನ್ನು ಸೂಚಿಸಲು .qsf ನಿಯೋಜನೆಯನ್ನು ಬಳಸಿ. ನೀವು TERMINATION_CONTROL_BLOCK ಅಥವಾ RZQ_GROUPನಿಯೋಜನೆಯನ್ನು ಬಳಸಬಹುದು. ಹಿಂದಿನ ನಿಯೋಜನೆಯು RTL ನಲ್ಲಿ ಒಸಿಟಿಯೊಂದಿಗೆ ಪಿನ್ ಅನ್ನು ಸಂಯೋಜಿಸುತ್ತದೆ ಆದರೆ ಎರಡನೆಯದು RTL ಅನ್ನು ಮಾರ್ಪಡಿಸದೆಯೇ ಹೊಸದಾಗಿ ರಚಿಸಲಾದ OCT ಯೊಂದಿಗೆ ಪಿನ್ ಅನ್ನು ಸಂಯೋಜಿಸುತ್ತದೆ.
• I/O ಬಫರ್ ಪ್ರೈಮಿಟಿವ್‌ಗಳನ್ನು ಉನ್ನತ ಮಟ್ಟದಲ್ಲಿ ತತ್‌ಕ್ಷಣಗೊಳಿಸಿ ಮತ್ತು ಅವುಗಳನ್ನು ಸೂಕ್ತ OCT ಬ್ಲಾಕ್‌ಗಳಿಗೆ ಸಂಪರ್ಕಪಡಿಸಿ.

ಗಮನಿಸಿ: ಅದೇ VCCIO ಹೊಂದಿರುವ ಎಲ್ಲಾ I/O ಬ್ಯಾಂಕ್‌ಗಳು ನಿರ್ದಿಷ್ಟ I/O ಬ್ಯಾಂಕ್ ತನ್ನದೇ ಆದ OCT ಬ್ಲಾಕ್ ಅನ್ನು ಹೊಂದಿದ್ದರೂ ಸಹ ಒಂದು OCT ಬ್ಲಾಕ್ ಅನ್ನು ಹಂಚಿಕೊಳ್ಳಬಹುದು. OCT ಬ್ಲಾಕ್‌ಗೆ ಮಾಪನಾಂಕ ನಿರ್ಣಯವನ್ನು ಬೆಂಬಲಿಸುವ ಯಾವುದೇ I/O ಪಿನ್‌ಗಳನ್ನು ನೀವು ಸಂಪರ್ಕಿಸಬಹುದು. ನೀವು I/Os ಅನ್ನು OCT ಬ್ಲಾಕ್‌ಗೆ ಹೊಂದಾಣಿಕೆಯ ಕಾನ್ಫಿಗರೇಶನ್‌ನೊಂದಿಗೆ ಸಂಪರ್ಕಿಸುತ್ತೀರಿ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿ. OCT ಬ್ಲಾಕ್ ಮತ್ತು ಅದರ ಅನುಗುಣವಾದ I/O ಗಳು ಒಂದೇ VCCIO ಮತ್ತು ಸರಣಿ ಅಥವಾ ಸಮಾನಾಂತರ ಮುಕ್ತಾಯ ಮೌಲ್ಯಗಳನ್ನು ಹೊಂದಿವೆ ಎಂಬುದನ್ನು ನೀವು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಬೇಕು. ಈ ಸೆಟ್ಟಿಂಗ್‌ಗಳೊಂದಿಗೆ, ಫಿಟ್ಟರ್ I/Os ಮತ್ತು OCT ಬ್ಲಾಕ್ ಅನ್ನು ಅದೇ ಕಾಲಮ್‌ನಲ್ಲಿ ಇರಿಸುತ್ತದೆ. ಬ್ಲಾಕ್‌ಗೆ ಯಾವುದೇ ಪಿನ್ ಸಂಪರ್ಕವಿಲ್ಲದಿದ್ದರೆ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಎಚ್ಚರಿಕೆ ಸಂದೇಶಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ.

Arria V, Cyclone V, ಮತ್ತು Stratix V ಸಾಧನಗಳಿಗೆ IP ವಲಸೆಯ ಹರಿವು

IP ವಲಸೆಯ ಹರಿವು Arria V, Cyclone V, ಮತ್ತು Stratix V ಸಾಧನಗಳ ALTOCT IP ಅನ್ನು Intel Stratix 10, Intel Arria 10, ಅಥವಾ Intel Cyclone 10 GX ಸಾಧನಗಳ OCT Intel FPGA IP ಗೆ ಸ್ಥಳಾಂತರಿಸಲು ನಿಮಗೆ ಅನುಮತಿಸುತ್ತದೆ. IP ವಲಸೆಯ ಹರಿವು OCT IP ಅನ್ನು ALTOCT IP ಯ ಸೆಟ್ಟಿಂಗ್‌ಗಳಿಗೆ ಹೊಂದಿಸಲು ಕಾನ್ಫಿಗರ್ ಮಾಡುತ್ತದೆ, IP ಅನ್ನು ಮರುಸೃಷ್ಟಿಸಲು ನಿಮಗೆ ಅನುವು ಮಾಡಿಕೊಡುತ್ತದೆ.

ಗಮನಿಸಿ: ಈ IP ಏಕ OCT ಮಾಪನಾಂಕ ಕ್ರಮದಲ್ಲಿ ಮಾತ್ರ IP ವಲಸೆಯ ಹರಿವನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ. ನೀವು ಡಬಲ್ ಅಥವಾ POD ಮಾಪನಾಂಕ ನಿರ್ಣಯ ಮೋಡ್ ಅನ್ನು ಬಳಸುತ್ತಿದ್ದರೆ, ನೀವು IP ಅನ್ನು ಸ್ಥಳಾಂತರಿಸುವ ಅಗತ್ಯವಿಲ್ಲ.

ನಿಮ್ಮ ALTOCT IP ಅನ್ನು OCT ಇಂಟೆಲ್ FPGA IP ಗೆ ಸ್ಥಳಾಂತರಿಸಲಾಗುತ್ತಿದೆ

ನಿಮ್ಮ ALTOCT IP ಅನ್ನು OCT IP ಗೆ ಸ್ಥಳಾಂತರಿಸಲು, ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿ

1. IP ಕ್ಯಾಟಲಾಗ್‌ನಲ್ಲಿ ನಿಮ್ಮ ALTOCT IP ಅನ್ನು ತೆರೆಯಿರಿ.
2. ಪ್ರಸ್ತುತ ಆಯ್ಕೆಮಾಡಿದ ಸಾಧನ ಕುಟುಂಬದಲ್ಲಿ, Stratix 10, Arria 10, ಅಥವಾ Cyclone 10 GX ಆಯ್ಕೆಮಾಡಿ.
3. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್‌ನಲ್ಲಿ OCT IP ಅನ್ನು ತೆರೆಯಲು ಮುಕ್ತಾಯ ಕ್ಲಿಕ್ ಮಾಡಿ. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ALTOCT IP ಸೆಟ್ಟಿಂಗ್‌ಗಳಂತೆಯೇ OCT IP ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡುತ್ತದೆ.
4. ಎರಡರ ನಡುವೆ ಯಾವುದೇ ಹೊಂದಾಣಿಕೆಯಾಗದ ಸೆಟ್ಟಿಂಗ್‌ಗಳಿದ್ದರೆ, ಹೊಸ ಬೆಂಬಲಿತ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಆಯ್ಕೆಮಾಡಿ.
5. IP ಅನ್ನು ಮರುಸೃಷ್ಟಿಸಲು ಮುಕ್ತಾಯ ಕ್ಲಿಕ್ ಮಾಡಿ.
6. RTL ನಲ್ಲಿ ನಿಮ್ಮ ALTOCT IP ತತ್‌ಕ್ಷಣವನ್ನು OCT IP ಯೊಂದಿಗೆ ಬದಲಾಯಿಸಿ.

ಗಮನಿಸಿ: OCT IP ಪೋರ್ಟ್ ಹೆಸರುಗಳು ALTOCT IP ಪೋರ್ಟ್ ಹೆಸರುಗಳಿಗೆ ಹೊಂದಿಕೆಯಾಗದಿರಬಹುದು. ಆದ್ದರಿಂದ, ತತ್‌ಕ್ಷಣದಲ್ಲಿ IP ಹೆಸರನ್ನು ಬದಲಾಯಿಸುವುದು ಸಾಕಾಗುವುದಿಲ್ಲ.

OCT ಇಂಟೆಲ್ FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಆರ್ಕೈವ್ಸ್

IP ಕೋರ್ ಆವೃತ್ತಿಯನ್ನು ಪಟ್ಟಿ ಮಾಡದಿದ್ದರೆ, ಹಿಂದಿನ IP ಕೋರ್ ಆವೃತ್ತಿಗೆ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಅನ್ವಯಿಸುತ್ತದೆ.

IP ಕೋರ್ ಆವೃತ್ತಿ	ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
17.1	ಇಂಟೆಲ್ FPGA OCT IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

OCT ಇಂಟೆಲ್ FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಾಗಿ ದಾಖಲೆ ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸ

ಡಾಕ್ಯುಮೆಂಟ್ ಆವೃತ್ತಿ	ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಆವೃತ್ತಿ	IP ಆವೃತ್ತಿ	ಬದಲಾವಣೆಗಳು
2019.07.03	19.2	19.1	Intel Stratix 10 ಸಾಧನಗಳಿಗೆ ಬೆಂಬಲವನ್ನು ಸೇರಿಸಲಾಗಿದೆ. ಕೆಳಗಿನ IP ಹೆಸರುಗಳನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ: "Intel FPGA OCT" ರಿಂದ "OCT ಇಂಟೆಲ್ FPGA IP"  “Intel FPGA GPIO” ಗೆ “GPIO Intel FPGA IP” s2pload ಸಿಗ್ನಲ್ ಅನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ: ಲಭ್ಯವಿರುವ ಬಳಕೆದಾರರ ಸಂಕೇತಗಳಿಂದ s2pload ಅನ್ನು ತೆಗೆದುಹಾಕಲಾಗಿದೆ. s2pload ಸಿಗ್ನಲ್ ವರ್ತನೆಯ ಬಗ್ಗೆ ಅಪ್‌ಡೇಟ್ ಮಾಡಿದ ವಿವರಣೆಗಳು.

 

ದಿನಾಂಕ	ಆವೃತ್ತಿ	ಬದಲಾವಣೆಗಳು
ನವೆಂಬರ್ 2017	2017.11.06	Intel Cyclone 10 GX ಸಾಧನಗಳಿಗೆ ಬೆಂಬಲವನ್ನು ಸೇರಿಸಲಾಗಿದೆ. Altera OCT IP ಕೋರ್ ಅನ್ನು Intel FPGA OCT IP ಕೋರ್ ಎಂದು ಮರುನಾಮಕರಣ ಮಾಡಲಾಗಿದೆ. Qsys ಅನ್ನು ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಎಂದು ಮರುನಾಮಕರಣ ಮಾಡಲಾಗಿದೆ. ಹೆಚ್ಚುವರಿ ಇಂಟೆಲ್ ಮರುಬ್ರಾಂಡಿಂಗ್‌ಗಾಗಿ ಪಠ್ಯವನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ.
ಮೇ 2017	2017.05.08	ಇಂಟೆಲ್ ಎಂದು ಮರುನಾಮಕರಣ ಮಾಡಲಾಗಿದೆ.
ಡಿಸೆಂಬರ್ 2015	2015.12.07	"ಮೆಗಾ ಫಂಕ್ಷನ್" ನ ನಿದರ್ಶನಗಳನ್ನು "IP ಕೋರ್" ಗೆ ಬದಲಾಯಿಸಲಾಗಿದೆ. ಬದಲಾದ ನಿದರ್ಶನಗಳು ಕ್ವಾರ್ಟಸ್ II ಗೆ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ. ಶೈಲಿ ಮತ್ತು ಸ್ಪಷ್ಟತೆಯನ್ನು ಸುಧಾರಿಸಲು ವಿಷಯಗಳು ಮತ್ತು ಲಿಂಕ್‌ಗಳಿಗೆ ವಿವಿಧ ಸಂಪಾದನೆಗಳು.
ಆಗಸ್ಟ್, 2014	2014.08.18	ಬಳಕೆದಾರ ಮೋಡ್‌ನಲ್ಲಿ OCT ಮಾಪನಾಂಕ ನಿರ್ಣಯದ ಕುರಿತು ಮಾಹಿತಿಯನ್ನು ಸೇರಿಸಲಾಗಿದೆ. IP ಕೋರ್ ಸಂಕೇತಗಳು ಮತ್ತು ನಿಯತಾಂಕಗಳನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ: core_rzqin_export ಅನ್ನು rzqin ಗೆ ಬದಲಾಯಿಸಲಾಗಿದೆ core_series_termination_control_export ಗೆ ಬದಲಾಯಿಸಲಾಗಿದೆ ಅಕ್ಟೋಬರ್_ _series_termination ನಿಯಂತ್ರಣ[15:0] core_parallel_termination_control_export ಅನ್ನು oct_ ಗೆ ಬದಲಾಯಿಸಲಾಗಿದೆ _parallel_termination_control[15:0]
ನವೆಂಬರ್ 2013	2013.11.29	ಆರಂಭಿಕ ಬಿಡುಗಡೆ.

ID: 683708
ಆವೃತ್ತಿ: 2019.07.03

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

ಇಂಟೆಲ್ OCT FPGA IP [ಪಿಡಿಎಫ್] ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ OCT FPGA IP, OCT, FPGA IP

ಉಲ್ಲೇಖಗಳು

• ಬಳಕೆದಾರ ಕೈಪಿಡಿ