FPGA SDK pikeun OpenCL
Guide pamaké

UG-OCL009
2017.05.08
Panungtungan diropéa pikeun Intel® Quartus® Prime Design Suite: 17.0

Ngalanggan
Kirim Eupan Balik

Intel® FPGA SDK pikeun OpenCL™ Intel® Cyclone®V SoC Development Kit Reference Platform Porting Guide

V SoC Development Kit Reference Platform Porting Guide ngajelaskeun desain hardware sareng software Intel Cyclone V SoC Development Kit Reference Platform (c5soc) kanggo dianggo sareng Intel Software Development Kit (SDK) pikeun OpenCL Intel ® FPGA SDK pikeun OpenCL ™ Intel Cyclone ® . Sateuacan anjeun ngamimitian, Intel nyarankeun pisan yén anjeun familiarize diri sareng eusi dokumén ieu:

1. Intel FPGA SDK pikeun OpenCLIntel Siklon V SoC Ngamimitian Guide
2. Intel FPGA SDK pikeun OpenCL Custom Platform Toolkit Guide pamaké
3. Buku Panduan Alat Siklon V, Jilid 3: Manual Rujukan Téknis Sistem Prosesor Hard Sajaba ti éta, tingal Cyclone V SoC Development Kit sareng SoC Embedded Design Suite halaman Altera. websitus pikeun émbaran leuwih lengkep. 1 2

Perhatosan: Intel nganggap yén anjeun gaduh pamahaman anu jero ngeunaan Intel FPGA SDK pikeun OpenCL Custom Platform Toolkit Pituduh Pamaké. Cyclone V SoC Development Kit Reference Platform Porting Guide henteu ngajelaskeun pamakean SDK's Custom Platform Toolkit pikeun nerapkeun Custom Platform pikeun Cyclone V SoC Development Kit. Éta ngan ukur ngajelaskeun bédana antara dukungan SDK dina Kit Pangembangan Siklon V SoC sareng Intel FPGA SDK generik pikeun OpenCL Custom Platform.

Tumbu patali

• Intel FPGA SDK pikeun OpenCL Siklon V SoC Ngamimitian Guide
• Intel FPGA SDK pikeun OpenCL Custom Platform Toolkit Guide pamaké
• Buku Panduan Alat Siklon V, Jilid 3: Manual Rujukan Téknis Sistem Prosesor Hard
• Cyclone V SoC Development Kit sareng SoC Embedded Design Suite halaman dina Altera websitus

1. OpenCL jeung logo OpenCL mangrupakeun mérek dagang Apple Inc. dipaké ku idin ti Khronos Group™.
2. Intel FPGA SDK pikeun OpenCL didasarkeun kana spésifikasi Khronos anu diterbitkeun, sareng parantos lulus Prosés Uji Konformasi Khronos. Status conformance ayeuna bisa kapanggih di www.khronos.org/conformance.

Intel Corporation. Sadaya hak disimpen. Intel, logo Intel, Altera, Arria, Siklon, Enpirion, MAX, Nios, Quartus jeung Stratix kecap jeung logos mangrupakeun mérek dagang Intel Corporation atawa anak perusahaan na di AS jeung / atawa nagara séjén. Intel ngajamin kinerja produk FPGA sareng semikonduktor na kana spésifikasi ayeuna saluyu sareng garansi standar Intel, tapi ngagaduhan hak pikeun ngarobih naon waé produk sareng jasa iraha waé tanpa aya bewara. Intel henteu nanggung tanggung jawab atanapi tanggung jawab anu timbul tina aplikasi atanapi pamakean inpormasi, produk, atanapi jasa anu dijelaskeun di dieu iwal ti dinyatakeun sapuk sacara tinulis ku Intel. Konsumén Intel disarankan pikeun ménta versi panganyarna tina spésifikasi alat sateuacan ngandelkeun inpormasi anu diterbitkeun sareng sateuacan nempatkeun pesenan produk atanapi jasa.
*Ngaran sareng merek sanésna tiasa diklaim salaku hak milik batur.

1.1.1 Siklon V SoC Development Kit Referensi Platform Board Varian
Intel FPGA SDK pikeun OpenCL Cyclone V SoC Development Kit Reference Platform ngawengku dua varian dewan.

• papan c5soc
  dewan standar ieu nyadiakeun aksés ka dua bank memori DDR. HPS DDR tiasa diaksés ku FPGA sareng CPU. FPGA DDR ngan bisa diasupan ku FPGA.
• c5soc_sharedonly dewan
  varian dewan Ieu ngandung ukur konektipitas HPS DDR. FPGA DDR teu bisa diasupan. varian dewan Ieu leuwih wewengkon efisien sabab kirang hardware diperlukeun pikeun ngarojong hiji bank memori DDR. dewan c5soc_sharedonly oge platform prototyping alus pikeun dewan produksi ahir kalawan bank memori DDR tunggal.
  Pikeun nargétkeun varian dewan ieu nalika nyusun kernel OpenCL anjeun, lebetkeun pilihan -board c5soc_sharedonly dina paréntah aoc anjeun.
  Kanggo inpo nu langkung lengkep ihwal -board pilihan paréntah aoc, tingal Intel FPGA SDK pikeun OpenCL Programming Guide.

Tumbu patali
Nyusun Kernel pikeun Papan FPGA Spésifik (–board )
1.1.2 Eusi Cyclone V SoC Development Kit Rujukan Platform
The Cyclone V SoC Development Kit Reference Platform diwangun ku ieu di handap files sareng diréktori:

File atawa Diréktori	Katerangan
board_env.xml	Basa Markup eXtensible (XML) file nu ngajelaskeun c5soc ka Intel FPGA SDK pikeun OpenCL.
linux_sd_card_image.tgz	Gambar kartu flash SD dikomprés file nu ngandung sagalana pamaké SDK perlu make Siklon V SoC Development Kit kalawan SDK.
panangan32	Diréktori anu ngandung ieu:

1.1.3 Fitur Relevan tina Siklon V SoC Development Kit

Daptar di handap ieu nyorot komponén Kit Pangembangan SoC Siklon V sareng fitur anu relevan sareng Intel FPGA SDK pikeun OpenCL:

• Dual-core ARM Cortex-A9 CPU ngajalankeun 32-bit Linux.
• Canggih eXtensible Interface (AXI) beus antara HPS jeung lawon inti FPGA.
• Dua controller memori DDR hardened, unggal nyambung ka 1 gigabyte (GB) DDR3 SDRAM.
  - Hiji controller DDR ngan bisa diasupan ka inti FPGA (nyaéta, FPGA DDR).
  - Controller DDR anu sanés tiasa diaksés ku HPS sareng FPGA (nyaéta, HPS DDR). Controller dibagikeun ieu ngamungkinkeun babagi memori bébas antara CPU jeung inti FPGA.
• CPU tiasa ngonpigurasikeun deui lawon inti FPGA.

1.1.3.1 Siklon V SoC Development Kit Referensi Platform Desain Goals jeung Kaputusan Intel dasar palaksanaan Siklon V SoC Development Kit Rujukan Platform dina sababaraha tujuan desain jeung kaputusan. Intel nyarankeun yén anjeun nganggap tujuan sareng kaputusan ieu nalika anjeun ngalihkeun Platform Rujukan ieu ka papan SoC FPGA anjeun.
Di handap ieu tujuan desain c5soc:

1. Nyadiakeun rubakpita pangluhurna mungkin antara kernels on FPGA jeung sistem memori DDR (e).
2. Pastikeun yén komputasi dina FPGA (nyaéta, kernel OpenCL) henteu ngaganggu tugas CPU sanés anu kalebet ngalayanan périferal.
3. Ninggalkeun saloba sumberdaya FPGA sabisa pikeun komputasi kernel tinimbang komponén panganteur.

Di handap ieu mangrupikeun kaputusan desain tingkat luhur anu mangrupikeun akibat langsung tina tujuan desain Intel:

1. Platform Rujukan ngan ukur nganggo pangendali mémori DDR keras kalayan konfigurasi panglegana (256 bit).
2. FPGA komunikasi jeung HPS DDR memori controller langsung, tanpa ngalibetkeun beus AXI jeung switch L3 jero HPS. Komunikasi langsung nyadiakeun rubakpita pangalusna mungkin mun DDR, sarta ngajaga komputasi FPGA ti interfering jeung komunikasi antara CPU jeung periphery na.
3. Paburencay-ngumpulkeun aksés memori langsung (SG-DMA) teu bagian tina logika panganteur FPGA. Gantina mindahkeun jumlah badag data antara sistem memori DDR, nyimpen data dina dibagikeun HPS DDR. Aksés langsung kana mémori CPU ku FPGA langkung éfisién tibatan DMA. Éta ngahémat sumber daya hardware (nyaéta, daérah FPGA) sareng nyederhanakeun supir kernel Linux.
   Awas: Mindahkeun memori antara sistem HPS DDR dibagikeun jeung sistem DDR nu ngan bisa diasupan ka FPGA pisan slow. Upami anjeun milih
   mindahkeun memori ku cara kieu, make eta pikeun jumlah pisan leutik data wungkul.
4. Host jeung alat nu ngalakukeun mindahkeun data non-DMA antara silih via HPS-to-FPGA (H2F) sasak, ngagunakeun ngan hiji port 32-bit tunggal. Alesanna, tanpa DMA, kernel Linux ngan ukur tiasa ngaluarkeun pamundut maca atanapi nyerat 32-bit tunggal, janten henteu perlu gaduh sambungan anu langkung lega.
5. Host ngirim sinyal kontrol ka alat ngaliwatan sasak H2F (LH2F) lightweight.
   Kusabab sinyal kontrol ti host ka alat nu sinyal low-rubakpita, hiji sasak LH2F idéal pikeun tugas.

1.2 Porting Platform Rujukan ka Papan FPGA SoC Anjeun
Pikeun port Cyclone V SoC Development Kit Reference Platform ka papan SoC FPGA anjeun, laksanakeun pancén ieu:

1. Pilih hiji memori DDR atawa dua versi memori DDR c5soc Rujukan Platform salaku titik awal desain Anjeun.
2. Apdet lokasi pin di ALTERAOCLSDKROOT/board/c5soc/ /top.qsf file, dimana ALTERAOCLSDKROOT mangrupikeun jalur ka lokasi Intel FPGA SDK pikeun pamasangan OpenCL, sareng nyaeta nami diréktori varian dewan. Diréktori c5soc_sharedonly kanggo varian dewan sareng hiji sistem mémori DDR. Diréktori c5soc nyaéta pikeun varian dewan sareng dua sistem mémori DDR.
3.  Apdet setelan DDR pikeun blok HPS jeung/atawa FPGA SDRAM di ALTERAOCLSDKROOT/board/c5soc/ /system.qsys file.
   4. Kabéh Intel FPGA SDK pikeun OpenCL desain dewan pikaresep kedah ngahontal panutupanana timing dijamin. Sapertos kitu, panempatan desain kedah waktosna beresih. Pikeun port partisi dewan c5soc (acl_iface_partition.qxp) kana dewan SoC FPGA Anjeun, ngalakukeun tugas di handap ieu:
   Pikeun parentah lengkep dina modifying sarta preserving partisi dewan, tingal Quartus
   Kompilasi Incremental Perdana pikeun Bab Desain Hierarki sareng Tim-Based tina Buku Panduan Edisi Standar Perdana Quartus.
   a. Leupaskeun acl_iface_partition.qxp ti ALTERAOCLSDKROOT / dewan / c5soc / diréktori c5soc.
   b. Aktipkeun wewengkon acl_iface_region LogicLock™ ku cara ngarobah paréntah Tcl set_global_assignment -name LL_ENABLED OFF -section_id acl_iface_region ka set_global_assignment -name LL_ENABLED ON -section_id acl_iface_region
   c. Kompilkeun kernel OpenCL pikeun dewan anjeun.
   d. Upami diperlukeun, saluyukeun ukuran jeung lokasi wewengkon LogicLock.
   e. Nalika anjeun wareg yén panempatan desain anjeun timing bersih, ékspor partisi éta salaku acl_iface_partition.qxp Quartus Prime Exported Partition File.
   Sakumaha anu dijelaskeun dina bagian Ngadegkeun Aliran Timing Terjamin tina AIntel FPGA SDK pikeun OpenCL Custom Platform Toolkit Pituduh Pamaké, ku ngimpor .qxp ieu.  file kana rarancang tingkat luhur, anjeun nyumponan sarat pikeun nyayogikeun desain dewan kalayan aliran panutupan waktos anu dijamin.
   Pikeun faktor anu tiasa mangaruhan kualitas hasil (QoR) partisi anu diékspor anjeun, tingal Pertimbangan Umum Kualitas Hasil pikeun bagian Partisi Dewan Ékspor dina Intel FPGA SDK pikeun OpenCL Custom Platform Toolkit Pituduh Pamaké.
   f. Nonaktipkeun wewengkon LogicLock acl_iface_region ku balikkeun paréntah dina Lengkah 2 deui set_global_assignment -name LL_ENABLED OFF section_id acl_iface_region.
4. Upami papan SoC FPGA anjeun nganggo pin sareng periferi béda tina blok HPS, regenerasi preloader sareng sumber tangkal alat (DTS) file. Lamun ngarobah setelan HPS DDR memori controller, regenerate preloader nu.
5. Jieun gambar kartu flash SD.
6. Jieun Platform Adat anjeun, anu kalebet gambar kartu flash SD.
7. Pertimbangkeun nyieun versi lingkungan runtime tina Platform Adat anjeun pikeun dianggo sareng Intel FPGA Runtime Environment (RTE) pikeun OpenCL. Versi RTE tina Platform Adat anjeun henteu kalebet diréktori hardware sareng gambar kartu flash SD. Platform Adat ieu dimuat kana sistem SoC FPGA pikeun ngamungkinkeun aplikasi host jalan. Sabalikna, versi SDK tina Platform Adat dipikabutuh pikeun SDK pikeun nyusun kernel OpenCL.
   Tip: Anjeun tiasa nganggo versi SDK tina Platform Adat anjeun pikeun RTE. Pikeun nyimpen
   angkasa, piceun gambar kartu SD flash ti versi RTE of Platform Adat Anjeun.
8. Nguji Platform Adat anjeun.
   Tingal bagian Nguji Desain Hardware Intel FPGA SDK pikeun OpenCL Custom Platform Toolkit Pituduh Pamaké pikeun inpormasi anu langkung lengkep.

Tumbu patali

• Nguji Desain Hardware
• Kompilasi Incremental Quartus Prime pikeun Desain Hierarkis sareng Berbasis Tim
• Ngadegkeun Dijamin Aliran Timing
• Kualitas Umum Pertimbangan Hasil pikeun Partisi Dewan Ékspor

1.2.1 Ngamutahirkeun Platform Rujukan Ported
Dina versi ayeuna tina Cyclone V SoC Development Kit Reference Platform, blok HPS aya di jero partisi anu ngahartikeun sadaya logika nonkernel. Najan kitu, anjeun teu bisa ngekspor HPS salaku bagian tina .qxp file. Pikeun ngapdet hiji Platform Adat aya nu dirobah tina c5soc versi saméméhna, nerapkeun aliran pelestarian QXP, ngamutahirkeun gambar kartu flash SD pikeun ménta lingkungan runtime panganyarna, sarta update board_spec.xml. file pikeun ngaktipkeun automigrasi.
Altera® SDK pikeun versi OpenCL 14.1 tur saluareun panyilidikan board_spec.xml file pikeun émbaran dewan, sarta implements apdet otomatis. Kusabab anjeun ngaropéa nu
desain ku ngalaksanakeun aliran pelestarian QXP, anjeun kudu ngamutahirkeun board_spec.xml file kana format na dina versi ayeuna. Ngamutahirkeun nu file ngamungkinkeun SDK ngabedakeun antara Platform Adat anu teu dijaga sareng Platform Adat dumasar QXP ayeuna. Tingal Automigration Platform Adat pikeun Kasaluyuan Maju dina Intel FPGA SDK pikeun OpenCL Custom Platform Toolkit Pituduh Pamaké pikeun inpormasi lengkep.

1. Pikeun ngalaksanakeun aliran pelestarian QXP dina desain hardware Siklon V SoC FPGA anu porting tina versi c5soc saméméhna, ngalakukeun léngkah di handap ieu pikeun nyieun subpartition pikeun ngaluarkeun HPS tina .qxp. file:
   a. Sateuacan nyieun partisi sabudeureun logika nonkernel, jieun partisi sabudeureun HPS dina .qsf Quartus Prime Settings File.
   Pikeun example:
   # partisi sacara manual conto nu model I / O set_instance_assignment HPS-dedicated -name PARTITION_HIERARCHY borde_18261 -to "system: the_system | system_acl_iface: acl_iface | system_acl_iface_hps_0: hps_0 | system_acl_iface_hps_hps | system_acl_iface_hps system_acl_iface_hps_0_hps_io_border:wates" -section_id"system_acl_iface_hps_0_hps_io_border:wates"
   # Setel partisi janten jinis HPS_PARTITION pikeun diolah leres ku sesa Quartus
   set_global_assignment -ngaran PARTITION_TYPE HPS_PARTITION -section_id "system_acl_iface_hps_0_hps_io_border:border"
   quartus_cdb luhur -c luhur
   –incremental_compilation_export=acl_iface_partition.qxp
   –incremental_compilation_export_partition_name=acl_iface_partition
   –incremental_compilation_export_post_synth=on
   –incremental_compilation_export_post_fit=on
   –incremental_compilation_export_routing=on
   –incremental_compilation_export_flatten=off
   Saatos anjeun ngaluarkeun HPS tina partisi, anjeun tiasa ngimpor .qxp file sareng nyusun desain anjeun.
2. Apdet gambar kartu flash SD sareng vérsi ayeuna Intel FPGA RTE pikeun OpenCL ku ngalaksanakeun tugas-tugas ieu:
   a. Gunung nu file méja alokasi (fat32) jeung ngalegaan file sistem (ext3) partisi dina gambar aya salaku alat loop-balik. Pikeun parentah lengkep, tingal Lengkah 2 dina Ngawangun Gambar Kartu SD Flash.
   b. Dina /home/root/opencl_arm32_rte diréktori, piceun éta files ti versi saméméhna tina RTE.
   c. Unduh sareng ngabongkar versi RTE ayeuna kana diréktori /home/root/opencl_arm32_rte.
   d. Dina /supir/version.h file tina Platform Adat anjeun, ngapdet tugas ACL_DRIVER_VERSION ka . (pikeun example, 16.1.x, dimana 16.1 nyaeta SDK verison, sarta x nyaeta versi supir nu disetel).
   e. Jieun deui supir.
   f. Hapus folder hardware tina Platform Adat anjeun. Nyalin Platform Adat, sareng supir anu diropéa, kana diréktori /home/root/opencl_arm_rte/board.
   g. Nyalin Altera.icd file ti diréktori /home/root/opencl_arm32_rte tur tambahkeun kana diréktori /etc/OpenCL/vendors.
   h. Unmount sareng uji gambar énggal. Pikeun parentah lengkep, tingal Lengkah 8 nepi ka 11 dina Ngawangun Gambar Kartu SD Flash.

Tumbu patali

• Nyieun Gambar Kartu SD Flash dina kaca 14
  Anjeun oge gaduh pilihan pikeun nyieun gambar kartu flash SD anyar.
• Custom Platform Automigration pikeun kasaluyuan maju

1.3 Software Rojongan pikeun Mémori Dibagi
Memori fisik anu dibagi antara FPGA sareng CPU mangrupikeun mémori anu dipikaresep pikeun kernel OpenCL anu dijalankeun dina SoC FPGAs. Kusabab FPGA ngaksés mémori fisik anu dibagikeun, sabalikna tina mémori virtual anu dibagikeun, éta henteu gaduh aksés kana tabel halaman CPU anu peta alamat maya pangguna ka alamat halaman fisik.
Kalawan hal ka hardware, OpenCL kernels ngakses memori fisik dibagikeun ngaliwatan sambungan langsung ka controller memori teuas HPS DDR. Ngeunaan parangkat lunak, dukungan pikeun mémori fisik anu dibagi ngalibatkeun pertimbangan ieu:

1. Palaksanaan parangkat lunak umum pikeun ngalokasikeun mémori dina CPU (pikeun example, malloc () fungsi) teu bisa allocate wewengkon memori nu FPGA bisa make.
   Memori nu malloc () fungsi allocates nyaeta contiguous dina spasi alamat memori maya, tapi sagala kaca fisik kaayaan anu saperti teu mirip contiguous fisik. Sapertos kitu, host kedah tiasa ngalokasikeun daérah mémori anu padeukeut sacara fisik. Nanging, kamampuan ieu henteu aya dina aplikasi rohangan-pamaké dina Linux. Ku alatan éta, supir kernel Linux kedah ngalaksanakeun alokasi.
2. Supir kernel OpenCL SoC FPGA Linux kalebet fungsi mmap () pikeun ngalokasikeun mémori fisik anu dibagikeun sareng peta kana rohangan pangguna. Fungsi mmap () ngagunakeun kernel Linux standar panggero dma_alloc_coherent () pikeun ménta wewengkon memori contiguous fisik pikeun babagi kalawan alat a.
3. Dina kernel Linux standar, dma_alloc_coherent () teu allocate memori fisik-contiguous leuwih ti 0.5 megabyte (MB) dina ukuranana. Pikeun ngidinan dma_alloc_coherent () a allocate jumlah badag memori fisik-contiguous, Aktipkeun contiguous memori allocator (CMA) fitur tina kernel Linux Ubuntu lajeng recompile kernel Linux Ubuntu.
   Pikeun Cyclone V SoC Development Kit Reference Platform, CMA ngatur 512 MB tina 1 GB mémori fisik. Anjeun tiasa ningkatkeun atanapi ngirangan nilai ieu, gumantung kana jumlah mémori anu dibagikeun anu diperyogikeun ku aplikasi. dma_alloc_coherent () panggero bisa jadi teu bisa allocate pinuh 512 MB memori fisik- contiguous; kumaha oge, eta rutin bisa ménta kira 450 MB memori.
4. CPU bisa cache memori nu dma_alloc_coherent () nelepon allocates. Khususna, operasi nulis tina aplikasi host henteu katingali ku kernel OpenCL. Fungsi mmap () dina supir kernel OpenCL SoC FPGA Linux ogé ngandung telepon ka pgprot_noncached () atanapi remap_pf_range () fungsi pikeun nganonaktipkeun cache pikeun daérah memori ieu sacara eksplisit.
5. Saatos fungsi dma_alloc_coherent () allocates memori fisik-contiguous, fungsi mmap () mulih alamat virtual ka awal rentang, nu bentang alamat memori Anjeun allocate. Aplikasi host butuh alamat virtual ieu pikeun ngaksés mémori. Di sisi séjén, kernels OpenCL merlukeun alamat fisik. Supir kernel Linux ngalacak pemetaan alamat virtual-to-fisik. Anjeun tiasa peta alamat fisik nu mmap () mulih ka alamat fisik sabenerna ku nambahkeun query ka supir.
   The aocl_mmd_shared_mem_alloc() MMD application programming interface (API) panggero incorporates queries handap:
   a. Fungsi mmap () nu allocates memori tur mulih alamat virtual.
   b. Patarosan tambahan nu peta alamat maya balik ka alamat fisik.
   Telepon aocl_mmd_shared_mem_alloc() MMD API teras mulihkeun dua alamat
   —Alamat anu dipulangkeun saleresna nyaéta alamat virtual, sareng alamat fisik angkat ka device_ptr_out.
   Catetan: Supir ukur tiasa peta alamat maya anu fungsi mmap () mulih deui ka alamat fisik. Upami anjeun nyuhunkeun alamat fisik tina pointer virtual anu sanés, supir bakal ngabalikeun nilai NULL.

Awas: Intel FPGA SDK pikeun perpustakaan runtime OpenCL nganggap yén mémori anu dibagikeun nyaéta mémori munggaran anu didaptarkeun dina board_spec.xml file. Kalayan kecap séjén, alamat fisik anu dimeunangkeun ku supir kernel Linux janten alamat Avalon® anu dikirimkeun ku kernel OpenCL ka HPS SDRAM.
Kalawan hal ka perpustakaan runtime, make clCreateBuffer () panggero pikeun allocate memori dibagikeun salaku panyangga alat dina ragam handap:

• Pikeun varian dewan dua-DDR kalawan duanana memori dibagikeun jeung nonshared, clCreateBuffer () allocates memori dibagikeun lamun nangtukeun bendera CL_MEM_USE_HOST_PTR. Ngagunakeun umbul séjén ngabalukarkeun clCreateBuffer () allocate panyangga dina mémori nonshared.
• Pikeun varian dewan hiji-DDR kalawan ukur memori dibagikeun, clCreateBuffer () allocates memori dibagikeun paduli nu bendera Anjeun tangtukeun.
  Ayeuna, dukungan Linux 32-bit dina CPU ARM ngatur tingkat dukungan mémori anu dibagi dina perpustakaan runtime SDK. Dina basa sejen, perpustakaan runtime disusun ka lingkungan sejen (pikeun example, x86_64 Linux Ubuntu atanapi 64-bit Windows) teu ngarojong memori dibagikeun.
  C5soc henteu nerapkeun mémori hétérogén pikeun ngabédakeun mémori anu dibagi sareng anu henteu dibagi ku alesan ieu:
  1. Sajarah-Rojongan memori hétérogén teu sadia nalika rojongan memori dibagikeun asalna dijieun.
  2. Antarbeungeut seragam-Kusabab OpenCL mangrupikeun standar terbuka, Intel ngajaga konsistensi antara padagang platform komputasi hétérogén. Ku alatan éta, panganteur sarua jeung arsitéktur ngical paralatan dewan séjén dipaké pikeun allocate sarta ngagunakeun memori dibagikeun.

1.4 Konfigurasi ulang FPGA
Pikeun FPGA SoC, CPU tiasa ngonpigurasikeun deui lawon inti FPGA tanpa ngaganggu operasi CPU. Blok hardware Manajer FPGA anu ngahalangan HPS sareng inti FPGA ngalaksanakeun konfigurasi ulang. Kernel Linux kalebet supir anu ngamungkinkeun aksés gampang kana Manajer FPGA.

• Ka view status inti FPGA, nelepon ucing /sys/class/fpga/fpga0/ paréntah status.
  Intel FPGA SDK pikeun utilitas program OpenCL sadia kalawan Cyclone V SoC Development Kit Reference Platform ngagunakeun panganteur ieu pikeun program FPGA. Nalika ngaprogram ulang inti FPGA nganggo CPU anu ngajalankeun, utilitas program ngalaksanakeun sadaya pancén di handap ieu:
  1. Saacanna reprogramming, mareuman sadaya sasak komunikasi antara FPGA jeung HPS, duanana sasak H2F na LH2F.
  Reenable sasak ieu sanggeus reprogramming réngsé.
  Perhatosan: Sistem OpenCL henteu nganggo sasak FPGA-to-HPS (F2H). Tingal bagian Interfaces HPS-FPGA dina Buku Panduan Alat Siklon V, Jilid 3: Manual Rujukan Téknis Sistem Prosesor Hard kanggo inpormasi lengkep.
  2. Mastikeun yén tumbu antara FPGA jeung controller HPS DDR ditumpurkeun salila reprogramming.
  3. Mastikeun yén FPGA interrupts on FPGA nu ditumpurkeun salila reprogramming.
  Ogé, béjakeun ka supir pikeun nampik gangguan tina FPGA salami program ulang.

Taroskeun kode sumber utiliti program pikeun detil ngeunaan palaksanaan anu sabenerna.

Awas: Ulah ngarobah konfigurasi tina HPS DDR controller nalika CPU dijalankeun.
Lakukeun kitu bisa ngabalukarkeun kasalahan sistem fatal sabab bisa ngarobah konfigurasi controller DDR lamun aya transaksi memori beredar ti CPU. Ieu ngandung harti yén nalika CPU dijalankeun, Anjeun bisa jadi teu reprogram inti FPGA kalawan gambar anu ngagunakeun HPS DDR dina konfigurasi béda.
Inget yen sistem OpenCL, sarta Golden Hardware design rujukan sadia kalawan Intel SoC FPGA Embedded Desain Suite (EDS), susunan HPS DDR kana mode 256-bit tunggal.
Bagian sistem CPU sapertos prediktor cabang atanapi prefetcher tabel halaman tiasa ngaluarkeun paréntah DDR sanajan katingalina teu aya anu dijalankeun dina CPU.
Ku alatan éta, waktos boot hijina waktos aman pikeun nyetél HPS DDR konfigurasi controller.
Ieu ogé nunjukkeun yén U-boot kedah gaduh binér atah file (.rbf) gambar pikeun muka kana mémori. Upami teu kitu, anjeun tiasa ngaktifkeun HPS DDR sareng palabuhan anu henteu dianggo dina FPGA teras berpotensi ngarobih konfigurasi port saatosna. Ku sabab kitu, supir kernel OpenCL Linux henteu deui kalebet logika anu dipikabutuh pikeun nyetél konfigurasi pengontrol HPS DDR.
SW3 dual in-line package (DIP) switch dina Cylone V SoC Development Kit ngadalikeun bentuk ekspektasi tina gambar .rbf (nyaéta, naha file dikomprés jeung/atawa énkripsi). C5soc, sarta Golden Hardware Rujukan Desain sadia kalawan SoC EDS, kaasup gambar .rbf dikomprés tapi unencrypted. Setelan switch SW3 DIP digambarkeun dina Intel FPGA SDK pikeun OpenCL Siklon V SoC Ngamimitian Guide cocog konfigurasi gambar .rbf ieu.

Tumbu patali

• Panganteur HPS-FPGA
• Ngonpigurasikeun switch SW3

1.4.1 Rincian Arsitéktur System FPGA
Rojongan pikeun Cyclone V SoC Development Kit Reference Platform dumasar kana Stratix® V Reference Platform (s5_ref), sayogi sareng Intel FPGA SDK pikeun OpenCL.
Organisasi sakabéh sistem c5soc Qsys sareng supir kernel sami sareng anu aya dina s5_ref.
Komponén inti FPGA di handap ieu sami dina c5soc sareng s5_ref:

• VERSION_ID blok
• Mékanisme istirahat
• Divider bank memori
• Cache snoop panganteur
• Jam kernel
• Kontrol ngadaptar aksés (CRA) blok

1.5 Ngawangun Gambar Kartu SD Flash
Kusabab Siklon V SoC FPGA mangrupakeun sistem pinuh on chip, anjeun jawab hiji nganteurkeun harti pinuh sistem. Intel nyarankeun yén anjeun ngirimkeunana dina bentuk gambar kartu flash SD. Intel FPGA SDK pikeun pamaké OpenCL ngan saukur tiasa nyerat gambar kana kartu flash micro SD sareng papan SoC FPGA parantos siap dianggo.
Ngaropéa Gambar Kartu SD Flash anu Aya dina kaca 13
Intel nyarankeun yén anjeun ngan saukur ngarobih gambar anu sayogi sareng Cyclone V SoC Development Kit Reference Platform. Anjeun oge gaduh pilihan pikeun nyieun gambar kartu flash SD anyar.
Nyieun Gambar Kartu SD Flash dina kaca 14
Anjeun oge gaduh pilihan pikeun nyieun gambar kartu flash SD anyar.

1.5.1 Ngaropéa Gambar Kartu SD Flash anu Aya
Intel nyarankeun yén anjeun ngan saukur ngarobih gambar anu sayogi sareng Cyclone V SoC
Development Kit Rujukan Platform. Anjeun oge gaduh pilihan pikeun nyieun gambar kartu flash SD anyar.
Gambar c5soc linux_sd_card_image.tgz file geus sadia di ALTERAOCLSDKROOT / dewan / c5soc diréktori, dimana ALTERAOCLSDKROOT nunjuk ka jalur Intel FPGA SDK pikeun diréktori instalasi OpenCL urang.

Perhatosan: Pikeun ngarobih gambar kartu flash SD, anjeun kedah gaduh hak istimewa root atanapi sudo.

1. Pikeun decompress $ALTERAOCLSDKROOT/board/c5soc/linux_sd_card_image.tgz file, ngajalankeun tar xvfzlinux_sd_card_image.tgz paréntah.
2. Kompilkeun hello_world OpenCL example design ngagunakeun rojongan Platform Adat Anjeun. Ganti ngaran .rbf file yén Intel FPGA SDK pikeun OpenCL offline kompiler dibangkitkeun salaku opencl.rbf, sarta nempatkeun eta dina partisi fat32 dina gambar kartu flash SD.
   Anjeun tiasa ngundeur hello_world exampdesain ti OpenCL Desain Examples kaca dina Altera websitus.
3. Teundeun .rbf file kana partisi fat32 tina gambar kartu flash.
   Perhatosan: Partisi fat32 kedah ngandung duanana zImage file jeung .rbf file. Tanpa .rbf file, kasalahan fatal bakal lumangsung nalika anjeun nyelapkeun supir.
4. Saatos Anjeun nyieun gambar kartu SD, nulis eta ka kartu micro SD ku invoking paréntah di handap ieu: sudo dd if=/path/to/sdcard/image.bin of=/dev/sdcard
5. Pikeun nguji gambar kartu flash SD anjeun, laksanakeun pancén ieu:
   a. Selapkeun kartu flash micro SD kana papan SoC FPGA.
   b. Dayakeun papan.
   c. Nelepon paréntah utiliti diagnosa aocl.

1.5.2 Nyiptakeun Gambar Kartu SD Flash
Anjeun oge gaduh pilihan pikeun nyieun gambar kartu flash SD anyar. Pitunjuk umum pikeun ngawangun gambar kartu flash SD anyar sareng ngawangun deui gambar kartu flash SD anu tos aya dina GSRD v14.0.2 - halaman Kartu SD tina RocketBoards.org websitus.
Léngkah-léngkah di handap ieu ngajelaskeun prosedur pikeun nyiptakeun gambar linux_sd_card_image.tgz tina gambar kartu flash SD Golden System Reference Design (GSRD).
Catetan:
Pikeun nyiptakeun gambar tina gambar c5soc, laksanakeun sadaya pancén anu aya dina prosedur ieu.

1. Unduh sareng ngabongkar GSRD SD kartu flash versi gambar 14.0 ti Rocketboards.org.
2. Gunung nu file méja alokasi (fat32) jeung ngalegaan file sistem (ext3) partisi dina gambar ieu salaku alat loop-balik. Pikeun masang partisi, laksanakeun léngkah-léngkah ieu:
   a. Nangtukeun bait mimiti partisi dina gambar ku invoking / sbin / fdisk -lu image_file paréntah.
   Pikeun example, partisi angka 1 tipe W95 FAT ngabogaan block offset 2121728. kalawan 512 bait per blok, bait offset 512 bait x 2121728 = 1086324736 bait.
   b. Identipikasi alat loop bébas (pikeun example, /dev/loop0) ku ngetik paréntah losetup -f.
   c. Anggap / dev / loop0 mangrupikeun alat loop gratis, serahkeun gambar kartu flash anjeun ka alat blok loop ku ngajukeun losetup / dev / loop0 image_file -0 1086324736 paréntah.
   d. Gunung alat loop ku invoking Gunung / dev / loop0 / média / paréntah disk1.
   Dina gambar file, /media/disk1 ayeuna mangrupikeun partisi fat32 anu dipasang.
   e. Ulang léngkah a nepi ka d pikeun partisi ext3.
3. Unduh Cyclone V SoC FPGA versi Intel FPGA Runtime Environment pikeun pakét OpenCL ti Pusat Unduh dina Altera websitus.
   a. Pencét tombol Unduh di gigireun édisi parangkat lunak Quartus Prime.
   b. Sebutkeun versi pelepasan, sistem operasi, sareng metode undeuran.
   c. Klik tab Parangkat Lunak Tambahan, tur pilih pikeun ngundeur Intel FPGA
   Lingkungan Runtime pikeun OpenCL Linux Cyclone V SoC TGZ.
   d. Saatos Anjeun ngundeur aocl-rte- .panangan32.tgz file, ngabongkar ka
   diréktori anu anjeun gaduh.
4. Teundeun aocl-rte- .arm32 diréktori kana /home/root/opencl_arm32_rte diréktori dina partisi ext3 gambar file.
5. Hapus folder hardware tina Platform Adat anjeun, teras nempatkeun Platform Adat kana subdirektori dewan /home/root/ opencl_arm32_rte.
6. Jieun init_opencl.sh file dina /home/root diréktori kalawan eusi handap: ékspor ALTERAOCLSDKROOT = / home / root / opencl_arm32_rte ékspor AOCL_BOARD_PACKAGE_ROOT = $ ALTERAOCLSDKROOT / dewan / ékspor PATH=$ALTERAOCLSDKROOT/bin:$PATH ékspor LD_LIBRARY_PATH=$ALTERAOCLSDKROOT/host/arm32/lib:$LD_LIBRARY_PATH insmod $AOCL_BOARD_PACKAGE_ROOT/driver/aclsoc_drv.ko
   Pamaké SDK ngajalankeun paréntah source ./init_opencl.sh pikeun ngamuat variabel lingkungan sareng supir kernel OpenCL Linux.
7. Upami anjeun kedah ngapdet preloader, DTS files, atanapi kernel Linux, anjeun peryogi panangan-linux-gnueabihf-gcc kompiler ti SoC EDS. Turutan pitunjuk anu digariskeun dina Pituduh Pamaké Intel SoC FPGA Embedded Design Suite pikeun meunangkeun parangkat lunak, nyusun ulang, sareng ngapdet anu relevan. files dina partisi fat32 dipasang.
   Perhatosan: Paling dipikaresep anjeun kedah ngapdet preloader upami Platform Adat anjeun gaduh panggunaan pin anu béda ti anu aya dina c5soc.
   Inget: Upami anjeun nyusun ulang kernel Linux, kompilkeun deui supir kernel Linux sareng sumber kernel Linux anu sami files. Upami aya anu teu cocog antara supir kernel Linux sareng kernel Linux, supirna moal ngamuat. Ogé, anjeun kedah ngaktipkeun CMA.
   Tingal Recompiling Linux Kernel kanggo inpormasi lengkep.
8. Kompilkeun hello_world OpenCL example design ngagunakeun rojongan Platform Adat Anjeun. Ganti ngaran .rbf file yén Intel FPGA SDK pikeun OpenCL offline kompiler dibangkitkeun salaku opencl.rbf, sarta nempatkeun eta dina partisi fat32 dina gambar kartu flash SD.
   Anjeun tiasa ngundeur hello_world exampdesain ti OpenCL Desain Examples kaca dina Altera websitus.
   9. Saatos Anjeun nyimpen sakabeh perlu files kana gambar kartu flash, paké paréntah di handap ieu:
   a. singkronisasi
   b. unmount /media/disk1
   c. unmount dimana nyaeta ngaran diréktori nu Anjeun pake pikeun masang partisi ext3 dina 3 dina kaca 3 (pikeun extample, /media/disk2).
   d. losetup -d /dev/loop0
   e. losetup -d /dev/loop1
9. Niiskeun gambar kartu SD flash ku invoking paréntah di handap: tar cvfz .tgz linux_sd_card_image
10. Nganteurkeun nu .tgz file jero diréktori akar Platform Adat Anjeun.
11. Pikeun nguji gambar kartu flash SD anjeun, laksanakeun pancén ieu:
    a. Tulis hasil gambar anu teu dikomprés kana kartu flash micro SD.
    b. Selapkeun kartu flash micro SD kana papan SoC FPGA.
    c. Dayakeun papan.
    d. Nelepon paréntah utiliti diagnosa aocl.

Tumbu patali

• Intel SoC FPGA Embedded Design Suite Pituduh Pamaké
• OpenCL Desain Examples kaca dina Altera websitus
• Nyusun deui kernel Linux dina kaca 16
  Pikeun ngaktifkeun CMA, anjeun kedah nyusun ulang kernel Linux heula.
• Naroskeun Ngaran Alat Papan FPGA Anjeun (diagnosa)

1.6 Nyusun Kernel Linux pikeun Siklon V SoC FPGA
Sateuacan ngajalankeun aplikasi OpenCL dina papan FPGA Cyclone V SoC, anjeun kedah nyusun sumber kernel Linux, sareng nyusun sareng masang supir kernel OpenCL Linux.

1. Nyusun deui kernel Linux dina kaca 16
   Pikeun ngaktifkeun CMA, anjeun kedah nyusun ulang kernel Linux heula.
2. Nyusun sareng Masang Supir Kernel OpenCL Linux di kaca 17 Susun supir kernel OpenCL Linux ngalawan sumber kernel anu disusun.

1.6.1 Nyusun deui Kernel Linux
Pikeun ngaktifkeun CMA, anjeun kedah nyusun ulang kernel Linux heula.

1. Pencét tautan GSRD v14.0 - Compiling Linux dina halaman Sumberdaya RocketBoards.org websitus pikeun ngakses parentah pikeun ngundeur tur ngawangun deui kode sumber kernel Linux.
   Pikeun pamakéan sareng Intel FPGA SDK™ pikeun OpenCL, tangtukeun socfpga-3.13-rel14.0 salaku .
2. Catetan: Prosés wangunan nyiptakeun arch/arm/configs/socfpga_defconfig file. Ieu file nangtukeun setélan pikeun konfigurasi standar socfpga.
   Tambahkeun garis handap ka handap arch / panangan / configs / socfpga_defconfig file.
   CONFIG_MEMORY_ISOLATION=y
   CONFIG_CMA=y
   CONFIG_DMA_CMA=y
   CONFIG_CMA_DEBUG=y
   CONFIG_CMA_SIZE_MBYTES=512
   CONFIG_CMA_SIZE_SEL_MBYTES=y
   CONFIG_CMA_ALIGNMENT=8
   CONFIG_CMA_AREAS=7
   Nilai konfigurasi CONFIG_CMA_SIZE_MBYTES netepkeun wates luhur dina jumlah total memori fisik anu aya. Anjeun tiasa ningkatkeun nilai ieu upami anjeun peryogi langkung seueur memori.
3. Perhatosan: Jumlah total mémori fisik anu aya pikeun prosésor ARM dina papan SoC FPGA nyaéta 1 GB. Intel henteu nyarankeun yén anjeun nyetél manajer CMA caket 1 GB.
4. Jalankeun paréntah make mrproper pikeun ngabersihan konfigurasi ayeuna.
5. Jalankeun paréntah make ARCH=arm socfpga_deconfig.
   ARCH = panangan nunjukkeun yén anjeun hoyong ngonpigurasikeun arsitektur ARM.
   socfpga_defconfig nunjukkeun yén anjeun hoyong nganggo konfigurasi socfpga standar.
6. Jalankeun paréntah ékspor CROSS_COMPILE = arm-linux-gnueabihf-.
   Paréntah ieu nyetél variabel lingkungan CROSS_COMPILE pikeun nangtukeun awalan ranté alat anu dipikahoyong.
7. Jalankeun paréntah make ARCH=arm zImage. Gambar anu dihasilkeun sadia dina arch / panangan / boot / zImage file.
8. Pasang zImage file kana partisi fat32 tina gambar kartu flash. Pikeun parentah lengkep, tingal Cyclone V SoC FPGA-spésifik GSRD Manual Pamaké on Rocketboards.org.
9. Catetan: Pikeun leres nyelapkeun supir kernel OpenCL Linux, muatkeun SDKgenerated.rbf heula file kana FPGA.
   Pikeun nyieun .rbf file, nyusun desain SDK exampsareng Platform Rujukan Kit Pangembangan Siklon V SoC salaku Platform Adat anu dituju.
   9. Teundeun .rbf file kana partisi fat32 tina gambar kartu flash.
   Perhatosan: Partisi fat32 kedah ngandung duanana zImage file jeung .rbf file. Tanpa .rbf file, kasalahan fatal bakal lumangsung nalika anjeun nyelapkeun supir.
10. Selapkeun kartu SD mikro nu diprogram, nu ngandung gambar kartu SD nu Anjeun dirobah atawa dijieun saméméhna, kana Siklon V SoC Development Kit lajeng kakuatan up papan SoC FPGA.
11. Pariksa versi kernel Linux anu dipasang ku ngajalankeun paréntah uname -r.
12. Pikeun pariksa yén anjeun tiasa ngaktifkeun CMA dina kernel, kalayan papan SoC FPGA diaktipkeun, jalankeun paréntah grep init_cma /proc/kallsyms.
    CMA diaktipkeun upami kaluaran henteu kosong.
13. Pikeun nganggo kernel Linux anu disusun deui sareng SDK, kompilasi sareng pasang supir kernel Linux.

Tumbu patali

• Golden System Reference Design (GSRD) Manual Pamaké
• Ngawangun Gambar Kartu SD Flash dina kaca 13
  Kusabab Siklon V SoC FPGA mangrupakeun sistem pinuh on chip, anjeun jawab hiji nganteurkeun harti pinuh sistem.

1.6.2 Nyusun sareng Masang Supir Kernel OpenCL Linux
Kompilkeun supir kernel OpenCL Linux ngalawan sumber kernel anu disusun.

Sumber supir sayogi dina Cyclone V SoC FPGA versi Intel FPGA Runtime Environment pikeun OpenCL. Sajaba ti éta, mastikeun yén anjeun geus dimuat hiji Intel FPGA SDK pikeun OpenCL-dihasilkeun .rbf file kana FPGA pikeun nyegah pamasangan modul kernel Linux anu salah.

1. Unduh Cyclone V SoC FPGA versi Intel FPGA Runtime Environment pikeun pakét OpenCL ti Pusat Unduh dina Altera websitus.
   a. Pencét tombol Unduh di gigireun édisi parangkat lunak Quartus Prime.
   b. Sebutkeun versi pelepasan, sistem operasi, sareng metode undeuran.
   c. Klik tab Parangkat Lunak Tambahan, tur pilih pikeun ngundeur Intel FPGA
   Lingkungan Runtime pikeun OpenCL Linux Cyclone V SoC TGZ.
   d. Saatos Anjeun ngundeur aocl-rte- .panangan32.tgz file, ngabongkar ka
   diréktori anu anjeun gaduh.
   Sumber supir aya dina aocl-rte- .arm32 / dewan / c5soc / diréktori supir.
2. Pikeun nyusun ulang supir kernel OpenCL Linux, setel nilai KDIR dina Jieun supirfile ka diréktori anu ngandung sumber kernel Linux files.
3. Jalankeun paréntah ékspor CROSS_COMPILE=arm-linux-gnueabihf- pikeun nunjukkeun awalan ranté alat anjeun.
4. Jalankeun paréntah make clean.
5. Jalankeun paréntah make pikeun nyieun aclsoc_drv.ko file.
6. Mindahkeun diréktori opencl_arm32_rte ka papan FPGA Siklon V SoC.
   Ngajalankeun scp -r root@ipad-anjeun: paréntah nempatkeun lingkungan runtime dina diréktori / home / root.
7. Jalankeun skrip init_opencl.sh anu anjeun damel nalika anjeun ngawangun gambar kartu SD.
8.  Nelepon paréntah utiliti diagnosa aocl. Utilitas diagnosis bakal ngabalikeun hasil anu lulus saatos anjeun suksés ngajalankeun init_opencl.sh.

1.7 Isu dipikawanoh
Ayeuna, aya watesan anu tangtu dina pamakean Intel FPGA SDK pikeun OpenCL sareng Cyclone V SoC Development Kit Reference Platform.

1. Anjeun teu bisa override ngaran ngajual na dewan dilaporkeun ku CL_DEVICE_VENDOR na CL_DEVICE_NAME string tina clGetDeviceInfo () panggero.
2. Upami host nyayogikeun mémori konstan dina sistem DDR anu dibagikeun (nyaéta, HPS DDR) sareng ngarobih mémori konstan saatos palaksanaan kernel, data dina mémori tiasa janten tinggaleun jaman. Masalah ieu timbul sabab inti FPGA teu tiasa snoop dina transaksi CPU-to-HPS DDR.
   Pikeun nyegah executions kernel saterusna tina ngakses data luntur, laksanakeun salah sahiji workarounds handap:
   • Ulah ngarobah memori konstan sanggeus initialization na.
   • Lamun merlukeun sababaraha __constant susunan data, nyieun sababaraha panyangga memori konstan.
   • Mun sadia, allocate memori konstan dina FPGA DDR on dewan akselerator Anjeun.
3. Utilitas SDK dina ARM ngan ukur ngadukung program sareng ngadiagnosis paréntah utilitas.
   Paréntah utilitas lampu kilat, pasang sareng cabut pamasangan henteu tiasa dianggo pikeun Kit Pangembangan Siklon V SoC kusabab alesan ieu:
   a. Utilitas install kedah nyusun supir kernel Linux aclsoc_drv sareng aktipkeun dina SoC FPGA. Mesin pamekaran kedah ngalaksanakeun kompilasi; kumaha oge, eta geus ngandung sumber kernel Linux Ubuntu pikeun SoC FPGA. Sumber kernel Linux pikeun mesin pamekaran béda sareng sumber pikeun SoC FPGA. Lokasi sumber kernel Linux pikeun SoC FPGA sigana teu dipikanyaho ku pangguna SDK. Nya kitu, utilitas uninstall oge teu sadia pikeun Cyclone V SoC Development Kit.
   Ogé, ngirimkeun aclsoc_drv ka papan SoC mangrupikeun tantangan sabab distribusi standar tina Siklon V SoC Development Kit henteu ngandung kernel Linux kalebet. files atawa kompiler GNU Compiler Collection (GCC).
   b. Utiliti flash merlukeun nempatkeun .rbf a file tina desain OpenCL kana partisi FAT32 tina kartu flash micro SD. Ayeuna, partisi ieu henteu dipasang nalika pangguna SDK ngawasa dewan. Ku alatan éta, cara anu pangsaéna pikeun ngapdet partisi nyaéta ngagunakeun pamaca kartu flash sareng mesin pangembangan.
4. Nalika pindah antara Intel FPGA SDK pikeun OpenCL Offline Compiler laksana files (.aocx) nu pakait jeung varian dewan béda (nyaéta, c5soc na c5soc_sharedonly), anjeun kudu make utiliti program SDK pikeun ngamuat .aocx file pikeun varian dewan anyar pikeun kahiji kalina. Upami anjeun ngan saukur ngajalankeun aplikasi host nganggo varian papan énggal tapi FPGA ngandung gambar tina varian papan sanés, kasalahan anu fatal tiasa lumangsung.
5. The .qxp file teu kaasup assignments partisi panganteur sabab software Quartus Prime konsistén minuhan sarat timing partisi ieu.
6. Sawaktos Anjeun ngadayakeun dewan, alamat media access control (MAC) na disetel ka nomer acak. Upami kabijakan LAN anjeun henteu ngijinkeun kabiasaan ieu, setel alamat MAC ku ngalaksanakeun tugas-tugas ieu:
   a. Dina mangsa U-Boot power-up, pencét kenop nu mana waé pikeun ngasupkeun paréntah paréntah U-Boot.
   b. Ketik setenv ethaddr 00:07:ed:00:00:03 dina paréntah ajakan.
   Anjeun tiasa milih alamat MAC mana waé.
   c. Ketik paréntah saveenv.
   d. Reboot dewan.

1.8 Sajarah Révisi Dokumén
Tabél 1.
Sajarah Révisi Dokumén Intel FPGA SDK pikeun OpenCL Siklon V SoC
Development Kit Rujukan Platform Porting Guide

titimangsa	Vérsi	Parobahan
Méi-17	2017.05.08	• release pangropéa.
Oktober 2016	2016.10.31	•Rebranded Altera SDK pikeun OpenCL ka Intel FPGA SDK pikeun OpenCL. •Rebranded Altera Offline Compiler ka Intel FPGA SDK pikeun OpenCL Offline Compiler.
Méi-16	2016.05.02	• parentah dirobah dina ngawangun jeung ngaropéa hiji gambar kartu flash SD. •Parentah anu dirobih dina nyusun ulang kernel Linux sareng supir kernel OpenCL Linux.
Nopémber-15	2015.11.02	• release pangropéa, sarta robah instansi of Quartus II ka Quartus Prime.
Méi-15	15.0.0	•Dina FPGA Reconfiguration, dipiceun instruksi pikeun reprogram inti FPGA kalawan a. gambar rbf ku invoking ucing filengaran>. rbf > /dev/ fpga0 paréntah sabab metoda ieu henteu dianjurkeun.
Désémber-14	14.1.0	•Ngaganti ngaran dokumén jadi Altera Cyclone V SoC Development Kit Reference Platform Porting Guide. •Ngamutahirkeun utilitas reprogram kana program aoclfilengaran> .aocx paréntah utiliti. • Ngamutahirkeun utilitas diagnostik kana diagnosa aocl sareng diagnosa aocl paréntah utiliti. • Ngamutahirkeun prosedur dina bagian Porting nu Rujukan Platform ka Board SoC Anjeun ngawengku parentah nu aya dina porting na modifying partisi dewan c5soc pikeun nyieun partisi timing-bersih pikeun aliran panutupanana timing dijamin. • Nyelapkeun topik Ngamutahirkeun Platform Rujukan Porting pikeun ngagariskeun prosedur pikeun tugas-tugas ieu: 1. Teu kaasup sistem prosésor teuas (HPS) blok dina partisi dewan 2.Ngamutahirkeun gambar kartu flash SD •Diropéa bagian Gedong hiji SD Flash Card Gambar. Disarankeun nganggo vérsi 14.0 gambar Golden System Reference Design (GSRD) salaku titik awal tibatan gambar anu sayogi sareng SoC Embedded Design Suite (EDS). • Ngamutahirkeun bagian Recompiling Linux Kernel sareng OpenCL Linux Kernel Driver: 1.Ditambahkeun instruksi pikeun ngeset variabel CROSS COMPILE. 2.Robah paréntah anjeun ngajalankeun pikeun pariksa yen CMA diaktipkeun junun.
Juli-14	14.0.0	• Kaluaran Awal.

Dokumén / Sumberdaya

intel FPGA SDK pikeun OpenCL [pdf] Pituduh pamaké FPGA SDK pikeun OpenCL, FPGA SDK, SDK pikeun OpenCL, SDK

Rujukan

• Manual pamaké