intel FPGA SDK za OpenCL korisnički priručnik

FPGA SDK za OpenCL
Upute za korištenje

UG-OCL009
2017.05.08
Zadnje ažuriranje za Intel® Quartus® Prime Design Suite: 17.0

Pretplatite se
Pošaljite povratne informacije

Sadržaj sakriti

1 Intel® FPGA SDK za OpenCL™ Intel® Cyclone®V SoC Development Kit Vodič za prijenos referentne platforme

2 Dokumenti / Resursi

2.1 Reference

3 Povezani postovi

Intel® FPGA SDK za OpenCL™ Intel® Cyclone®V SoC Development Kit Vodič za prijenos referentne platforme

Vodič za prijenos referentne platforme V SoC Development Kit opisuje dizajn hardvera i softvera Intel Cyclone V SoC Development Kit Reference Platform (c5soc) za korištenje s Intel Software Development Kit (SDK) za OpenCL Intel ® FPGA SDK za OpenCL ™ Intel Cyclone ® . Prije nego počnete, Intel toplo preporučuje da se upoznate sa sadržajem sljedećih dokumenata:

Intel FPGA SDK za OpenCLIntel Cyclone V SoC Vodič za početak

Korisnički priručnik za Intel FPGA SDK za OpenCL Custom Platform Toolkit
Cyclone V Device Handbook, svezak 3: Tehnički referentni priručnik za sustav tvrdog procesora Osim toga, pogledajte Cyclone V SoC Development Kit i SoC Embedded Design Suite stranicu na Alteri webmjesto za više informacija. 1 2

Pažnja: Intel pretpostavlja da imate detaljno razumijevanje korisničkog vodiča za Intel FPGA SDK za OpenCL Custom Platform Toolkit. Vodič za prijenos referentne platforme Cyclone V SoC Development Kit ne opisuje korištenje SDK-ovog Custom Platform Toolkit-a za implementaciju prilagođene platforme za Cyclone V SoC Development Kit. Opisuje samo razlike između podrške za SDK na razvojnom kompletu Cyclone V SoC i generičkog Intel FPGA SDK za prilagođenu platformu OpenCL.

Povezane veze

Intel FPGA SDK za OpenCL Cyclone V SoC Vodič za početak
Korisnički priručnik za Intel FPGA SDK za OpenCL Custom Platform Toolkit

Cyclone V Device Handbook, Svezak 3: Tehnički referentni priručnik za sustav tvrdog procesora
Cyclone V SoC Development Kit i SoC Embedded Design Suite stranica na Alteri webmjesto

OpenCL i OpenCL logo zaštitni su znaci Apple Inc. koji se koriste uz dopuštenje Khronos Group™.
Intel FPGA SDK za OpenCL temelji se na objavljenoj Khronos specifikaciji i prošao je Khronosov proces testiranja sukladnosti. Trenutačni status usklađenosti može se pronaći na www.khronos.org/conformance.

Intel Corporation. Sva prava pridržana. Intel, Intelov logotip, riječi i logotipi Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus i Stratix zaštitni su znakovi Intel Corporation ili njegovih podružnica u SAD-u i/ili drugim zemljama. Intel jamči performanse svojih FPGA i poluvodičkih proizvoda prema trenutnim specifikacijama u skladu s Intelovim standardnim jamstvom, ali zadržava pravo izmjene bilo kojeg proizvoda i usluge u bilo kojem trenutku bez prethodne obavijesti. Intel ne preuzima nikakvu odgovornost niti obvezu koja proizlazi iz primjene ili korištenja bilo koje informacije, proizvoda ili usluge opisane ovdje, osim ako je Intel izričito pismeno pristao. Intelovim kupcima savjetuje se da dobiju najnoviju verziju specifikacija uređaja prije nego što se pouzdaju u bilo kakve objavljene informacije i prije naručivanja proizvoda ili usluga.
*Druga imena i robne marke mogu se smatrati vlasništvom drugih.

1.1.1 Cyclone V SoC Development Kit Varijante ploče referentne platforme
Intel FPGA SDK za OpenCL Cyclone V SoC razvojnu referentnu platformu uključuje dvije varijante ploča.

c5soc ploča
Ova zadana ploča omogućuje pristup dvjema DDR memorijskim bankama. HPS DDR je dostupan i FPGA i CPU. FPGA DDR dostupan je samo putem FPGA.
c5soc_shareonly ploča
Ova varijanta ploče sadrži samo HPS DDR povezivost. FPGA DDR nije dostupan. Ova varijanta ploče je više učinkovita jer je manje hardvera potrebno za podršku jednoj DDR memorijskoj banci. Ploča c5soc_sharedonly također je dobra platforma za izradu prototipa za konačnu proizvodnu ploču s jednom DDR memorijskom bankom.
Za ciljanje ove varijante ploče prilikom kompajliranja vašeg OpenCL kernela, uključite opciju -board c5soc_sharedonly u svoju aoc naredbu.
Za više informacija na –ploči opciju naredbe aoc, pogledajte Vodič za programiranje Intel FPGA SDK za OpenCL.

Povezane veze
Kompajliranje kernela za određenu FPGA ploču (–ploču )
1.1.2 Sadržaj Cyclone V SoC razvojne referentne platforme
Cyclone V SoC razvojna referentna platforma sastoji se od sljedećeg files i imenici:

File ili Imenik	Opis
board_env.xml	eXtensible Markup Language (XML) file koji opisuje c5soc na Intel FPGA SDK za OpenCL.
linux_sd_card_image.tgz	Komprimirana slika SD flash kartice file koji sadrži sve što SDK korisniku treba za korištenje Cyclone V SoC Development Kit sa SDK-om.
arm32	Imenik koji sadrži sljedeće:

1.1.3 Relevantne značajke razvojnog kompleta Cyclone V SoC

Sljedeći popis ističe komponente Cyclone V SoC Development Kit i značajke koje su relevantne za Intel FPGA SDK za OpenCL:

Dvojezgreni ARM Cortex-A9 CPU s 32-bitnim Linuxom.

Sabirnica naprednog proširenog sučelja (AXI) između HPS-a i FPGA jezgre.
Dva ojačana DDR memorijska kontrolera, svaki se povezuje na 1 gigabajt (GB) DDR3 SDRAM.
— Jedan DDR kontroler dostupan je samo FPGA jezgri (tj. FPGA DDR).
— Drugi DDR kontroler dostupan je i HPS-u i FPGA-u (to jest, HPS DDR-u). Ovaj zajednički kontroler omogućuje slobodno dijeljenje memorije između CPU-a i FPGA jezgre.

CPU može rekonfigurirati FPGA jezgru.

1.1.3.1 Cyclone V SoC Development Kit Reference Platform Ciljevi i odluke Intel implementaciju Cyclone V SoC Development Kit Reference Platform temelji na nekoliko ciljeva dizajna i odluka. Intel preporučuje da uzmete u obzir ove ciljeve i odluke kada prenosite ovu referentnu platformu na svoju SoC FPGA ploču.
Ispod su ciljevi c5soc dizajna:

Omogućite najveću moguću propusnost između kernela na FPGA i DDR memorijskim sustavima.
Osigurajte da proračuni na FPGA (to jest, OpenCL kernelima) ne ometaju druge CPU zadatke koji mogu uključivati servisiranje perifernih uređaja.

Ostavite što je više moguće FPGA resursa za izračune jezgre umjesto komponenti sučelja.

Ispod su dizajnerske odluke visoke razine koje su izravne posljedice Intelovih ciljeva dizajna:

Referentna platforma koristi samo hard DDR memorijske kontrolere s najširom mogućom konfiguracijom (256 bita).
FPGA komunicira s HPS DDR memorijskim kontrolerom izravno, bez uključivanja AXI sabirnice i L3 sklopke unutar HPS-a. Izravna komunikacija pruža najbolju moguću propusnost do DDR-a i sprječava FPGA proračune da ometaju komunikaciju između CPU-a i njegove periferije.
Scatter-gather direktni pristup memoriji (SG-DMA) nije dio logike FPGA sučelja. Umjesto prijenosa velikih količina podataka između DDR memorijskih sustava, pohranite podatke u zajednički HPS DDR. Izravni pristup CPU memoriji putem FPGA je učinkovitiji od DMA. Štedi hardverske resurse (odnosno FPGA područje) i pojednostavljuje upravljački program jezgre Linuxa.
Upozorenje: Prijenos memorije između zajedničkog HPS DDR sustava i DDR sustava koji je dostupan samo FPGA vrlo je spor. Ako to odlučite
Prijenos memorije na ovaj način, koristite je samo za vrlo male količine podataka.
Host i uređaj međusobno obavljaju ne-DMA prijenos podataka preko HPS-to-FPGA (H2F) mosta, koristeći samo jedan 32-bitni priključak. Razlog je što bez DMA Linux kernel može izdati samo jedan 32-bitni zahtjev za čitanje ili pisanje, tako da je nepotrebno imati širu vezu.
Host šalje upravljačke signale uređaju preko laganog H2F (LH2F) mosta.
Budući da su kontrolni signali od glavnog računala do uređaja signali niske propusnosti, LH2F most je idealan za taj zadatak.

1.2 Prijenos referentne platforme na vašu SoC FPGA ploču
Za prijenos referentne platforme Cyclone V SoC Development Kit na vašu SoC FPGA ploču, izvršite sljedeće zadatke:

Odaberite verziju referentne platforme c5soc s jednom DDR memorijom ili s dvije DDR memorije kao početnu točku svog dizajna.
Ažurirajte lokacije pinova u ALTERAOCLSDKROOT/board/c5soc/ /top.qsf file, gdje je ALTERAOCLSDKROOT staza do lokacije Intel FPGA SDK za OpenCL instalaciju, i je naziv direktorija varijante ploče. Direktorij c5soc_sharedonly je za varijantu ploče s jednim DDR memorijskim sustavom. Direktorij c5soc je za varijantu ploče s dva DDR memorijska sustava.
Ažurirajte DDR postavke za HPS i/ili FPGA SDRAM blokove u ALTERAOCLSDKROOT/board/c5soc/ /system.qsys file.
4. Svi Intel FPGA SDK za OpenCL preferirane dizajne ploča moraju postići zajamčeno vremensko zatvaranje. Kao takav, postavljanje dizajna mora biti vremenski čisto. Za prijenos particije c5soc ploče (acl_iface_partition.qxp) na vašu SoC FPGA ploču, izvršite sljedeće zadatke:
Za detaljne upute o modificiranju i očuvanju particije ploče, pogledajte Quartus
Poglavlje Prime inkrementalne kompilacije za hijerarhijski i timski dizajn priručnika Quartus Prime Standard Edition.
a. Uklonite acl_iface_partition.qxp iz direktorija ALTERAOCLSDKROOT/board/c5soc/c5soc.
b. Omogućite acl_iface_region LogicLock™ regiju promjenom Tcl naredbe set_global_assignment -name LL_ENABLED OFF -section_id acl_iface_region u set_global_assignment -name LL_ENABLED ON -section_id acl_iface_region
c. Sastavite OpenCL kernel za svoju ploču.
d. Ako je potrebno, prilagodite veličinu i mjesto regije LogicLock.
e. Kada ste zadovoljni da je položaj vašeg dizajna vremenski čist, izvezite tu particiju kao acl_iface_partition.qxp Quartus Prime Exported Partition File.
Kao što je opisano u odjeljku Uspostavljanje zajamčenog protoka vremena korisničkog vodiča AIntel FPGA SDK za OpenCL Custom Platform Toolkit, uvozom ovog .qxp file u dizajn najviše razine, ispunjavate zahtjev za pružanjem dizajna ploče sa zajamčenim protokom zatvaranja vremena.
Čimbenike koji bi mogli utjecati na kvalitetu rezultata (QoR) vaše izvezene particije potražite u odjeljku Opća razmatranja kvalitete rezultata za izvezenu particiju ploče u korisničkom priručniku Intel FPGA SDK za OpenCL Custom Platform Toolkit.
f. Onemogućite acl_iface_region LogicLock regiju vraćanjem naredbe u koraku 2 natrag na set_global_assignment -name LL_ENABLED OFF section_id acl_iface_region.
Ako vaša SoC FPGA ploča koristi različite pinove i periferije HPS bloka, regenerirajte pretloader i izvor stabla uređaja (DTS) file. Ako promijenite postavke HPS DDR memorijskog kontrolera, ponovno generirajte predloader.
Stvorite sliku SD flash kartice.
Izradite svoju prilagođenu platformu, koja uključuje sliku SD flash kartice.
Razmotrite stvaranje verzije okruženja za izvođenje vaše prilagođene platforme za korištenje s Intel FPGA okruženjem za izvođenje (RTE) za OpenCL. RTE verzija vaše prilagođene platforme ne uključuje hardverske direktorije i sliku SD flash kartice. Ova prilagođena platforma učitava se na SoC FPGA sustav kako bi se omogućilo pokretanje host aplikacija. Nasuprot tome, SDK verzija prilagođene platforme neophodna je za SDK za kompajliranje OpenCL kernela.
Savjet: možete koristiti SDK verziju svoje prilagođene platforme za RTE. Spremiti
prostora, uklonite sliku SD flash kartice iz RTE verzije vaše prilagođene platforme.
Testirajte svoju prilagođenu platformu.
Više informacija potražite u odjeljku Testiranje dizajna hardvera korisničkog priručnika za Intel FPGA SDK za OpenCL Custom Platform Toolkit.

Povezane veze

Testiranje dizajna hardvera
Quartus Prime inkrementalna kompilacija za hijerarhijski i timski dizajn

Uspostavljanje zajamčenog protoka vremena
Opća razmatranja kvalitete rezultata za izvezenu particiju ploče

1.2.1 Ažuriranje prenesene referentne platforme
U trenutnoj verziji referentne platforme Cyclone V SoC Development Kit, HPS blok nalazi se unutar particije koja definira svu logiku koja nije jezgra. Međutim, ne možete izvesti HPS kao dio .qxp file. Da biste ažurirali postojeću prilagođenu platformu koju ste izmijenili iz prethodne verzije c5soc-a, implementirajte QXP tijek očuvanja, ažurirajte sliku SD flash kartice da dobijete najnoviju runtime okolinu i ažurirajte board_spec.xml file kako biste omogućili automatsku migraciju.
Altera® SDK za OpenCL verziju 14.1 i dalje istražuje board_spec.xml file za informacije o ploči i implementira automatska ažuriranja. Budući da mijenjate
dizajn implementacijom QXP toka očuvanja, morate ažurirati board_spec.xml file na svoj format u trenutnoj verziji. Ažuriranje file omogućuje SDK-u razlikovanje nesačuvanih prilagođenih platformi i trenutnih prilagođenih platformi temeljenih na QXP-u. Pogledajte Custom Platform Automigration for Forward Compatibility u korisničkom priručniku za Intel FPGA SDK za OpenCL Custom Platform Toolkit za više informacija.

Za implementaciju QXP toka očuvanja u Cyclone V SoC FPGA hardverskom dizajnu koji je prenesen iz prethodne verzije c5soc-a, izvršite sljedeće korake za stvaranje podparticije za isključivanje HPS-a iz .qxp-a file:
a. Prije stvaranja particije oko nonkernel logike, napravite particiju oko HPS-a u .qsf Quartus Prime postavkama File.
Na primjerampono:
# Ručno particionirajte instancu koja modelira HPS-dedicated I/O set_instance_assignment -name PARTITION_HIERARCHY borde_18261 -to “system:the_system|system_acl_iface:acl_iface|system_acl_iface_hps_0:hps_0|system_acl_iface_hps_0_hps_io:hps_io| system_acl_iface_hps_0_hps_io_border:border” -section_id “system_acl_iface_hps_0_hps_io_border:border”
# Postavite particiju na tip HPS_PARTITION kako bi je ostatak Quartusa ispravno obradio
set_global_assignment -name PARTITION_TYPE HPS_PARTITION -section_id “system_acl_iface_hps_0_hps_io_border:border”
quartus_cdb vrh -c vrh
–incremental_compilation_export=acl_iface_partition.qxp
–incremental_compilation_export_partition_name=acl_iface_partition
–incremental_compilation_export_post_synth=on
–incremental_compilation_export_post_fit=on
–incremental_compilation_export_routing=on
–incremental_compilation_export_flatten=isključeno
Nakon što isključite HPS iz particije, možete uvesti .qxp file i sastavite svoj dizajn.
Ažurirajte sliku SD flash kartice trenutnom verzijom Intel FPGA RTE za OpenCL izvođenjem sljedećih zadataka:
a. Montirajte file tablica dodjele (fat32) i proširena file sistemske (ext3) particije u postojećoj slici kao uređaji povratne petlje. Za detaljne upute, pogledajte Korak 2 u Izrada slike SD Flash kartice.
b. U direktoriju /home/root/opencl_arm32_rte uklonite files iz prethodne verzije RTE-a.
c. Preuzmite i raspakirajte trenutnu verziju RTE-a u direktorij /home/root/opencl_arm32_rte.
d. u /driver/version.h file vaše prilagođene platforme, ažurirajte dodjelu ACL_DRIVER_VERSION na . (na primjerample, 16.1.x, gdje je 16.1 verzija SDK-a, a x je verzija upravljačkog programa koju ste postavili).
e. Ponovno izgradite upravljački program.
f. Izbrišite mapu(e) hardvera svoje prilagođene platforme. Kopirajte prilagođenu platformu, zajedno s ažuriranim upravljačkim programom, u direktorij /home/root/opencl_arm_rte/board.
g. Kopirajte Altera.icd file iz direktorija /home/root/opencl_arm32_rte i dodajte ga u direktorij /etc/OpenCL/vendors.
h. Isključite i testirajte novu sliku. Za detaljne upute pogledajte korake 8 do 11 u Izradi slike SD Flash kartice.

Povezane veze

Stvaranje slike SD Flash kartice na stranici 14
Također imate mogućnost kreiranja nove slike SD flash kartice.
Automatska migracija prilagođene platforme za kompatibilnost s naprijed

1.3 Softverska podrška za dijeljenu memoriju
Zajednička fizička memorija između FPGA i CPU-a preferirana je memorija za OpenCL kernele koji rade na SoC FPGA. Budući da FPGA pristupa dijeljenoj fizičkoj memoriji, za razliku od dijeljene virtualne memorije, nema pristup CPU-ovim tablicama stranica koje mapiraju korisničke virtualne adrese u fizičke adrese stranica.
S obzirom na hardver, OpenCL kerneli pristupaju zajedničkoj fizičkoj memoriji putem izravne veze s HPS DDR kontrolerom tvrde memorije. Što se tiče softvera, podrška za dijeljenu fizičku memoriju uključuje sljedeća razmatranja:

Tipične softverske implementacije za dodjelu memorije na CPU (nprample, funkcija malloc() ne može dodijeliti područje memorije koje FPGA može koristiti.
Memorija koju dodjeljuje funkcija malloc() je kontinuirana u adresnom prostoru virtualne memorije, ali nije vjerojatno da će sve fizičke stranice koje se nalaze u pozadini biti fizički susjedne. Kao takav, glavno računalo mora moći dodijeliti fizički susjedna područja memorije. Međutim, ova mogućnost ne postoji u aplikacijama korisničkog prostora na Linuxu. Stoga upravljački program jezgre Linuxa mora izvršiti dodjelu.
OpenCL SoC FPGA Linux upravljački program kernela uključuje funkciju mmap() za dodjelu zajedničke fizičke memorije i njezino mapiranje u korisnički prostor. Funkcija mmap() koristi standardni poziv Linux kernela dma_alloc_coherent() za traženje fizički susjednih memorijskih regija za dijeljenje s uređajem.
U zadanoj jezgri Linuxa, dma_alloc_coherent() ne dodjeljuje fizički susjednu memoriju veću od 0.5 megabajta (MB). Da biste omogućili dma_alloc_coherent() da alocira velike količine fizički susjedne memorije, omogućite značajku kontinuiranog dodjeljivača memorije (CMA) Linux kernela i zatim ponovno kompajlirajte Linux kernel.
Za referentnu platformu Cyclone V SoC Development Kit, CMA upravlja s 512 MB od 1 GB fizičke memorije. Ovu vrijednost možete povećati ili smanjiti, ovisno o količini zajedničke memorije koju aplikacija zahtijeva. Poziv dma_alloc_coherent() možda neće moći dodijeliti punih 512 MB fizički neprekidne memorije; međutim, može rutinski dobiti približno 450 MB memorije.

CPU može predmemorirati memoriju koju dodjeljuje poziv dma_alloc_coherent(). Konkretno, operacije pisanja iz glavne aplikacije nisu vidljive OpenCL kernelima. Funkcija mmap() u upravljačkom programu kernela OpenCL SoC FPGA Linux također sadrži pozive funkciji pgprot_noncached() ili remap_pf_range() za eksplicitno onemogućavanje predmemoriranja za ovo područje memorije.
Nakon što funkcija dma_alloc_coherent() dodijeli fizički susjednu memoriju, funkcija mmap() vraća virtualnu adresu na početak raspona, što je raspon adresa memorije koju dodijelite. Host aplikacija zahtijeva ovu virtualnu adresu za pristup memoriji. S druge strane, OpenCL kerneli zahtijevaju fizičke adrese. Upravljački program jezgre Linuxa prati preslikavanje virtualne u fizičku adresu. Možete preslikati fizičke adrese koje mmap() vraća na stvarne fizičke adrese dodavanjem upita u upravljački program.
Poziv aocl_mmd_shared_mem_alloc() MMD aplikacijskog programskog sučelja (API) uključuje sljedeće upite:
a. Funkcija mmap() koja dodjeljuje memoriju i vraća virtualnu adresu.
b. Dodatni upit koji preslikava vraćenu virtualnu adresu u fizičku adresu.
Poziv aocl_mmd_shared_mem_alloc() MMD API tada vraća dvije adrese
—stvarna vraćena adresa je virtualna adresa, a fizička adresa ide na device_ptr_out.
Bilješka: Upravljački program može mapirati samo virtualne adrese koje funkcija mmap() vraća na fizičke adrese. Ako zatražite fizičku adresu bilo kojeg drugog virtualnog pokazivača, upravljački program vraća NULL vrijednost.

Upozorenje: Intel FPGA SDK za OpenCL runtime biblioteke pretpostavlja da je zajednička memorija prva memorija navedena u board_spec.xml file. Drugim riječima, fizička adresa koju dobiva Linux kernel driver postaje Avalon® adresa koju OpenCL kernel prosljeđuje HPS SDRAM-u.
S obzirom na biblioteku vremena izvođenja, koristite poziv clCreateBuffer() za dodjelu zajedničke memorije kao međuspremnika uređaja na sljedeći način:

Za varijantu ploče s dva DDR-a s dijeljenom i nedijeljenom memorijom, clCreateBuffer() dodjeljuje dijeljenu memoriju ako navedete oznaku CL_MEM_USE_HOST_PTR. Korištenje drugih oznaka uzrokuje da clCreateBuffer() alocira međuspremnik u nedijeljenoj memoriji.
Za varijantu jedne DDR ploče sa samo dijeljenom memorijom, clCreateBuffer() dodjeljuje dijeljenu memoriju bez obzira koju oznaku navedete.
Trenutačno podrška za 32-bitni Linux na ARM CPU-u upravlja opsegom podrške za dijeljenu memoriju u bibliotekama vremena izvođenja SDK-a. Drugim riječima, runtime biblioteke kompajlirane u druga okruženja (nprample, x86_64 Linux ili 64-bitni Windows) ne podržavaju zajedničku memoriju.
C5soc nije implementirao heterogenu memoriju kako bi razlikovao dijeljenu i nedijeljenu memoriju iz sljedećih razloga:
1. Povijest—podrška za heterogenu memoriju nije bila dostupna kada je podrška za dijeljenu memoriju izvorno stvorena.
2. Uniformno sučelje—Budući da je OpenCL otvoreni standard, Intel održava dosljednost između dobavljača heterogenih računalnih platformi. Stoga se za dodjelu i korištenje zajedničke memorije koristi isto sučelje kao i arhitekture drugih proizvođača ploča.

1.4 Rekonfiguracija FPGA
Za SoC FPGA, CPU može rekonfigurirati FPGA jezgru bez prekida rada CPU-a. Hardverski blok FPGA Manager koji povezuje HPS i jezgru FPGA izvodi rekonfiguraciju. Linux kernel uključuje upravljački program koji omogućuje jednostavan pristup FPGA Manageru.

Do view status FPGA jezgre, pozovite cat /sys/class/fpga/fpga0/ status naredbu.
Programski uslužni program Intel FPGA SDK za OpenCL dostupan uz Cyclone V SoC Development Kit Reference Platform koristi ovo sučelje za programiranje FPGA. Prilikom reprogramiranja FPGA jezgre s pokrenutim CPU-om, programski uslužni program obavlja sve sljedeće zadatke:
1. Prije reprogramiranja, onemogućite sve komunikacijske mostove između FPGA i HPS-a, i H2F i LH2F mostove.
Ponovno omogućite ove mostove nakon dovršetka reprogramiranja.
Pažnja: OpenCL sustav ne koristi FPGA-to-HPS (F2H) most. Za više informacija pogledajte odjeljak HPS-FPGA sučelja u Priručniku za uređaje Cyclone V, svezak 3: Tehnički referentni priručnik za sustav tvrdog procesora.
2. Osigurajte da je veza između FPGA i HPS DDR kontrolera onemogućena tijekom reprogramiranja.
3. Osigurajte da su FPGA prekidi na FPGA onemogućeni tijekom reprogramiranja.
Također, obavijestite vozača da odbije sve prekide od FPGA tijekom reprogramiranja.

Konzultirajte izvorni kod uslužnog programa za pojedinosti o stvarnoj implementaciji.

Upozorenje: Nemojte mijenjati konfiguraciju HPS DDR kontrolera dok CPU radi.
To bi moglo uzrokovati fatalnu grešku sustava jer biste mogli promijeniti konfiguraciju DDR kontrolera kada postoje neizvršene memorijske transakcije iz CPU-a. To znači da kada CPU radi, ne možete reprogramirati FPGA jezgru slikom koja koristi HPS DDR u drugoj konfiguraciji.
Upamtite da OpenCL sustav i Golden Hardware referentni dizajn dostupan s Intel SoC FPGA Embedded Design Suite (EDS) postavljaju HPS DDR u jedan 256-bitni način rada.
Dijelovi CPU sustava kao što je prediktor grananja ili alat za prethodno dohvaćanje tablice stranica mogu izdavati DDR naredbe čak i kada se čini da ništa nije pokrenuto na CPU-u.
Stoga je vrijeme pokretanja jedino sigurno vrijeme za postavljanje konfiguracije HPS DDR kontrolera.
Ovo također implicira da U-boot mora imati sirovu binarnu datoteku file (.rbf) slika za učitavanje u memoriju. U suprotnom, možda omogućujete HPS DDR s neiskorištenim priključcima na FPGA-u, a potom eventualno mijenjate konfiguracije priključnica. Iz tog razloga, OpenCL Linux upravljački program kernela više ne uključuje logiku potrebnu za postavljanje konfiguracije HPS DDR kontrolera.
SW3 dual in-line package (DIP) uključuje Cylone V SoC Development Kit koji kontrolira očekivani oblik .rbf slike (to jest, je li file je komprimiran i/ili šifriran). C5soc i Golden Hardware Reference Design dostupni uz SoC EDS uključuju komprimirane, ali nešifrirane .rbf slike. Postavke SW3 DIP sklopke opisane u Intel FPGA SDK za OpenCL Cyclone V SoC Vodič za početak rada odgovaraju ovoj konfiguraciji .rbf slike.

Povezane veze

HPS-FPGA sučelja
Konfiguriranje SW3 prekidača

1.4.1 Pojedinosti o arhitekturi FPGA sustava
Podrška za Cyclone V SoC Development Kit Reference Platform temelji se na Stratix® V Reference Platform (s5_ref), dostupnoj s Intel FPGA SDK za OpenCL.
Cjelokupna organizacija c5soc Qsys sustava i upravljačkog programa jezgre vrlo su slični onima u s5_ref.
Sljedeće osnovne komponente FPGA iste su u c5soc i s5_ref:

VERSION_ID blok
Mehanizam za odmor

Razdjelnik memorijske banke
Cache snoop sučelje
Sat jezgre

Blokovi pristupa kontrolnom registru (CRA).

1.5 Izrada slike SD Flash kartice
Budući da je Cyclone V SoC FPGA potpuni sustav na čipu, vi ste odgovorni za isporuku pune definicije sustava. Intel preporučuje da ga isporučite u obliku slike SD flash kartice. Intel FPGA SDK za OpenCL korisnik može jednostavno zapisati sliku na mikro SD flash karticu i SoC FPGA ploča je spremna za upotrebu.
Promjena postojeće slike SD Flash kartice na stranici 13
Intel preporučuje da jednostavno modificirate sliku dostupnu s Cyclone V SoC Development Kit Reference Platform. Također imate mogućnost kreiranja nove slike SD flash kartice.
Stvaranje slike SD Flash kartice na stranici 14
Također imate mogućnost kreiranja nove slike SD flash kartice.

1.5.1 Promjena postojeće slike SD Flash kartice
Intel preporučuje da jednostavno modificirate sliku dostupnu s Cyclone V SoC
Referentna platforma za razvojni komplet. Također imate mogućnost kreiranja nove slike SD flash kartice.
Slika c5soc linux_sd_card_image.tgz file dostupan je u direktoriju ALTERAOCLSDKROOT/board/c5soc, gdje ALTERAOCLSDKROOT ukazuje na putanju Intel FPGA SDK-a za instalacijski direktorij OpenCL-a.

Pažnja: Za izmjenu slike SD flash kartice morate imati root ili sudo privilegije.

Za dekompresiju $ALTERAOCLSDKROOT/board/c5soc/linux_sd_card_image.tgz file, pokrenite naredbu tar xvfzlinux_sd_card_image.tgz.
Prevedite hello_world OpenCL exampdizajn pomoću vaše podrške prilagođene platforme. Preimenujte .rbf file koji Intel FPGA SDK za OpenCL Offline Compiler generira kao opencl.rbf i smjestite ga na fat32 particiju unutar slike SD flash kartice.
Možete preuzeti hello_world example dizajn iz OpenCL Design Examples stranicu na Alteri webmjesto.

Postavite .rbf file u fat32 particiju slike flash kartice.
Pažnja: Particija fat32 mora sadržavati i zImage file i .rbf file. Bez .rbf file, dogodit će se fatalna pogreška kada umetnete upravljački program.
Nakon što stvorite sliku SD kartice, zapišite je na mikro SD karticu pozivanjem sljedeće naredbe: sudo dd if=/path/to/sdcard/image.bin of=/dev/sdcard
Da biste testirali sliku svoje SD flash kartice, izvršite sljedeće zadatke:
a. Umetnite mikro SD flash karticu u SoC FPGA ploču.
b. Uključite ploču.
c. Pozovite naredbu pomoćnog programa aocl dijagnostike.

1.5.2 Stvaranje slike SD Flash kartice
Također imate mogućnost kreiranja nove slike SD flash kartice. Generičke upute o izradi nove slike SD flash kartice i ponovnoj izradi postojeće slike SD flash kartice dostupne su na stranici GSRD v14.0.2 – SD kartica na RocketBoards.org webmjesto.
Koraci u nastavku opisuju postupak za stvaranje slike linux_sd_card_image.tgz iz slike SD flash kartice Golden System Reference Design (GSRD):
Bilješka:
Za stvaranje slike iz slike c5soc izvršite sve primjenjive zadatke navedene u ovom postupku.

Preuzmite i raspakirajte sliku GSRD SD flash kartice verzije 14.0 s Rocketboards.org.
Montirajte file tablica dodjele (fat32) i proširena file sistemske (ext3) particije na ovoj slici kao uređaji povratne petlje. Da biste montirali particiju, izvršite sljedeće korake:
a. Odredite početak bajta particije unutar slike pozivanjem /sbin/fdisk -lu image_file naredba.
Na primjerample, particija broj 1 tipa W95 FAT ima pomak bloka od 2121728. S 512 bajtova po bloku, pomak bajta je 512 bajtova x 2121728 = 1086324736 bajtova.
b. Identificirajte uređaj za slobodnu petlju (nprample, /dev/loop0) upisivanjem naredbe losetup -f.
c. Pod pretpostavkom da je /dev/loop0 uređaj za slobodnu petlju, dodijelite sliku svoje flash kartice uređaju za blokiranje petlje pozivanjem losetup /dev/loop0 image_file -0 1086324736 naredba.
d. Montirajte uređaj petlje pozivanjem naredbe mount /dev/loop0 /media/disk1.
U okviru slike file, /media/disk1 sada je montirana fat32 particija.
e. Ponovite korake od a do d za ext3 particiju.

Preuzmite Cyclone V SoC FPGA verziju paketa Intel FPGA Runtime Environment za OpenCL iz Centra za preuzimanje na Alteri webmjesto.
a. Kliknite gumb Preuzmi pored Quartus Prime softverskog izdanja.
b. Navedite verziju izdanja, operativni sustav i način preuzimanja.
c. Pritisnite karticu Dodatni softver i odaberite preuzimanje Intel FPGA
Izvršno okruženje za OpenCL Linux Cyclone V SoC TGZ.
d. Nakon što preuzmete aocl-rte- .arm32.tgz file, raspakirajte ga na
imenik koji posjedujete.
Stavite raspakirani aocl-rte- .arm32 direktorij u /home/root/opencl_arm32_rte direktorij na ext3 particiji slike file.
Izbrišite hardversku mapu(e) vaše prilagođene platforme, a zatim stavite prilagođenu platformu u poddirektorij ploče /home/root/ opencl_arm32_rte.

Napravite init_opencl.sh file u direktoriju /home/root sa sljedećim sadržajem: export ALTERAOCLSDKROOT=/home/root/opencl_arm32_rte export AOCL_BOARD_PACKAGE_ROOT=$ALTERAOCLSDKROOT/board/ izvoz PATH=$ALTERAOCLSDKROOT/bin:$PATH izvoz LD_LIBRARY_PATH=$ALTERAOCLSDKROOT/host/arm32/lib:$LD_LIBRARY_PATH insmod $AOCL_BOARD_PACKAGE_ROOT/driver/aclsoc_drv.ko
Korisnik SDK-a pokreće izvornu naredbu ./init_opencl.sh za učitavanje varijabli okoline i upravljačkog programa OpenCL Linux kernela.
Ako trebate ažurirati pretloader, DTS files, ili Linux kernelu, potreban vam je kompajler arm-linux-gnueabihf-gcc iz SoC EDS-a. Slijedite upute navedene u korisničkom priručniku Intel SoC FPGA Embedded Design Suite kako biste nabavili softver, ponovno ga kompajlirali i ažurirali relevantne files na montiranoj fat32 particiji.
Pažnja: Najvjerojatnije je da morate ažurirati program za predučitavanje ako vaša prilagođena platforma ima različite upotrebe pinova od onih u c5soc-u.
Upamtite: Ako ponovno kompajlirate Linux kernel, ponovno kompajlirajte upravljački program Linux kernela s istim izvorom Linux kernela files. Ako postoji neusklađenost između upravljačkog programa Linux kernela i Linux kernela, upravljački program se neće učitati. Također, morate omogućiti CMA.
Za više informacija pogledajte Ponovno kompajliranje jezgre Linuxa.
Prevedite hello_world OpenCL exampdizajn pomoću vaše podrške prilagođene platforme. Preimenujte .rbf file koji Intel FPGA SDK za OpenCL Offline Compiler generira kao opencl.rbf i smjestite ga na fat32 particiju unutar slike SD flash kartice.
Možete preuzeti hello_world example dizajn iz OpenCL Design Examples stranicu na Alteri webmjesto.
9. Nakon što pohranite sve potrebne files na sliku flash kartice, pozovite sljedeće naredbe:
a. sinkronizacija
b. demontiraj /medij/disk1
c. demontirati gdje je naziv direktorija koji koristite za montiranje ext3 particije u 3 na stranici 3 (npr.ample, /medij/disk2).
d. losetup -d /dev/loop0
e. losetup -d /dev/loop1

Komprimirajte sliku SD flash kartice pozivanjem sljedeće naredbe: tar cvfz .tgz linux_sd_card_image
Dostavite .tgz file unutar korijenskog direktorija vaše prilagođene platforme.
Da biste testirali sliku svoje SD flash kartice, izvršite sljedeće zadatke:
a. Napišite dobivenu nekomprimiranu sliku na micro SD flash karticu.
b. Umetnite mikro SD flash karticu u SoC FPGA ploču.
c. Uključite ploču.
d. Pozovite naredbu pomoćnog programa aocl dijagnostike.

Povezane veze

Korisnički priručnik za Intel SoC FPGA Embedded Design Suite
OpenCL dizajn pramples stranicu na Alteri webmjesto

Ponovno kompajliranje Linux kernela na stranici 16
Da biste omogućili CMA, prvo morate ponovno kompajlirati Linux kernel.
Upit o nazivu uređaja vaše FPGA ploče (dijagnostika)

1.6 Kompajliranje Linux kernela za Cyclone V SoC FPGA
Prije pokretanja OpenCL aplikacija na Cyclone V SoC FPGA ploči, morate kompajlirati izvor Linux kernela, te kompilirati i instalirati OpenCL Linux kernel driver.

Ponovno kompajliranje Linux kernela na stranici 16
Da biste omogućili CMA, prvo morate ponovno kompajlirati Linux kernel.
Kompajliranje i instaliranje upravljačkog programa kernela OpenCL Linux na stranici 17 Kompajlirajte upravljački program kernela OpenCL Linux u odnosu na kompajlirani izvor kernela.

1.6.1 Ponovno kompajliranje Linux kernela
Da biste omogućili CMA, prvo morate ponovno kompajlirati Linux kernel.

Kliknite poveznicu GSRD v14.0 – Kompajliranje Linuxa na stranici Resursi RocketBoards.org webmjesto za pristup uputama o preuzimanju i ponovnoj izradi izvornog koda jezgre Linuxa.
Za korištenje s™ Intel FPGA SDK za OpenCL, navedite socfpga-3.13-rel14.0 kao .
Napomena: Proces izgradnje stvara arch/arm/configs/socfpga_defconfig file. Ovaj file specificira postavke za socfpga zadanu konfiguraciju.
Dodajte sljedeće retke na dno arch/arm/configs/socfpga_defconfig file.
CONFIG_MEMORY_ISOLATION=y
CONFIG_CMA=y
CONFIG_DMA_CMA=y
CONFIG_CMA_DEBUG=y
CONFIG_CMA_SIZE_MBYTES=512
CONFIG_CMA_SIZE_SEL_MBYTES=g
CONFIG_CMA_ALIGNMENT=8
CONFIG_CMA_AREAS=7
Konfiguracijska vrijednost CONFIG_CMA_SIZE_MBYTES postavlja gornju granicu ukupnog broja fizički kontinualne dostupne memorije. Ovu vrijednost možete povećati ako vam je potrebno više memorije.
Pažnja: Ukupna količina fizičke memorije dostupna ARM procesoru na SoC FPGA ploči je 1 GB. Intel ne preporučuje postavljanje CMA upravitelja blizu 1 GB.

Pokrenite naredbu make mrproper za čišćenje trenutne konfiguracije.
Pokrenite naredbu make ARCH=arm socfpga_deconfig.
ARCH=arm označava da želite konfigurirati ARM arhitekturu.
socfpga_defconfig označava da želite koristiti zadanu socfpga konfiguraciju.
Pokrenite naredbu export CROSS_COMPILE=arm-linux-gnueabihf-.
Ova naredba postavlja varijablu okoline CROSS_COMPILE da specificira prefiks željenog lanca alata.

Pokrenite naredbu make ARCH=arm zImage. Rezultirajuća slika dostupna je u arch/arm/boot/zImage file.
Postavite zImage file u fat32 particiju slike flash kartice. Za detaljne upute pogledajte Cyclone V SoC FPGA specifičan GSRD korisnički priručnik na Rocketboards.org.
Napomena: Za ispravno umetanje upravljačkog programa OpenCL Linux kernela, prvo učitajte SDKgenerated.rbf file na FPGA.
Za stvaranje .rbf file, sastaviti SDK dizajn npramps Cyclone V SoC Development Kit referentnom platformom kao ciljanom prilagođenom platformom.
9. Postavite .rbf file u fat32 particiju slike flash kartice.
Pažnja: Particija fat32 mora sadržavati i zImage file i .rbf file. Bez .rbf file, dogodit će se fatalna pogreška kada umetnete upravljački program.

Umetnite programiranu mikro SD karticu, koja sadrži sliku SD kartice koju ste ranije izmijenili ili izradili, u Cyclone V SoC Development Kit i zatim uključite SoC FPGA ploču.
Provjerite verziju instaliranog Linux kernela pokretanjem naredbe uname -r.
Kako biste provjerili jeste li uspješno omogućili CMA u kernelu, s uključenom SoC FPGA pločom, pokrenite naredbu grep init_cma /proc/kallsyms.
CMA je omogućen ako izlaz nije prazan.

Za korištenje ponovno kompajlirane Linux kernela sa SDK-om, kompajlirajte i instalirajte Linux kernel driver.

Povezane veze

Korisnički priručnici za referentni dizajn Golden System (GSRD).

Izrada slike SD Flash kartice na stranici 13
Budući da je Cyclone V SoC FPGA potpuni sustav na čipu, vi ste odgovorni za isporuku pune definicije sustava.

1.6.2 Kompajliranje i instaliranje OpenCL Linux kernela
Kompajlirajte OpenCL Linux upravljački program kernela u odnosu na kompajlirani izvor kernela.

Izvor upravljačkog programa dostupan je u Cyclone V SoC FPGA verziji Intel FPGA Runtime Environment za OpenCL. Osim toga, provjerite jeste li učitali Intel FPGA SDK za .rbf koji generira OpenCL file u FPGA kako bi se spriječila pogrešna instalacija modula jezgre Linuxa.

Preuzmite Cyclone V SoC FPGA verziju paketa Intel FPGA Runtime Environment za OpenCL iz Centra za preuzimanje na Alteri webmjesto.
a. Kliknite gumb Preuzmi pored Quartus Prime softverskog izdanja.
b. Navedite verziju izdanja, operativni sustav i način preuzimanja.
c. Pritisnite karticu Dodatni softver i odaberite preuzimanje Intel FPGA
Izvršno okruženje za OpenCL Linux Cyclone V SoC TGZ.
d. Nakon što preuzmete aocl-rte- .arm32.tgz file, raspakirajte ga na
imenik koji posjedujete.
Izvor upravljačkog programa je u aocl-rte- .arm32/board/c5soc/ imenik upravljačkih programa.
Za ponovno kompajliranje OpenCL Linux upravljačkog programa kernela, postavite KDIR vrijednost u upravljačkom programu Makefile u direktorij koji sadrži izvor Linux kernela files.
Pokrenite naredbu export CROSS_COMPILE=arm-linux-gnueabihf- da označite prefiks vašeg lanca alata.

Pokrenite naredbu make clean.
Pokrenite naredbu make da biste kreirali aclsoc_drv.ko file.
Prenesite direktorij opencl_arm32_rte na Cyclone V SoC FPGA ploču.
Pokretanje scp -r root@vaša-ipaddress: naredba smješta runtime okruženje u/home/root direktorij.

Pokrenite skriptu init_opencl.sh koju ste izradili kada ste izradili sliku SD kartice.
Pozovite naredbu pomoćnog programa aocl dijagnostike. Uslužni program za dijagnostiku vratit će prolazan rezultat nakon što uspješno pokrenete init_opencl.sh.

1.7 poznatih problema
Trenutačno postoje određena ograničenja upotrebe Intel FPGA SDK za OpenCL s Cyclone V SoC Development Kit Reference Platform.

Ne možete nadjačati nazive dobavljača i ploča koje su prijavili nizovi CL_DEVICE_VENDOR i CL_DEVICE_NAME poziva clGetDeviceInfo().
Ako glavno računalo dodijeli stalnu memoriju u zajedničkom DDR sustavu (to jest, HPS DDR) i modificira stalnu memoriju nakon izvođenja kernela, podaci u memoriji mogu postati zastarjeli. Ovaj problem nastaje jer FPGA jezgra ne može njuškati CPU-to-HPS DDR transakcije.
Kako biste spriječili kasnija izvršenja kernela da pristupe zastarjelim podacima, implementirajte jedno od sljedećih rješenja:
• Ne mijenjajte konstantnu memoriju nakon njezine inicijalizacije.
• Ako trebate više __konstantnih skupova podataka, stvorite više međuspremnika konstantne memorije.
• Ako je dostupno, dodijelite stalnu memoriju u FPGA DDR na vašoj akceleratorskoj ploči.
Uslužni program SDK na ARM-u podržava samo naredbe uslužnog programa za program i dijagnostiku.
Naredbe uslužnog programa za flash, instalaciju i deinstalaciju nisu primjenjive na razvojni komplet Cyclone V SoC iz sljedećih razloga:
a. Uslužni program za instalaciju mora kompilirati aclsoc_drv Linux kernel driver i omogućiti ga na SoC FPGA. Razvojni stroj mora izvršiti kompilaciju; međutim, već sadrži izvore Linux kernela za SoC FPGA. Izvori Linux kernela za razvojni stroj razlikuju se od onih za SoC FPGA. Lokacija izvora Linux kernela za SoC FPGA vjerojatno je nepoznata korisniku SDK-a. Slično tome, uslužni program za deinstalaciju također nije dostupan za Cyclone V SoC Development Kit.
Također, isporuka aclsoc_drv na SoC ploču je izazovna jer zadana distribucija Cyclone V SoC Development Kit ne sadrži Linux kernel uključujući files ili kompajler GNU Compiler Collection (GCC).
b. Flash pomoćni program zahtijeva postavljanje .rbf file OpenCL dizajna na FAT32 particiju mikro SD flash kartice. Trenutno ova particija nije montirana kada korisnik SDK-a uključi ploču. Stoga je najbolji način za ažuriranje particije korištenje čitača flash kartice i razvojnog stroja.

Prilikom prebacivanja između izvršne datoteke Intel FPGA SDK za OpenCL Offline Compiler files (.aocx) koji odgovaraju različitim varijantama ploče (to jest, c5soc i c5soc_shareonly), morate koristiti SDK programski uslužni program za učitavanje .aocx file za novu varijantu ploče po prvi put. Ako jednostavno pokrenete glavnu aplikaciju pomoću nove varijante ploče, ali FPGA sadrži sliku iz druge varijante ploče, može doći do fatalne pogreške.
.qxp file ne uključuje dodjele particija sučelja jer softver Quartus Prime dosljedno ispunjava vremenske zahtjeve ove particije.
Kada uključite ploču, njezina adresa kontrole pristupa medijima (MAC) postavlja se na slučajni broj. Ako vaše LAN pravilo ne dopušta ovo ponašanje, postavite MAC adresu izvođenjem sljedećih zadataka:
a. Tijekom pokretanja U-Boota, pritisnite bilo koju tipku za ulazak u U-Boot naredbeni redak.
b. Upišite setenv ethaddr 00:07:ed:00:00:03 u naredbeni redak.
Možete odabrati bilo koju MAC adresu.
c. Upišite naredbu saveenv.
d. Ponovno pokrenite ploču.

1.8 Povijest revizija dokumenta
Tablica 1.
Povijest revizija dokumenta Intel FPGA SDK za OpenCL Cyclone V SoC
Vodič za prijenos referentne platforme razvojnog kompleta

Datum	Verzija	Promjene
svibnja-17	2017.05.08	• Otpuštanje zbog održavanja.
listopad 2016	2016.10.31	• Rebrandirana Altera SDK za OpenCL u Intel FPGA SDK za OpenCL. •Promijenjeno ime Altera Offline Compiler u Intel FPGA SDK za OpenCL Offline Compiler.
svibnja-16	2016.05.02	• Modificirane upute o izradi i modificiranju slike SD flash kartice. • Modificirane upute o ponovnom kompajliranju Linux kernela i OpenCL Linux kernel drivera.
studeni-15	2015.11.02	• Izdanje za održavanje i promijenjene instance Quartusa II u Quartus Prime.
svibnja-15	15.0.0	• U rekonfiguraciji FPGA, uklonjene upute za reprogramiranje jezgre FPGA s . rbf slika zazivanjem mačke fileime>. rbf > naredba /dev/ fpga0 jer se ova metoda ne preporučuje.
Prosinca-14	14.1.0	• Dokument je preimenovan u Vodič za prijenos referentne platforme Altera Cyclone V SoC Development Kit. •Uslužni program za reprogramiranje ažuriran na aocl programfilename>.aocx naredba pomoćnog programa. • Ažuriran je dijagnostički uslužni program na aocl dijagnozu i aocl dijagnozu pomoćna naredba. • Ažurirana je procedura u odjeljku Prijenos referentne platforme na vašu SoC ploču kako bi se uključile upute o prijenosu i modificiranju particije ploče c5soc kako bi se stvorila particija čista za vrijeme za zajamčeni tijek zatvaranja vremena. • Umetnuta je tema Ažuriranje prenesene referentne platforme kako bi se opisale procedure za sljedeće zadatke: 1. Isključujući blok sustava tvrdog procesora (HPS) u particiji ploče 2. Ažuriranje slike SD flash kartice • Ažuriran odjeljak Izrada slike SD Flash kartice. Preporučuje se korištenje verzije 14.0 slike Golden System Reference Design (GSRD) kao početne točke umjesto slike dostupne uz SoC Embedded Design Suite (EDS). • Ažuriran odjeljak Ponovno kompajliranje jezgre Linuxa i upravljačkog programa OpenCL Linux jezgre: 1. Dodana uputa za postavljanje varijable CROSS COMPILE. 2. Promijenili ste naredbu koju pokrećete da biste provjerili je li CMA uspješno omogućen.
srpnja-14	14.0.0	•Prvo izdanje.