intel FPGA SDK OpenCL-i kasutusjuhendile

FPGA SDK OpenCL-i jaoks
Kasutusjuhend

UG-OCL009
2017.05.08
Viimati värskendatud Intel® Quartus® Prime Design Suite'i jaoks: 17.0

Telli
Saada tagasisidet

Sisu peita

1 Intel® FPGA SDK OpenCL™ jaoks Intel® Cyclone®V SoC arenduskomplekti viiteplatvormi teisaldamise juhend

2 Dokumendid / Ressursid

2.1 Viited

3 Seotud postitused

Intel® FPGA SDK OpenCL™ jaoks Intel® Cyclone®V SoC arenduskomplekti viiteplatvormi teisaldamise juhend

V SoC arenduskomplekti võrdlusplatvormi teisaldamise juhend kirjeldab Intel Cyclone V SoC arenduskomplekti võrdlusplatvormi (c5soc) riist- ja tarkvara disaini kasutamiseks koos Inteli tarkvaraarenduskomplektiga (SDK) OpenCL-i jaoks Intel ® FPGA SDK for OpenCL ™ Intel Cyclone. ® . Enne alustamist soovitab Intel tungivalt tutvuda järgmiste dokumentide sisuga.

Intel FPGA SDK OpenCLIntel Cyclone V SoC jaoks Alustamise juhend

Inteli FPGA SDK OpenCL-i kohandatud platvormi tööriistakomplekti kasutusjuhend
Cyclone V seadme käsiraamat, 3. köide: kõvaprotsessorisüsteemi tehniline teatmejuhend Lisaks vaadake Altera lehekülge Cyclone V SoC arenduskomplekt ja SoC Embedded Design Suite websaidilt lisateabe saamiseks. 1 2

Tähelepanu: Intel eeldab, et tunnete põhjalikult Inteli FPGA SDK for OpenCL Custom Platform Toolkiti kasutusjuhendit. Cyclone V SoC arenduskomplekti viiteplatvormi portimise juhend ei kirjelda SDK kohandatud platvormi tööriistakomplekti kasutamist Cyclone V SoC arenduskomplekti kohandatud platvormi rakendamiseks. See kirjeldab ainult erinevusi Cyclone V SoC arenduskomplekti SDK toe ja OpenCL-i kohandatud platvormi üldise Intel FPGA SDK vahel.

Seotud lingid

Intel FPGA SDK OpenCL Cyclone V SoC jaoks Alustamise juhend
Inteli FPGA SDK OpenCL-i kohandatud platvormi tööriistakomplekti kasutusjuhend

Cyclone V seadme käsiraamat, 3. köide: Hard Processor System Technical Reference Manual
Cyclone V SoC arenduskomplekt ja SoC Embedded Design Suite leht Alteras websaidile

OpenCL ja OpenCL logo on Apple Inc. kaubamärgid, mida kasutatakse Khronos Group™ loal.
Inteli FPGA SDK for OpenCL põhineb avaldatud Khronose spetsifikatsioonil ja on läbinud Khronose vastavustestimise protsessi. Praeguse vastavusseisundi leiate aadressilt www.khronos.org/conformance.

Intel Corporation. Kõik õigused kaitstud. Intel, Inteli logo, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus ja Stratix sõnad ja logod on Intel Corporationi või selle tütarettevõtete kaubamärgid USA-s ja/või teistes riikides. Intel garanteerib oma FPGA ja pooljuhttoodete toimimise praeguste spetsifikatsioonide kohaselt vastavalt Inteli standardgarantiile, kuid jätab endale õiguse teha mis tahes tooteid ja teenuseid igal ajal ilma ette teatamata. Intel ei võta endale mingit vastutust ega kohustusi, mis tulenevad siin kirjeldatud teabe, toote või teenuse rakendusest või kasutamisest, välja arvatud juhul, kui Intel on sellega sõnaselgelt kirjalikult nõustunud. Inteli klientidel soovitatakse hankida seadme spetsifikatsioonide uusim versioon enne avaldatud teabele tuginemist ja enne toodete või teenuste tellimuste esitamist.
*Teisi nimesid ja kaubamärke võidakse pidada teiste omandiks.

1.1.1 Cyclone V SoC arenduskomplekti võrdlusplatvormi plaadi variandid
Inteli FPGA SDK OpenCL Cyclone V SoC arenduskomplekti võrdlusplatvormile sisaldab kahte plaadi varianti.

c5soc juhatus
See vaikeplaat võimaldab juurdepääsu kahele DDR-mälupangale. HPS DDR-ile pääseb juurde nii FPGA kui ka CPU. FPGA DDR-ile on juurdepääs ainult FPGA kaudu.
c5soc_sharedonly tahvel
See plaadivariant sisaldab ainult HPS DDR-ühenduvust. FPGA DDR pole juurdepääsetav. See plaadivariant on alatõhusam, kuna ühe DDR-mälupanga toetamiseks on vaja vähem riistvara. C5soc_sharedonly plaat on ka hea prototüüpimisplatvorm lõpliku tootmisplaadi jaoks, millel on üks DDR-mälupank.
Selle plaadivariandi sihtimiseks OpenCL-i kerneli kompileerimisel lisage käsku aoc suvand -board c5soc_sharedonly.
Lisateavet tahvli kohta aoc käsu suvandit, vaadake Intel FPGA SDK for OpenCL programmeerimisjuhendit.

Seotud lingid
Kerneli kompileerimine konkreetse FPGA-plaadi jaoks (-plaat )
1.1.2 Cyclone V SoC arenduskomplekti tugiplatvormi sisu
Cyclone V SoC arenduskomplekti tugiplatvorm koosneb järgmisest files ja kataloogid:

File või Kataloog	Kirjeldus
board_env.xml	laiendatav märgistuskeel (XML) file mis kirjeldab c5soc-i Inteli FPGA SDK-le OpenCL-i jaoks.
linux_sd_card_image.tgz	Tihendatud SD-mälukaardi pilt file mis sisaldab kõike, mida SDK kasutaja vajab Cyclone V SoC arenduskomplekti kasutamiseks koos SDK-ga.
käsi32	Kataloog, mis sisaldab järgmist:

1.1.3 Cyclone V SoC arenduskomplekti asjakohased funktsioonid

Järgmine loend tõstab esile Cyclone V SoC arenduskomplekti komponendid ja funktsioonid, mis on asjakohased Intel FPGA SDK for OpenCL jaoks:

Kahetuumaline ARM Cortex-A9 protsessor, milles töötab 32-bitine Linux.

Täiustatud laiendatav liides (AXI) siin HPS-i ja FPGA-südamiku vahel.
Kaks kõvastunud DDR-mälukontrollerit, millest igaüks on ühendatud 1 gigabaidise (GB) DDR3 SDRAM-iga.
— Üks DDR-kontroller on juurdepääsetav ainult FPGA-tuumale (st FPGA-DDR-ile).
— Teine DDR-kontroller on juurdepääsetav nii HPS-ile kui ka FPGA-le (st HPS-i DDR-ile). See jagatud kontroller võimaldab vaba mälu jagamist protsessori ja FPGA tuuma vahel.

Protsessor saab FPGA põhikanga ümber konfigureerida.

1.1.3.1 Cyclone V SoC arenduskomplekti võrdlusplatvormi disaini eesmärgid ja otsused Intel lähtub Cyclone V SoC arenduskomplekti tugiplatvormi rakendamisel mitmest disainieesmärgist ja -otsusest. Intel soovitab selle võrdlusplatvormi oma SoC FPGA-plaadile portimisel kaaluda neid eesmärke ja otsuseid.
Allpool on toodud c5soc disaini eesmärgid:

Tagage FPGA ja DDR-mälusüsteemi(de) tuumade vahel suurim võimalik ribalaius.
Veenduge, et FPGA (st OpenCL-i tuumade) arvutused ei segaks muid protsessori ülesandeid, mis võivad hõlmata välisseadmete teenindamist.

Jätke liidese komponentide asemel kerneli arvutamiseks võimalikult palju FPGA ressursse.

Allpool on toodud kõrgetasemelised disainiotsused, mis on Inteli disainieesmärkide otsesed tagajärjed.

Võrdlusplatvorm kasutab ainult kõige laiema võimaliku konfiguratsiooniga kõvasid DDR-mälukontrollereid (256 bitti).
FPGA suhtleb HPS-i DDR-mälukontrolleriga otse, ilma AXI siini ja HPS-i sees olevat L3-lülitit kaasamata. Otseside tagab DDR-ile parima võimaliku ribalaiuse ja hoiab FPGA arvutustel CPU ja selle perifeeria vahelist suhtlust häirimas.
Scatter-Gather Direct memory access (SG-DMA) ei kuulu FPGA liidese loogikasse. DDR-mälusüsteemide vahel suurte andmemahtude ülekandmise asemel salvestage andmed jagatud HPS-i DDR-i. Otsene juurdepääs protsessori mälule FPGA kaudu on tõhusam kui DMA. See säästab riistvararessursse (st FPGA-ala) ja lihtsustab Linuxi kerneli draiverit.
Hoiatus: Mälu ülekanne jagatud HPS-i DDR-süsteemi ja ainult FPGA-le juurdepääsetava DDR-süsteemi vahel on väga aeglane. Kui otsustate
mälu sel viisil edastamiseks kasutage seda ainult väga väikese andmemahu jaoks.
Host ja seade teostavad üksteise vahel mitte-DMA andmeedastust HPS-FPGA (H2F) silla kaudu, kasutades ainult ühte 32-bitist porti. Põhjus on selles, et ilma DMA-ta saab Linuxi tuum väljastada ainult ühe 32-bitise lugemis- või kirjutamistaotluse, mistõttu pole vaja laiemat ühendust.
Host saadab kerge H2F (LH2F) silla kaudu seadmesse juhtsignaale.
Kuna juhtsignaalid hostist seadmesse on väikese ribalaiusega signaalid, on LH2F sild selle ülesande jaoks ideaalne.

1.2 Võrdlusplatvormi teisaldamine teie SoC FPGA plaadile
Cyclone V SoC arenduskomplekti viiteplatvormi portimiseks oma SoC FPGA-plaadile tehke järgmised toimingud.

Valige oma disaini lähtepunktiks c5soc Reference Platformi üks DDR-mälu või kaks DDR-mälu versiooni.
Värskendage tihvtide asukohti failis ALTERAOCLSDKROOT/board/c5soc/ /top.qsf file, kus ALTERAOCLSDKROOT on tee Inteli FPGA SDK asukohta OpenCL-i installimiseks ja on tahvli variandi katalooginimi. Kataloog c5soc_sharedonly on ühe DDR-mälusüsteemiga plaadivariandi jaoks. Kataloog c5soc on mõeldud kahe DDR-mälusüsteemiga plaadivariandile.
Värskendage HPS-i ja/või FPGA SDRAM-i plokkide DDR-i sätteid jaotises ALTERAOCLSDKROOT/board/c5soc/ /system.qsys file.
4. Kõik Inteli FPGA SDK OpenCL-i eelistatud plaatide kujundustele peavad saavutama garanteeritud ajastuse sulgemise. Seetõttu peab kujunduse paigutus olema ajaliselt puhas. C5soc-plaadi partitsiooni (acl_iface_partition.qxp) portimiseks oma SoC FPGA-plaadile tehke järgmised toimingud.
Üksikasjalike juhiste saamiseks plaadi partitsiooni muutmise ja säilitamise kohta vaadake Quartust
Peatükk Quartus Prime'i standardväljaande käsiraamatu peatükk hierarhilise ja meeskonnapõhise disaini peatükk.
a. Eemaldage fail acl_iface_partition.qxp kataloogist ALTERAOCLSDKROOT/board/c5soc/c5soc.
b. Lubage acl_iface_region LogicLock™ piirkond, muutes Tcl-i käsu set_global_assignment -name LL_ENABLED OFF -section_id acl_iface_region väärtuseks set_global_assignment -name LL_ENABLED ON -section_id acl_iface_region
c. Kompileerige oma tahvli jaoks OpenCL-i tuum.
d. Vajadusel kohandage LogicLocki piirkonna suurust ja asukohta.
e. Kui olete veendunud, et teie kujunduse paigutus on ajaliselt puhas, eksportige see partitsioon acl_iface_partition.qxp Quartus Prime'i eksporditud partitsioonina File.
Nagu on kirjeldatud jaotises Garanteeritud ajastusvoo loomine AIntel FPGA SDK for OpenCL Custom Platform Toolkiti kasutusjuhendis, importides selle .qxp file tipptasemel konstruktsiooni puhul täidate nõuet pakkuda plaadikujundust garanteeritud ajastuse sulgemise vooluga.
Tegureid, mis võivad mõjutada teie eksporditud partitsiooni tulemuste kvaliteeti (QoR), vaadake jaotisest Exported Board Partition tulemuste kvaliteedi kaalutlused jaotises Intel FPGA SDK for OpenCL Custom Platform Toolkit User Guide.
f. Keelake acl_iface_region LogicLocki piirkond, ennistades 2. toimingus oleva käsu tagasi väärtusele set_global_assignment -name LL_ENABLED OFF section_id acl_iface_region.
Kui teie SoC FPGA-plaat kasutab HPS-i ploki erinevaid kontakte ja perifeeriaid, taastage eellaadur ja seadmepuu allikas (DTS) file. Kui muudate HPS DDR-mälukontrolleri sätteid, taastage eellaadija.
Looge SD-mälukaardi pilt.
Looge oma kohandatud platvorm, mis sisaldab SD-mälukaardi kujutist.
Kaaluge oma kohandatud platvormi käituskeskkonna versiooni loomist, et seda saaks kasutada koos Intel FPGA Runtime Environmentiga (RTE) OpenCL-i jaoks. Teie kohandatud platvormi RTE-versioon ei sisalda riistvarakatalooge ega SD-mälukaardi kujutist. See kohandatud platvorm laaditakse SoC FPGA-süsteemi, et võimaldada hostrakenduste käitamist. Seevastu kohandatud platvormi SDK versioon on SDK jaoks vajalik OpenCL-i tuumade kompileerimiseks.
Näpunäide. RTE jaoks võite kasutada oma kohandatud platvormi SDK versiooni. Päästma
ruumi, eemaldage SD-mälukaardi kujutis oma kohandatud platvormi RTE-versioonist.
Testige oma kohandatud platvormi.
Lisateavet leiate Intel FPGA SDK for OpenCL Custom Platform Toolkiti kasutusjuhendi jaotisest Riistvara disaini testimine.

Seotud lingid

Riistvara disaini testimine
Quartus Prime'i inkrementaalne kompilatsioon hierarhilise ja meeskonnapõhise disaini jaoks

Garanteeritud ajastusvoo loomine
Eksporditud tahvli vaheseina tulemuste üldised kaalutlused

1.2.1 Teisaldatud viiteplatvormi värskendamine
Cyclone V SoC arenduskomplekti tugiplatvormi praeguses versioonis asub HPS-i plokk partitsioonis, mis määratleb kogu kernelivälise loogika. Siiski ei saa te HPS-i eksportida faili .qxp osana file. Olemasoleva kohandatud platvormi värskendamiseks, mida muutsite c5soc eelmisest versioonist, rakendage QXP-säilitusvoog, värskendage SD-mälukaardi kujutist, et hankida uusim käituskeskkond, ja värskendage faili board_spec.xml file automatiseerimise lubamiseks.
Altera® SDK OpenCL-i versioonile 14.1 ja uuematele versioonidele kontrollib board_spec.xml file tahvliteabe jaoks ja rakendab automaatseid värskendusi. Kuna muudate
kujundada QXP säilitamisvoo rakendamisega, peate värskendama faili board_spec.xml file selle vormingusse praeguses versioonis. Värskendades file võimaldab SDK-l eristada säilitamata kohandatud platvorme ja praegusi QXP-põhiseid kohandatud platvorme. Lisateabe saamiseks vaadake Intel FPGA SDK for OpenCL Custom Platform Toolkiti kasutusjuhendit edasiühilduvuse kohta kohandatud platvormi automatiseerimine.

QXP-säilitusvoo rakendamiseks Cyclone V SoC FPGA riistvarakujunduses, mis on porditud c5soc eelmisest versioonist, tehke järgmised toimingud, et luua alamsektsioon, et välistada HPS .qxp-st. file:
a. Enne kernelivälise loogika ümber partitsiooni loomist looge .qsf Quartus Prime'i sätetes partitsioon HPS-i ümber File.
Näiteksample:
# Jagage HPS-ile pühendatud I/O set_instance_assignment -nimi PARTITION_HIERARCHY borde_18261 - modelleeriv eksemplar käsitsi partitsiooniks "system:the_system|system_acl_iface:acl_iface|system_acl_iface_hps_0:hps_0|system_acl_hps_psiohpsio| system_acl_iface_hps_0_hps_io_border:border" -section_id "system_acl_iface_hps_0_hps_io_border:border"
# Määrake partitsiooni tüübiks HPS_PARTITION, mida ülejäänud Quartus töötleb õigesti
set_global_assignment -name PARTITION_TYPE HPS_PARTITION -section_id "system_acl_iface_hps_0_hps_io_border:border"
quartus_cdb top -c top
–incremental_compilation_export=acl_iface_partition.qxp
–incremental_compilation_export_partition_name=acl_iface_partition
–incremental_compilation_export_post_synth=on
–incremental_compilation_export_post_fit=on
–incremental_compilation_export_routing=on
–incremental_compilation_export_flatten=off
Pärast HPS-i partitsioonist väljajätmist võite importida faili .qxp file ja koostage oma kujundus.
Värskendage SD-mälukaardi kujutist Intel FPGA RTE praeguse versiooniga OpenCL-i jaoks, tehes järgmised toimingud.
a. Paigaldage file jaotustabel (fat32) ja laiendatud file süsteemi (ext3) partitsioonid olemasoleval pildil tagasisilmusseadmetena. Üksikasjalike juhiste saamiseks vaadake jaotise SD-välkmälukaardi kujutise loomine 2. sammu.
b. Eemaldage kataloogist /home/root/opencl_arm32_rte files RTE eelmisest versioonist.
c. Laadige alla ja pakkige RTE praegune versioon lahti kataloogi /home/root/opencl_arm32_rte.
d. Aastal /driver/version.h file kohandatud platvormil, värskendage ACL_DRIVER_VERSION määrangut väärtusele . (ntample, 16.1.x, kus 16.1 on SDK versioon ja x on teie määratud draiveri versioon).
e. Ehitage draiver uuesti.
f. Kustutage kohandatud platvormi riistvarakaust(id). Kopeerige kohandatud platvorm koos värskendatud draiveriga kataloogi /home/root/opencl_arm_rte/board.
g. Kopeerige Altera.icd file kataloogist /home/root/opencl_arm32_rte ja lisage see kataloogi /etc/OpenCL/vendors.
h. Ühendage lahti ja testige uut pilti. Üksikasjalike juhiste saamiseks vaadake samme 8–11 jaotises SD-välkmälukaardi pildi koostamine.

Seotud lingid

SD-mälukaardi kujutise loomine lk 14
Samuti on teil võimalus luua uus SD-mälukaardi pilt.
Kohandatud platvormi automatiseerimine edasiühilduvuse tagamiseks

1.3 Tarkvara tugi jagatud mälu jaoks
Jagatud füüsiline mälu FPGA ja CPU vahel on eelistatud mälu OpenCL-i tuumade jaoks, mis töötavad SoC FPGA-del. Kuna FPGA pääseb juurde jagatud füüsilisele mälule, mitte jagatud virtuaalmälule, pole sellel juurdepääsu protsessori lehetabelitele, mis seovad kasutaja virtuaalsed aadressid füüsiliste lehtede aadressidega.
Mis puudutab riistvara, siis OpenCL-i tuumad pääsevad jagatud füüsilisele mälule otseühenduse kaudu HPS DDR kõvamälu kontrolleriga. Mis puutub tarkvarasse, siis jagatud füüsilise mälu tugi hõlmab järgmisi kaalutlusi.

Tüüpilised tarkvararakendused protsessori mälu eraldamiseks (ntample, funktsioon malloc()) ei saa eraldada mälupiirkonda, mida FPGA võib kasutada.
Funktsiooni malloc() eraldatud mälu on virtuaalmälu aadressiruumis külgnev, kuid tõenäoliselt ei ole kõik aluseks olevad füüsilised lehed füüsiliselt külgnevad. Sellisena peab host suutma eraldada füüsiliselt külgnevaid mälupiirkondi. Seda võimalust Linuxi kasutajaruumi rakendustes aga pole. Seetõttu peab jaotamise teostama Linuxi kerneli draiver.
OpenCL SoC FPGA Linuxi kerneli draiver sisaldab funktsiooni mmap() jagatud füüsilise mälu eraldamiseks ja selle kasutajaruumi kaardistamiseks. Funktsioon mmap() kasutab tavalist Linuxi kerneli kõnet dma_alloc_coherent(), et taotleda füüsiliselt külgnevaid mälupiirkondi seadmega jagamiseks.
Vaikimisi Linuxi tuumas ei eralda dma_alloc_coherent() füüsiliselt külgnevat mälu, mille suurus on üle 0.5 megabaidi (MB). Et võimaldada funktsioonil dma_alloc_coherent() eraldada suuri koguseid füüsiliselt külgnevat mälu, lubage Linuxi kerneli külgmälu eraldaja (CMA) funktsioon ja kompileerige Linuxi kernel uuesti.
Cyclone V SoC arenduskomplekti võrdlusplatvormi jaoks haldab CMA 512 MB 1 GB füüsilisest mälust. Saate seda väärtust suurendada või vähendada olenevalt rakenduse vajatavast ühismälu mahust. Kutse dma_alloc_coherent() ei pruugi olla võimeline eraldama kogu 512 MB füüsiliselt külgnevat mälu; Siiski võib see tavapäraselt hankida umbes 450 MB mälu.

CPU suudab vahemällu salvestada, mille dma_alloc_coherent() kõne eraldab. Eelkõige pole OpenCL-i tuumadele nähtavad hostirakenduse kirjutamistoimingud. Funktsioon mmap() OpenCL SoC FPGA Linuxi kerneli draiveris sisaldab ka väljakutseid funktsioonile pgprot_noncached() või remap_pf_range(), et keelata selgesõnaliselt selle mälupiirkonna vahemälu.
Pärast seda, kui funktsioon dma_alloc_coherent() eraldab füüsiliselt külgneva mälu, tagastab funktsioon mmap() virtuaalse aadressi vahemiku algusesse, mis on eraldatava mälu aadressivahemik. Hostirakendus nõuab mälule juurdepääsuks seda virtuaalset aadressi. Teisest küljest nõuavad OpenCL-i tuumad füüsilisi aadresse. Linuxi kerneli draiver jälgib virtuaalse ja füüsilise aadressi vastendamist. Saate kaardistada füüsilised aadressid, mille mmap() tagastab, tegelike füüsiliste aadressidega, lisades draiverile päringu.
Aocl_mmd_shared_mem_alloc() MMD rakendusliidese (API) kutse sisaldab järgmisi päringuid:
a. Funktsioon mmap(), mis eraldab mälu ja tagastab virtuaalse aadressi.
b. Lisapäring, mis vastendab tagastatud virtuaalse aadressi füüsilise aadressiga.
Seejärel tagastab aocl_mmd_shared_mem_alloc() MMD API kutse kaks aadressi
— tegelik tagastatud aadress on virtuaalne aadress ja füüsiline aadress läheb seadme_ptr_out.
Märkus. Draiver saab vastendada ainult virtuaalaadresse, mille funktsioon mmap() tagastab füüsilistele aadressidele. Kui taotlete mõne muu virtuaalse kursori füüsilist aadressi, tagastab draiver NULL-väärtuse.

Hoiatus: Inteli FPGA SDK OpenCL-i käitusaja teekide jaoks eeldab, et jagatud mälu on esimene failis board_spec.xml loetletud mälu file. Teisisõnu, füüsiline aadress, mille Linuxi kerneli draiver saab, muutub Avalon®-i aadressiks, mille OpenCL-i kernel HPS SDRAM-ile edastab.
Seoses käitusaja teegiga kasutage ühismälu seadmepuhvrina jaotamiseks kõnet clCreateBuffer() järgmisel viisil:

Kahe DDR-plaadi variandi puhul, millel on nii jagatud kui ka mittejagatud mälu, eraldab clCreateBuffer() jagatud mälu, kui määrate lipu CL_MEM_USE_HOST_PTR. Muude lippude kasutamine paneb clCreateBuffer() eraldama puhvrit mittejagatud mällu.
Ainult jagatud mäluga ühe DDR-plaadi variandi puhul eraldab clCreateBuffer() jagatud mälu olenemata sellest, millise lipu määrate.
Praegu reguleerib ARM-i protsessori 32-bitine Linuxi tugi jagatud mälu toe ulatust SDK käitusaja teekides. Teisisõnu, käitusaegsed teegid, mis on kompileeritud teistesse keskkondadesse (ntample, x86_64 Linux või 64-bitine Windows) ei toeta ühismälu.
C5soc ei rakendanud jagatud ja mittejagatud mälu eristamiseks heterogeenset mälu järgmistel põhjustel.
1. Ajalugu – heterogeense mälu tugi ei olnud ühismälu toe algse loomise ajal saadaval.
2. Ühtne liides – kuna OpenCL on avatud standard, säilitab Intel järjepidevuse heterogeensete andmetöötlusplatvormide müüjate vahel. Seetõttu kasutatakse ühismälu eraldamiseks ja kasutamiseks sama liidest, mida teiste plaaditootjate arhitektuurid.

1.4 FPGA ümberseadistamine
SoC FPGA-de puhul saab protsessor FPGA põhikanga ümber konfigureerida ilma protsessori tööd katkestamata. FPGA Manageri riistvaraplokk, mis paikneb HPS-i ja FPGA tuuma vahel, teostab ümberseadistamise. Linuxi kernel sisaldab draiverit, mis võimaldab hõlpsat juurdepääsu FPGA-haldurile.

To view FPGA tuuma olekut, käivitage käsk cat /sys/class/fpga/fpga0/ status.
Inteli FPGA SDK for OpenCL programmiutiliit, mis on saadaval koos Cyclone V SoC arenduskomplekti võrdlusplatvormiga, kasutab seda liidest FPGA programmeerimiseks. Töötava CPU-ga FPGA-tuuma ümberprogrammeerimisel täidab programmi utiliit kõiki järgmisi ülesandeid.
1. Enne ümberprogrammeerimist keelake kõik sidesillad FPGA ja HPS vahel, nii H2F kui ka LH2F sillad.
Pärast ümberprogrammeerimise lõppu lubage need sillad uuesti.
Tähelepanu: OpenCL-süsteem ei kasuta FPGA-HPS (F2H) silda. Lisateabe saamiseks vaadake jaotist HPS-FPGA liidesed Cyclone V seadme käsiraamatu 3. köites: Hard Processor System Technical Reference Manual.
2. Veenduge, et FPGA ja HPS DDR-kontrolleri vaheline seos on ümberprogrammeerimise ajal keelatud.
3. Veenduge, et FPGA katkestused on ümberprogrammeerimise ajal keelatud.
Samuti teavitage draiverit ümberprogrammeerimise ajal kõigist FPGA katkestustest keeldumisest.

Tegeliku rakendamise üksikasjade saamiseks vaadake programmi utiliidi lähtekoodi.

Hoiatus: Ärge muutke HPS DDR-kontrolleri konfiguratsiooni, kui protsessor töötab.
See võib põhjustada saatusliku süsteemivea, kuna võite muuta DDR-kontrolleri konfiguratsiooni, kui protsessoris on täitmata mälutehinguid. See tähendab, et kui protsessor töötab, ei tohi te FPGA tuuma ümber programmeerida kujutisega, mis kasutab HPS DDR-i teises konfiguratsioonis.
Pidage meeles, et OpenCL-süsteem ja Intel SoC FPGA Embedded Design Suite'iga (EDS) saadaolev Golden Hardware võrdlusdisain seavad HPS DDR-i ühte 256-bitisesse režiimi.
CPU süsteemiosad, nagu haru ennustaja või lehetabeli eeltooja, võivad anda DDR-käske isegi siis, kui tundub, et protsessoris ei tööta midagi.
Seetõttu on alglaadimisaeg ainus ohutu aeg HPS DDR-kontrolleri konfiguratsiooni seadistamiseks.
See tähendab ka seda, et U-bootil peab olema töötlemata binaar file (.rbf) pilt mällu laadimiseks. Vastasel juhul võite lubada HPS-i DDR-i FPGA-l kasutamata portidega ja seejärel potentsiaalselt muuta pordi konfiguratsioone. Sel põhjusel ei sisalda OpenCL Linuxi kerneli draiver enam HPS DDR-kontrolleri konfiguratsiooni seadistamiseks vajalikku loogikat.
SW3 kaherealine pakett (DIP) lülitab sisse Cylone V SoC arenduskomplekti, mis juhib .rbf-kujutise eeldatavat vormi (st kas file on tihendatud ja/või krüptitud). C5soc ja SoC EDS-iga saadaolev Golden Hardware Reference Design sisaldavad tihendatud, kuid krüptimata .rbf-kujutisi. OpenCL Cyclone V SoC alustamisjuhendis Intel FPGA SDK kirjeldatud SW3 DIP-lüliti sätted vastavad sellele .rbf-kujutise konfiguratsioonile.

Seotud lingid

HPS-FPGA liidesed
SW3 lülitite konfigureerimine

1.4.1 FPGA süsteemiarhitektuuri üksikasjad
Cyclone V SoC arenduskomplekti tugiplatvormi tugi põhineb Stratix® V võrdlusplatvormil (s5_ref), mis on saadaval Inteli FPGA SDK-ga OpenCL-i jaoks.
C5soc Qsys süsteemi ja kerneli draiveri üldine ülesehitus on väga sarnane s5_ref omadega.
Järgmised FPGA põhikomponendid on samad nii c5soc kui ka s5_ref puhul:

VERSION_ID blokk
Puhkemehhanism

Mälupanga jagaja
Vahemälu snoop-liides
Kerneli kell

Kontrolli registri juurdepääsu (CRA) plokke

1.5 SD-mälukaardi kujutise loomine
Kuna Cyclone V SoC FPGA on kiibil olev täissüsteem, vastutate süsteemi täieliku määratluse edastamise eest. Intel soovitab teil selle edastada SD-mälukaardi kujutisena. Intel FPGA SDK for OpenCL kasutaja saab lihtsalt pildi micro SD välkmälukaardile kirjutada ja SoC FPGA plaat on kasutamiseks valmis.
Olemasoleva SD-välkmälukaardi kujutise muutmine lk 13
Intel soovitab teil lihtsalt Cyclone V SoC arenduskomplekti võrdlusplatvormi abil saadaolevat pilti muuta. Samuti on teil võimalus luua uus SD-mälukaardi pilt.
SD-mälukaardi kujutise loomine lk 14
Samuti on teil võimalus luua uus SD-mälukaardi pilt.

1.5.1 Olemasoleva SD-välkmälukaardi kujutise muutmine
Intel soovitab teil lihtsalt Cyclone V SoC-ga saadaolevat pilti muuta
Arenduskomplekti tugiplatvorm. Samuti on teil võimalus luua uus SD-mälukaardi pilt.
Pilt c5soc linux_sd_card_image.tgz file on saadaval kataloogis ALTERAOCLSDKROOT/board/c5soc, kus ALTERAOCLSDKROOT osutab Inteli FPGA SDK teele OpenCL-i installikataloogi jaoks.

Tähelepanu: SD-mälukaardi kujutise muutmiseks peavad teil olema juur- või sudo-õigused.

Faili $ALTERAOCLSDKROOT/board/c5soc/linux_sd_card_image.tgz lahtipakkimiseks file, käivitage käsk tar xvfzlinux_sd_card_image.tgz.
Kompileerige hello_world OpenCL-i eksample disaini, kasutades teie kohandatud platvormi tuge. Nimetage .rbf ümber file mille Inteli FPGA SDK for OpenCL Offline Compiler genereerib kui opencl.rbf, ja asetage see SD-mälukaardi kujutises fat32 partitsioonile.
Saate alla laadida hello_world example disain OpenCL Design Examples lehel Alteras websaidile.

Asetage .rbf file välkmälukaardi kujutise fat32 sektsiooni.
Tähelepanu: Fat32 partitsioon peab sisaldama mõlemat faili zImage file ja .rbf file. Ilma .rbf-ita file, tekib draiveri sisestamisel saatuslik viga.
Pärast SD-kaardi kujutise loomist kirjutage see mikro-SD-kaardile, käivitades järgmise käsu: sudo dd if=/path/to/sdcard/image.bin of=/dev/sdcard
SD-mälukaardi kujutise testimiseks tehke järgmised toimingud.
a. Sisestage micro SD välkmälukaart SoC FPGA plaadile.
b. Lülitage plaat sisse.
c. Käivitage utiliidi aocl diagnoosi käsk.

1.5.2 SD-mälukaardi kujutise loomine
Samuti on teil võimalus luua uus SD-mälukaardi pilt. Üldised juhised uue SD-mälukaardi kujutise ja olemasoleva SD-mälukaardi kujutise taastamise kohta on saadaval RocketBoards.org lehel GSRD v14.0.2 – SD-kaart. websaidile.
Järgmised sammud kirjeldavad linux_sd_card_image.tgz kujutise loomist Golden System Reference Design (GSRD) SD-välkmälukaardi kujutisest:
Märkus.
Kujutise loomiseks c5soc-kujutisest tehke kõik selles protseduuris kirjeldatud toimingud.

Laadige saidilt Rocketboards.org alla ja pakkige lahti GSRD SD-mälukaardi kujutise versioon 14.0.
Paigaldage file jaotustabel (fat32) ja laiendatud file süsteemi (ext3) partitsioonid sellel pildil tagasisilmusseadmetena. Sektsiooni ühendamiseks toimige järgmiselt.
a. Määrake pildi partitsiooni baidi algus, käivitades faili /sbin/fdisk -lu image_file käsk.
Näiteksample, tüübi W1 FAT partitsiooni number 95 ploki nihe on 2121728. Kui ploki kohta on 512 baiti, on baitide nihe 512 baiti x 2121728 = 1086324736 baiti.
b. Tuvastage vaba ahela seade (ntample, /dev/loop0), tippides käsu losstup -f.
c. Eeldades, et /dev/loop0 on vaba ahela seade, määrake oma välkmälukaardi kujutis silmusploki seadmele, kutsudes esile lossi /dev/loop0 image_file -0 1086324736 käsk.
d. Ühendage silmusseade, käivitades käsu mount /dev/loop0 /media/disk1.
Pildi sees file, /media/disk1 on nüüd ühendatud fat32 partitsioon.
e. Korrake samme a kuni d ext3 partitsiooni jaoks.

Laadige Altera allalaadimiskeskusest alla Intel FPGA Runtime Environment for OpenCL paketi Cyclone V SoC FPGA versioon websaidile.
a. Klõpsake Quartus Prime'i tarkvaraväljaande kõrval olevat nuppu Laadi alla.
b. Määrake väljalaske versioon, operatsioonisüsteem ja allalaadimisviis.
c. Klõpsake vahekaarti Täiendav tarkvara ja valige Intel FPGA allalaadimiseks
Käituskeskkond OpenCL Linux Cyclone V SoC TGZ jaoks.
d. Pärast faili aocl-rte- allalaadimist .arm32.tgz file, pakkige see lahti
kataloog, mis teile kuulub.
Asetage pakkimata aocl-rte- .arm32 kataloogi /home/root/opencl_arm32_rte kataloogi pildi ext3 partitsioonis file.
Kustutage kohandatud platvormi riistvarakaust(id) ja seejärel asetage kohandatud platvorm /home/root/opencl_arm32_rte plaadi alamkataloogi.

Looge fail init_opencl.sh file kataloogis /home/root järgmise sisuga: export ALTERAOCLSDKROOT=/home/root/opencl_arm32_rte export AOCL_BOARD_PACKAGE_ROOT=$ALTERAOCLSDKROOT/board/ export PATH=$ALTERAOCLSDKROOT/bin:$PATH eksport LD_LIBRARY_PATH=$ALTERAOCLSDKROOT/host/arm32/lib:$LD_LIBRARY_PATH insmod $AOCL_BOARD_PACKAGE_ROOT/driver/aclsoc_drv.ko
SDK kasutaja käivitab keskkonnamuutujate ja OpenCL Linuxi kernelidraiveri laadimiseks käsu source ./init_opencl.sh.
Kui teil on vaja eellaadijat värskendada, siis DTS files või Linuxi kernel, vajate SoC EDS-i kompilaatorit arm-linux-gnueabihf-gcc. Tarkvara hankimiseks, selle uuesti kompileerimiseks ja asjakohase värskendamiseks järgige Intel SoC FPGA Embedded Design Suite'i kasutusjuhendis toodud juhiseid. files paigaldatud fat32 partitsioonile.
Tähelepanu: On tõenäoline, et peate eellaadijat värskendama, kui teie kohandatud platvormil on erinevad nööpnõelte kasutusviisid kui versioonis c5soc.
Pidage meeles: kui kompileerite Linuxi tuuma uuesti, kompileerige Linuxi kerneli draiver uuesti sama Linuxi tuuma allikaga files. Kui Linuxi kerneli draiveri ja Linuxi kerneli vahel on mittevastavus, siis draiverit ei laadita. Samuti peate lubama CMA.
Lisateavet leiate jaotisest Linuxi tuuma uuesti kompileerimine.
Kompileerige hello_world OpenCL-i eksample disaini, kasutades teie kohandatud platvormi tuge. Nimetage .rbf ümber file mille Inteli FPGA SDK for OpenCL Offline Compiler genereerib kui opencl.rbf, ja asetage see SD-mälukaardi kujutises fat32 partitsioonile.
Saate alla laadida hello_world example disain OpenCL Design Examples lehel Alteras websaidile.
9. Pärast seda, kui olete salvestanud kõik vajalikud files flash-kaardi kujutisele, käivitage järgmised käsud:
a. sünkroonimine
b. ühenda lahti /media/disk1
c. lahti ühendama kus on kataloogi nimi, mida kasutate ext3 partitsiooni ühendamiseks 3. leheküljel 3 (ntample, /media/disk2).
d. Lostup -d /dev/loop0
e. Lostup -d /dev/loop1

Tihendage SD-mälukaardi kujutis, käivitades järgmise käsu: tar cvfz .tgz linux_sd_card_image
Tarnige .tgz file teie kohandatud platvormi juurkataloogis.
SD-mälukaardi kujutise testimiseks tehke järgmised toimingud.
a. Kirjutage saadud tihendamata pilt micro SD-mälukaardile.
b. Sisestage micro SD välkmälukaart SoC FPGA plaadile.
c. Lülitage plaat sisse.
d. Käivitage utiliidi aocl diagnoosi käsk.

Seotud lingid

Intel SoC FPGA Embedded Design Suite kasutusjuhend
OpenCL Design Examples lehel Alteras websaidile

Linuxi tuuma uuesti kompileerimine lk 16
CMA lubamiseks peate esmalt Linuxi kerneli uuesti kompileerima.
Teie FPGA-plaadi seadme nime päring (diagnoos)

1.6 Linuxi tuuma kompileerimine Cyclone V SoC FPGA jaoks
Enne OpenCL-i rakenduste käivitamist Cyclone V SoC FPGA-plaadil peate kompileerima Linuxi kerneli allika ning kompileerima ja installima OpenCL-i Linuxi tuumadraiveri.

Linuxi tuuma uuesti kompileerimine lk 16
CMA lubamiseks peate esmalt Linuxi kerneli uuesti kompileerima.
OpenCL Linuxi tuumadraiveri kompileerimine ja installimine lk 17 Kompileerige OpenCL Linuxi kerneli draiver kompileeritud kerneli allika vastu.

1.6.1 Linuxi tuuma uuesti kompileerimine
CMA lubamiseks peate esmalt Linuxi kerneli uuesti kompileerima.

Klõpsake saidi RocketBoards.org lehel Ressursid linki GSRD v14.0 – Linuxi koostamine webLinuxi tuuma lähtekoodi allalaadimise ja taasehitamise juhistele pääsemiseks.
Kasutamiseks™ Intel FPGA SDK for OpenCL määrake väärtuseks socfpga-3.13-rel14.0 .
Märkus. Ehitusprotsess loob faili arch/arm/configs/socfpga_defconfig file. See file määrab socfpga vaikekonfiguratsiooni sätted.
Lisage arch/arm/configs/socfpga_defconfig allossa järgmised read file.
CONFIG_MEMORY_ISOLATION=y
CONFIG_CMA=y
CONFIG_DMA_CMA=y
CONFIG_CMA_DEBUG=y
CONFIG_CMA_SIZE_MBYTES=512
CONFIG_CMA_SIZE_SEL_MBYTES=y
CONFIG_CMA_ALIGNMENT=8
CONFIG_CMA_AREAS=7
Konfiguratsiooniväärtus CONFIG_CMA_SIZE_MBYTES määrab saadaoleva füüsiliselt külgneva mälu koguarvu ülempiiri. Kui vajate rohkem mälu, võite seda väärtust suurendada.
Tähelepanu: SoC FPGA-plaadil ARM-protsessorile saadaoleva füüsilise mälu kogumaht on 1 GB. Intel ei soovita seadistada CMA-haldurit 1 GB lähedale.

Käivitage praeguse konfiguratsiooni puhastamiseks käsk make mrproper.
Käivitage käsk make ARCH=arm socfpga_deconfig.
ARCH=arm näitab, et soovite konfigureerida ARM-i arhitektuuri.
socfpga_defconfig näitab, et soovite kasutada socfpga vaikekonfiguratsiooni.
Käivitage eksportimise käsk CROSS_COMPILE=arm-linux-gnueabihf-.
See käsk määrab keskkonnamuutuja CROSS_COMPILE, et määrata soovitud tööriistaahela prefiks.

Käivitage käsk make ARCH=arm zImage. Saadud pilt on saadaval kaustas arch/arm/boot/zImage file.
Asetage zImage file välkmälukaardi kujutise fat32 sektsiooni. Üksikasjalike juhiste saamiseks vaadake Cyclone V SoC FPGA-spetsiifilist GSRD kasutusjuhendit saidil Rocketboards.org.
Märkus. OpenCL Linuxi kernelidraiveri õigeks sisestamiseks laadige esmalt fail SDKgenerated.rbf file FPGA-le.
.rbf loomiseks file, koostage SDK kujundus ntampkoos Cyclone V SoC arenduskomplekti võrdlusplatvormiga kui sihitud kohandatud platvormiga.
9. Asetage .rbf file välkmälukaardi kujutise fat32 sektsiooni.
Tähelepanu: fat32 partitsioon peab sisaldama mõlemat zImage'i file ja .rbf file. Ilma .rbf-ita file, tekib draiveri sisestamisel saatuslik viga.

Sisestage programmeeritud mikro-SD-kaart, mis sisaldab teie muudetud või varem loodud SD-kaardi kujutist, Cyclone V SoC arenduskomplekti ja seejärel lülitage SoC FPGA plaat sisse.
Kontrollige installitud Linuxi kerneli versiooni, käivitades käsu uname -r.
Kontrollimaks, kas lubate tuumas CMA edukalt, kui SoC FPGA-plaat on sisse lülitatud, käivitage käsk grep init_cma /proc/kallsyms.
CMA on lubatud, kui väljund pole tühi.

Uuesti kompileeritud Linuxi tuuma kasutamiseks koos SDK-ga kompileerige ja installige Linuxi kerneli draiver.

Seotud lingid

Golden System Reference Design (GSRD) kasutusjuhendid

SD-mälukaardi kujutise loomine lk 13
Kuna Cyclone V SoC FPGA on kiibil olev täissüsteem, vastutate süsteemi täieliku määratluse edastamise eest.

1.6.2 OpenCL Linuxi kerneli draiveri kompileerimine ja installimine
Kompileerige OpenCL Linuxi kerneli draiver kompileeritud kerneli allika vastu.

Draiveri allikas on saadaval OpenCL-i Intel FPGA Runtime Environment Cyclone V SoC FPGA versioonis. Lisaks veenduge, et olete OpenCL-i loodud .rbf jaoks laadinud Inteli FPGA SDK file FPGA-sse, et vältida Linuxi kerneli mooduli vale installimist.

Laadige Altera allalaadimiskeskusest alla Intel FPGA Runtime Environment for OpenCL paketi Cyclone V SoC FPGA versioon websaidile.
a. Klõpsake Quartus Prime'i tarkvaraväljaande kõrval olevat nuppu Laadi alla.
b. Määrake väljalaske versioon, operatsioonisüsteem ja allalaadimisviis.
c. Klõpsake vahekaarti Täiendav tarkvara ja valige Intel FPGA allalaadimiseks
Käituskeskkond OpenCL Linux Cyclone V SoC TGZ jaoks.
d. Pärast faili aocl-rte- allalaadimist .arm32.tgz file, pakkige see lahti
kataloog, mis teile kuulub.
Draiveri allikas on failis aocl-rte- .arm32/board/c5soc/ draiveri kataloog.
OpenCL Linuxi kerneli draiveri uuesti kompileerimiseks määrake draiveri valikus Make KDIR väärtusfile kataloogi, mis sisaldab Linuxi kerneli allikat files.
Käivitage käsk eksport CROSS_COMPILE=arm-linux-gnueabihf-, et näidata oma tööriistaahela eesliidet.

Käivitage käsk make clean.
Käivitage käsk make, et luua aclsoc_drv.ko file.
Teisaldage opencl_arm32_rte kataloog Cyclone V SoC FPGA plaadile.
Scp -r käivitamine root@teie-i-aadress: käsk paigutab käituskeskkonna kataloogi/home/juurkataloog.

Käivitage skript init_opencl.sh, mille lõite SD-kaardi kujutise loomisel.
Käivitage utiliidi aocl diagnoosi käsk. Diagnoosiutiliit tagastab mööduva tulemuse pärast faili init_opencl.sh edukat käivitamist.

1.7 Teadaolevad probleemid
Praegu on Inteli FPGA SDK kasutamisel OpenCL-i jaoks Cyclone V SoC arenduskomplekti võrdlusplatvormiga teatud piirangud.

Te ei saa alistada clGetDeviceInfo() kutse stringide CL_DEVICE_VENDOR ja CL_DEVICE_NAME poolt teatatud hankijate ja plaatide nimesid.
Kui host eraldab jagatud DDR-süsteemis konstantse mälu (st HPS DDR-i) ja muudab püsimälu pärast tuuma käivitamist, võivad mälus olevad andmed vananeda. See probleem tekib seetõttu, et FPGA tuum ei saa nuhkida CPU-HPS-i DDR-tehinguid.
Selleks, et vältida järgnevate kerneli käitamiste juurdepääsu aegunud andmetele, rakendage ühte järgmistest lahendustest.
• Ärge muutke püsimälu pärast selle lähtestamist.
• Kui vajate mitut __konstantset andmekogumit, looge mitu konstantset mälupuhvrit.
• Kui see on saadaval, eraldage oma kiirendiplaadi FPGA DDR-is püsimälu.
ARM-i SDK-utiliit toetab ainult programmi ja diagnoosimise utiliidi käske.
Välgu, installi ja desinstalli utiliidi käsud ei ole Cyclone V SoC arenduskomplekti jaoks kohaldatavad järgmistel põhjustel.
a. Installimisutiliit peab kompileerima aclsoc_drv Linuxi kerneli draiveri ja lubama selle SoC FPGA-s. Arendusmasin peab koostama; aga see sisaldab juba SoC FPGA Linuxi tuumaallikaid. Arendusmasina Linuxi kerneli allikad erinevad SoC FPGA omadest. SoC FPGA Linuxi kerneli allikate asukoht on SDK kasutajale tõenäoliselt teadmata. Samamoodi pole desinstalliutiliit Cyclone V SoC arenduskomplekti jaoks saadaval.
Samuti on aclsoc_drv edastamine SoC-plaadile keeruline, kuna Cyclone V SoC arenduskomplekti vaikejaotus ei sisalda Linuxi tuuma. files või GNU Compiler Collection (GCC) kompilaator.
b. Flash-utiliit nõuab faili .rbf paigutamist file OpenCL-i kujundusega mikro-SD-mälukaardi FAT32 partitsioonile. Praegu pole seda partitsiooni ühendatud, kui SDK kasutaja plaadi sisse lülitab. Seetõttu on parim viis partitsiooni värskendamiseks kasutada flash-kaardilugejat ja arendusmasinat.

Inteli FPGA SDK for OpenCL Offline Compiler käivitatava faili vahetamisel files (.aocx), mis vastavad erinevatele plaadivariantidele (st c5soc ja c5soc_sharedonly), peate faili .aocx laadimiseks kasutama SDK programmiutiliiti file uue lauavariandi jaoks esimest korda. Kui käivitate hostrakenduse lihtsalt uue plaadivariandiga, kuid FPGA sisaldab pilti mõnest teisest plaadivariandist, võib tekkida saatuslik viga.
.qxp file ei sisalda liidese partitsiooni määranguid, kuna Quartus Prime'i tarkvara vastab pidevalt selle partitsiooni ajastusnõuetele.
Kui lülitate plaadi sisse, määratakse selle meediumipöörduse juhtimise (MAC) aadressiks juhuslik arv. Kui teie LAN-poliitika seda käitumist ei luba, määrake MAC-aadress, tehes järgmisi toiminguid.
a. U-Booti sisselülitamise ajal vajutage U-Booti käsureale sisenemiseks mis tahes klahvi.
b. Tippige käsureale setenv ethaddr 00:07:ed:00:00:03.
Saate valida mis tahes MAC-aadressi.
c. Tippige käsk saveenv.
d. Taaskäivitage tahvel.

1.8 Dokumendi läbivaatamise ajalugu
Tabel 1.
Dokumenteerige Intel FPGA SDK versioonide ajalugu OpenCL Cyclone V SoC jaoks
Arenduskomplekti viiteplatvormi teisaldamise juhend

Kuupäev	Versioon	Muudatused
mai-17	2017.05.08	•Hooldusvabastus.
oktoober 2016	2016.10.31	• OpenCL-i jaoks mõeldud Altera SDK ümber kaubamärgiga Intel FPGA SDK-ks OpenCL-i jaoks. • Altera Offline Compileri kaubamärk muudeti Inteli FPGA SDK-ks OpenCL-i võrguühenduseta kompilaatori jaoks.
mai-16	2016.05.02	• Muudetud juhised SD-välkmälukaardi kujutise ehitamiseks ja muutmiseks. • Muudetud juhised Linuxi tuuma ja OpenCL Linuxi kerneli draiveri ümberkompileerimiseks.
november-15	2015.11.02	• Hooldusväljalase ja Quartus II eksemplaride asendamine Quartus Prime'iga.
mai-15	15.0.0	• FPGA ümberseadistamisel eemaldati juhised FPGA tuuma ümberprogrammeerimiseks koos . rbf pilt kutsudes kassi filenimi>. rbf > /dev/ fpga0, kuna see meetod pole soovitatav.
Detsember-14	14.1.0	• Nimetas dokument ümber Altera Cyclone V SoC arenduskomplekti viiteplatvormi teisaldamise juhendiks. • Uuendati ümberprogrammeerimise utiliiti aocl programmilefilenimi>.aocx utiliidi käsk. • Värskendati diagnostilist utiliiti aocl-diagnoosi ja aocl-diagnoosi jaoks utiliidi käsk. • Värskendati protseduuri jaotises Võrdlusplatvormi teisaldamine teie SoC-plaadile, et lisada juhised c5soc-plaadi partitsiooni teisaldamiseks ja muutmiseks, et luua ajastuse puhastamise partitsioon garanteeritud ajastuse sulgemise voo jaoks. • Sisestati teema Ported Reference Platformi värskendamine, et kirjeldada järgmiste toimingute protseduure. 1.Välja arvatud kõva protsessori süsteemi (HPS) plokk plaadi partitsioonis 2. SD-mälukaardi kujutise värskendamine • Uuendati jaotist SD-välkmälukaardi pildi loomine. Soovitatav on kasutada lähtepunktina Golden System Reference Design (GSRD) kujutise versiooni 14.0, mitte SoC Embedded Design Suite (EDS) abil saadaoleva pildi asemel. • Värskendati jaotist Linuxi tuuma uuesti kompileerimine ja OpenCL Linuxi kerneli draiveri sektsioon: 1. Lisatud juhend muutuja CROSS COMPILE seadmiseks. 2.Muutsite käitatavat käsku, et kontrollida, kas CMA on edukalt lubatud.
juuli-14	14.0.0	•Esialgne väljalase.