intel FPGA SDK untuk Panduan Pengguna OpenCL

SDK FPGA untuk OpenCL
Panduan Pengguna

UG-OCL009
2017.05.08
Terakhir diperbarui untuk Intel® Quartus® Prime Design Suite: 17.0

Berlangganan
Kirim Masukan

Isi bersembunyi

1 Intel® FPGA SDK untuk OpenCL™ Intel® Cyclone®V SoC Development Kit Panduan Porting Platform Referensi

2 Dokumen / Sumber Daya

2.1 Referensi

3 Posting Terkait

Intel® FPGA SDK untuk OpenCL™ Intel® Cyclone®V SoC Development Kit Panduan Porting Platform Referensi

Panduan Porting Platform Referensi Kit Pengembangan SoC V menjelaskan desain perangkat keras dan perangkat lunak Platform Referensi Kit Pengembangan SoC Intel Cyclone V (c5soc) untuk digunakan dengan Kit Pengembangan Perangkat Lunak Intel (SDK) untuk OpenCL Intel ® FPGA SDK untuk OpenCL ™ Intel Cyclone ® . Sebelum memulai, Intel sangat menganjurkan agar Anda membiasakan diri dengan konten dokumen berikut ini:

Intel FPGA SDK untuk Panduan Memulai OpenCLIntel Cyclone V SoC

Intel FPGA SDK untuk Panduan Pengguna Toolkit Platform Kustom OpenCL
Buku Panduan Perangkat Cyclone V, Volume 3: Manual Referensi Teknis Sistem Prosesor Keras Selain itu, lihat halaman Kit Pengembangan SoC Cyclone V dan SoC Embedded Design Suite di Altera websitus untuk informasi lebih lanjut. 1 2

Perhatian: Intel berasumsi bahwa Anda memiliki pemahaman mendalam tentang Intel FPGA SDK untuk Panduan Pengguna Toolkit Platform Kustom OpenCL. Panduan Porting Platform Referensi Kit Pengembangan SoC Cyclone V tidak menjelaskan penggunaan Toolkit Platform Kustom SDK untuk mengimplementasikan Platform Kustom untuk Kit Pengembangan SoC Cyclone V. Ini hanya menjelaskan perbedaan antara dukungan SDK pada Kit Pengembangan SoC Cyclone V dan SDK Intel FPGA generik untuk Platform Kustom OpenCL.

Tautan Terkait

Intel FPGA SDK untuk Panduan Memulai OpenCL Cyclone V SoC
Intel FPGA SDK untuk Panduan Pengguna Toolkit Platform Kustom OpenCL

Buku Pegangan Perangkat Cyclone V, Volume 3: Manual Referensi Teknis Sistem Prosesor Keras
Halaman Kit Pengembangan SoC Cyclone V dan SoC Embedded Design Suite di Altera weblokasi

OpenCL dan logo OpenCL adalah merek dagang Apple Inc. yang digunakan dengan izin dari Khronos Group™.
Intel FPGA SDK untuk OpenCL didasarkan pada Spesifikasi Khronos yang dipublikasikan, dan telah lulus Proses Pengujian Kesesuaian Khronos. Status kesesuaian saat ini dapat ditemukan di www.khronos.org/conformance.

Perusahaan Intel. Seluruh hak cipta. Intel, logo Intel, kata-kata dan logo Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus dan Stratix adalah merek dagang dari Intel Corporation atau anak perusahaannya di AS dan/atau negara lain. Intel menjamin performa produk FPGA dan semikonduktornya sesuai spesifikasi saat ini sesuai dengan garansi standar Intel, tetapi berhak mengubah produk dan layanan apa pun kapan saja tanpa pemberitahuan. Intel tidak bertanggung jawab atau berkewajiban yang timbul dari aplikasi atau penggunaan informasi, produk, atau layanan apa pun yang dijelaskan di sini kecuali secara tegas disetujui secara tertulis oleh Intel. Pelanggan Intel disarankan untuk mendapatkan versi terbaru dari spesifikasi perangkat sebelum mengandalkan informasi yang dipublikasikan dan sebelum memesan produk atau layanan.
*Nama dan merek lain mungkin diklaim sebagai milik orang lain.

1.1.1 Varian Papan Platform Referensi Kit Pengembangan SoC Cyclone V SoC
SDK Intel FPGA untuk Platform Referensi Kit Pengembangan SoC OpenCL Cyclone V mencakup dua varian papan.

papan c5soc
Board default ini menyediakan akses ke dua bank memori DDR. HPS DDR dapat diakses oleh FPGA dan CPU. DDR FPGA hanya dapat diakses oleh FPGA.
papan c5soc_sharedonly
Varian papan ini hanya berisi konektivitas HPS DDR. DDR FPGA tidak dapat diakses. Varian papan ini lebih hemat area karena lebih sedikit perangkat keras yang diperlukan untuk mendukung satu bank memori DDR. Board c5soc_sharedonly juga merupakan platform prototyping yang baik untuk board produksi akhir dengan satu bank memori DDR.
Untuk menargetkan varian board ini saat mengkompilasi kernel OpenCL Anda, sertakan opsi -board c5soc_sharedonly dalam perintah aoc Anda.
Untuk informasi lebih lanjut tentang –papan opsi perintah aoc, lihat Intel FPGA SDK untuk Panduan Pemrograman OpenCL.

Tautan Terkait
Mengkompilasi Kernel untuk Dewan FPGA Tertentu (–board )
1.1.2 Konten Platform Referensi Kit Pengembangan SoC Cyclone V
Platform Referensi Kit Pengembangan SoC Cyclone V terdiri dari yang berikut ini files dan direktori:

File atau Direktori	Keterangan
board_env.xml	Bahasa Markup yang Dapat Diperluas (XML) file yang menjelaskan c5soc ke Intel FPGA SDK untuk OpenCL.
linux_sd_card_image.tgz	Gambar kartu flash SD terkompresi file yang berisi semua yang dibutuhkan pengguna SDK untuk menggunakan Kit Pengembangan SoC Cyclone V dengan SDK.
lengan32	Direktori yang berisi sebagai berikut:

1.1.3 Fitur yang Relevan dari Kit Pengembangan SoC Cyclone V

Daftar berikut menyoroti komponen dan fitur Kit Pengembangan SoC Cyclone V yang relevan dengan Intel FPGA SDK untuk OpenCL:

Dual-core ARM Cortex-A9 CPU menjalankan Linux 32-bit.

Bus Advanced eXtensible Interface (AXI) antara HPS dan struktur inti FPGA.
Dua pengontrol memori DDR yang diperkeras, masing-masing terhubung ke SDRAM DDR1 3 gigabyte (GB).
— Satu pengontrol DDR hanya dapat diakses oleh inti FPGA (yaitu, DDR FPGA).
— Pengontrol DDR lainnya dapat diakses oleh HPS dan FPGA (yaitu, HPS DDR). Pengontrol bersama ini memungkinkan berbagi memori gratis antara CPU dan inti FPGA.

CPU dapat mengkonfigurasi ulang struktur inti FPGA.

1.1.3.1 Platform Referensi Kit Pengembangan SoC Cyclone V Sasaran dan Keputusan Desain Intel mendasarkan penerapan Platform Referensi Kit Pengembangan SoC Cyclone V pada beberapa tujuan dan keputusan desain. Intel menyarankan agar Anda mempertimbangkan tujuan dan keputusan ini saat Anda mem-porting Platform Referensi ini ke papan SoC FPGA Anda.
Di bawah ini adalah tujuan desain c5soc:

Berikan bandwidth setinggi mungkin antara kernel pada FPGA dan sistem memori DDR.
Pastikan bahwa komputasi pada FPGA (yaitu, kernel OpenCL) tidak mengganggu tugas CPU lain yang mungkin menyertakan periferal servis.

Tinggalkan sumber daya FPGA sebanyak mungkin untuk perhitungan kernel daripada komponen antarmuka.

Di bawah ini adalah keputusan desain tingkat tinggi yang merupakan konsekuensi langsung dari tujuan desain Intel:

Platform Referensi hanya menggunakan pengontrol memori DDR keras dengan konfigurasi seluas mungkin (256 bit).
FPGA berkomunikasi dengan pengontrol memori HPS DDR secara langsung, tanpa melibatkan bus AXI dan sakelar L3 di dalam HPS. Komunikasi langsung menyediakan bandwidth terbaik untuk DDR, dan menjaga komputasi FPGA agar tidak mengganggu komunikasi antara CPU dan periferalnya.
Akses memori langsung pencar-kumpul (SG-DMA) bukan bagian dari logika antarmuka FPGA. Alih-alih mentransfer data dalam jumlah besar antar sistem memori DDR, simpan data dalam DDR HPS bersama. Akses langsung ke memori CPU oleh FPGA lebih efisien daripada DMA. Ini menghemat sumber daya perangkat keras (yaitu area FPGA) dan menyederhanakan driver kernel Linux.
Peringatan: Transfer memori antara sistem DDR HPS bersama dan sistem DDR yang hanya dapat diakses oleh FPGA sangat lambat. Jika Anda memilih untuk
mentransfer memori dengan cara ini, gunakan hanya untuk jumlah data yang sangat kecil.
Host dan perangkat melakukan transfer data non-DMA antara satu sama lain melalui jembatan HPS-ke-FPGA (H2F), hanya menggunakan satu port 32-bit. Pasalnya, tanpa DMA, kernel Linux hanya dapat mengeluarkan satu permintaan baca atau tulis 32-bit, sehingga tidak perlu memiliki koneksi yang lebih luas.
Tuan rumah mengirimkan sinyal kontrol ke perangkat melalui jembatan H2F (LH2F) yang ringan.
Karena sinyal kontrol dari host ke perangkat adalah sinyal bandwidth rendah, jembatan LH2F ideal untuk tugas tersebut.

1.2 Memindahkan Platform Referensi ke SoC FPGA Board Anda
Untuk mem-port Platform Referensi Kit Pengembangan SoC Cyclone V ke papan FPGA SoC Anda, lakukan tugas berikut:

Pilih satu memori DDR atau dua versi memori DDR dari Platform Referensi c5soc sebagai titik awal desain Anda.
Perbarui lokasi pin di ALTERAOCLSDKROOT/board/c5soc/ /top.qsf file, di mana ALTERAOCLSDKROOT adalah jalur ke lokasi Intel FPGA SDK untuk instalasi OpenCL, dan adalah nama direktori dari varian papan. Direktori c5soc_sharedonly adalah untuk varian board dengan satu sistem memori DDR. Direktori c5soc adalah untuk varian board dengan dua sistem memori DDR.
Perbarui pengaturan DDR untuk blok SDRAM HPS dan/atau FPGA di ALTERAOCLSDKROOT/board/c5soc/ /system.qsys file.
4. Semua desain papan pilihan Intel FPGA SDK untuk OpenCL harus mencapai penutupan waktu yang terjamin. Dengan demikian, penempatan desain harus tepat waktu. Untuk mem-port partisi papan c5soc (acl_iface_partition.qxp) ke papan FPGA SoC Anda, lakukan tugas berikut:
Untuk instruksi terperinci tentang memodifikasi dan mempertahankan partisi papan, lihat Quartus
Bab Kompilasi Inkremental Utama untuk Desain Berbasis Hierarkis dan Berbasis Tim dari Buku Pegangan Edisi Standar Quartus Prime.
A. Hapus acl_iface_partition.qxp dari direktori ALTERAOCLSDKROOT/board/c5soc/c5soc.
B. Aktifkan region acl_iface_region LogicLock™ dengan mengubah perintah Tcl set_global_assignment -name LL_ENABLED OFF -section_id acl_iface_region menjadi set_global_assignment -name LL_ENABLED ON -section_id acl_iface_region
C. Kompilasi kernel OpenCL untuk papan Anda.
D. Jika perlu, sesuaikan ukuran dan lokasi area LogicLock.
e. Ketika Anda puas bahwa penempatan desain Anda bersih, ekspor partisi itu sebagai acl_iface_partition.qxp Quartus Prime Exported Partition File.
Seperti yang dijelaskan di bagian Menetapkan Alur Waktu yang Dijamin dari AIntel FPGA SDK untuk Panduan Pengguna Toolkit Platform Kustom OpenCL, dengan mengimpor .qxp ini file ke dalam desain tingkat atas, Anda memenuhi persyaratan untuk menyediakan desain papan dengan alur penutupan waktu yang terjamin.
Untuk faktor yang mungkin memengaruhi kualitas hasil (QoR) partisi yang diekspor, lihat bagian Pertimbangan Kualitas Umum Hasil untuk Partisi Papan yang Diekspor di Intel FPGA SDK untuk Panduan Pengguna Toolkit Platform Kustom OpenCL.
F. Nonaktifkan wilayah acl_iface_region LogicLock dengan mengembalikan perintah di Langkah 2 kembali ke set_global_assignment -name LL_ENABLED OFF section_id acl_iface_region.
Jika papan FPGA SoC Anda menggunakan pin dan periferal yang berbeda dari blok HPS, buat ulang preloader dan sumber pohon perangkat (DTS) file. Jika Anda mengubah pengaturan pengontrol memori HPS DDR, buat ulang preloader.
Buat gambar kartu flash SD.
Buat Platform Kustom Anda, yang menyertakan gambar kartu flash SD.
Pertimbangkan untuk membuat versi lingkungan runtime Platform Kustom Anda untuk digunakan dengan Intel FPGA Runtime Environment (RTE) untuk OpenCL. Versi RTE Platform Khusus Anda tidak menyertakan direktori perangkat keras dan citra kartu flash SD. Platform Kustom ini dimuat ke sistem SoC FPGA untuk memungkinkan aplikasi host berjalan. Sebaliknya, versi SDK dari Platform Kustom diperlukan agar SDK dapat mengkompilasi kernel OpenCL.
Kiat: Anda dapat menggunakan versi SDK dari Platform Khusus Anda untuk RTE. Untuk menyimpan
space, hapus gambar kartu flash SD dari versi RTE Platform Kustom Anda.
Uji Platform Khusus Anda.
Lihat bagian Menguji Desain Perangkat Keras dari Intel FPGA SDK untuk Panduan Pengguna OpenCL Custom Platform Toolkit untuk informasi lebih lanjut.

Tautan Terkait

Menguji Desain Perangkat Keras
Kompilasi Inkremental Quartus Prime untuk Desain Hirarkis dan Berbasis Tim

Menetapkan Aliran Waktu yang Dijamin
Pertimbangan Kualitas Hasil Secara Umum untuk Papan Partisi yang Diekspor

1.2.1 Memperbarui Platform Referensi Porting
Dalam versi Platform Referensi Kit Pengembangan SoC Cyclone V saat ini, blok HPS berada di dalam partisi yang mendefinisikan semua logika nonkernel. Namun, Anda tidak dapat mengekspor HPS sebagai bagian dari .qxp file. Untuk memperbarui Platform Kustom yang sudah Anda modifikasi dari versi c5soc sebelumnya, terapkan alur preservasi QXP, perbarui gambar kartu flash SD untuk mendapatkan lingkungan runtime terbaru, dan perbarui board_spec.xml file untuk mengaktifkan automigrasi.
Altera® SDK untuk OpenCL versi 14.1 dan seterusnya menyelidiki board_spec.xml file untuk informasi papan, dan mengimplementasikan pembaruan otomatis. Karena Anda memodifikasi
desain dengan menerapkan aliran pelestarian QXP, Anda harus memperbarui board_spec.xml file ke formatnya dalam versi saat ini. Memperbarui file memungkinkan SDK untuk membedakan antara Platform Kustom yang tidak diawetkan dan Platform Kustom berbasis QXP saat ini. Rujuk ke Automigrasi Platform Kustom untuk Kompatibilitas Maju di Intel FPGA SDK untuk Panduan Pengguna Toolkit Platform Kustom OpenCL untuk informasi lebih lanjut.

Untuk menerapkan alur preservasi QXP dalam desain perangkat keras FPGA Cyclone V SoC yang di-porting dari versi c5soc sebelumnya, lakukan langkah-langkah berikut untuk membuat subpartisi guna mengecualikan HPS dari .qxp file:
A. Sebelum membuat partisi di sekitar logika nonkernel, buat partisi di sekitar HPS di .qsf Quartus Prime Settings File.
Misalnyaampsaya:
# Secara manual mempartisi instance yang memodelkan set_instance_assignment I/O khusus HPS -nama PARTITION_HIERARCHY borde_18261 -ke “system:the_system|system_acl_iface:acl_iface|system_acl_iface_hps_0:hps_0|system_acl_iface_hps_0_hps_io:hps_io| system_acl_iface_hps_0_hps_io_border:border” -section_id “system_acl_iface_hps_0_hps_io_border:border”
# Tetapkan partisi menjadi tipe HPS_PARTITION untuk diproses dengan benar oleh Quartus lainnya
set_global_assignment -nama PARTITION_TYPE HPS_PARTITION -section_id “system_acl_iface_hps_0_hps_io_border:border”
quartus_cdb atas -c atas
–inkremental_kompilasi_ekspor=acl_iface_partition.qxp
–kompilasi_inkremental_export_partition_name=acl_iface_partition
–incremental_compilation_export_post_synth=aktif
–incremental_compilation_export_post_fit=aktif
–incremental_compilation_export_routing=aktif
–incremental_compilation_export_flatten=mati
Setelah Anda mengecualikan HPS dari partisi, Anda dapat mengimpor .qxp file dan kompilasi desain Anda.
Perbarui gambar kartu flash SD dengan versi terbaru dari Intel FPGA RTE untuk OpenCL dengan melakukan tugas berikut:
A. Pasang file tabel alokasi (fat32) dan diperpanjang file partisi sistem (ext3) dalam gambar yang ada sebagai perangkat loop-back. Untuk instruksi terperinci, lihat Langkah 2 dalam Membuat Gambar Kartu Flash SD.
B. Di direktori /home/root/opencl_arm32_rte, hapus file files dari versi RTE sebelumnya.
C. Unduh dan ekstrak versi RTE saat ini ke direktori /home/root/opencl_arm32_rte.
D. Dalam /driver/version.h file Platform Kustom Anda, perbarui penetapan ACL_DRIVER_VERSION ke . (untuk eksampfile, 16.1.x, di mana 16.1 adalah versi SDK, dan x adalah versi driver yang Anda tetapkan).
e. Bangun kembali pengemudi.
F. Hapus folder perangkat keras dari Platform Kustom Anda. Salin Platform Kustom, bersama dengan driver yang diperbarui, ke direktori /home/root/opencl_arm_rte/board.
G. Salin Altera.icd file dari direktori /home/root/opencl_arm32_rte dan tambahkan ke direktori /etc/OpenCL/vendors.
H. Lepas dan uji gambar baru. Untuk instruksi terperinci, lihat Langkah 8 hingga 11 di Membuat Gambar Kartu Flash SD.

Tautan Terkait

Membuat Gambar Kartu Flash SD di halaman 14
Anda juga memiliki opsi untuk membuat gambar kartu flash SD baru.
Automigrasi Platform Kustom untuk Kompatibilitas Maju

1.3 Dukungan Perangkat Lunak untuk Memori Bersama
Memori fisik bersama antara FPGA dan CPU adalah memori pilihan untuk kernel OpenCL yang berjalan pada FPGA SoC. Karena FPGA mengakses memori fisik bersama, bukan memori virtual bersama, FPGA tidak memiliki akses ke tabel halaman CPU yang memetakan alamat virtual pengguna ke alamat halaman fisik.
Sehubungan dengan perangkat keras, kernel OpenCL mengakses memori fisik bersama melalui koneksi langsung ke pengontrol memori keras DDR HPS. Sehubungan dengan perangkat lunak, dukungan untuk memori fisik bersama melibatkan pertimbangan berikut:

Implementasi perangkat lunak umum untuk mengalokasikan memori pada CPU (misample, fungsi malloc()) tidak dapat mengalokasikan wilayah memori yang mungkin digunakan FPGA.
Memori yang dialokasikan oleh fungsi malloc() bersebelahan dalam ruang alamat memori virtual, tetapi setiap halaman fisik yang mendasarinya tidak mungkin bersebelahan secara fisik. Dengan demikian, tuan rumah harus dapat mengalokasikan wilayah memori yang bersebelahan secara fisik. Namun, kemampuan ini tidak ada pada aplikasi ruang pengguna di Linux. Oleh karena itu, driver kernel Linux harus melakukan alokasi.
Driver kernel OpenCL SoC FPGA Linux menyertakan fungsi mmap() untuk mengalokasikan memori fisik bersama dan memetakannya ke ruang pengguna. Fungsi mmap() menggunakan panggilan kernel Linux standar dma_alloc_coherent() untuk meminta wilayah memori yang berdekatan secara fisik untuk berbagi dengan perangkat.
Di kernel Linux default, dma_alloc_coherent() tidak mengalokasikan memori yang berdekatan secara fisik dengan ukuran lebih dari 0.5 megabyte (MB). Untuk mengizinkan dma_alloc_coherent() mengalokasikan sejumlah besar memori yang bersebelahan secara fisik, aktifkan fitur pengalokasi memori bersebelahan (CMA) dari kernel Linux dan kemudian kompilasi ulang kernel Linux.
Untuk Platform Referensi Kit Pengembangan SoC Cyclone V, CMA mengelola 512 MB dari 1 GB memori fisik. Anda dapat menambah atau mengurangi nilai ini, tergantung pada jumlah memori bersama yang diperlukan aplikasi. Panggilan dma_alloc_coherent() mungkin tidak dapat mengalokasikan 512 MB penuh memori yang berdekatan secara fisik; namun, secara rutin dapat memperoleh sekitar 450 MB memori.

CPU dapat meng-cache memori yang dialokasikan oleh panggilan dma_alloc_coherent(). Khususnya, operasi tulis dari aplikasi host tidak terlihat oleh kernel OpenCL. Fungsi mmap() di driver kernel OpenCL SoC FPGA Linux juga berisi panggilan ke fungsi pgprot_noncached() atau remap_pf_range() untuk menonaktifkan caching untuk wilayah memori ini secara eksplisit.
Setelah fungsi dma_alloc_coherent() mengalokasikan memori yang bersebelahan secara fisik, fungsi mmap() mengembalikan alamat virtual ke awal rentang, yang merupakan rentang alamat dari memori yang Anda alokasikan. Aplikasi host memerlukan alamat virtual ini untuk mengakses memori. Di sisi lain, kernel OpenCL memerlukan alamat fisik. Driver kernel Linux melacak pemetaan alamat virtual-ke-fisik. Anda dapat memetakan alamat fisik yang dikembalikan mmap() ke alamat fisik sebenarnya dengan menambahkan kueri ke driver.
Panggilan antarmuka pemrograman aplikasi (API) aocl_mmd_shared_mem_alloc() MMD menggabungkan kueri berikut:
A. Fungsi mmap() yang mengalokasikan memori dan mengembalikan alamat virtual.
B. Kueri tambahan yang memetakan alamat virtual yang dikembalikan ke alamat fisik.
Panggilan API MMD aocl_mmd_shared_mem_alloc() kemudian mengembalikan dua alamat
—alamat yang dikembalikan sebenarnya adalah alamat virtual, dan alamat fisik menuju ke device_ptr_out.
Catatan: Pengemudi hanya dapat memetakan alamat virtual yang dikembalikan fungsi mmap() ke alamat fisik. Jika Anda meminta alamat fisik penunjuk virtual lainnya, driver mengembalikan nilai NULL.

Peringatan: Intel FPGA SDK untuk pustaka runtime OpenCL berasumsi bahwa memori bersama adalah memori pertama yang tercantum di board_spec.xml file. Dengan kata lain, alamat fisik yang diperoleh driver kernel Linux menjadi alamat Avalon® yang diteruskan oleh kernel OpenCL ke HPS SDRAM.
Sehubungan dengan pustaka runtime, gunakan panggilan clCreateBuffer() untuk mengalokasikan memori bersama sebagai buffer perangkat dengan cara berikut:

Untuk varian papan dua-DDR dengan memori bersama dan tidak bersama, clCreateBuffer() mengalokasikan memori bersama jika Anda menentukan flag CL_MEM_USE_HOST_PTR. Menggunakan flag lain menyebabkan clCreateBuffer() mengalokasikan buffer di memori nonshared.
Untuk varian papan satu-DDR dengan hanya memori bersama, clCreateBuffer() mengalokasikan memori bersama terlepas dari flag mana yang Anda tentukan.
Saat ini, dukungan Linux 32-bit pada CPU ARM mengatur tingkat dukungan memori bersama di pustaka runtime SDK. Dengan kata lain, pustaka runtime dikompilasi ke lingkungan lain (misample, x86_64 Linux atau Windows 64-bit) tidak mendukung memori bersama.
C5soc tidak menerapkan memori heterogen untuk membedakan antara memori bersama dan nonshared karena alasan berikut:
1. Riwayat—Dukungan memori heterogen tidak tersedia saat dukungan memori bersama awalnya dibuat.
2. Antarmuka yang seragam—Karena OpenCL adalah standar terbuka, Intel menjaga konsistensi antara vendor platform komputasi yang heterogen. Oleh karena itu, antarmuka yang sama dengan arsitektur vendor papan lainnya digunakan untuk mengalokasikan dan menggunakan memori bersama.

1.4 Konfigurasi ulang FPGA
Untuk FPGA SoC, CPU dapat mengonfigurasi ulang struktur inti FPGA tanpa mengganggu operasi CPU. Blok perangkat keras FPGA Manager yang mengangkangi HPS dan inti FPGA melakukan konfigurasi ulang. Kernel Linux menyertakan driver yang memungkinkan akses mudah ke Manajer FPGA.

Ke view status inti FPGA, aktifkan perintah cat /sys/class/fpga/fpga0/ status.
Intel FPGA SDK untuk utilitas program OpenCL yang tersedia dengan Platform Referensi Kit Pengembangan Cyclone V SoC menggunakan antarmuka ini untuk memprogram FPGA. Saat memprogram ulang inti FPGA dengan CPU yang sedang berjalan, utilitas program melakukan semua tugas berikut:
1. Sebelum memprogram ulang, nonaktifkan semua jembatan komunikasi antara FPGA dan HPS, baik jembatan H2F maupun LH2F.
Aktifkan kembali jembatan ini setelah pemrograman ulang selesai.
Perhatian: Sistem OpenCL tidak menggunakan jembatan FPGA-ke-HPS (F2H). Lihat bagian Antarmuka HPS-FPGA di Buku Pegangan Perangkat Cyclone V, Volume 3: Manual Referensi Teknis Sistem Prosesor Keras untuk informasi lebih lanjut.
2. Pastikan tautan antara FPGA dan pengontrol HPS DDR dinonaktifkan selama pemrograman ulang.
3. Pastikan interupsi FPGA pada FPGA dinonaktifkan selama pemrograman ulang.
Juga, beri tahu pengemudi untuk menolak interupsi apa pun dari FPGA selama pemrograman ulang.

Lihat kode sumber utilitas program untuk perincian tentang implementasi aktual.

Peringatan: Jangan ubah konfigurasi pengontrol HPS DDR saat CPU sedang berjalan.
Melakukannya dapat menyebabkan kesalahan sistem yang fatal karena Anda mungkin mengubah konfigurasi pengontrol DDR saat ada transaksi memori yang belum selesai dari CPU. Ini berarti bahwa saat CPU sedang berjalan, Anda tidak boleh memprogram ulang inti FPGA dengan image yang menggunakan HPS DDR dalam konfigurasi yang berbeda.
Ingatlah bahwa sistem OpenCL, dan desain referensi Golden Hardware yang tersedia dengan Intel SoC FPGA Embedded Design Suite (EDS), menetapkan HPS DDR ke mode 256-bit tunggal.
Bagian sistem CPU seperti prediktor cabang atau prefetcher tabel halaman mungkin mengeluarkan perintah DDR meskipun tampaknya tidak ada yang berjalan di CPU.
Oleh karena itu, waktu boot adalah satu-satunya waktu yang aman untuk menyetel konfigurasi pengontrol HPS DDR.
Ini juga menyiratkan bahwa U-boot harus memiliki biner mentah file (.rbf) gambar untuk dimuat ke dalam memori. Jika tidak, Anda mungkin mengaktifkan HPS DDR dengan port yang tidak digunakan pada FPGA dan berpotensi mengubah konfigurasi port setelahnya. Untuk alasan ini, driver kernel OpenCL Linux tidak lagi menyertakan logika yang diperlukan untuk mengatur konfigurasi pengontrol HPS DDR.
SW3 dual in-line package (DIP) mengaktifkan Cylone V SoC Development Kit mengontrol bentuk gambar .rbf yang diharapkan (yaitu, apakah file dikompresi dan/atau dienkripsi). C5soc, dan Desain Referensi Perangkat Keras Emas yang tersedia dengan SoC EDS, menyertakan gambar .rbf terkompresi tetapi tidak terenkripsi. Pengaturan sakelar DIP SW3 yang dijelaskan dalam Intel FPGA SDK untuk Panduan Memulai SoC OpenCL Cyclone V cocok dengan konfigurasi gambar .rbf ini.

Tautan Terkait

Antarmuka HPS-FPGA
Mengonfigurasi Sakelar SW3

1.4.1 Detail Arsitektur Sistem FPGA
Dukungan untuk Platform Referensi Kit Pengembangan SoC Cyclone V didasarkan pada Platform Referensi Stratix® V (s5_ref), tersedia dengan Intel FPGA SDK untuk OpenCL.
Keseluruhan organisasi sistem c5soc Qsys dan driver kernel sangat mirip dengan yang ada di s5_ref.
Komponen inti FPGA berikut sama di c5soc dan s5_ref:

blok VERSION_ID
Mekanisme istirahat

Pembagi bank memori
Antarmuka pengintai cache
Jam kernel

Kontrol blok akses register (CRA).

1.5 Membuat Gambar Kartu Flash SD
Karena FPGA Cyclone V SoC adalah sistem lengkap pada sebuah chip, Anda bertanggung jawab untuk memberikan definisi sistem secara lengkap. Intel merekomendasikan agar Anda mengirimkannya dalam bentuk gambar kartu flash SD. Pengguna Intel FPGA SDK untuk OpenCL cukup menulis gambar ke kartu flash micro SD dan papan SoC FPGA siap digunakan.
Memodifikasi Gambar Kartu Flash SD yang Ada di halaman 13
Intel menyarankan agar Anda cukup memodifikasi gambar yang tersedia dengan Platform Referensi Kit Pengembangan Cyclone V SoC. Anda juga memiliki opsi untuk membuat gambar kartu flash SD baru.
Membuat Gambar Kartu Flash SD di halaman 14
Anda juga memiliki opsi untuk membuat gambar kartu flash SD baru.

1.5.1 Memodifikasi Gambar Kartu Flash SD yang Ada
Intel menyarankan agar Anda cukup memodifikasi image yang tersedia dengan Cyclone V SoC
Platform Referensi Kit Pengembangan. Anda juga memiliki opsi untuk membuat gambar kartu flash SD baru.
Gambar c5soc linux_sd_card_image.tgz file tersedia di direktori ALTERAOCLSDKROOT/board/c5soc, di mana ALTERAOCLSDKROOT menunjuk ke jalur Intel FPGA SDK untuk direktori instalasi OpenCL.

Perhatian: Untuk memodifikasi gambar kartu flash SD, Anda harus memiliki hak akses root atau sudo.

Untuk mendekompres $ALTERAOCLSDKROOT/board/c5soc/linux_sd_card_image.tgz file, jalankan perintah tar xvfzlinux_sd_card_image.tgz.
Kompilasi ex OpenCL hello_worldampdesain file menggunakan dukungan Platform Kustom Anda. Ganti nama .rbf file yang dihasilkan Intel FPGA SDK untuk OpenCL Offline Compiler sebagai opencl.rbf, dan letakkan di partisi fat32 di dalam gambar kartu flash SD.
Anda dapat mengunduh ex hello_worldample desain dari OpenCL Design Examphalaman file di Altera weblokasi.

Tempatkan .rbf file ke dalam partisi fat32 dari gambar kartu flash.
Perhatian: Partisi fat32 harus berisi file zImage file dan .rbf file. Tanpa .rbf file, kesalahan fatal akan terjadi saat Anda memasukkan driver.
Setelah Anda membuat image kartu SD, tuliskan ke kartu micro SD dengan menjalankan perintah berikut: sudo dd if=/path/to/sdcard/image.bin of=/dev/sdcard
Untuk menguji gambar kartu flash SD Anda, lakukan tugas berikut:
A. Masukkan kartu flash micro SD ke papan SoC FPGA.
B. Nyalakan papan.
C. Jalankan perintah utilitas diagnosa aocl.

1.5.2 Membuat Gambar Kartu Flash SD
Anda juga memiliki opsi untuk membuat gambar kartu flash SD baru. Petunjuk umum untuk membuat gambar kartu flash SD baru dan membangun kembali gambar kartu flash SD yang ada tersedia di GSRD v14.0.2 – halaman Kartu SD di RocketBoards.org weblokasi.
Langkah-langkah di bawah ini menjelaskan prosedur untuk membuat citra linux_sd_card_image.tgz dari citra kartu flash SD Desain Referensi Sistem Emas (GSRD):
Catatan:
Untuk membuat gambar dari gambar c5soc, lakukan semua tugas yang berlaku yang diuraikan dalam prosedur ini.

Unduh dan ekstrak gambar kartu flash SD GSRD versi 14.0 dari Rocketboards.org.
Pasang file tabel alokasi (fat32) dan diperpanjang file partisi sistem (ext3) dalam gambar ini sebagai perangkat loop-back. Untuk memasang partisi, lakukan langkah-langkah berikut:
A. Tentukan awal byte dari partisi di dalam image dengan menjalankan /sbin/fdisk -lu image_file memerintah.
Misalnyaample, nomor partisi 1 dari tipe W95 FAT memiliki offset blok 2121728. Dengan 512 byte per blok, offset byte adalah 512 byte x 2121728 = 1086324736 byte.
B. Identifikasi perangkat loop bebas (misample, /dev/loop0) dengan mengetikkan perintah losetup -f.
C. Asumsikan /dev/loop0 adalah perangkat loop gratis, tetapkan image kartu flash Anda ke perangkat blok loop dengan mengaktifkan lostup /dev/loop0 image_file -0 1086324736 perintah.
D. Pasang perangkat loop dengan menjalankan perintah mount /dev/loop0 /media/disk1.
Di dalam gambar file, /media/disk1 sekarang menjadi partisi fat32 yang terpasang.
e. Ulangi langkah a sampai d untuk partisi ext3.

Unduh versi FPGA Cyclone V SoC dari Intel FPGA Runtime Environment untuk paket OpenCL dari Pusat Unduhan di Altera weblokasi.
A. Klik tombol Unduh di sebelah edisi perangkat lunak Quartus Prime.
B. Tentukan versi rilis, sistem operasi, dan metode pengunduhan.
C. Klik tab Perangkat Lunak Tambahan, dan pilih untuk mengunduh Intel FPGA
Lingkungan Runtime untuk OpenCL Linux Cyclone V SoC TGZ.
D. Setelah Anda mengunduh aocl-rte- .arm32.tgz file, bongkar ke
direktori yang Anda miliki.
Tempatkan aocl-rte- yang belum dikemas direktori .arm32 ke direktori /home/root/opencl_arm32_rte pada partisi ext3 dari image file.
Hapus folder perangkat keras dari Platform Kustom Anda, lalu tempatkan Platform Kustom ke dalam subdirektori papan dari /home/root/ opencl_arm32_rte.

Buat init_opencl.sh file di direktori /home/root dengan konten berikut: export ALTERAOCLSDKROOT=/home/root/opencl_arm32_rte export AOCL_BOARD_PACKAGE_ROOT=$ALTERAOCLSDKROOT/board/ ekspor PATH=$ALTERAOCLSDKROOT/bin:$PATH ekspor LD_LIBRARY_PATH=$ALTERAOCLSDKROOT/host/arm32/lib:$LD_LIBRARY_PATH dalam mod $AOCL_BOARD_PACKAGE_ROOT/driver/aclsoc_drv.ko
Pengguna SDK menjalankan perintah source ./init_opencl.sh untuk memuat variabel lingkungan dan driver kernel OpenCL Linux.
Jika Anda perlu memperbarui preloader, DTS files, atau kernel Linux, Anda memerlukan kompiler arm-linux-gnueabihf-gcc dari SoC EDS. Ikuti petunjuk yang diuraikan dalam Panduan Pengguna Intel SoC FPGA Embedded Design Suite untuk mendapatkan perangkat lunak, mengkompilasi ulang, dan memperbarui yang relevan files pada partisi fat32 yang terpasang.
Perhatian: Kemungkinan besar Anda perlu memperbarui prapemuat jika Platform Kustom Anda memiliki penggunaan pin yang berbeda dengan yang ada di c5soc.
Ingat: Jika Anda mengkompilasi ulang kernel Linux, kompilasi ulang driver kernel Linux dengan sumber kernel Linux yang sama fileS. Jika ada ketidaksesuaian antara driver kernel Linux dan kernel Linux, driver tidak akan dimuat. Selain itu, Anda harus mengaktifkan CMA.
Lihat Mengkompilasi Ulang Kernel Linux untuk informasi lebih lanjut.
Kompilasi ex OpenCL hello_worldampdesain file menggunakan dukungan Platform Kustom Anda. Ganti nama .rbf file yang dihasilkan Intel FPGA SDK untuk OpenCL Offline Compiler sebagai opencl.rbf, dan letakkan di partisi fat32 di dalam gambar kartu flash SD.
Anda dapat mengunduh ex hello_worldample desain dari OpenCL Design Examphalaman file di Altera weblokasi.
9. Setelah Anda menyimpan semua yang diperlukan files ke gambar kartu flash, aktifkan perintah berikut:
A. sinkronisasi
B. unmount /media/disk1
C. unmount Di mana adalah nama direktori yang Anda gunakan untuk memasang partisi ext3 di 3 di halaman 3 (misample, /media/disk2).
D. lostup -d /dev/loop0
e. lostup -d /dev/loop1

Kompres gambar kartu flash SD dengan menjalankan perintah berikut: tar cvfz .tgz linux_sd_card_image
Kirimkan .tgz file di dalam direktori root Platform Kustom Anda.
Untuk menguji gambar kartu flash SD Anda, lakukan tugas berikut:
A. Tulis hasil gambar yang tidak dikompresi ke kartu flash micro SD.
B. Masukkan kartu flash micro SD ke papan SoC FPGA.
C. Nyalakan papan.
D. Jalankan perintah utilitas diagnosa aocl.

Tautan Terkait

Panduan Pengguna Intel SoC FPGA Embedded Design Suite
Desain OpenCL Examphalaman file di Altera weblokasi

Mengkompilasi ulang Kernel Linux di halaman 16
Untuk mengaktifkan CMA, Anda harus mengkompilasi ulang kernel Linux terlebih dahulu.
Menanyakan Nama Perangkat Papan FPGA Anda (diagnosis)

1.6 Mengompilasi Kernel Linux untuk FPGA Cyclone V SoC
Sebelum menjalankan aplikasi OpenCL pada papan FPGA Cyclone V SoC, Anda harus mengkompilasi sumber kernel Linux, dan mengkompilasi serta menginstal driver kernel OpenCL Linux.

Mengkompilasi ulang Kernel Linux di halaman 16
Untuk mengaktifkan CMA, Anda harus mengkompilasi ulang kernel Linux terlebih dahulu.
Kompilasi dan Instalasi Driver Kernel Linux OpenCL pada halaman 17 Kompilasi driver kernel Linux OpenCL dengan sumber kernel yang telah dikompilasi.

1.6.1 Mengkompilasi Ulang Kernel Linux
Untuk mengaktifkan CMA, Anda harus mengkompilasi ulang kernel Linux terlebih dahulu.

Klik tautan GSRD v14.0 – Kompilasi Linux di halaman Sumber Daya RocketBoards.org websitus untuk mengakses instruksi tentang mengunduh dan membangun kembali kode sumber kernel Linux.
Untuk digunakan dengan™ Intel FPGA SDK for OpenCL, tentukan socfpga-3.13-rel14.0 sebagai .
Catatan: Proses pembangunan membuat arch/arm/configs/socfpga_defconfig file. Ini file menentukan pengaturan untuk konfigurasi default socfpga.
Tambahkan baris berikut ke bagian bawah file arch/arm/configs/socfpga_defconfig file.
CONFIG_MEMORY_ISOLATION=y
CONFIG_CMA=y
CONFIG_DMA_CMA=y
CONFIG_CMA_DEBUG=y
CONFIG_CMA_SIZE_MBYTES=512
CONFIG_CMA_SIZE_SEL_MBYTES=y
CONFIG_CMA_ALIGNMENT=8
KONFIG_CMA_AREAS=7
Nilai konfigurasi CONFIG_CMA_SIZE_MBYTES menetapkan batas atas jumlah total memori yang berdekatan secara fisik yang tersedia. Anda dapat menambah nilai ini jika Anda membutuhkan lebih banyak memori.
Perhatian: Jumlah total memori fisik yang tersedia untuk prosesor ARM pada papan SoC FPGA adalah 1 GB. Intel tidak menganjurkan agar Anda menyetel pengelola CMA mendekati 1 GB.

Jalankan perintah make mrproper untuk membersihkan konfigurasi saat ini.
Jalankan perintah make ARCH=arm socfpga_deconfig.
ARCH=arm menunjukkan bahwa Anda ingin mengonfigurasi arsitektur ARM.
socfpga_defconfig menunjukkan bahwa Anda ingin menggunakan konfigurasi socfpga default.
Jalankan perintah export CROSS_COMPILE=arm-linux-gnueabihf-.
Perintah ini menetapkan variabel lingkungan CROSS_COMPILE untuk menentukan awalan rantai alat yang diinginkan.

Jalankan perintah make ARCH=arm zImage. Gambar yang dihasilkan tersedia di arch/arm/boot/zImage file.
Tempatkan zImage file ke dalam partisi fat32 dari gambar kartu flash. Untuk instruksi terperinci, lihat Panduan Pengguna GSRD khusus Cyclone V SoC FPGA di Rocketboards.org.
Catatan: Untuk memasukkan driver kernel OpenCL Linux dengan benar, muat SDKgenerated.rbf terlebih dahulu file ke FPGA.
Untuk membuat .rbf file, kompilasi desain SDK example dengan Platform Referensi Kit Pengembangan SoC Cyclone V sebagai Platform Kustom yang ditargetkan.
9. Tempatkan .rbf file ke dalam partisi fat32 dari gambar kartu flash.
Perhatian: Partisi fat32 harus berisi file zImage file dan .rbf file. Tanpa .rbf file, kesalahan fatal akan terjadi saat Anda memasukkan driver.

Masukkan kartu micro SD terprogram, yang berisi gambar kartu SD yang Anda ubah atau buat sebelumnya, ke Kit Pengembangan SoC Cyclone V, lalu hidupkan papan FPGA SoC.
Verifikasi versi kernel Linux yang diinstal dengan menjalankan perintah uname -r.
Untuk memverifikasi bahwa Anda berhasil mengaktifkan CMA di kernel, dengan papan SoC FPGA dinyalakan, jalankan perintah grep init_cma /proc/kallsyms.
CMA diaktifkan jika output tidak kosong.

Untuk menggunakan kernel Linux yang dikompilasi ulang dengan SDK, kompilasi dan instal driver kernel Linux.

Tautan Terkait

Panduan Pengguna Desain Referensi Sistem Emas (GSRD).

Membuat Gambar Kartu Flash SD di halaman 13
Karena FPGA Cyclone V SoC adalah sistem lengkap pada sebuah chip, Anda bertanggung jawab untuk memberikan definisi sistem secara lengkap.

1.6.2 Mengkompilasi dan Menginstal Driver Kernel Linux OpenCL
Kompilasi driver kernel OpenCL Linux terhadap sumber kernel yang dikompilasi.

Sumber driver tersedia dalam versi FPGA Cyclone V SoC dari Intel FPGA Runtime Environment untuk OpenCL. Selain itu, pastikan Anda telah memuat Intel FPGA SDK untuk .rbf yang dihasilkan OpenCL file ke dalam FPGA untuk mencegah pemasangan modul kernel Linux yang salah.

Unduh versi FPGA Cyclone V SoC dari Intel FPGA Runtime Environment untuk paket OpenCL dari Pusat Unduhan di Altera weblokasi.
A. Klik tombol Unduh di sebelah edisi perangkat lunak Quartus Prime.
B. Tentukan versi rilis, sistem operasi, dan metode pengunduhan.
C. Klik tab Perangkat Lunak Tambahan, dan pilih untuk mengunduh Intel FPGA
Lingkungan Runtime untuk OpenCL Linux Cyclone V SoC TGZ.
D. Setelah Anda mengunduh aocl-rte- .arm32.tgz file, bongkar ke
direktori yang Anda miliki.
Sumber driver ada di aocl-rte- .arm32/board/c5soc/ direktori driver.
Untuk mengkompilasi ulang driver kernel OpenCL Linux, tetapkan nilai KDIR pada driver Makefile ke direktori yang berisi sumber kernel Linux files.
Jalankan perintah export CROSS_COMPILE=arm-linux-gnueabihf- untuk menunjukkan awalan rantai alat Anda.

Jalankan perintah make clean.
Jalankan perintah make untuk membuat aclsoc_drv.ko file.
Transfer direktori opencl_arm32_rte ke papan FPGA Cyclone V SoC.
Menjalankan scp -r root@alamat-ipad Anda: perintah menempatkan lingkungan runtime di direktori / home / root.

Jalankan skrip init_opencl.sh yang Anda buat saat membuat gambar kartu SD.
Jalankan perintah utilitas diagnosa aocl. Utilitas diagnosis akan mengembalikan hasil setelah Anda menjalankan init_opencl.sh dengan sukses.

1.7 Masalah yang Diketahui
Saat ini, ada batasan tertentu dalam penggunaan Intel FPGA SDK untuk OpenCL dengan Platform Referensi Kit Pengembangan Cyclone V SoC.

Anda tidak dapat mengganti nama vendor dan papan yang dilaporkan oleh string CL_DEVICE_VENDOR dan CL_DEVICE_NAME dari panggilan clGetDeviceInfo().
Jika tuan rumah mengalokasikan memori konstan dalam sistem DDR bersama (yaitu, HPS DDR) dan memodifikasi memori konstan setelah eksekusi kernel, data dalam memori mungkin menjadi usang. Masalah ini muncul karena inti FPGA tidak dapat mengintai transaksi DDR CPU-ke-HPS.
Untuk mencegah eksekusi kernel selanjutnya dari mengakses data usang, terapkan salah satu solusi berikut:
• Jangan memodifikasi memori konstan setelah inisialisasi.
• Jika Anda memerlukan beberapa set data __constant, buat beberapa buffer memori konstan.
• Jika tersedia, alokasikan memori konstan di FPGA DDR pada papan akselerator Anda.
Utilitas SDK di ARM hanya mendukung program dan mendiagnosa perintah utilitas.
Perintah utilitas flash, instal, dan hapus instalan tidak berlaku untuk Kit Pengembangan SoC Cyclone V karena alasan berikut:
A. Utilitas instal harus mengkompilasi driver kernel aclsoc_drv Linux dan mengaktifkannya di SoC FPGA. Mesin pengembangan harus melakukan kompilasi; namun, sudah berisi sumber kernel Linux untuk SoC FPGA. Sumber kernel Linux untuk mesin pengembangan berbeda dari sumber untuk SoC FPGA. Lokasi sumber kernel Linux untuk SoC FPGA kemungkinan besar tidak diketahui oleh pengguna SDK. Demikian pula, utilitas uninstall juga tidak tersedia untuk Kit Pengembangan SoC Cyclone V.
Selain itu, mengirimkan aclsoc_drv ke papan SoC juga menantang karena distribusi default Kit Pengembangan SoC Cyclone V tidak berisi kernel Linux yang disertakan files atau kompiler GNU Compiler Collection (GCC).
B. Utilitas flash memerlukan penempatan .rbf file dari desain OpenCL ke partisi FAT32 dari kartu flash micro SD. Saat ini, partisi ini tidak dipasang saat pengguna SDK menyalakan papan. Oleh karena itu, cara terbaik untuk memperbarui partisi adalah dengan menggunakan pembaca kartu flash dan mesin pengembangan.

Saat beralih antara Intel FPGA SDK untuk OpenCL Offline Compiler dapat dieksekusi files (.aocx) yang sesuai dengan varian papan yang berbeda (yaitu, c5soc dan c5soc_sharedonly), Anda harus menggunakan utilitas program SDK untuk memuat .aocx file untuk varian papan baru untuk pertama kalinya. Jika Anda hanya menjalankan aplikasi host menggunakan varian papan baru tetapi FPGA berisi gambar dari varian papan lain, kesalahan fatal mungkin terjadi.
.qxp file tidak menyertakan penetapan partisi antarmuka karena perangkat lunak Quartus Prime secara konsisten memenuhi persyaratan waktu partisi ini.
Saat Anda menyalakan papan, alamat kontrol akses media (MAC) diatur ke nomor acak. Jika kebijakan LAN Anda tidak mengizinkan perilaku ini, tetapkan alamat MAC dengan melakukan tugas berikut:
A. Selama penyalaan U-Boot, tekan tombol apa saja untuk masuk ke prompt perintah U-Boot.
B. Ketik setenv ethaddr 00:07:ed:00:00:03 pada prompt perintah.
Anda dapat memilih alamat MAC apa saja.
C. Ketik perintah saveenv.
D. Mulai ulang papan.

1.8 Riwayat Revisi Dokumen
Tabel 1.
Riwayat Revisi Dokumen Intel FPGA SDK untuk OpenCL Cyclone V SoC
Panduan Porting Platform Referensi Kit Pengembangan

Tanggal	Versi	Perubahan
Mei-17	2017.05.08	• Rilis pemeliharaan.
Oktober 2016	2016.10.31	•Perubahan merek Altera SDK untuk OpenCL menjadi Intel FPGA SDK untuk OpenCL. •Mengubah merek Altera Offline Compiler menjadi Intel FPGA SDK untuk OpenCL Offline Compiler.
Mei-16	2016.05.02	• Instruksi yang dimodifikasi untuk membuat dan memodifikasi gambar kartu flash SD. • Modifikasi instruksi untuk mengkompilasi ulang kernel Linux dan driver kernel Linux OpenCL.
15 November	2015.11.02	•Rilis pemeliharaan, dan mengubah instans Quartus II menjadi Quartus Prime.
Mei-15	15.0.0	•Dalam Konfigurasi Ulang FPGA, hapus instruksi untuk memprogram ulang inti FPGA dengan . gambar rbf dengan memanggil kucing filenama>. rbf > /dev/ fpga0 karena metode ini tidak disarankan.
Desember-14	14.1.0	•Mengganti nama dokumen menjadi Altera Cyclone V SoC Development Kit Reference Platform Porting Guide. • Memperbarui utilitas program ulang ke program aoclfilenama> perintah utilitas .aocx. • Memperbarui utilitas diagnostik untuk diagnosis aocl dan diagnosis aocl perintah utilitas. •Memperbarui prosedur di bagian Memindahkan Platform Referensi ke Papan SoC Anda untuk memasukkan instruksi tentang memindahkan dan memodifikasi partisi papan c5soc untuk membuat partisi bersih-waktu untuk aliran penutupan waktu terjamin. •Masukkan topik Memperbarui Platform Referensi Ported untuk menguraikan prosedur untuk tugas-tugas berikut: 1.Tidak termasuk blok sistem prosesor keras (HPS) di partisi papan 2.Memperbarui gambar kartu flash SD • Memperbarui bagian Membuat Gambar Kartu Flash SD. Direkomendasikan untuk menggunakan versi 14.0 gambar Desain Referensi Sistem Emas (GSRD) sebagai titik awal alih-alih gambar yang tersedia dengan SoC Embedded Design Suite (EDS). •Memperbarui bagian Mengkompilasi Ulang Kernel Linux dan OpenCL Linux Kernel Driver: 1.Menambahkan instruksi untuk mengatur variabel CROSS COMPILE. 2.Mengubah perintah yang Anda jalankan untuk memverifikasi bahwa CMA berhasil diaktifkan.
14 Juli	14.0.0	•Peluncuran pertama.