Simulazzjoni tas-Software tal-ForgeFPGA RENESAS

Informazzjoni Importanti

Is-simulazzjoni hija teknika ta 'applikazzjoni ta' stimolu ta 'input differenti għad-disinn f'ħinijiet differenti biex tivverifika jekk il-kodiċi RTL jaġixxix bil-mod maħsub. Jintuża biex tivverifika r-robustezza tad-disinn. Is-simulazzjoni tippermetti lill-utent view id-dijagramma tal-ħin tas-sinjali relatati biex tifhem kif id-deskrizzjoni tad-disinn fid-disinn file iġib ruħu.

Il-bankijiet tat-test huma biċċiet ta' kodiċi li jintużaw għas-simulazzjoni. Banch tat-test sempliċi se jagħti istanzija lill-Unità taħt it-Test (UUT) u jmexxi l-input. Is-softwer Go Configure juża Icarus Verilog (iVerilog) u GTKWave biex josserva l-forom tal-mewġ tas-simulazzjoni bl-istimolu pprovdut fit-testbench.

Dan id-dokument jiddeskrivi l-passi li jeħtieġ li jittieħdu waqt l-installazzjoni ta 'Icarus fis-sistema tiegħek u kif tmexxi simulazzjoni b'suċċess.

Installazzjoni ta' Icarus Verilog

a. Installa l-aħħar verżjoni ta 'Icarus Verilog (IVerilog) minn https://bleyer.org/icarus/
b. Kun żgur li żżid IVerilog mal-PATH u ħalliha tinstalla GTKWave (Ara Figura 1)

c. Iftaħ il-Go Configure Software u agħżel il-parti: SLG47910(Rev BB) biex tiftaħ il-Forge Workshop (ara Figura 2).

d. Ikklikkja fuq l-Editur FPGA fin-nofs tal-toolbar fil-quċċata jew l-utent jista 'wkoll ikklikkja darbtejn fuq l-istruttura FPGA Core fin-nofs tat-tieqa.

e. Tiftaħ tieqa ġdida bl-isem ta' Forge Workshop. Fil-bar tal-għodda tal-menu fuq nett, ikklikkja fuq Għażliet → Settings. Fil-kaxxa ta 'dialog Settings, mur Għodod taħt it-tab Settings tal-Utent. Neħħi l-għażla tal-Uża "kaxxa tal-ambjent tas-sistema" kemm għal Icarus Verilog kif ukoll għal GTKWave. Żid il-passaġġ għal Iverilog u GTKWave ssejvjati fis-sistema tiegħek fl-ispazju mogħti (ara Figura 4).

Inti kollha stabbiliti biex jissimulaw testbench u l-passi ta 'hawn fuq jiżguraw li l-GTKWave tniedi awtomatikament meta tissimula testbench fuq is-software Go Configure.

Testbank

L-aktar pass kruċjali fl-implimentazzjoni b'suċċess ta 'kwalunkwe sistema huwa li tivverifika d-disinn u l-funzjonalità tagħha. Il-verifika ta 'sistema kumplessa wara l-implimentazzjoni tal-ħardwer mhix għażla għaqlija. Huwa ineffettiv f'termini ta 'flus, ħin, u riżorsi. Għalhekk, fil-każ ta 'FPGA, testbench jintuża biex jittestja l-kodiċi tas-sors Verilog.

Ejja ngħidu li għandna input li huwa ta' 11-il bit, u rridu nittestjaw l-apparat għall-valuri kollha possibbli ta' kombinazzjoni ta' input jiġifieri (211). Peress li dan huwa numru kbir ħafna ta 'kombinazzjonijiet, huwa impossibbli li jiġi ttestjat manwalment. F'każijiet bħal dawn, testbenches huma utli ħafna peress li tista 'tittestja d-disinn awtomatikament għall-valuri kollha possibbli u għalhekk, tikkonferma l-affidabbiltà tad-disinn tat-test. Verilog Testbenches jintużaw biex jissimulaw u janalizzaw id-disinji mingħajr il-ħtieġa ta' xi apparat fiżiku ta' ħardwer.

Disinn taħt test, imqassar bħala DUT, huwa modulu sintetizzat tal-funzjonalità li rridu nittestjaw. Fi kliem ieħor, huwa d-disinn taċ-ċirkwit li nixtiequ nittestjaw. Nistgħu niddeskrivu d-DUT tagħna billi nużaw wieħed mit-tliet stili ta' mmudellar f'Verilog - Gate-level, Dataflow, jew Behavioral.

Testbench mhuwiex sintetizzat, għalhekk jintuża għal skopijiet ta' simulazzjoni biss. Dan jippermetti lill-utent juża firxa sħiħa ta 'kostruzzjonijiet Verilog eż, kliem prinċipali bħal "għal", "$display" u "$monitor" eċċ għall-kitba testbenches. Banch tat-test sempliċi se jestanzia l-Unità taħt Test (UUT) jew Device Under Test (DUT) u l-inputs tas-sewqan.

Nifhmu Testbench

Definizzjoni ta' Skeda ta' Żmien f'Testbench

Meta tissimula, is-softwer jeħtieġ li jkun jaf kif ġie definit il-ħin. L-unità tad-dewmien hija speċifikata bl-użu tad-direttiva tal-iskala taż-żmien, li tispeċifika l-unità tal-ħin u l-preċiżjoni għall-moduli li jsegwuha. L-iskala ta 'żmien tgħin fid-determinazzjoni ta' xi tfisser #1 f'termini ta 'żmien. # jintuża biex jiddefinixxi d-dewmien li għandu jiġi introdott fis-sistema skont l-unità tal-ħin speċifikata fl-iskala taż-żmien. Allura, #1 tfisser 1 ns ta 'dewmien jekk il-time_unit hija f'ns.

Sintassi:
'skala ta' żmien / /

time_unit huwa l-ammont ta' ħin li jirrappreżenta dewmien ta' #1. Il-bażi ta' time_precision tirrappreżenta kemm punti deċimali ta' preċiżjoni tuża relattiva għall-unitajiet tal-ħin. (Ara l-linja 23 fil-Figura 5)

Nistgħu nużaw il-kostruzzjonijiet tal-iskala taż-żmien biex nużaw unitajiet ta 'ħin differenti fl-istess disinn. L-utent jeħtieġ li jiftakar li l-ispeċifikazzjonijiet tad-dewmien mhumiex sintetizzati u ma jistgħux jiġu kkonvertiti għal-loġika tal-ħardwer. Il-funzjonijiet ta' dewmien huma kompletament għal skopijiet ta' simulazzjoni. $ħin u $ħin reali il-funzjonijiet tas-sistema jirritornaw il-ħin kurrenti u l-format ta’ rappurtar default jista’ jinbidel b’kompitu ieħor tas-sistema $timeformat .

Example: 

`skala ta 'żmien 10us/100ns
`skala taż-żmien 1ns/1ps
#10 reset = 1; // idewwem is-sinjal b'10 ns
#0.49 $display( “T = %0t fil-Ħin #0.49”, $ħin reali) ;

Id-dewmien speċifikat huwa #0.49 li huwa inqas min-nofs unità ta 'ħin. Madankollu, il-preċiżjoni tal-ħin hija speċifikata li tkun 1ps u għalhekk is-simulatur ma jistax imur iżgħar minn 1ns li jagħmilha round id-dikjarazzjoni tad-dewmien mogħtija u jagħti 0ns. Għalhekk, din id-dikjarazzjoni tonqos milli tipprovdi xi dewmien.

Ġurnal ta' Simulazzjoni: 

T = 1 fil-Ħin #0.49

Dikjarazzjoni tal-Modulu

Id-dikjarazzjoni tal-modulu fi kwalunkwe testbench hija b'differenza mill-kodiċi Verilog prinċipali. Fi testbench, il-modulu huwa ddikjarat mingħajr ebda port terminali flimkien miegħu. (Ara l-linja 25 fil-Figura 5)

Sintassi: 

modulu ;

Id-dikjarazzjoni tal-modulu hija segwita billi tiddefinixxi s-sinjali tad-dħul u tal-ħruġ definiti aktar kmieni fid-disinn prinċipali file.
Aħna nużaw żewġ tipi ta 'sinjali għas-sinjali tas-sewqan u l-monitoraġġ matul is-simulazzjoni. It-tip tad-data reg se jżomm il-valur sakemm jiġi assenjat lilu valur ġdid. Dan it-tip tad-data jista 'jiġi assenjat valur biss fil-blokk dejjem jew inizjali.
It-tip tad-data tal-wajer huwa bħal dak ta 'konnessjoni fiżika. Se żżomm il-valur li huwa mmexxi minn port, dikjarazzjoni tassenja, jew reg. Dan it-tip ta' dejta ma jistax jintuża fil-blokk inizjali jew dejjem. Kwalunkwe parametru u dikjarazzjoni ta' numru sħiħ isir ukoll f'din it-taqsima.

Example:
Reg a,b; // l-input fil-kodiċi HDL huwa definit bħala reg f'testbench
Wajer y; // sinjal tal-ħruġ fl-HDL huwa definit bħala wajer f'testbench

Instanzjazzjoni DUT

L-iskop ta' testbench huwa li jivverifika jekk il-modulu DUT tagħna hux qed jaħdem. Għalhekk, għandna bżonn nistanzijaw il-modulu tad-disinn tagħna għall-modulu tat-test.

Sintassi: 

(. (sinjal1),. sinjal1>(sinjal2));

Example:

ALU d0 (.a(a), // sinjal "a" f'ALU għandu jkun imqabbad ma' "a" fil-modulu ALU_tb
.b(b), // sinjal "b" fl-ALU għandu jkun imqabbad ma '"b" fil-modulu ALU_tb
.c(c)) ;// is-sinjal “c” fl-ALU għandu jkun imqabbad ma’ “c” fil-modulu ALU_tb

Aħna istanziajna l-modulu DUT ALU għall-modulu tat-test. L-isem tal-istanza (d0) huwa l-għażla tal-utent. Is-sinjali b'punt "." quddiemhom hemm l-ismijiet għas-sinjali ġewwa l-modulu ALU, filwaqt li l-wajer jew reg li jgħaqqdu magħhom fil-bank tat-test huwa ħdejn is-sinjal fil-parentesi (). Huwa rakkomandat li kull konnessjoni tal-port tiġi kkodifikata f'linja separata sabiex kwalunkwe messaġġ ta 'żball ta' kumpilazzjoni jindika b'mod korrett in-numru tal-linja fejn seħħ l-iżball. Minħabba li dawn il-konnessjonijiet huma magħmula bl-isem, l-ordni li fiha jidhru hija irrilevanti.

Instanzjazzjoni DUT tista 'ssir ukoll għall-moduli fejn il-modulu testbench għandu ismijiet ta' sinjal differenti. L-immappjar korrett tas-sinjali huwa dak li huwa importanti meta tistjanzja.

Example: 

ALU d0 (.a(A), // sinjal "a" f'ALU għandu jkun imqabbad ma' "A" fil-modulu ALU_tb
.clk(clock), // sinjal "clk" fl-ALU għandu jkun imqabbad mal-modulu "clock" ALU_tb
.out(OUT)) ; // sinjal "out" fl-ALU għandu jkun imqabbad ma '"OUT" fil-modulu ALU_tb

Dejjem & Blokk Inizjali fi Testbench

Hemm żewġ blokki sekwenzjali f'Verilog, inizjali u dejjem. Huwa f'dawn il-blokki li napplikaw l-istimolu.

Blokk inizjali

Il-blokk inizjali li jiġi esegwit darba biss u mitmum meta l-aħħar linja tal-blokk tiġi eżegwita. L-istimulu huwa miktub fil-blokk inizjali. (Ara l-linja 54-72 fil-Figura 5)

Sintassi:
..
tibda inizjali
$dumpfile();
$dumpvars();
..(daħħal stimulu)
tmiem

il-blokk inizjali jibda l-eżekuzzjoni tiegħu fil-bidu tas-simulazzjoni fil-ħin t = 0. Tibda bl-ewwel linja bejn il-bidu u t-tmiem, kull linja tesegwixxi minn fuq għal isfel sakemm jintlaħaq dewmien. Meta jintlaħaq id-dewmien, l-eżekuzzjoni ta 'din il-blokk tistenna sakemm il-ħin tad-dewmien (10-time units) ikun għadda u mbagħad jerġa' jibda l-eżekuzzjoni.
L-utent jista 'jiddefinixxi stimuli bl-użu ta' loops (għal, filwaqt li, jekk inkella) kif ukoll ġewwa din il-blokka inizjali minflok ma jdaħħal il-kombinazzjonijiet kollha manwalment.

 

Example:
Bidu Inizjali
A = 0; b = 0; // tibda l-eżekuzzjoni
#10 a = 0; b = 1; // eżekuzzjoni hija f't = 10-unit time
#10 a = 1; b = 0; // eżekuzzjoni hija f't = 20-unit time
tmiem

Dump Files

Ħaġa oħra li wieħed iżomm f'moħħu huwa d-dikjarazzjoni ta '$miżblafiles u $dumpvars ġewwa l-blokka inizjali (ara l-linja 55- 56 fil-Figura 5). Il-$miżblafile jintuża biex jitfa 'l-bidliet fil-valuri ta' xbieki u reġistri f'a file li huwa msemmi bħala l-argument tagħha.

Per example:

$miżblafile(“alu_tb.vcd”);

se dump il-bidliet fi a file jismu alu_tb.vcd. Il-bidliet huma rreġistrati f'a file imsejħa VCD file li tirrappreżenta dump tal-bidla fil-valur. A VCD (value change dump) jaħżen l-informazzjoni kollha dwar il-bidliet fil-valur. Ma nistgħux ikollna aktar minn $dump wieħedfile dikjarazzjonijiet fis-simulazzjoni Verilog.

Il-$dumpvars tintuża biex tispeċifika liema varjabbli għandhom jiġu dumped (fil- file imsemmi minn $dumpfile). L-aktar mod sempliċi biex tużah huwa mingħajr ebda argument. Is-sintassi ġenerali tal-$dumpvars hija

$dumpvars ( <, >);

Bażikament nistgħu nispeċifikaw liema moduli, u liema varjabbli fil-moduli se jiġu ddampjati. L-eħfef mod biex tuża dan huwa li tissettja l-livell għal 0 u l-isem tal-modulu bħala l-modulu ta 'fuq (tipikament il-modulu ta' fuq testbench).

$dumpvars(0, alu_tb);

Meta l-livell huwa ssettjat għal 0, u l-isem tal-modulu biss huwa speċifikat, jitfa 'l-varjabbli KOLLHA ta' dak il-modulu u l-varjabbli kollha fil-moduli KOLLHA ta 'livell aktar baxx instanzjati minn dan il-modulu ta' fuq. Jekk xi modulu ma jkunx instanzjat minn dan il-modulu ta 'fuq, allura l-varjabbli tiegħu mhux se jkun kopert. Ħaġa oħra, id-dikjarazzjoni ta '$miżblafile irid jiġi qabel il-$dumpvars jew kwalunkwe ħidma oħra tas-sistema li tispeċifika dump. Dawn miżbla files għandhom jiġu ddikjarati qabel l-inputs stimolu inkella, l-ebda valur se jiġu ffrankati f'dawn dump files.

Dejjem Imblokka

Kuntrarjament għad-dikjarazzjonijiet inizjali, blokk dejjem tesegwixxi ripetutament, għalkemm l-eżekuzzjoni tibda fil-ħin t = 0. Għal example, is-sinjal tal-arloġġ huwa essenzjali għat-tħaddim ta 'ċirkwiti sekwenzjali bħal Flip-flops. Jeħtieġ li jiġi fornut kontinwament. Għalhekk, nistgħu niktbu l-kodiċi għat-tħaddim tal-arloġġ f'bank tat-test kif (ara l-linja 52 fil-Figura 5):

dejjem
#10 clk = ~clk;
modulu tat-tmiem

Id-dikjarazzjoni ta 'hawn fuq tiġi eżegwita wara 10 ns li jibdew minn t = 0. Il-valur tal-clk se jinqaleb wara 10 ns mill-valur preċedenti. Għalhekk, jiġġeneraw sinjal ta 'arloġġ ta' wisa 'polz 20 ns. Għalhekk, din id-dikjarazzjoni tiġġenera sinjal ta 'frekwenza 50 MHz. Huwa importanti li wieħed jinnota li, l-inizjalizzazzjoni tas-sinjal isir qabel il-blokk dejjem. Jekk ma nagħmlux il-parti ta 'l-inizjalizzazzjoni, is-sinjal clk se jkun x minn t - 0, u wara 10 ns, ikun maqlub għal x ieħor.

Testbench li Jiċċekkja waħdu

Testbench li jiċċekkja waħdu jinkludi dikjarazzjoni biex jiċċekkja l-istat attwali.

• $wiri kompitu tas-sistema huma prinċipalment użati biex juru messaġġi debug biex jittraċċaw il-fluss ta 'simulazzjoni

tibda inizjali
A = 0; b = 0 ; c = 0; #10; // japplikaw input, stenna
jekk ( y ! == 1) tibda
$display( "000 fallew"); //iċċekkja
c = 1; #10 ; //applika input, stenna
tmiem
inkella jekk ( y ! == 0) tibda
$display ("001 falla") // iċċekkja
b = 1; c = 0; #10 ; tmiem
inkella jekk (y!==0)
$display (" 010 falla"); //iċċekkja
tmiem
modulu tat-tmiem

$wiri huwa użat għall-wiri ta 'valuri ta' varjabbli, kordi, jew espressjonijiet. Minn hawn fuq example, kull meta xi waħda mill-loop if-else tkun sodisfatta, allura l-ġurnal tas-simulatur se juri $ rispettivi tiegħuwiri dikjarazzjoni. Hemm linja ġdida awtomatikament fl-aħħar tal-kordi.

$wiri (“ħin = %t , A = %b, B = %b, C = % b”, $ħin, A,B,C);

Il-karattri msemmija fil-kwotazzjonijiet se jiġu stampati kif inhuma. L-ittra flimkien ma '% tindika l-format ta' string. Aħna nużaw %b biex nirrappreżentaw data binarja. Nistgħu nużaw %d, %h, %o biex nirrappreżentaw deċimali, eżadeċimali u ottali, rispettivament. Il-%g jintuża biex jesprimi numri reali. Dawn se jiġu sostitwiti bil-valuri barra l-kwotazzjoni fl-ordni msemmija. Per example, id-dikjarazzjoni ta 'hawn fuq se tintwera fil-ġurnal tas-simulazzjoni bħala: ħin = 20, A = 0, B =1, C = 0

Tabella 1. Formati tal-Mejda Verilog

Argument	Deskrizzjoni
%h, %H	Uri f'format eżadeċimali
%d, %D	Wiri f'forma deċimali
%b, %B	Wiri f'format binarju
%m, %M	Uri isem ġerarkiku
%s, %S	Uri bħala spag
%t, %T	Wiri fil-format tal-ħin
%f, %F	Uri 'reali' f'format deċimali
%e, %E	Uri 'reali' f'format esponenzjali

$wiri prinċipalment jistampa d-dejta jew il-varjabbli kif inhi f'dak il-mument ta' dak iż-żmien bħall-printf f'C. Irridu nsemmu $wiri għal kwalunkwe test li rridu view fil-ġurnal tas-simulazzjoni.

• $ħin

$ħin huwa kompitu tas-sistema li jirritorna l-ħin attwali tas-simulazzjoni.

• $tissorvelja

$tissorvelja se jimmonitorja d-dejta jew il-varjabbli li għaliha tkun miktuba u kull meta l-varjabbli tinbidel, se tipprintja
il-valur mibdul. Huwa jikseb effett simili ta 'sejħa $ display wara kull darba li xi wieħed mill-argumenti tiegħu jiksbu
aġġornata. $tissorvelja huwa bħal kompitu li huwa spawned biex jimxu fl-isfond tal-ħajt prinċipali li tissorvelja u
juri bidliet fil-valur tal-varjabbli tal-argument tiegħu. $tissorvelja għandu l-istess sintassi bħal $wiri.

$tissorvelja(“ ħin = %t, A = %b, B = %b, C = % b”, $ħin, A,B,C);

Mill-Figura 7 tista 'tosserva li ġew miżjuda linji ġodda ta' kodiċi biex tevalwa l-bank tat-test. It-tqegħid tal-$wiri u $tissorvelja dikjarazzjonijiet f'sezzjonijiet differenti tal-bank tat-test se jagħtu riżultati differenti (ara Figura 8). $ħin imsemmi f'dawn id-dikjarazzjonijiet jistampa l-ħin li fih il-valur ikun qed jiġi stampat għalih. Fl-istess unità tal-ħin ngħidu 170000, nistgħu naraw kif hemm differenza fil-valur għal A u B minħabba l-$wiri u $tissorvelja dikjarazzjonijiet.

GTKWave Software

GTKWave hija mewġa GTK+ li tidher bis-sħiħ viewer għal Unix, Win32, u Mac OSX li jaqra LXT, LXT2, VZT, FST, u GHW files kif ukoll VCD/EVCD standard files u jippermetti tagħhom viewing. L-uffiċjal tagħha webis-sit huwa fi http://gtkwave.sourceforge.net/ . GTKWave huwa dak rakkomandat viewer minn Icarus Verilog għodda ta' simulazzjoni.

Ladarba l-utent jinħoloq b'suċċess bank tat-test biex jittestja l-funzjonalità tad-disinn, l-utent issa jista' juża s-softwer GTKWave biex view il-forom tal-mewġ.

Biex tniedi s-softwer GTKWave biex view il-forom tal-mewġ, l-utent jeħtieġ li jikklikkja fuq il-buttuna Simulate Testbench fuq in-naħa ta 'fuq tal-toolbar jew mill-menu prinċipali Għodda→ Simulazzjoni→ Simulate Testbench. Jekk ma jkunx hemm żbalji ta 'sintassi allura skond id-disinn, il-GTKWave għandu jitnieda awtomatikament jew ir-riżultati ta' l-istimoli fit-testbench jintwerew fit-taqsima Logger tat-tieqa.

Is-softwer GTKWave jiftaħ id-dump tal-format .vcdfile awtomatikament. It-tieqa GTKWave ma turix il-forma tal-mewġ meta tinfetaħ. Dan jagħti lill-utent opportunità li jagħżel liema sinjali jrid view u josservaw. Biex tagħżel is-sinjal, l-utent jeħtieġ li juri, l-utent jeħtieġ ikklikkja fuq l-isem tal-modulu/istanza tagħhom fuq in-naħa tax-xellug tat-tieqa taħt it-tab SST. Billi tikklikkja fuq il-+ ta 'kull istanza, tista' tara s-sinjali li huma relatati ma 'dik l-istanza fit-taqsima tal-qiegħ. Imbagħad tista 'tkaxkar u qiegħed is-sinjal mixtieq jew ikklikkja darbtejn biex jintwerew fit-tieqa tas-Sinjali. Tista 'wkoll tagħżel kollha (CTRL + A) u daħħalhom fit-tieqa tas-sinjali (ara Figura 9).

Is-sinjali issa huma miżjuda mat-tieqa tas-sinjali iżda għad iridu jiġu simulati. Wara li żżid is-sinjali mixtieqa mat-tieqa tas-sinjal, ikklikkja fuq biex twaħħal is-sinjali mal-wisa 'kurrenti tat-tieqa u mbagħad terġa' tagħbija s-sinjali mir-reload simbolu preżenti fuq l-toolbar. Issa tista 'tara s-sinjali bil-valuri rispettivi tagħhom.

Valuri tas-Sinjali

B'mod awtomatiku, il-valuri tas-sinjali huma f'format eżadeċimali u l-mewġ kollu huwa ikkulurit aħdar (jekk jaħdem b'mod korrett).

L-utent jista 'jbiddel il-proprjetajiet ta' dawn is-sinjal billi tikklikkja bil-lemin fuq is-sinjal u tagħżel Format tad-Data jew Format tal-Kulur. L-utent jista 'wkoll idaħħal sinjal vojt biex jagħmel sezzjonijiet bejn grupp ta' sinjali. Meta jkollok ir-riżultat ottiku mixtieq, tista 'tiffranka l-konfigurazzjonijiet tiegħek billi tmur File → Ikteb Save File.

GTKWave Toolbar

L-għodda (ara Figura 10) tippermetti lill-utent iwettaq funzjonijiet bażiċi għas-sinjal. Ejja niddiskutu kull għażla fuq l-għodda mix-xellug għal-lemin.

1. Għażliet tal-Menu: Taħt din l-għażla nistgħu view il-karatteristiċi varji kollha tas-softwer li jistgħu jintużaw biex tilgħab bis-softwer. Id-dettalji taħt din l-għażla tal-menu huma koperti taħt it-Taqsima 8 ta’ din il-gwida għall-utent.
2. Aqta' Traċċi: Jintuża biex iħassar/taqta 's-sinjal magħżul mit-tieqa tas-sinjal
3. Ikkopja Traċċi: Jintuża biex tikkopja s-sinjal magħżul mit-tieqa tas-sinjal
4. Paste Traċċi: It-traċċa kkupjata/maqtugħa tista 'tiġi pasted f'post differenti fit-tieqa tas-sinjal
5. Zoom Fit: Jintuża biex jitwaħħal is-sinjali skont id-daqs tat-tieqa li l-utent jagħżel li juri
6. Zoom In: Jintuża biex iżum fit-tieqa tas-sinjal
7. Zoom Out: Jintuża biex iżżom it-tieqa tas-sinjal
8. Żomm Ħoll: jintuża biex jitneħħa ż-żum in/out fuq it-tieqa tas-sinjal
9. Zoom biex tibda: dan se jkabbar it-tieqa tas-sinjal, li juri l-ħin tal-bidu tas-sinjali.
10. Zoom sa Tmiem: dan se jkabbar it-tieqa tas-sinjal li turi l-ħin tat-tmiem tas-sinjali
11. Sib tarf preċedenti: Dan ibiddel il-markatur fuq in-naħa tax-xellug li jindika t-tarf ta 'qabel
12. Sib it-tarf li jmiss: Dan ibiddel il-markatur lejn il-lemin li jindika t-tarf li jmiss
13. Skrollja bond t'isfel/fuq: billi tuża dan nistgħu nissettjaw il-qafas ta 'żmien li fih l-utent irid juri. Per example, nistgħu nissettjaw il-qafas ta 'żmien għal 0 sek sa 500 ns, se juri s-sinjali taħt dak it-tul biss.
14. Reload: It-tagħbija mill-ġdid hija ppressata kull meta jkun hemm bidla fis-sinjal muri. Se terġa 'tagħbija u turi s-sinjal skond il-parametri l-ġodda. Per example, wara li nbiddlu l-qafas ta 'żmien tas-sinjal, għandna bżonn nerġa' tagħbija s-sinjal biex juri s-sinjal fil-qafas ta 'żmien stabbilit il-ġdid.

Għażliet tal-Menu

Mill-kantuniera ta' fuq tax-xellug tas-softwer GTKWave, l-utent jista' jaċċessa l-għażliet tal-menu billi tikklikkja t-tliet linji vertikali (ara Figura 11). L-utent jista’ jsib l-għażliet li ġejjin taħt l-għażliet tal-Menu:

File

Il- File is-submenu fih diversi oġġetti relatati mal-aċċess files, importazzjoni-esportazzjoni VCD files, stampar, u qari/kitba files u ħierġa.

Editja

Is-submenu Edit huwa użat biex iwettaq diversi funzjonijiet ta 'utilità bħall-bdil tar-rappreżentazzjoni tad-dejta tal-valuri fis-subwindow tal-mewġ. Bl-użu tal-għażliet taħt is-submenu Editja, l-utent jista 'jbiddel il-format tad-data tas-sinjali, jirranġahom mill-ġdid, iċċaqlaqhom, ittrimmja, jenfasizzah, grupp sinjali, jikkummenta fuq sinjali, ibiddel il-kulur tas-sinjali, eċċ.

Fittex

Is-submenu Fittex jintuża biex iwettaq tfittxijiet fuq ismijiet u valuri nett. Jgħin biex iwettaq funzjonijiet fuq livelli ta 'ġerarkija differenti tas-sinjali u l-istanzi fil-VCD file.

Ħin

Is-sottomenu tal-ħin fih superset tal-funzjonijiet imwettqa mill-buttuni tan-Navigazzjonijiet u tal-Panew tal-Istatus.
Jippermetti funzjonijiet sempliċi, relatati mal-ħin, bħall-zoom, jimxu lejn punt ta 'żmien partikolari, iċċaqlaq is-sinjal f'ċerta direzzjoni, eċċ.

Marker

Is-submenu tal-markatur jintuża biex iwettaq diversi manipulazzjonijiet fuq il-markatur kif ukoll biex jikkontrolla l-iskrolljar offscreen.
Jippermetti l-funzjonalità taż-żieda ta 'markers numerużi fuq it-tieqa tas-sinjal. Massimu ta’ 26 markatur tal-ismijiet huma permessi u l-ħinijiet għal kulħadd iridu jkunu differenti.

a. Biex iżżid Markers fit-tieqa tas-sinjal
Ikklikkja fuq ix-xellug fil-punt meħtieġ fejn trid li l-Marker jitqiegħed u agħfas ALT + N. Dan ipoġġi markatur imsemmi (A,B,C, eċċ.) fil-punt meħtieġ. L-utent jista 'jkompli jagħmel dan għal 26 post ta' ħin differenti.
Biex tqabbel il-valur tal-ħin fil-markers tal-postijiet kollha, Menu → Markers → Uri Bidla tad-Data tal-Marker.
Dan jiftaħ tieqa bil-valur tal-ħin f'kull Marker. L-utent jista' manwalment jinnota l-valur tal-ħin f'kull markatur imqiegħed u naqqashom biex jikkalkula d-differenza fil-ħin bejn 2 markaturi.
b. Biex tneħħi Marker fit-tieqa tas-sinjal

L-utent jista 'jmur Menu → Markers → Iġbor Marker Imsemmi. Dan se jneħħi l-Marker l-aħħar imsemmi mqiegħed fit-tieqa tas-sinjal. L-utent jista’ jneħħi l-Markers kollha msemmija billi jmur Menu → Markers → Iġbor il-Marker kollu Imsemmi (Figura 12).

Fil-Figura 13, nistgħu naraw kif il-kuluri tas-sinjali nbidlu. Tista 'tosserva Sinjal Blank miżjud mat-tieqa tas-sinjal ukoll b'kumment - Signal Blank.
Innota wkoll il-preżenza ta '6 Markers Ismijiet (A – E) u l-kompurgazzjoni tal-valur tal-ħin bejn dawn Markers f'ps.

View

Il- View is-submenu jintuża biex jikkontrolla diversi attributi li jittrattaw ir-rendiment grafiku tal-oġġetti tal-istatus kif ukoll il-valuri fis-sub-tieqa tas-sinjal. Minn dan il-menu, tista 'tikkonverti t-tieqa tas-sinjal għal Iswed u Abjad jew ikkulurit ukoll. Il- View is-submenu jippermettilek ukoll tibdel id-Dimensjoni tal-ħin li tvarja minn sekondi (secs) għal ficoseconds (fs). L-utent jista 'jsib din l-għażla View → Skala għal Dimensjoni tal-Ħin → fs.

Għajnuna

Is-sottomenu tal-għajnuna fih għażliet biex tiġi attivata l-għajnuna online kif ukoll biex turi l-informazzjoni tal-verżjoni tal-programm.

Konklużjoni

Dan id-dokument inħoloq biex jgħin lill-utent jissimula b'suċċess id-disinn tiegħu u jivverifika l-funzjonalità billi jikkoreġi l-abbozzar tal-bank tat-test meħtieġ u juża Icarus Verilog flimkien ma 'GTKWave biex juri l-forom tal-mewġ u josserva r-riżultati.

Storja tar-Reviżjoni

Reviżjoni	Data	Deskrizzjoni
1.00	20 ta’ Mejju, 2024	Rilaxx inizjali.

R19US0011EU0100 Rev.1.0
20 ta’ Mejju, 2024
© 2024 Renesas Electronics

Dokumenti / Riżorsi

Simulazzjoni tas-Software tal-ForgeFPGA RENESAS [pdfGwida għall-Utent REN_r19us0011eu0100, Simulazzjoni tas-Softwer ForgeFPGA, Software ForgeFPGA, ForgeFPGA, Simulazzjoni ForgeFPGA, Simulazzjoni tas-Software, Simulazzjoni, Software

Referenzi

• Manwal għall-Utent