RENESAS ForgeFPGA Software Simulation

Ozi dị mkpa

Simulation bụ usoro nke itinye mkpali ntinye dị iche iche na nhazi ahụ n'oge dị iche iche iji lelee ma koodu RTL na-akpa àgwà ka e bu n'obi. A na-eji ya iji nyochaa ike nke nhazi ahụ. Simulation na-enye onye ọrụ ohere view eserese oge nke akara ndị metụtara iji ghọta otú nkọwa nkọwa dị na nhazi ahụ file na-akpa àgwà.

Testbenches bụ ibe koodu a na-eji maka ịme anwansị. Testbench dị mfe ga-emepe Unit Under Test (UUT) wee chụba ntinye. Go Configure sọftụwia na-eji Icarus Verilog (iVerilog) na GTKWave na-ahụ ihe mkpali enyere na testbench.

Akwụkwọ a na-akọwa usoro ndị a ga-eme mgbe ị na-etinye Icarus na sistemụ gị yana otu esi eme simulation na-aga nke ọma.

Ịwụnye Icarus Verilog

a. Wụnye ụdị Icarus Verilog (IVerilog) kachasị ọhụrụ site na https://bleyer.org/icarus/
b. Jide n'aka na ịtinye IVerilog na PATH ma hapụ ya ka ọ wụnye GTKWave (Lee foto 1)

c. Mepee Go Configure Software wee họrọ akụkụ: SLG47910(Rev BB) ka imepe ụlọ ọrụ Forge (lee eserese 2).

d. Pịa na FPGA Editor n'etiti toolbar dị n'elu ma ọ bụ onye ọrụ nwekwara ike pịa okpukpu abụọ na nhazi FPGA Core n'etiti etiti windo ahụ.

e. Window ọhụrụ mepere akpọrọ Forge Workshop. N'ime ngwaọrụ menu dị n'elu, pịa Nhọrọ → Ntọala. N'ime igbe okwu Ntọala, gaa na Ngwaọrụ n'okpuru Ntọala Onye ọrụ. Wepuo Jiri “igbe gburugburu ebe obibi” maka ma Icarus Verilog na GTKWave. Tinye ụzọ na Iverilog na GTKWave echekwara na sistemụ gị n'ime oghere enyere (lee foto 4).

Edobere gị niile ka ịmee testbench na usoro ndị a dị n'elu hụ na GTKWave na-amalite na-akpaghị aka mgbe ị na-eme emume testbench na Go Configure software.

Testbench

Nzọụkwụ kachasị mkpa n'imejuputa usoro ọ bụla nke ọma bụ iji nyochaa nhazi na ọrụ ya. Ịkwado usoro mgbagwoju anya mgbe emejuputa ngwaike abụghị nhọrọ amamihe dị na ya. Ọ naghị arụ ọrụ n'ihe gbasara ego, oge, na ihe onwunwe. N'ihi ya, n'ihe gbasara FPGA, a na-eji testbench nwalee koodu isi mmalite Verilog.

Ka e were ya na anyị nwere ntinye nke bụ nke 11 ibe n'ibe, ma anyị chọrọ ịnwale ngwaọrụ maka ụkpụrụ nchikota ntinye niile nwere ike ịbụ (211). Dị ka nke a bụ ọnụ ọgụgụ dị ukwuu nke njikọta, ọ gaghị ekwe omume iji aka nwalee ya. N'ọnọdụ ndị dị otú ahụ, testbenches bara uru nke ukwuu n'ihi na ị nwere ike ịnwale imewe ahụ na-akpaghị aka maka ụkpụrụ niile nwere ike ime, ya mere, kwadoro ntụkwasị obi nke nhazi ule. A na-eji Verilog Testbenches na-eme emume na nyochaa atụmatụ na-enweghị mkpa ngwaọrụ ngwaike ọ bụla.

Nhazi n'okpuru ule, nke akpọrọ DUT, bụ modul synthesizable nke ọrụ anyị chọrọ ịnwale. N'ikwu ya n'ụzọ ọzọ, ọ bụ nhazi sekit ka anyị ga-achọ ịnwale. Anyị nwere ike ịkọwa DUT anyị site na iji otu n'ime ụdị nhazi atọ dị na Verilog - ọkwa ọnụ ụzọ ámá, Dataflow, ma ọ bụ omume.

A naghị emepụta testbench, ya mere a na-eji ya naanị maka ịme anwansị. Nke a na-enye onye ọrụ ohere iji ụdị Verilog na-arụ n'uju dịka, mkpụrụokwu dị ka "maka", "$ ngosi" na "$ nlekota oru" wdg maka ide testbenches. Testbench dị mfe ga-emepe Unit Under Test (UUT) ma ọ bụ Ngwaọrụ n'okpuru Ule (DUT) wee kwọba ntinye.

Ịghọta Testbench

Nkọwa ngụkọta oge na Testbench

Mgbe ị na-eme emume, ngwanro kwesịrị ịma ka esi akọwapụta oge. A na-akọwapụta nkeji oge igbu oge site na iji ntuziaka `timescale, nke na-akọwapụta nkeji oge na nkenke maka modul ndị na-eso ya. The `timescale na-enyere aka ịchọpụta ihe #1 pụtara n'ihe gbasara oge. A na-eji # kọwaa igbu oge a ga-ewebata na sistemụ dabere na nkeji oge akọwapụtara n'usoro oge. Yabụ, #1 pụtara 1 ns nke igbu oge ma ọ bụrụ na nkeji oge dị na ns.

Syntax:
Ogologo oge / /

time_unit bụ oge nke igbu oge #1 na-anọchi anya ya. The time_precision base na-anọchite anya ọnụọgụ nrịbama ole a ga-eji na nkeji oge. (Lee ahịrị 23 na eserese 5)

Anyị nwere ike iji nhazi oge iji jiri nkeji oge dị iche iche n'otu nhazi ahụ. Onye ọrụ kwesịrị icheta na nkọwa igbu oge enweghị ike ịmekọrịta yana enweghị ike ịtụgharị ya na mgbagha ngwaike. Ọrụ igbu oge bụ kpamkpam maka ebumnuche ịme anwansị. $oge na $ozugbo Ọrụ sistemu na-eweghachi oge dị ugbu a yana enwere ike ịgbanwe usoro mkpesa ndabara site na ọrụ sistemụ ọzọ $timeformat .

ExampLe: 

Oge 10us/100ns
Oge 1ns/1ps
#10 nrụpụta = 1; // na-egbu oge mgbama site na 10 ns
# 0.49 $ ngosi ("T = %0t na Oge #0.49", $realtime);

Oge a kapịrị ọnụ bụ #0.49 nke na-erughị ọkara nkeji oge. Agbanyeghị, akọwapụtara nkenke oge ka ọ bụrụ 1ps ya mere simulator enweghị ike ịgafe 1ns nke na-eme ka ọ gbakọọ nkwupụta igbu oge enyere wee nweta 0ns. Yabụ, nkwupụta a agaghị ewe oge ọ bụla.

Ndekọ ịme anwansị: 

T = 1 na Oge #0.49

Nkwupụta modul

Nkwupụta modul na testbench ọ bụla adịghị ka koodu Verilog bụ isi. Na testbench, a na-ekwupụta modul na-enweghị ọdụ ụgbọ mmiri ọ bụla yana ya. (Lee ahịrị 25 na eserese 5)

Syntax: 

modul ;

A na-esote nkwupụta modul ahụ site n'ịkọwa ntinye na akara ngosi nke akọwapụtara na mbụ na isi nhazi file.
Anyị na-eji ụdị mgbaama abụọ maka ịkwọ ụgbọala na nleba anya n'oge ịme anwansị. Ụdị data reg ga-ejide uru ahụ ruo mgbe e kenyere ya uru ọhụrụ. Enwere ike ịnye ụdị data a uru naanị na ngọngọ mbụ ma ọ bụ mgbe niile.
Ụdị data waya dị ka nke njikọ anụ ahụ. Ọ ga-ejide uru nke ọdụ ụgbọ mmiri na-ebugharị, kenye nkwupụta ma ọ bụ reg. Enweghị ike iji ụdị data a na mbụ ma ọ bụ na-egbochi mgbe niile. A na-emekwa nkwuputa oke na integer ọ bụla na ngalaba a.

ExampLe:
Reg a,b; // a kọwapụtara ntinye na koodu HDL dị ka reg na testbench
Waya y; // akọwapụta akara ngosi na HDL dị ka waya na testbench

Ngwa ngwa DUT

Ebumnuche nke testbench bụ iji nyochaa ma modul DUT anyị na-arụ ọrụ. N'ihi ya, anyị kwesịrị ịmalite modul imewe anyị iji nwalee modul.

Syntax: 

(. (akara akara1), . signal1> (signal2));

ExampLe:

ALU d0 (.a(a), // akara "a" na ALU kwesịrị ijikọ na "a" na modul ALU_tb.
.b(b), // mgbaàmà "b" na ALU kwesịrị ijikọ na "b" na ALU_tb modul
.c(c)) ;// akara "c" na ALU kwesịrị ijikọ "c" na ALU_tb modul

Anyị etinyela DUT modul ALU na modul ule. Aha ọmụmaatụ (d0) bụ nhọrọ onye ọrụ. Ihe nrịbama nwere oge "." n'ihu ha bụ aha maka akara n'ime ALU modul, ebe waya ma ọ bụ reg ha jikọọ na ule bench dị n'akụkụ mgbaàmà na parenthesis (). A na-atụ aro ka itinye koodu njikọ ọdụ ụgbọ mmiri ọ bụla n'ahịrị dị iche ka ozi njehie ọ bụla nke mkpokọta ga-arụtụ aka na nọmba ahịrị ebe njehie ahụ mere. N'ihi na ejikọtara njikọ ndị a n'aha, usoro nke ha pụtara adịghị mkpa.

Enwere ike ịme ngwa ngwa DUT maka modul ebe testbench modul nwere aha akara dị iche iche. Maapụ ziri ezi nke akara bụ ihe dị mkpa mgbe ị na-eme ngwa ngwa.

Example: 

Ekwesịrị ijikọ ALU d0 (.a (A), // akara “a” na ALU na “A” na modul ALU_tb
.clk(elekere), // mgbama “clk” na ALU kwesịrị jikọọ na “elekere” ALU_tb modul
.apụ (OUT)); // mgbama “pụọ” na ALU kwesịrị ijikọ na “OUT” na modul ALU_tb

Mgbe niile & Mgbochi mbụ na Testbench

Enwere usoro mgbochi abụọ na Verilog, nke mbụ na mgbe niile. Ọ bụ na ngọngọ ndị a ka anyị na-etinye ihe mkpali ahụ.

Mgbochi mbụ

Mgbochi mbụ nke a na-eme naanị otu ugboro ma kwụsịchaa mgbe emechara ahịrị ikpeazụ nke ngọngọ ahụ. Edere ihe mkpali ahụ n'ime ngọngọ mbụ. (Lee ahịrị 54-72 na eserese 5)

Syntax:
..
mmalite mmalite
$tufufile();
$dumpvars ();
..(tinye ihe mkpali)
ngwucha

ngọngọ nke mbụ na-amalite igbu ya na mmalite nke ịme anwansị ahụ n'oge t = 0. Malite na akara mbụ n'etiti mmalite na njedebe, akara ọ bụla na-eme site n'elu ruo ala ruo mgbe oge ruru. Mgbe oge ruru, ogbugbu nke ngọngọ a na-echere ruo mgbe oge igbu oge (nkeji nkeji 10) gafechara wee bulie ogbugbu ọzọ.
Onye ọrụ nwere ike ịkọwa ihe mkpali site na iji loops (maka, ma ọ bụrụ na-ọzọ) yana n'ime ngọngọ mbụ a kama iji aka tinye njikọ niile.

 

Example:
Mmalite mbụ
A = 0; b = 0; // malite ogbugbu
#10 a = 0; b = 1; // ogbugbu dị na t = oge nkeji 10
#10 a = 1; b = 0; // ogbugbu dị na t = oge nkeji 20
ngwucha

Tufuo Files

Ihe ọzọ ị ga-eburu n'uche bụ nkwupụta nke $kpofuofiles na $dumpvars n'ime ngọngọ mbụ (lee ahịrị 55-56 na eserese 5). Ihe $kpofuofile a na-eji tụfuo mgbanwe na ụkpụrụ nke net na ndekọ na a file nke a kpọrọ ya dị ka arụmụka ya.

Maka exampLe:

$kpofuofile("alu_tb.vcd");

ga-atụfu mgbanwe na a file aha ya bụ alu_tb.vcd. A na-edekọ mgbanwe ndị a na a file akpọrọ VCD file nke ahụ na-anọchi anya mkpofu mgbanwe uru. VCD (ntụfu ego mgbanwe uru) na-echekwa ozi niile gbasara mgbanwe uru. Anyị enweghị ike ịnwe ihe karịrị otu $ mkpofufile nkwupụta na simulation Verilog.

Ihe $dumpvars A na-eji akọwapụta mgbanwe ndị a ga-atụfu (na file nke $dump kwurufile). Ụzọ kachasị mfe iji ya bụ enweghị arụmụka ọ bụla. Nkwekọrịta izugbe nke $dumpvars bụ

$dumpvars ( <, >);

Anyị nwere ike ịkọwapụta ụdị modul, yana ụdị mgbanwe dị na modul ga-atụfu. Ụzọ kachasị mfe iji nke a bụ ịtọ ọkwa na 0 na aha modul dị ka modul dị n'elu (na-abụkarị modul testbench dị elu).

$dumpvars(0, alu_tb);

Mgbe edobere ọkwa na 0, yana naanị aha modul ka akọwapụtara, ọ na-atụfu ụdị mgbanwe niile nke modul ahụ yana mgbanwe niile dị na modulu ọkwa ọkwa niile ozugbo site na modul a dị elu. Ọ bụrụ na modul ọ bụla emeghị ngwa ngwa site na modul elu a, mgbe ahụ agaghị ekpuchi mgbanwe ya. Otu ihe ọzọ, nkwupụta nke $kpofuofile ga-abịarịrị tupu $dumpvars ma ọ bụ ọrụ sistemu ọ bụla nke na-akọwapụta mkpofu. Mkpofu ndị a files ga-ekwupụtarịrị tupu ntinye mkpali ndị ọzọ, ọ nweghị uru agaghị echekwa na mkpofu ndị a files.

Gbochie mgbe niile

N'adịghị ka nkwupụta mbụ, ngọngọ mgbe niile na-eme ugboro ugboro, n'agbanyeghị na ogbugbu na-amalite n'oge t = 0. Maka ex.ampYa mere, mgbama elekere dị mkpa maka ịrụ ọrụ sekit sekit dị ka Flip-flops. Ọ dị mkpa ka e weta ya mgbe niile. N'ihi ya, anyị nwere ike dee koodu maka ịrụ ọrụ elekere na testbench dị ka (lee ahịrị 52 na eserese 5):

mgbe niile
#10 clk = ~ clk;
endmodule

A na-eme nkwupụta ahụ dị n'elu mgbe 10 ns malite na t = 0. A ga-atụgharị uru nke clk mgbe 10 ns si na uru gara aga. Ya mere, na-amụba akara elekere nke 20 ns pulse obosara. Ya mere, nkwupụta a na-emepụta mgbaàmà nke ugboro 50 MHz. Ọ dị mkpa iburu n'obi na, a na-eme mmalite nke mgbaàmà ahụ tupu ngọngọ mgbe niile. Ọ bụrụ na anyị emeghị akụkụ mmalite, akara clk ga-abụ x site na t - 0, ma mgbe 10 ns gasịrị, a ga-atụgharị ya na x ọzọ.

Testbench na-enyocha onwe

Ebe testbench na-enyocha onwe ya gụnyere nkwupụta iji lelee ọnọdụ dị ugbu a.

• $ngosi A na-ejikarị ọrụ sistemu egosipụta ozi debug iji soro usoro simulation na-eru

mmalite mmalite
A = 0 ; b = 0 ; c = 0; #10; // tinye ntinye, chere
ọ bụrụ na (y! == 1) malite
$ ngosi ("000 dara"); // lelee
c = 1; #10 ; // tinye ntinye, chere
ngwucha
ọzọ ma ọ bụrụ na (y! == 0) malite
$ ngosi(“001 dara”) // lelee
b = 1; c = 0; #10 ; ngwucha
ọzọ ma ọ bụrụ (y!==0)
$ ngosi ("010 dara"); // lelee
ngwucha
endmodule

$ngosi a na-eji maka igosipụta ụkpụrụ nke mgbanwe, eriri, ma ọ bụ okwu. Site n'elu examplee, mgbe ọ bụla nke ọ bụrụ-ọzọ akaghị afọ juru, mgbe ahụ simulator log ga-egosipụta nke ọ bụla $ngosi nkwupụta. Enwere ahịrị ọhụrụ na ndabara na njedebe nke eriri.

$ngosi ("oge = %t , A = %b, B = %b, C = % b", $oge, A,B,C);

A ga-ebipụta mkpụrụedemede ndị a kpọtụrụ aha na nhota ndị ahụ ka ha dị. Akwụkwọ ozi yana % na-egosi usoro eriri. Anyị na-eji %b nọchite anya data ọnụọgụ abụọ. Anyị nwere ike iji %d, %h, %o maka ịnọchite anya mkpụrụ iri, hexadecimal, na octal, n'otu n'otu. A na-eji %g kwupụta ezigbo ọnụọgụgụ. A ga-eji ụkpụrụ ndị na-abụghị nkwuputa okwu dochie ndị a n'usoro a kpọtụrụ aha. Maka example, a ga-egosipụta nkwupụta dị n'elu na ndekọ simulation dị ka: oge ​​= 20, A = 0, B = 1, C = 0

Tebụl 1. Verilog Table Formats

Arụmụka	Nkọwa
%h, %H	Gosipụta n'ụdị Hexadecimal
%d, %D	Gosipụta n'ụdị nkeji iri
%b, %B	Gosipụta n'ụdị ọnụọgụ abụọ
%m, %M	Gosipụta aha nhazi ọkwa
%s, %S	Gosipụta dị ka eriri
%t, %T	Gosipụta n'ụdị oge
%f, %F	Gosipụta 'ezigbo' n'ụdị nkeji iri
%e, %E	Gosipụta 'ezigbo' n'ụdị nkọwa

$ngosi na-ebipụta data ma ọ bụ mgbanwe dị ka ọ dị n'oge ahụ dị ka mbipụta na C. Anyị ga-akpọrịrị $ngosi maka ederede ọ bụla anyị nwere view na ndekọ simulation.

• $oge

$oge bụ ọrụ usoro nke ga-eweghachi oge dị ugbu a nke ịme anwansị.

• $nyochaa

$nyochaa ga-enyocha data ma ọ bụ mgbanwe nke edere ya na mgbe ọ bụla mgbanwe gbanwere, ọ ga-ebipụta
uru gbanwere. Ọ na-enweta mmetụta yiri nke ahụ nke ịkpọ $ ngosi mgbe ọ bụla n'ime arụmụka ya nwetara
emelitere. $nyochaa dị ka ọrụ a na-eme ka ọ na-agba ọsọ na ndabere nke isi eri nke na-enyocha na
na-egosiputa mgbanwe uru nke mgbanwe arụmụka ya. $nyochaa nwere otu syntax ka $ngosi.

$nyochaa("oge = %t, A = %b, B = %b, C = % b", $oge, A,B,C);

Site na eserese 7 ị nwere ike ịhụ na agbakwunyere ahịrị koodu ọhụrụ iji nyochaa onwe ya na testbench. Ndobe nke $ngosi na $nyochaa nkwupụta dị na ngalaba dị iche iche nke testbench ga-arụpụta ihe dị iche iche (lee foto 8). $oge A kpọtụrụ aha na nkwupụta ndị a na-ebipụta oge a na-ebipụta uru maka ya. N'otu oge ahụ unit na-ekwu 170000, anyị nwere ike ịhụ otú e nwere ihe dị iche na uru maka A na B ruru $ngosi na $nyochaa nkwupụta.

Ngwa ngwa GTKWave

GTKWave bụ ebili mmiri GTK+ gosipụtara nke ọma viewer maka Unix, Win32, na Mac OSX nke na-agụ LXT, LXT2, VZT, FST, na GHW files yana ọkọlọtọ VCD/EVCD files na ekwe ha viewing. Ọchịchị ya websaịtị dị na http://gtkwave.sourceforge.net/ . GTKWave ka akwadoro viewnke Icarus Verilog simulation Tool.

Ozugbo emepụtara onye ọrụ nke ọma testbench iji nwalee arụmọrụ nke imewe ahụ, onye ọrụ nwere ike iji ngwa GTKwave ugbu a. view ụdị ebili mmiri.

Iji malite ngwa GTKwave ka view na ebili mmiri, onye ọrụ kwesịrị pịa bọtịnụ Simulate Testbench n'elu toolbar ma ọ bụ site na isi menu Tools→ Simulation→ Simulate Testbench. Ọ bụrụ na enweghị mmejọ syntax ahụ dabere na nhazi ahụ, GTKWave kwesịrị ịmalite na akpaghị aka ma ọ bụ gosipụta nsonaazụ nke mkpali na testbench na ngalaba Logger nke windo.

Ngwa GTKWave na-emepe mkpofu usoro .vcdfile na-akpaghị aka. Window GTKWave anaghị egosipụta ụdị ebili mmiri mgbe ọ mepere. Nke a na-enye onye ọrụ ohere ịhọrọ akara ngosi ọ chọrọ view ma hụ. Iji họrọ akara ngosi, onye ọrụ kwesịrị igosipụta, onye ọrụ kwesịrị pịa aha modul / ihe atụ ha n'akụkụ aka ekpe nke mpio n'okpuru taabụ SST. Site na ịpị + nke oge ọ bụla, ị nwere ike ịhụ akara ndị metụtara ihe atụ ahụ na mpaghara ala. Mgbe ahụ ị nwere ike ịdọrọ & dobe akara ngosi achọrọ ma ọ bụ pịa ha ugboro abụọ ka egosipụta na mpio ngosi. Ị nwekwara ike họrọ ihe niile (CTRL + A) ma tinye ha na mpio akara (lee foto 9).

A na-agbakwunye akara ndị a na mpio mgbaama mana ọ ka ga-eme ya. Mgbe ịgbakwunye akara achọrọ na windo mgbaàmà, pịa iji kwado akara ngosi na obosara nke windo ugbu a wee bugharịa akara ngosi site na nbugharị akara dị na toolbar. Ị nwere ike ịhụ akara ngosi na ụkpụrụ ha dị iche iche.

Ụkpụrụ mgbaàmà

Site na ndabara, ụkpụrụ nke mgbaama dị na usoro hexadecimal na ebili mmiri niile na-acha akwụkwọ ndụ akwụkwọ ndụ (ọ bụrụ na ọ na-agba ọsọ nke ọma).

Onye ọrụ nwere ike ịgbanwe njirimara nke mgbaama ndị a site na ịpị aka nri na mgbama ahụ wee họrọ Ụdị Data ma ọ bụ Ụdị Agba. Onye ọrụ nwekwara ike itinye mgbaama oghere ka ọ kee ngalaba n'etiti otu akara. Mgbe ị nwere nsonaazụ ngwa anya chọrọ, ị nwere ike ịchekwa nhazi gị site na ịga File → Dee Chekwa File.

GTKWave Toolbar

Ogwe ngwaọrụ (lee eserese 10) na-enye onye ọrụ ohere ịrụ ọrụ ndị bụ isi maka mgbama. Ka anyị tụlee nhọrọ nke ọ bụla na toolbar site n'aka ekpe gaa n'aka nri.

1. Nhọrọ nhọrọ: N'okpuru nhọrọ a anyị nwere ike view ihe niile dị iche iche nke ngwanro nwere ike iji na-egwu gburugburu na software. Ekpuchiri nkọwa n'okpuru nhọrọ menu a n'okpuru ngalaba 8 nke ntuziaka onye ọrụ a.
2. Beechapụ: A na-eji ya ihichapụ / bepụ akara ngosi họrọ na windo mgbaàmà
3. Detuo traces: A na-eji ya detuo mgbaàmà ahọpụtara site na windo mgbaàmà
4. Tapawa traktị: Enwere ike mado traktị e depụtaghachiri / ịkpụ n'ebe dị iche na windo mgbaàmà
5. Mbugharị dabara adaba: A na-eji ya dabara akara ngosi dịka nha windo onye ọrụ na-ahọrọ igosipụta
6. Bubata: A na-eji ya bugharịa na windo mgbaàmà
7. Bugharịa: A na-eji ya ebupụ windo mgbaàmà
8. Mbugharị megharịa: a na-eji ya megharịa mbugharị / pụta na windo mgbaàmà
9. Bugharịa ka ịmalite: nke a ga-ebugharị windo mgbaàmà, na-egosipụta mmalite oge nke akara ngosi.
10. Bugharịa ruo na njedebe: nke a ga-eme ka windo mgbaama na-egosipụta oge njedebe nke akara ngosi
11. Chọta ihu gara aga: Nke a na-atụgharị akara n'akụkụ aka ekpe na-egosi ọnụ ụzọ gara aga
12. Chọta ihu na-esote: Nke a na-atụgharị akara n'aka nri na-egosi nsọtụ na-esote
13. Pịgharịa na nkekọ ala/elu: iji nke a anyị nwere ike ịtọ oge nke onye ọrụ chọrọ igosipụta. Maka exampLe, anyị nwere ike ịtọ oge na 0 sk ka 500 ns, ọ ga-egosipụta akara n'okpuru oge ahụ naanị.
14. Bugharịa: A na-agbanye nrụgharị ahụ mgbe ọ bụla enwere mgbanwe na mgbama egosiri. Ọ ga-ebughari ma gosipụta mgbaama dịka paramita ọhụrụ ahụ siri dị. Maka example, mgbe ịgbanwere etiti oge nke mgbaama, anyị kwesịrị ibugharị mgbaama iji gosipụta mgbaama n'ime oge ọhụrụ ahazi.

Nhọrọ nhọrọ

Site n'akụkụ aka ekpe nke ngwa GTKWave, onye ọrụ nwere ike ịnweta nhọrọ menu site na ịpị ahịrị kwụ ọtọ atọ (lee eserese 11). Onye ọrụ nwere ike ịhụ nhọrọ ndị a n'okpuru nhọrọ NchNhr:

File

Nke File submenu nwere ihe dị iche iche metụtara ịnweta files, VCD na-ebubata-ebupụ files, mbipụta, na ịgụ/agụ files na ịpụ.

Dezie

A na-eji submenu dezie iji rụọ ọrụ dị iche iche dị ka ịgbanwe ihe nnochite anya data nke ụkpụrụ na ebili mmiri subwindow. Iji nhọrọ n'okpuru dezie submenu, onye ọrụ nwere ike ịgbanwe usoro data nke mgbaàmà, megharia ha, gbanwee ha, ewepụtụ ya, pụta ìhè ya, otu akara, ikwu okwu na akara, gbanwee agba nke mgbaàmà, wdg.

ọchụchọ

A na-eji nchọta obere nhọrọ iji mee ọchụchọ na aha netwọkụ na ụkpụrụ. Ọ na-enyere aka ịrụ ọrụ na ọkwa ọkwa dị iche iche nke akara na ihe atụ na VCD file.

Oge

NchNhr nke oge nwere superset nke ọrụ ndị Navigation na bọtịnụ Ọnọdụ Panel na-arụ.
Ọ na-enyere mfe, oge metụtara, ọrụ dị ka mbugharị, ịkwaga n'otu oge, na-atụgharị mgbama n'otu akụkụ, wdg.

Ihe nrịbama

A na-eji nrịbama submenu mee mgbanwe dị iche iche na nrịbama yana jikwaa mpempe akwụkwọ na-apụ apụ.
Ọ na-enyere aka ịrụ ọrụ nke ịgbakwunye ọtụtụ nrịbama na windo mgbaàmà. A na-anabata ihe nrịbama aha kachasị 26 yana oge maka mmadụ niile ga-adị iche.

a. Ka ịgbakwunye akara na mpio mgbaàmà
Pịa aka ekpe na ebe achọrọ ebe ịchọrọ ka etinye akara wee pịa ALT + N. Nke a ga-etinye akara aha (A,B,C, wdg) na ebe achọrọ. Onye ọrụ nwere ike ịga n'ihu na-eme nke a maka oge 26 dị iche iche.
Iji tụnyere uru oge na akara ebe niile, NchNhr → Ihe nrịbama → Gosi gbanwee data nrịbama.
Nke a ga-emepe windo nwere uru oge dị na akara ọ bụla. Onye ọrụ nwere ike iji aka ya depụta uru oge dị na nrịbama ọ bụla etinyere wee wepụ ya ka ọ gbakọọ oge dị iche n'etiti nrịbama 2.
b. Iji wepu akara n'ime mpio mgbaàmà

Onye ọrụ nwere ike ịga na NchNhr → Ihe nrịbama → Anakọta akara aha. Nke a ga-ewepụ akara ikpeazụ aha ya na mpio mgbama. Onye ọrụ nwere ike wepu akara niile aha ya bụ site na ịga na Menu → Markers → Chịkọta akara niile aha ya (Fig 12).

Na eserese 13, anyị nwere ike ịhụ ka esi gbanwee agba mgbaama. Ị nwere ike ịhụ akara ngosi oghere agbakwunyere na windo mgbaama yana ikwu okwu - Mgbama oghere.
Rịbakwa ama ọnụnọ nke 6 akpọrọ Markers (A - E) na ngụkọta oge uru n'etiti akara ndị a na ps.

View

Nke View A na-eji submenu iji chịkwaa àgwà dị iche iche na-emetụta nsụgharị nke ihe ọkwa yana ụkpụrụ dị na mpio sub mgbaàmà. Site na menu a, ị nwere ike ịtụgharị windo mgbaama ka ọ bụrụ Black & White ma ọ bụ nwee agba. Nke View submenu na-enyekwara gị aka ịgbanwe oge Dimension sitere na sekọnd (sk) ruo ficoseconds (fs). Onye ọrụ nwere ike ịchọta nhọrọ a View → Ọnụ ọgụgụ ruo Oge akụkụ → fs.

Enyemaka

Ntụkọ enyemaka nwere nhọrọ maka inye enyemaka ịntanetị yana igosipụta ozi ụdị mmemme.

Mmechi

Emepụtara akwụkwọ a iji nyere onye ọrụ aka ịmegharị atụmatụ ha nke ọma yana nyochaa arụmọrụ ya site na mezie idebe testbench dị mkpa yana iji Icarus Verilog yana GTKwave gosipụta ụdị ebili mmiri wee hụ nsonaazụ ya.

Akụkọ ngbanwe

Ndozigharị	Ụbọchị	Nkọwa
1.00	Mee 20, 2024	Ntọhapụ mbụ.

R19US0011EU0100 Mkpu.1.0
Mee 20, 2024
© 2024 Renesas Eletrọnịkị

Akwụkwọ / akụrụngwa

RENESAS ForgeFPGA Software Simulation [pdf] Ntuziaka onye ọrụ REN_r19us0011eu0100, ForgeFPGA Software Simulation, ForgeFPGA Software, ForgeFPGA, ForgeFPGA Simulation, Software Simulation, Simulation, Software

Ntụaka

• Akwụkwọ ntuziaka onye ọrụ