intel FPGA програмчлагдсан хурдатгалын карт N3000 хэрэглэгчийн гарын авлага
Танилцуулга
Суурь
Виртуалжуулсан радио хандалтын сүлжээнд (vRAN) Intel FPGA программчлагдах хурдатгалын карт N3000 нь програм хангамжийн ажлыг зохих ёсоор төлөвлөхийн тулд IEEE1588v2-г Нарийвчлалын Цагийн Протокол (PTP) Телеком Боол Цаг (T-TSC) болгон дэмжих шаардлагатай. Intel® FPGA PAC N710 дахь Intel Ethernet Controller XL3000 нь IEEE1588v2 дэмжлэгийг хангадаг. Гэсэн хэдий ч FPGA өгөгдлийн зам нь PTP гүйцэтгэлд нөлөөлдөг чичиргээ үүсгэдэг. Ил тод цаг (T-TC) хэлхээг нэмснээр Intel FPGA PAC N3000 нь FPGA дотоод хоцролтыг нөхөж, чичиргээний үр нөлөөг бууруулж, T-TSC нь Их мастерын өдрийн цагийг (ToD) үр ашигтайгаар тооцоолох боломжийг олгодог.
Зорилго
Эдгээр туршилтууд нь Intel FPGA PAC N3000-ийг Нээлттэй Радио Хандалтын Сүлжээнд (O-RAN) IEEE1588v2 боол болгон ашиглахыг баталгаажуулдаг. Энэхүү баримт бичигт дараахь зүйлийг тусгасан болно.
- Туршилтын тохиргоо
- Баталгаажуулах үйл явц
- Intel FPGA PAC N3000-ийн FPGA зам дахь ил тод цагийн механизмын гүйцэтгэлийн үнэлгээ
- Intel FPGA PAC N3000-ийн PTP гүйцэтгэл Ил тод цагийг дэмждэг Intel FPGA PAC N3000-ийн гүйцэтгэл нь
Ил тод цаггүй Intel FPGA PAC N3000, мөн янз бүрийн замын хөдөлгөөний нөхцөл, PTP тохиргооны дагуу XXV710 өөр Ethernet карттай харьцуулахад.
Онцлогууд ба хязгаарлалтууд
Intel FPGA PAC N3000 IEEE1588v2 дэмжлэгийн боломжууд болон баталгаажуулалтын хязгаарлалтууд дараах байдалтай байна.
- Ашигласан програм хангамжийн стек: Linux PTP төсөл (PTP4l)
- Дараах харилцаа холбооны мэргэжилтнүүдийг дэмждэгfiles:
- 1588v2 (өгөгдмөл)
- Г.8265.1
- Г.8275.1
- Хоёр шаттай PTP боол цагийг дэмждэг.
Intel корпораци. Бүх эрх хуулиар хамгаалагдсан. Intel, Intel лого болон бусад Intel тэмдэг нь Intel корпораци эсвэл түүний охин компаниудын худалдааны тэмдэг юм. Intel нь өөрийн FPGA болон хагас дамжуулагч бүтээгдэхүүнүүдээ Intel-ийн стандарт баталгааны дагуу одоогийн техникийн үзүүлэлтүүдэд нийцүүлэн ажиллуулах баталгаа өгдөг ч аливаа бүтээгдэхүүн, үйлчилгээнд ямар ч үед мэдэгдэлгүйгээр өөрчлөлт оруулах эрхтэй. Intel нь бичгээр тохиролцсоноос бусад тохиолдолд энд дурдсан аливаа мэдээлэл, бүтээгдэхүүн, үйлчилгээг ашиглах, ашиглахаас үүдэн гарах хариуцлага, хариуцлага хүлээхгүй. Intel-ийн хэрэглэгчид нийтлэгдсэн мэдээлэлд найдах, бүтээгдэхүүн, үйлчилгээний захиалга өгөхөөс өмнө төхөөрөмжийн техникийн үзүүлэлтүүдийн хамгийн сүүлийн хувилбарыг авахыг зөвлөж байна. *Бусад нэр, брэндийг бусдын өмч гэж үзэж болно.
- Төгсгөлд нь олон дамжуулалтын горимыг дэмждэг.
- 128 Гц хүртэлх PTP мессеж солилцох давтамжийг дэмждэг.
- Энэ нь баталгаажуулалтын төлөвлөгөө болон ажиллаж буй Их мастерын хязгаарлалт юм. PTP мессежийн хувьд секундэд 128 пакетаас илүү PTP тохиргоо хийх боломжтой.
- Баталгаажуулалтын тохиргоонд ашигласан Cisco* Nexus* 93180YC-FX шилжүүлэгчийн хязгаарлалтын улмаас iperf3 траффикийн нөхцөлд гүйцэтгэлийн үр дүн нь 8 Гц-ийн PTP мессежийн солилцооны хурдтай холбоотой.
- Капсулжуулалтын дэмжлэг:
- L2 (түүхий Ethernet) болон L3 (UDP/IPv4/IPv6) дээр тээвэрлэх
Жич: Энэ баримт бичигт бүх үр дүн нь нэг 25Gbps Ethernet холбоосыг ашигладаг.
- L2 (түүхий Ethernet) болон L3 (UDP/IPv4/IPv6) дээр тээвэрлэх
Багаж хэрэгсэл ба драйверын хувилбарууд
| Багаж хэрэгсэл | Хувилбар |
| BIOS | Intel серверийн самбар S2600WF 00.01.0013 |
| OS | CentOS 7.6 |
| Цөм | kernel-rt-3.10.0-693.2.2.rt56.623.el7.src. |
| Data Plane Development Kit (DPDK) | 18.08 |
| Intel C хөрвүүлэгч | 19.0.3 |
| Intel XL710 драйвер (i40e драйвер) | 2.8.432.9.21 |
| PTP4l | 2.0 |
| IxExplorer | 8.51.1800.7 EA-Patch1 |
| lperf3 | 3.0.11 |
| trafgen | Netsniff-ng 0.6.6 Хэрэгслийн хэрэгсэл |
IXIA замын хөдөлгөөний шалгалт
Intel FPGA PAC N3000-д зориулсан PTP гүйцэтгэлийн шалгуур үзүүлэлтүүдийн эхний багц нь сүлжээ болон PTP тохирлын туршилтанд IXIA* шийдлийг ашигладаг. IXIA XGS2 явах эд ангийн хайрцагт IXIA 40 PORT NOVUS-R100GE8Q28 карт болон IxExplorer багтсан бөгөөд энэ нь DUT (Intel FPGA PAC N3000) руу виртуал PTP Grandmaster-ийг нэг 25 Gbps шууд Ethernet холболтоор тохируулах график интерфейсээр хангадаг. Доорх блок диаграмм нь IXIA-д суурилсан жишиг үзүүлэлтүүдийн зорилтот туршилтын топологийг харуулж байна. Бүх үр дүн нь IXIA-ийн үүсгэсэн траффикийг нэвтрэн орох замын хөдөлгөөний туршилтанд ашигладаг бөгөөд Intel FPGA PAC N3000 хост дээрх trafgen хэрэглүүрийг гаралтын замын туршилтанд ашигладаг бөгөөд оролт эсвэл гарах чиглэл нь үргэлж DUT (Intel FPGA PAC N3000) өнцгөөс харагдана. ) хост. Энэ хоёр тохиолдолд замын хөдөлгөөний дундаж хурд 24 Gbps байна. Энэхүү туршилтын тохиргоо нь T-TC механизмыг идэвхжүүлсэн Intel FPGA PAC N3000-ийн PTP гүйцэтгэлийн үндсэн шинж чанарыг өгөхөөс гадна ITU-T G.3000 PTP pro-ийн дагуу TC бус Intel FPGA PAC N8275.1 үйлдвэрийн зурагтай харьцуулах боломжийг олгодог.file.
IXIA Virtual Grandmaster-ийн дагуу Intel FPGA PAC N3000 замын хөдөлгөөний туршилтын топологи
IXIA замын хөдөлгөөний шалгалтын дүн
Дараах шинжилгээ нь TC-ийг идэвхжүүлсэн Intel FPGA PAC N3000-ийн оролт болон гарах хөдөлгөөний нөхцөлд PTP гүйцэтгэлийг харуулсан. Энэ хэсэгт PTP profile G.8275.1 нь замын хөдөлгөөний бүх туршилт, мэдээлэл цуглуулахад батлагдсан.
Мастер офсетийн хэмжээ
Дараах зурагт Intel FPGA PAC N4 хостын PTP3000l боол үйлчлүүлэгчийн нэвтрэлт, гарах болон хоёр чиглэлтэй траффик (дундаж дамжуулах чадвар 24.4 Гбит/с) зэрэгт өнгөрсөн хугацааны функцээр ажиглагдсан мастер офсетийн хэмжээг харуулав.
Замын дундаж саатал (MPD)
Дээрх зурагтай ижил туршилтын хувьд Intel FPGA PAC N4-г сүлжээний интерфейсийн карт болгон ашигладаг PTP3000 боолоор тооцоолсон дундаж замын саатлыг дараах зурагт үзүүлэв. Гурван замын хөдөлгөөний шалгалтын нийт хугацаа дор хаяж 16 цаг байна.
Дараах хүснэгтэд замын хөдөлгөөний гурван туршилтын статистик дүн шинжилгээг жагсаав. Сувгийн багтаамжтай ойролцоо замын ачаалалтай үед Intel FPGA PAC N4 ашигладаг PTP3000l боол нь замын хөдөлгөөний бүх сорилтод 53 ns-ийн дотор IXIA-ийн виртуал их мастерт фазын зөрүүг хадгалж байдаг. Үүнээс гадна мастер офсет магнитудын стандарт хазайлт нь 5 ns-ээс бага байна.
PTP гүйцэтгэлийн талаарх статистик мэдээлэл
| G.8275.1 PTP Profile | Оролтын урсгал (24Gbps) | Гарах урсгал (24Gbps) | Хоёр чиглэлтэй урсгал (24Gbps) |
| RMS | 6.35 ns | 8.4 ns | 9.2 ns |
| StdDev (abs(хамгийн их) офсет) | 3.68 ns | 3.78 ns | 4.5 ns |
| StdDev (MPD-ийн) | 1.78 ns | 2.1 ns | 2.38 ns |
| Хамгийн их офсет | 36 ns | 33 ns | 53 ns |
Дараах зургууд нь өөр өөр PTP капсулуудад зориулсан 16 цагийн урттай 24 Гбит/с хоёр чиглэлтэй траффикийн туршилтын үндсэн офсет ба дундаж замын саатал (MPD)-ийн хэмжээг харуулж байна. Эдгээр зураг дээрх зүүн графикууд нь IPv4/UDP инкапсуляцийн доорхи PTP жишиг үзүүлэлтүүдийг заадаг бол баруун графикуудын PTP мессежийн инкапсуляц нь L2 (raw Ethernet) дээр байна. PTP4l боолын гүйцэтгэл нь нэлээд төстэй бөгөөд хамгийн муу тохиолдлын мастер офсет магнитуд нь IPv53/UDP болон L45 капсулын хувьд 4 ns ба 2 ns байна. Хэмжээний зөрүүний стандарт хазайлт нь IPv4.49/UDP болон L4.55 капсулын хувьд 4 нс ба 2 нс байна.
Мастер офсетийн хэмжээ
Дараах зурагт 24 Гбит/с хоёр чиглэлтэй траффик, IPv4 (зүүн) ба L2 (баруун) капсул, G8275.1 Pro-ийн үндсэн офсетийн хэмжээг харуулав.file.
Замын дундаж саатал (MPD)
Дараах зурагт Intel FPGA PAC N3000 хостын PTP4l боолын 24 Gbps хоёр чиглэлтэй траффик, IPv4 (зүүн) ба L2 (баруун) капсул, G8275.1 Pro-ийн дундаж замын саатлыг харуулав.file.
MPD-ийн үнэмлэхүй утгууд нь PTP тогтвортой байдлын тодорхой үзүүлэлт биш бөгөөд энэ нь кабелийн урт, өгөгдлийн замын хоцролт гэх мэтээс хамаардаг; Гэсэн хэдий ч MPD-ийн бага хэлбэлзлийг (IPv2.381 ба L2.377 тохиолдолд 4 ns ба 2 ns) харвал PTP MPD тооцоолол нь капсулын аль алинд нь тогтмол үнэн зөв байдаг нь илт харагдаж байна. Энэ нь капсулжуулалтын горимуудын аль алинд нь PTP гүйцэтгэлийн тогтвортой байдлыг шалгадаг. L2 график дахь тооцоолсон MPD-ийн түвшний өөрчлөлт (дээрх зураг, баруун талын график) нь ашигласан хөдөлгөөний өсөн нэмэгдэж буй нөлөөллөөс шалтгаална. Нэгдүгээрт, суваг идэвхгүй байна (MPD rms 55.3 ns), дараа нь орох урсгалыг хэрэглэнэ (хоёр дахь алхам, MPD rms нь 85.44 ns), дараа нь нэгэн зэрэг гарах урсгал хийгдэж, тооцоолсон MPD 108.98 нс болно. Дараах зургууд нь T-TC механизмтай Intel FPGA PAC N4-г ашигладаг PTP3000l боолд, мөн ТС-гүй Intel FPGA PACN3000 ашигладаг өөр нэгэнд хэрэглэсэн хоёр чиглэлийн хөдөлгөөний туршилтын үндсэн офсет болон тооцоолсон MPD-ийг давхар харуулж байна. функциональ байдал. T-TC Intel FPGA PAC N3000 тестүүд (улбар шар) тэг цагаас эхэлдэг бол TC бус Intel FPGA PAC N3000 (цэнхэр) ашигладаг PTP тест T = 2300 секунд орчим эхэлдэг.
Мастер офсетийн хэмжээ
Дараах зурагт G.24 Pro TTC дэмжлэгтэй болон дэмжлэггүй нэвтрэх урсгалын (8275.1 Gbps) үндсэн офсетийн хэмжээг харуулав.file.
Дээрх зурагт TC-ийг идэвхжүүлсэн Intel FPGA PAC N3000-ийн PTP гүйцэтгэл нь замын хөдөлгөөнд байгаа үед эхний 3000 секундын турш TC бус Intel FPGA PAC N2300-тай төстэй байна. Intel FPGA PAC N3000 дээрх T-TC механизмын үр нөлөөг туршилтын хэсэгт (2300 дахь секундын дараа) онцолсон бөгөөд энэ нь хоёр картын интерфэйсүүдэд ижил ачааллыг өгдөг. Доорх зурагт ижил төстэй байдлаар MPD тооцооллыг суваг дээрх урсгалыг хэрэглэхээс өмнө болон дараа нь ажиглав. T-TC механизмын үр нөлөөг 25G болон 40G MAC-ийн хооронд FPGA замаар дамжих багцын саатал болох пакетуудын оршин суух хугацааг нөхөхөд онцлон тэмдэглэв.
Замын дундаж саатал (MPD)
Дараах зурагт Intel FPGA PAC N3000 хостын PTP4l боолын оролтын урсгал (24 Gbps), T-TC дэмжлэгтэй болон дэмжлэггүй G.8275.1 Pro-ийн дундаж замын саатлыг харуулав.file.
Эдгээр тоонууд нь PTP4l боолын servo алгоритмыг харуулж байгаа бөгөөд ТС-ийн оршин суух хугацааны залруулгаас шалтгаалан бид дундаж замын саатлын тооцоонд бага зэрэг ялгаатай байгааг харж байна. Тиймээс саатлын хэлбэлзлийн мастер офсетийн ойролцоолсон үзүүлэлтэд үзүүлэх нөлөө багасна. Дараах хүснэгтэд RMS болон мастер офсетийн стандарт хазайлт, дундаж замын саатлын стандарт хазайлт, түүнчлэн Intel FPGA PAC N3000-ийн T-тэй болон T-гүй хамгийн муу тохиолдлын мастер офсетийг багтаасан PTP гүйцэтгэлийн статистик шинжилгээг жагсаасан байна. TC дэмжлэг.
Оролтын траффик дор байгаа PTP гүйцэтгэлийн талаарх статистикийн дэлгэрэнгүй мэдээлэл
| Ingress Traffic (24Gbps) G.8275.1 PTP Profile | T-TC-тэй Intel FPGA PAC N3000 | T-TC-гүй Intel FPGA PAC N3000 |
| RMS | 6.34 ns | 40.5 ns |
| StdDev (abs(хамгийн их) офсет) | 3.65 ns | 15.5 ns |
| StdDev (MPD-ийн) | 1.79 ns | 18.1 ns |
| Хамгийн их офсет | 34 ns | 143 ns |
TC дэмждэг Intel FPGA PAC N3000-ийг TC бус хувилбартай шууд харьцуулах.
PTP гүйцэтгэл нь статистикийн аль нэгтэй харьцуулахад 4-6 дахин бага байгааг харуулж байна
хэмжигдэхүүн (хамгийн муу тохиолдол, RMS эсвэл мастер офсетийн стандарт хазайлт). Хамгийн муу тохиолдол
T-TC Intel FPGA PAC N8275.1-ийн G.3000 PTP тохиргооны мастер офсет нь 34 байна.
ns сувгийн зурвасын өргөний хязгаарт (24.4Gbps) нэвтрэх хөдөлгөөний нөхцөлд.
lperf3 Замын хөдөлгөөний тест
Энэ хэсэгт Intel FPGA PAC N3-ийн PTP гүйцэтгэлийг цаашид үнэлэхийн тулд iperf3000 замын хөдөлгөөний жишиг тестийг тайлбарласан болно. Iperf3 хэрэгслийг идэвхтэй хөдөлгөөний нөхцөлийг дуурайхад ашигласан. Доорх зурагт үзүүлсэн iperf3 траффикийн жишиг сүлжээний топологи нь тус бүр нь DUT карт (Intel FPGA PAC N3000 ба XXV710) ашиглан Cisco Nexus 93180YC FX шилжүүлэгчтэй хоёр серверийг холбодог. Cisco шилжүүлэгч нь хоёр DUT PTP боол болон Calnex Paragon-NEO Grandmaster хоёрын хооронд Boundary Clock (T-BC) үүрэг гүйцэтгэдэг.
Intel FPGA PAC N3000 lperf3 замын хөдөлгөөний туршилтын сүлжээний топологи
DUT хост тус бүрийн PTP4l гаралт нь тохиргоонд байгаа (Intel FPGA PAC N3000 ба XXV710) боол төхөөрөмж бүрийн PTP гүйцэтгэлийн өгөгдлийн хэмжилтийг өгдөг. iperf3 замын хөдөлгөөний тестийн хувьд дараах нөхцөл, тохиргоо нь бүх график болон гүйцэтгэлийн шинжилгээнд хамаарна.
- Intel FPGA PAC N17 руу нэвтрэх, орох эсвэл хоёр чиглэлтэй 3000 Gbps нийлмэл урсгалын өргөн зурвасын өргөн (TCP ба UDP хоёулаа).
- Cisco Nexus 4YC-FX шилжүүлэгчийн тохиргооны хязгаарлалтын улмаас PTP пакетуудын IPv93180 капсул.
- Cisco Nexus 8YC-FX шилжүүлэгчийн тохиргооны хязгаарлалтын улмаас PTP мессеж солилцох ханш 93180 пакет/секундээр хязгаарлагдаж байна.
perf3 замын хөдөлгөөний шалгалтын үр дүн
Дараах шинжилгээ нь Intel FPGA PAC N3000 болон XXV710 картуудын гүйцэтгэлийг харуулсан бөгөөд хоёулаа T-BC Cisco шилжүүлэгчээр дамжуулан Calnex Paragon NEO Grandmaster PTP боолуудын (T-TSC) сүлжээний интерфейсийн картын үүрэг гүйцэтгэдэг.
Дараах зургууд нь T-TC болон XXV3000 карттай Intel FPGA PAC N710 ашиглан гурван өөр замын хөдөлгөөний туршилтын мастер офсет ба MPD-ийн хэмжээг харуулав. Хоёр картын хувьд хоёр чиглэлтэй урсгал нь PTP4l гүйцэтгэлд хамгийн их нөлөө үзүүлдэг. Замын хөдөлгөөний шалгалтын хугацаа 10 цаг байна. Дараах зургуудад графикийн сүүл хэсэг нь хөдөлгөөн зогсох цаг хугацааны цэгийг тэмдэглэж, сул зогсолтын сувгийн улмаас PTP мастер офсетийн хэмжээ доод түвшиндээ бууж байна.
Intel FPGA PAC N3000-д зориулсан мастер офсетийн хэмжээ
Дараах зурагт Intel FPGA PAC N3000-ийн оролт, гарах болон хоёр чиглэлтэй iperf3 траффикийн дор T TC бүхий дундаж замын саатлыг харуулав.
Intel FPGA PAC N3000-д зориулсан дундаж замын саатал (MPD).
Дараах зурагт Intel FPGA PAC N3000-ийн оролт, гарах болон хоёр чиглэлтэй iperf3 траффикийн дор T TC бүхий дундаж замын саатлыг харуулав.
XXV710-д зориулсан мастер офсетийн хэмжээ
Дараах зурагт XXV710-ын орох, гарах болон хоёр чиглэлтэй iperf3 урсгалын үндсэн офсетийн хэмжээг харуулав.
XXV710-ийн дундаж замын саатал (MPD).
Дараах зурагт XXV710-д орох, гарах болон хоёр чиглэлтэй iperf3 урсгалын дундаж замын саатлыг харуулав.
Intel FPGA PAC N3000 PTP гүйцэтгэлийн тухайд, ямар ч замын хөдөлгөөний нөхцөлд хамгийн муу мастер офсет нь 90 ns дотор байна. Хоёр чиглэлтэй замын хөдөлгөөний ижил нөхцөлд Intel FPGA PAC N3000 мастер офсетийн RMS нь XXV5.6 картынхаас 710 дахин сайн байна.
| Intel FPGA PAC N3000 | XXV710 карт | |||||
| Оролтын урсгал10G | Гарах замын хөдөлгөөн 18G | Хоёр чиглэлийн хөдөлгөөн18G | Оролтын урсгал18G | Гарах замын хөдөлгөөн 10G | Хоёр чиглэлийн хөдөлгөөн18G | |
| RMS | 27.6 ns | 14.2 ns | 27.2 ns | 93.96 ns | 164.2 ns | 154.7 ns |
| StdDev(abs(хамгийн их) офсет) | 9.8 ns | 8.7 ns | 14.6 ns | 61.2 ns | 123.8 ns | 100 ns |
| StdDev (MPD-ийн) | 21.6 ns | 9.2 ns | 20.6 ns | 55.58 ns | 55.3 ns | 75.9 ns |
| Хамгийн их офсет | 84 ns | 62 ns | 90 ns | 474 ns | 1,106 ns | 958 ns |
Intel FPGA PAC N3000-ийн үндсэн офсет нь бага стандарт хазайлттай байдаг.
XXV5 картаас дор хаяж 710 дахин бага байгаа нь PTP-ийн ойролцоо утгыг илэрхийлнэ.
Их мастер цаг нь замын хөдөлгөөний үед саатал эсвэл дуу чимээний өөрчлөлтөд бага мэдрэмтгий байдаг
Intel FPGA PAC N3000.
5-р хуудасны IXIA замын хөдөлгөөний туршилтын үр дүнтэй харьцуулбал хамгийн муу тохиолдлын хэмжээ
T-TC идэвхжүүлсэн Intel FPGA PAC N3000-тай мастер офсет илүү өндөр харагдаж байна. Түүнээс гадна
сүлжээний топологи ба сувгийн зурвасын өргөний ялгаа нь Intel-тэй холбоотой юм
FPGA PAC N3000 нь G.8275.1 PTP pro-ийн дагуу баригдаж байнаfile (16 Гц синхрончлолын хурд), байхад
Энэ тохиолдолд синхрончлолын мессежийн хурд секундэд 8 пакетаар хязгаарлагддаг.
Мастер офсет харьцуулалтын хэмжээ
Дараах зурагт хоёр чиглэлтэй iperf3 урсгалын үндсэн офсет харьцуулалтын хэмжээг харуулав.
Замын дундаж саатал (MPD) харьцуулалт
Дараах зурагт хоёр чиглэлтэй iperf3 урсгалын дундаж замын саатлын харьцуулалтыг харуулав.
XXV3000 карттай харьцуулахад Intel FPGA PAC N710-ийн PTP-ийн өндөр гүйцэтгэл нь XXV710 болон Intel FPGA PAC N3000-ийн зорилтот замын хөдөлгөөний тест бүрт тооцоолсон дундаж замын саатлын (MPD) илт өндөр хазайлтаар дэмжигддэг. жишээ ньample хоёр чиглэлтэй iperf3 урсгал. MPD тохиолдол бүрийн дундаж утгыг үл тоомсорлодог бөгөөд энэ нь янз бүрийн Ethernet кабель, өөр өөр үндсэн хоцролт зэрэг хэд хэдэн шалтгааны улмаас өөр байж болно. XXV710 картын хувьд ажиглагдсан зөрүү ба утгын огцом өсөлт нь Intel FPGA PAC N3000-д байхгүй.
8 дараалсан үндсэн офсет харьцуулалтын RMS
Дүгнэлт
QSFP28 (25G MAC) болон Intel XL710 (40G MAC) хоорондын FPGA өгөгдлийн зам нь PTP Slave-ийн ойролцоо нарийвчлалд нөлөөлдөг хувьсах багцын хоцролтыг нэмдэг. Intel FPGA PAC N3000-ийн FPGA зөөлөн логикт Transparent Clock (T-TC) дэмжлэгийг нэмснээр багцлагдсан PTP мессежийн залруулгын талбарт түүний оршин суух хугацааг нэмж оруулах замаар пакетийн хоцрогдлын нөхөн олговор олгоно. Үр дүн нь T-TC механизм нь PTP4l боолын нарийвчлалын гүйцэтгэлийг сайжруулдаг болохыг баталж байна.
Мөн 5-р хуудасны IXIA замын хөдөлгөөний туршилтын үр дүн нь FPGA өгөгдлийн зам дахь T-TC дэмжлэг нь T-TC дэмжлэггүй Intel FPGA PAC N4-тай харьцуулахад PTP гүйцэтгэлийг дор хаяж 3000 дахин сайжруулдаг болохыг харуулж байна. T-TC бүхий Intel FPGA PAC N3000 нь сувгийн багтаамжийн (53 Gbps) хязгаарт орох, гарах эсвэл хоёр чиглэлтэй траффик ачааллын үед 25 ns-ийн хамгийн муу тохиолдлыг харуулж байна. Тиймээс T-TC дэмжлэгтэйгээр Intel FPGA PAC N3000 PTP гүйцэтгэл нь илүү нарийвчлалтай бөгөөд дуу чимээний өөрчлөлтөд бага өртөмтгий байдаг.
3-р хуудасны lperf10 замын хөдөлгөөний тест дээр T-TC идэвхжсэн Intel FPGA PAC N3000-ийн PTP гүйцэтгэлийг XXV710 карттай харьцуулсан болно. Энэхүү туршилт нь Intel FPGA PAC N4 болон XXV3000 картын хоёр хост хооронд солилцох оролт, гаралтын урсгалын дагуу ажилладаг хоёр цагны PTP710l өгөгдлийг авсан. Intel FPGA PAC N3000-д ажиглагдсан хамгийн муу мастер офсет нь XXV5 картаас дор хаяж 710 дахин бага байна. Түүнчлэн, авсан офсетуудын стандарт хазайлт нь Intel FPGA PAC N3000-ийн T-TC дэмжлэг нь Их мастерын цагийг илүү жигд ойртуулах боломжийг олгодог гэдгийг баталж байна.
Intel FPGA PAC N3000-ийн PTP гүйцэтгэлийг баталгаажуулахын тулд боломжит туршилтын сонголтууд нь:
- Өөр өөр PTP pro-ийн дагуу баталгаажуулалтfiles болон нэгээс олон Ethernet холбоосын мессежийн хурд.
- 3-р хуудасны lperf10 Traffic Test-ийн үнэлгээ нь PTP мессежийн өндөр хурдыг зөвшөөрдөг илүү дэвшилтэт шилжүүлэгчтэй.
- G.8273.2 Тохирлын туршилтын дагуу T-SC функц болон түүний PTP цаг хугацааны нарийвчлалын үнэлгээ.
IEEE 1588 V2 тестийн баримт бичгийн засварын түүх
| Баримт бичиг Хувилбар | Өөрчлөлтүүд |
| 2020.05.30 | Анхны хувилбар. |
Баримт бичиг / нөөц
 |
intel FPGA программчлагдах хурдатгалын карт N3000 [pdf] Хэрэглэгчийн гарын авлага FPGA програмчлагдах хурдатгалын карт, N3000, програмчлагдах хурдатгалын карт N3000, FPGA программчлагдах хурдатгалын карт N3000, FPGA, IEEE 1588 V2 тест |
