intel FPGA પ્રોગ્રામેબલ એક્સિલરેશન કાર્ડ N3000 વપરાશકર્તા માર્ગદર્શિકા
પરિચય
પૃષ્ઠભૂમિ
વર્ચ્યુઅલાઈઝ્ડ રેડિયો એક્સેસ નેટવર્ક (vRAN) માં Intel FPGA પ્રોગ્રામેબલ એક્સિલરેશન કાર્ડ N3000 ને સૉફ્ટવેર કાર્યોને યોગ્ય રીતે સુનિશ્ચિત કરવા માટે પ્રિસિઝન ટાઈમ પ્રોટોકોલ (PTP) ટેલિકોમ સ્લેવ ક્લોક્સ (T-TSC) તરીકે IEEE1588v2 માટે સમર્થનની જરૂર છે. Intel® FPGA PAC N710 માં Intel Ethernet Controller XL3000 IEEE1588v2 સપોર્ટ પૂરો પાડે છે. જો કે, FPGA ડેટા પાથ જીટરનો પરિચય આપે છે જે PTP પ્રદર્શનને અસર કરે છે. પારદર્શક ઘડિયાળ (T-TC) સર્કિટ ઉમેરવાથી Intel FPGA PAC N3000 તેની FPGA આંતરિક લેટન્સીની ભરપાઈ કરવામાં સક્ષમ બને છે અને જિટરની અસરોને ઓછી કરે છે, જે T-TSCને ગ્રાન્ડમાસ્ટરના દિવસના સમય (ToD)ને અસરકારક રીતે અંદાજિત કરવાની મંજૂરી આપે છે.
ઉદ્દેશ્ય
આ પરીક્ષણો ઓપન રેડિયો એક્સેસ નેટવર્ક (O-RAN) માં IEEE3000v1588 સ્લેવ તરીકે Intel FPGA PAC N2 નો ઉપયોગ માન્ય કરે છે. આ દસ્તાવેજ વર્ણવે છે:
- ટેસ્ટ સેટઅપ
- ચકાસણી પ્રક્રિયા
- ઇન્ટેલ FPGA PAC N3000 ના FPGA પાથમાં પારદર્શક ઘડિયાળ પદ્ધતિનું પ્રદર્શન મૂલ્યાંકન
- ઇન્ટેલ FPGA PAC N3000 નું PTP પ્રદર્શન પારદર્શક ઘડિયાળને ટેકો આપતા ઇન્ટેલ FPGA PAC N3000 નું પ્રદર્શન છે
પારદર્શક ઘડિયાળ વગરની ઇન્ટેલ FPGA PAC N3000 સાથે તેમજ અન્ય ઇથરનેટ કાર્ડ XXV710 સાથે વિવિધ ટ્રાફિક પરિસ્થિતિઓ અને PTP રૂપરેખાંકનોની સરખામણીમાં.
લક્ષણો અને મર્યાદાઓ
Intel FPGA PAC N3000 IEEE1588v2 સપોર્ટ માટેની સુવિધાઓ અને માન્યતા મર્યાદાઓ નીચે મુજબ છે:
- વપરાયેલ સોફ્ટવેર સ્ટેક: Linux PTP પ્રોજેક્ટ (PTP4l)
- નીચેના ટેલિકોમ પ્રોને સપોર્ટ કરે છેfiles:
- 1588v2 (ડિફોલ્ટ)
- જી.8265.1
- જી.8275.1
- બે-પગલાની PTP સ્લેવ ઘડિયાળને સપોર્ટ કરે છે.
ઇન્ટેલ કોર્પોરેશન. બધા હકો અમારી પાસે રાખેલા છે. ઇન્ટેલ, ઇન્ટેલ લોગો અને અન્ય ઇન્ટેલ ચિહ્નો ઇન્ટેલ કોર્પોરેશન અથવા તેની પેટાકંપનીઓના ટ્રેડમાર્ક છે. ઇન્ટેલ તેના FPGA અને સેમિકન્ડક્ટર ઉત્પાદનોના પ્રદર્શનને ઇન્ટેલની માનક વોરંટી અનુસાર વર્તમાન સ્પષ્ટીકરણો માટે વોરંટી આપે છે, પરંતુ સૂચના વિના કોઈપણ સમયે કોઈપણ ઉત્પાદનો અને સેવાઓમાં ફેરફાર કરવાનો અધિકાર અનામત રાખે છે. Intel દ્વારા લેખિતમાં સ્પષ્ટપણે સંમત થયા સિવાય અહીં વર્ણવેલ કોઈપણ માહિતી, ઉત્પાદન અથવા સેવાના એપ્લિકેશન અથવા ઉપયોગથી ઉદ્ભવતી કોઈ જવાબદારી અથવા જવાબદારી સ્વીકારતી નથી. ઇન્ટેલ ગ્રાહકોને સલાહ આપવામાં આવે છે કે તેઓ કોઈપણ પ્રકાશિત માહિતી પર આધાર રાખતા પહેલા અને ઉત્પાદનો અથવા સેવાઓ માટે ઓર્ડર આપતા પહેલા ઉપકરણ વિશિષ્ટતાઓનું નવીનતમ સંસ્કરણ પ્રાપ્ત કરે. *અન્ય નામો અને બ્રાન્ડનો દાવો અન્યની મિલકત તરીકે થઈ શકે છે.
- એન્ડ-ટુ-એન્ડ મલ્ટિકાસ્ટ મોડને સપોર્ટ કરે છે.
- 128 Hz સુધીની PTP સંદેશ વિનિમય આવર્તનને સપોર્ટ કરે છે.
- આ માન્યતા યોજના અને કાર્યરત ગ્રાન્ડમાસ્ટરની મર્યાદા છે. PTP સંદેશાઓ માટે 128 પેકેટ પ્રતિ સેકન્ડ કરતાં વધુ PTP રૂપરેખાંકનો શક્ય હોઈ શકે છે.
- માન્યતા સેટઅપમાં ઉપયોગમાં લેવાતી Cisco* Nexus* 93180YC-FX સ્વીચની મર્યાદાઓને કારણે, iperf3 ટ્રાફિક સ્થિતિ હેઠળના પ્રદર્શન પરિણામો 8 Hz ના PTP સંદેશ વિનિમય દરનો સંદર્ભ આપે છે.
- એન્કેપ્સ્યુલેશન સપોર્ટ:
- L2 (કાચા ઈથરનેટ) અને L3 (UDP/IPv4/IPv6) પર પરિવહન
નોંધ: આ દસ્તાવેજમાં, બધા પરિણામો એક જ 25Gbps ઇથરનેટ લિંકનો ઉપયોગ કરે છે.
- L2 (કાચા ઈથરનેટ) અને L3 (UDP/IPv4/IPv6) પર પરિવહન
ટૂલ્સ અને ડ્રાઈવર વર્ઝન
| સાધનો | સંસ્કરણ |
| BIOS | ઇન્ટેલ સર્વર બોર્ડ S2600WF 00.01.0013 |
| OS | CentOS 7.6 |
| કર્નલ | kernel-rt-3.10.0-693.2.2.rt56.623.el7.src. |
| ડેટા પ્લેન ડેવલપમેન્ટ કિટ (DPDK) | 18.08 |
| ઇન્ટેલ સી કમ્પાઇલર | 19.0.3 |
| Intel XL710 ડ્રાઈવર (i40e ડ્રાઈવર) | 2.8.432.9.21 |
| PTP4l | 2.0 |
| IxExplorer | 8.51.1800.7 EA-પેચ1 |
| lperf3 | 3.0.11 |
| ટ્રાફજેન | Netsniff-ng 0.6.6 ટૂલકિટ |
IXIA ટ્રાફિક ટેસ્ટ
Intel FPGA PAC N3000 માટે PTP પ્રદર્શન બેન્ચમાર્કનો પ્રથમ સેટ નેટવર્ક અને PTP અનુરૂપતા પરીક્ષણ માટે IXIA* સોલ્યુશનનો ઉપયોગ કરે છે. IXIA XGS2 ચેસીસ બોક્સમાં IXIA 40 PORT NOVUS-R100GE8Q28 કાર્ડ અને IxExplorerનો સમાવેશ થાય છે જે DUT (Intel FPGA PAC N3000) ને સિંગલ ડાયરેક્ટ Ebps કનેક્શન પર વર્ચ્યુઅલ PTP ગ્રાન્ડમાસ્ટર સેટ કરવા માટે ગ્રાફિકલ ઇન્ટરફેસ પ્રદાન કરે છે. નીચેનો બ્લોક ડાયાગ્રામ IXIA-આધારિત બેન્ચમાર્ક માટે લક્ષિત પરીક્ષણ ટોપોલોજી દર્શાવે છે. તમામ પરિણામો ઇન્ગ્રેસ ટ્રાફિક પરીક્ષણો માટે IXIA-જનરેટેડ ટ્રાફિકનો ઉપયોગ કરે છે અને ઇગ્રેસ ટ્રાફિક પરીક્ષણો માટે ઇન્ટેલ FPGA PAC N25 હોસ્ટ પર ટ્રેફજેન ટૂલનો ઉપયોગ કરે છે, જ્યાં પ્રવેશ અથવા બહાર નીકળવાની દિશા હંમેશા DUT (ઇન્ટેલ FPGA PAC N3000) ના પરિપ્રેક્ષ્યમાં હોય છે. ) યજમાન. બંને કિસ્સાઓમાં, સરેરાશ ટ્રાફિક દર 3000 Gbps છે. આ ટેસ્ટ સેટઅપ T-TC મિકેનિઝમ સક્ષમ સાથે Intel FPGA PAC N24 ના PTP પ્રદર્શનની આધારરેખા લાક્ષણિકતા પ્રદાન કરે છે, તેમજ ITU-T G.3000 PTP પ્રો હેઠળ બિન-TC Intel FPGA PAC N3000 ફેક્ટરી ઇમેજ સાથે તેની તુલના કરે છે.file.
IXIA વર્ચ્યુઅલ ગ્રાન્ડમાસ્ટર હેઠળ ઇન્ટેલ FPGA PAC N3000 ટ્રાફિક ટેસ્ટ માટે ટોપોલોજી
IXIA ટ્રાફિક ટેસ્ટ પરિણામ
નીચેનું વિશ્લેષણ TC-સક્ષમ Intel FPGA PAC N3000 ના PTP પ્રદર્શનને પ્રવેશ અને બહાર નીકળવાની ટ્રાફિક પરિસ્થિતિઓ હેઠળ મેળવે છે. આ વિભાગમાં, પીટીપી પ્રોfile G.8275.1 તમામ ટ્રાફિક પરીક્ષણો અને ડેટા સંગ્રહ માટે અપનાવવામાં આવ્યું છે.
માસ્ટર ઓફસેટની તીવ્રતા
નીચેનો આંકડો Intel FPGA PAC N4 હોસ્ટના PTP3000l સ્લેવ ક્લાયન્ટ દ્વારા પ્રવેશ, બહાર નીકળવા અને દ્વિપક્ષીય ટ્રાફિક (24.4Gbps ની સરેરાશ થ્રુપુટ) હેઠળ વીતેલા સમયના કાર્ય તરીકે જોવામાં આવેલ માસ્ટર ઑફસેટની તીવ્રતા દર્શાવે છે.
મીન પાથ વિલંબ (MPD)
નીચેનો આંકડો સરેરાશ પાથ વિલંબ દર્શાવે છે, PTP4 સ્લેવ દ્વારા ગણવામાં આવે છે જે ઈન્ટેલ FPGA PAC N3000 નો નેટવર્ક ઈન્ટરફેસ કાર્ડ તરીકે ઉપયોગ કરે છે, ઉપરોક્ત આકૃતિની સમાન કસોટી માટે. ત્રણ ટ્રાફિક પરીક્ષણોમાંથી દરેકનો કુલ સમયગાળો ઓછામાં ઓછો 16 કલાકનો છે.
નીચેનું કોષ્ટક ત્રણ ટ્રાફિક પરીક્ષણોના આંકડાકીય વિશ્લેષણની યાદી આપે છે. ચેનલ ક્ષમતાની નજીકના ટ્રાફિક લોડ હેઠળ, PTP4l સ્લેવ કે જે Intel FPGA PAC N3000 નો ઉપયોગ કરે છે તે તમામ ટ્રાફિક પરીક્ષણો માટે 53 ns ની અંદર IXIA ના વર્ચ્યુઅલ ગ્રાન્ડમાસ્ટરને તેના તબક્કાની ઑફસેટ જાળવી રાખે છે. વધુમાં, માસ્ટર ઓફસેટ મેગ્નિટ્યુડનું પ્રમાણભૂત વિચલન 5 ns ની નીચે છે.
PTP પ્રદર્શન પર આંકડાકીય વિગતો
| G.8275.1 PTP પ્રોfile | પ્રવેશ ટ્રાફિક (24Gbps) | એગ્રેસ ટ્રાફિક (24Gbps) | દ્વિપક્ષીય ટ્રાફિક (24Gbps) |
| આરએમએસ | 6.35 એનએસ | 8.4 એનએસ | 9.2 એનએસ |
| StdDev (abs(મહત્તમ) ઓફસેટનું) | 3.68 એનએસ | 3.78 એનએસ | 4.5 એનએસ |
| StdDev (MPD નું) | 1.78 એનએસ | 2.1 એનએસ | 2.38 એનએસ |
| મહત્તમ ઓફસેટ | 36 એનએસ | 33 એનએસ | 53 એનએસ |
નીચેના આંકડાઓ વિવિધ PTP એન્કેપ્સ્યુલેશન્સ માટે 16-કલાક લાંબા 24 Gbps દ્વિપક્ષીય ટ્રાફિક પરીક્ષણ હેઠળ માસ્ટર ઑફસેટની તીવ્રતા અને સરેરાશ પાથ વિલંબ (MPD) દર્શાવે છે. આ આંકડાઓમાં ડાબા આલેખ IPv4/UDP એન્કેપ્સ્યુલેશન હેઠળ PTP બેન્ચમાર્કનો સંદર્ભ આપે છે, જ્યારે જમણા આલેખનું PTP મેસેજિંગ એન્કેપ્સ્યુલેશન L2 (કાચા ઈથરનેટ) માં છે. PTP4l સ્લેવ પર્ફોર્મન્સ એકદમ સમાન છે, સૌથી ખરાબ-કેસ માસ્ટર ઓફસેટ મેગ્નિટ્યુડ IPv53/UDP અને L45 એન્કેપ્સ્યુલેશન માટે અનુક્રમે 4 ns અને 2 ns છે. મેગ્નિટ્યુડ ઓફસેટનું પ્રમાણભૂત વિચલન IPv4.49/UDP અને L4.55 એન્કેપ્સ્યુલેશન માટે અનુક્રમે 4 ns અને 2 ns છે.
માસ્ટર ઓફસેટની તીવ્રતા
નીચેનો આંકડો 24 Gbps બાયડાયરેક્શનલ ટ્રાફિક, IPv4 (ડાબે) અને L2 (જમણે) એન્કેપ્સ્યુલેશન, G8275.1 પ્રો હેઠળ માસ્ટર ઑફસેટની તીવ્રતા દર્શાવે છે.file.
મીન પાથ વિલંબ (MPD)
નીચેનો આંકડો 3000 Gbps દ્વિદિશ ટ્રાફિક, IPv4 (ડાબે) અને L24 (જમણે) એન્કેપ્સ્યુલેશન, G4 પ્રો હેઠળ Intel FPGA PAC N2 હોસ્ટ PTP8275.1l સ્લેવનો સરેરાશ પાથ વિલંબ દર્શાવે છે.file.
MPD ના સંપૂર્ણ મૂલ્યો PTP સુસંગતતાનો સ્પષ્ટ સંકેત નથી, કારણ કે તે લંબાઈના કેબલ, ડેટા પાથ લેટન્સી અને તેથી પર આધાર રાખે છે; જો કે, નીચા MPD ભિન્નતા (IPv2.381 અને L2.377 કેસ માટે અનુક્રમે 4 ns અને 2 ns) જોતા તે સ્પષ્ટ બને છે કે PTP MPD ગણતરી બંને એન્કેપ્સ્યુલેશનમાં સતત સચોટ છે. તે બંને એન્કેપ્સ્યુલેશન મોડ્સમાં PTP પ્રદર્શનની સુસંગતતાને ચકાસે છે. L2 ગ્રાફ (ઉપરોક્ત આકૃતિમાં, જમણા ગ્રાફમાં) ગણતરી કરેલ MPD માં લેવલ ફેરફાર લાગુ ટ્રાફિકની વધતી અસરને કારણે છે. સૌપ્રથમ, ચેનલ નિષ્ક્રિય છે (MPD rms 55.3 ns છે), પછી પ્રવેશ ટ્રાફિક લાગુ કરવામાં આવે છે (બીજું વધતું પગલું, MPD rms 85.44 ns છે), ત્યારબાદ એકસાથે બહાર નીકળવાનો ટ્રાફિક, પરિણામે 108.98 ns ની ગણતરી કરેલ MPD થાય છે. નીચેના આંકડાઓ T-TC મિકેનિઝમ સાથે Intel FPGA PAC N4 નો ઉપયોગ કરીને PTP3000l સ્લેવ, તેમજ TC વગર ઇન્ટેલ FPGA PACN3000 નો ઉપયોગ કરતા અન્ય બંને પર લાગુ કરાયેલા દ્વિદિશ ટ્રાફિક પરીક્ષણના માસ્ટર ઑફસેટની તીવ્રતા અને ગણતરી કરેલ MPDને ઓવરલે કરે છે. કાર્યક્ષમતા T-TC Intel FPGA PAC N3000 પરીક્ષણો (નારંગી) સમય શૂન્યથી શરૂ થાય છે, જ્યારે PTP પરીક્ષણ કે જે બિન-TC Intel FPGA PAC N3000 (વાદળી) નો ઉપયોગ કરે છે તે લગભગ T = 2300 સેકન્ડથી શરૂ થાય છે.
માસ્ટર ઓફસેટની તીવ્રતા
નીચેનો આંકડો ઇન્ગ્રેસ ટ્રાફિક (24 Gbps) હેઠળ માસ્ટર ઑફસેટની તીવ્રતા દર્શાવે છે, TTC સપોર્ટ સાથે અને વગર, G.8275.1 Profile.
ઉપરોક્ત આકૃતિમાં, ટ્રાફિક હેઠળ TC-સક્ષમ Intel FPGA PAC N3000 નું PTP પ્રદર્શન પ્રથમ 3000 સેકન્ડ માટે નોન-TC Intel FPGA PAC N2300 જેવું જ છે. Intel FPGA PAC N3000 માં T-TC મિકેનિઝમની અસરકારકતા પરીક્ષણના સેગમેન્ટમાં (2300મી સેકન્ડ પછી) પ્રકાશિત થાય છે જ્યાં બંને કાર્ડના ઇન્ટરફેસ પર સમાન ટ્રાફિક લોડ લાગુ કરવામાં આવે છે. એ જ રીતે નીચેની આકૃતિમાં, ચેનલ પર ટ્રાફિક લાગુ કરતાં પહેલાં અને પછી MPD ગણતરીઓ જોવામાં આવે છે. T-TC મિકેનિઝમની અસરકારકતા પેકેટોના રહેઠાણના સમયની ભરપાઈમાં પ્રકાશિત થાય છે જે 25G અને 40G MAC વચ્ચે FPGA પાથ દ્વારા પેકેટ લેટન્સી છે.
મીન પાથ વિલંબ (MPD)
નીચેનો આંકડો Ingress ટ્રાફિક (3000 Gbps) હેઠળ Intel FPGA PAC N4 હોસ્ટ PTP24l સ્લેવનો સરેરાશ પાથ વિલંબ દર્શાવે છે, T-TC સપોર્ટ સાથે અને વગર, G.8275.1 Profile.
આ આંકડાઓ PTP4l સ્લેવના સર્વો અલ્ગોરિધમને દર્શાવે છે, TC ના રહેઠાણ સમય સુધારણાને કારણે, અમે સરેરાશ પાથ વિલંબની ગણતરીઓમાં નાના તફાવતો જોઈએ છીએ. તેથી, માસ્ટર ઓફસેટ અંદાજ પર વિલંબની વધઘટની અસર ઓછી થાય છે. નીચેનું કોષ્ટક PTP પ્રદર્શન પર આંકડાકીય પૃથ્થકરણની યાદી આપે છે, જેમાં RMS અને માસ્ટર ઑફસેટનું પ્રમાણભૂત વિચલન, સરેરાશ પાથ વિલંબનું પ્રમાણભૂત વિચલન, તેમજ T- સાથે અને વગર Intel FPGA PAC N3000 માટે સૌથી ખરાબ-કેસ માસ્ટર ઑફસેટનો સમાવેશ થાય છે. ટીસી સપોર્ટ.
પ્રવેશ ટ્રાફિક હેઠળ PTP પ્રદર્શન પર આંકડાકીય વિગતો
| પ્રવેશ ટ્રાફિક (24Gbps) G.8275.1 PTP Profile | T- TC સાથે ઇન્ટેલ FPGA PAC N3000 | T-TC વગર ઇન્ટેલ FPGA PAC N3000 |
| આરએમએસ | 6.34 એનએસ | 40.5 એનએસ |
| StdDev (abs(મહત્તમ) ઓફસેટનું) | 3.65 એનએસ | 15.5 એનએસ |
| StdDev (MPD નું) | 1.79 એનએસ | 18.1 એનએસ |
| મહત્તમ ઓફસેટ | 34 એનએસ | 143 એનએસ |
TC-સપોર્ટેડ Intel FPGA PAC N3000 ની બિન-TC સંસ્કરણ સાથે સીધી સરખામણી
દર્શાવે છે કે PTP પ્રદર્શન કોઈપણ આંકડાકીય સંદર્ભમાં 4x થી 6x ઓછું છે
મેટ્રિક્સ (સૌથી ખરાબ કેસ, RMS અથવા માસ્ટર ઑફસેટનું પ્રમાણભૂત વિચલન). સૌથી ખરાબ કેસ
T-TC Intel FPGA PAC N8275.1 ના G.3000 PTP કન્ફિગરેશન માટે માસ્ટર ઑફસેટ 34 છે
ચેનલ બેન્ડવિડ્થ (24.4Gbps) ની મર્યાદા પર પ્રવેશ ટ્રાફિક પરિસ્થિતિઓ હેઠળ ns.
lperf3 ટ્રાફિક ટેસ્ટ
Intel FPGA PAC N3 ના PTP પ્રદર્શનનું વધુ મૂલ્યાંકન કરવા માટે આ વિભાગ iperf3000 ટ્રાફિક બેન્ચમાર્કિંગ પરીક્ષણનું વર્ણન કરે છે. iperf3 સાધનનો ઉપયોગ સક્રિય ટ્રાફિક સ્થિતિનું અનુકરણ કરવા માટે કરવામાં આવ્યો છે. iperf3 ટ્રાફિક બેન્ચમાર્કની નેટવર્ક ટોપોલોજી, નીચેની આકૃતિમાં બતાવેલ છે, જેમાં સિસ્કો નેક્સસ 3000YC FX સ્વીચ સાથે DUT કાર્ડ (Intel FPGA PAC N710 અને XXV93180) નો ઉપયોગ કરીને બે સર્વર્સનું જોડાણ સામેલ છે. સિસ્કો સ્વીચ બે DUT PTP સ્લેવ અને કેલનેક્સ પેરાગોન-NEO ગ્રાન્ડમાસ્ટર વચ્ચે બાઉન્ડ્રી ક્લોક (T-BC) તરીકે કામ કરે છે.
Intel FPGA PAC N3000 lperf3 ટ્રાફિક ટેસ્ટ માટે નેટવર્ક ટોપોલોજી
દરેક DUT યજમાનો પર PTP4l આઉટપુટ સેટઅપમાં દરેક સ્લેવ ઉપકરણ (Intel FPGA PAC N3000 અને XXV710) માટે PTP પ્રદર્શનના ડેટા માપન પ્રદાન કરે છે. iperf3 ટ્રાફિક પરીક્ષણ માટે, નીચેની શરતો અને ગોઠવણીઓ તમામ ગ્રાફ અને પ્રદર્શન વિશ્લેષણ પર લાગુ થાય છે:
- 17 Gbps ટ્રાફિકની એકત્ર બેન્ડવિડ્થ (TCP અને UDP બંને), કાં તો બહાર નીકળે છે અથવા પ્રવેશ કરે છે અથવા Intel FPGA PAC N3000 માટે દ્વિપક્ષીય.
- સિસ્કો નેક્સસ 4YC-FX સ્વીચ પર ગોઠવણી મર્યાદાને કારણે, PTP પેકેટોનું IPv93180 એન્કેપ્સ્યુલેશન.
- Cisco Nexus 8YC-FX સ્વીચ પર રૂપરેખાંકન મર્યાદાને કારણે PTP સંદેશ વિનિમય દર 93180 પેકેટ/સેકન્ડ સુધી મર્યાદિત છે.
perf3 ટ્રાફિક પરીક્ષણ પરિણામ
નીચેના વિશ્લેષણમાં Intel FPGA PAC N3000 અને XXV710 કાર્ડની કામગીરી કેપ્ચર કરવામાં આવી છે, બંને એકસાથે T-BC સિસ્કો સ્વીચ દ્વારા PTP સ્લેવ્સ (T-TSC) કેલનેક્સ પેરાગોન NEO ગ્રાન્ડમાસ્ટરના નેટવર્ક ઇન્ટરફેસ કાર્ડ તરીકે કામ કરે છે.
નીચેના આંકડાઓ T-TC અને XXV3000 કાર્ડ સાથે Intel FPGA PAC N710 નો ઉપયોગ કરીને ત્રણ અલગ-અલગ ટ્રાફિક પરીક્ષણો માટે સમય જતાં માસ્ટર ઑફસેટ અને MPD ની તીવ્રતા દર્શાવે છે. બંને કાર્ડ્સમાં, દ્વિપક્ષીય ટ્રાફિક PTP4l પ્રદર્શન પર સૌથી વધુ અસર કરે છે. ટ્રાફિક પરીક્ષણનો સમયગાળો 10 કલાકનો છે. નીચેના આંકડાઓમાં, ગ્રાફની પૂંછડી સમયસર એક બિંદુને ચિહ્નિત કરે છે જ્યાં ટ્રાફિક અટકે છે અને નિષ્ક્રિય ચેનલને કારણે PTP માસ્ટર ઑફસેટની તીવ્રતા તેના નીચા સ્તરે જાય છે.
Intel FPGA PAC N3000 માટે માસ્ટર ઑફસેટની તીવ્રતા
નીચેનો આંકડો T TC સાથે Intel FPGA PAC N3000 માટે સરેરાશ પાથ વિલંબ દર્શાવે છે, પ્રવેશ, બહાર નીકળવું અને દ્વિપક્ષીય iperf3 ટ્રાફિક.
Intel FPGA PAC N3000 માટે મીન પાથ વિલંબ (MPD).
નીચેનો આંકડો T TC સાથે Intel FPGA PAC N3000 માટે સરેરાશ પાથ વિલંબ દર્શાવે છે, પ્રવેશ, બહાર નીકળવું અને દ્વિપક્ષીય iperf3 ટ્રાફિક.
XXV710 માટે માસ્ટર ઑફસેટની તીવ્રતા
નીચેનો આંકડો XXV710 માટે, પ્રવેશ, બહાર નીકળવા અને દ્વિદિશાત્મક iperf3 ટ્રાફિક હેઠળના માસ્ટર ઑફસેટની તીવ્રતા દર્શાવે છે.
XXV710 માટે મીન પાથ વિલંબ (MPD).
નીચેનો આંકડો XXV710 માટે, પ્રવેશ, બહાર નીકળવા અને દ્વિદિશાત્મક iperf3 ટ્રાફિક માટે સરેરાશ પાથ વિલંબ દર્શાવે છે.
Intel FPGA PAC N3000 PTP પ્રદર્શન વિશે, કોઈપણ ટ્રાફિક સ્થિતિ હેઠળ સૌથી ખરાબ-કેસ માસ્ટર ઑફસેટ 90 ns ની અંદર છે. જ્યારે સમાન દ્વિપક્ષીય ટ્રાફિક પરિસ્થિતિઓ હેઠળ, Intel FPGA PAC N3000 માસ્ટર ઑફસેટનું RMS XXV5.6 કાર્ડમાંથી 710x વધુ સારું છે.
| ઇન્ટેલ FPGA PAC N3000 | XXV710 કાર્ડ | |||||
| પ્રવેશ ટ્રાફિક10 જી | એગ્રેસ ટ્રાફિક 18G | દ્વિપક્ષીય ટ્રાફિક18 જી | પ્રવેશ ટ્રાફિક18 જી | એગ્રેસ ટ્રાફિક 10G | દ્વિપક્ષીય ટ્રાફિક18 જી | |
| આરએમએસ | 27.6 એનએસ | 14.2 એનએસ | 27.2 એનએસ | 93.96 એનએસ | 164.2 એનએસ | 154.7 એનએસ |
| StdDev(abs(મહત્તમ) ઓફસેટનું) | 9.8 એનએસ | 8.7 એનએસ | 14.6 એનએસ | 61.2 એનએસ | 123.8 એનએસ | 100 એનએસ |
| StdDev (MPD નું) | 21.6 એનએસ | 9.2 એનએસ | 20.6 એનએસ | 55.58 એનએસ | 55.3 એનએસ | 75.9 એનએસ |
| મહત્તમ ઓફસેટ | 84 એનએસ | 62 એનએસ | 90 એનએસ | 474 એનએસ | 1,106 એનએસ | 958 એનએસ |
નોંધનીય રીતે, Intel FPGA PAC N3000 ના માસ્ટર ઑફસેટમાં નીચા પ્રમાણભૂત વિચલન છે,
XXV5 કાર્ડ કરતાં ઓછામાં ઓછું 710x ઓછું, સૂચવે છે કે PTP આશરે
ગ્રાન્ડમાસ્ટર ઘડિયાળમાં ટ્રાફિક હેઠળ લેટન્સી અથવા અવાજની વિવિધતાઓ પ્રત્યે ઓછી સંવેદનશીલ હોય છે
ઇન્ટેલ FPGA PAC N3000.
જ્યારે પૃષ્ઠ 5 પર IXIA ટ્રાફિક ટેસ્ટ પરિણામ સાથે સરખામણી કરવામાં આવે છે, ત્યારે સૌથી ખરાબ કેસની તીવ્રતા
T-TC સક્ષમ ઇન્ટેલ FPGA PAC N3000 સાથેનો માસ્ટર ઓફસેટ વધારે દેખાય છે. ઉપરાંત
નેટવર્ક ટોપોલોજી અને ચેનલ બેન્ડવિડ્થમાં તફાવત, આ ઇન્ટેલને કારણે છે
FPGA PAC N3000 G.8275.1 PTP પ્રો હેઠળ કબજે કરવામાં આવી રહ્યું છેfile (16 Hz સમન્વયન દર), જ્યારે
આ કિસ્સામાં સમન્વયન સંદેશ દર 8 પેકેટ પ્રતિ સેકન્ડ પર મર્યાદિત છે.
માસ્ટર ઓફસેટ સરખામણીની તીવ્રતા
નીચેનો આંકડો દ્વિપક્ષીય iperf3 ટ્રાફિક હેઠળ માસ્ટર ઑફસેટ સરખામણીની તીવ્રતા દર્શાવે છે.
મીન પાથ વિલંબ (MPD) સરખામણી
નીચેનો આંકડો દ્વિપક્ષીય iperf3 ટ્રાફિક હેઠળ સરેરાશ પાથ વિલંબની સરખામણી દર્શાવે છે.
Intel FPGA PAC N3000 નું શ્રેષ્ઠ PTP પ્રદર્શન, XXV710 કાર્ડ સાથે સરખામણી કરવામાં આવે ત્યારે, દરેક લક્ષિત ટ્રાફિક પરીક્ષણમાં XXV710 અને Intel FPGA PAC N3000 માટે ગણતરી કરેલ સરેરાશ પાથ વિલંબ (MPD) ના સ્પષ્ટપણે ઊંચા વિચલન દ્વારા પણ સમર્થિત છે. દા.તampલે બાયડાયરેક્શનલ iperf3 ટ્રાફિક. દરેક MPD કેસમાં સરેરાશ મૂલ્યને અવગણો, જે વિવિધ ઈથરનેટ કેબલ્સ અને વિવિધ કોર લેટન્સી જેવા અનેક કારણોસર અલગ હોઈ શકે છે. Intel FPGA PAC N710 માં XXV3000 કાર્ડ માટે અવલોકન કરાયેલ અસમાનતા અને મૂલ્યોમાં વધારો હાજર નથી.
સળંગ 8 માસ્ટર ઑફસેટ સરખામણીનું RMS
નિષ્કર્ષ
QSFP28 (25G MAC) અને Intel XL710 (40G MAC) વચ્ચેનો FPGA ડેટા પાથ એક વેરિયેબલ પેકેટ લેટન્સી ઉમેરે છે જે PTP સ્લેવની અંદાજિત ચોકસાઈને અસર કરે છે. Intel FPGA PAC N3000 ના FPGA સોફ્ટ લોજિકમાં પારદર્શક ઘડિયાળ (T-TC) સપોર્ટ ઉમેરવાથી આ પેકેટ વિલંબિતતાનું વળતર તેના રહેઠાણના સમયને એન્કેપ્સ્યુલેટેડ PTP સંદેશાઓના કરેક્શન ફીલ્ડમાં ઉમેરીને પૂરું પાડે છે. પરિણામો પુષ્ટિ કરે છે કે T-TC મિકેનિઝમ PTP4l સ્લેવની ચોકસાઈ કામગીરીને સુધારે છે.
ઉપરાંત, પૃષ્ઠ 5 પરનું IXIA ટ્રાફિક પરીક્ષણ પરિણામ દર્શાવે છે કે FPGA ડેટા પાથમાં T-TC સપોર્ટ T-TC સપોર્ટ વિના ઇન્ટેલ FPGA PAC N4 ની સરખામણીમાં PTP પ્રદર્શનમાં ઓછામાં ઓછા 3000x વધારો કરે છે. T-TC સાથેનું Intel FPGA PAC N3000 ચેનલ ક્ષમતા (53 Gbps)ની મર્યાદામાં પ્રવેશ, બહાર નીકળવા અથવા દ્વિદિશ ટ્રાફિક લોડ હેઠળ 25 એનએસનો સૌથી ખરાબ-કેસ માસ્ટર ઑફસેટ રજૂ કરે છે. આથી, T-TC સપોર્ટ સાથે, Intel FPGA PAC N3000 PTP પ્રદર્શન બંને વધુ સચોટ છે અને અવાજની વિવિધતાઓ માટે ઓછી સંભાવના છે.
પૃષ્ઠ 3 પર lperf10 ટ્રાફિક ટેસ્ટમાં, T-TC સક્ષમ સાથે Intel FPGA PAC N3000 ના PTP પ્રદર્શનની સરખામણી XXV710 કાર્ડ સાથે કરવામાં આવી છે. આ પરીક્ષણે બંને સ્લેવ ઘડિયાળો માટેનો PTP4l ડેટા ઇન્ગ્રેસ અથવા એગ્રેસ ટ્રાફિક હેઠળ મેળવ્યો છે જે ઇન્ટેલ FPGA PAC N3000 અને XXV710 કાર્ડના બે હોસ્ટ વચ્ચે વિનિમય કરવામાં આવે છે. Intel FPGA PAC N3000 માં જોવા મળેલ સૌથી ખરાબ-કેસ માસ્ટર ઑફસેટ XXV5 કાર્ડ કરતાં ઓછામાં ઓછું 710x ઓછું છે. ઉપરાંત, કેપ્ચર કરેલ ઓફસેટ્સનું પ્રમાણભૂત વિચલન એ પણ સાબિત કરે છે કે Intel FPGA PAC N3000 નું T-TC સપોર્ટ ગ્રાન્ડમાસ્ટરની ઘડિયાળના સરળ અંદાજને મંજૂરી આપે છે.
Intel FPGA PAC N3000 ના PTP પ્રદર્શનને વધુ પ્રમાણિત કરવા માટે, સંભવિત પરીક્ષણ વિકલ્પોમાં શામેલ છે:
- વિવિધ PTP પ્રો હેઠળ માન્યતાfiles અને એક કરતાં વધુ ઈથરનેટ લિંક્સ માટે સંદેશા દર.
- વધુ અદ્યતન સ્વીચ સાથે પૃષ્ઠ 3 પર lperf10 ટ્રાફિક ટેસ્ટનું મૂલ્યાંકન જે ઉચ્ચ PTP સંદેશ દરોને મંજૂરી આપે છે.
- G.8273.2 અનુરૂપતા પરીક્ષણ હેઠળ T-SC કાર્યક્ષમતા અને તેની PTP સમયની ચોકસાઈનું મૂલ્યાંકન.
IEEE 1588 V2 ટેસ્ટ માટે દસ્તાવેજ પુનરાવર્તન ઇતિહાસ
| દસ્તાવેજ સંસ્કરણ | ફેરફારો |
| 2020.05.30 | પ્રારંભિક પ્રકાશન. |
દસ્તાવેજો / સંસાધનો
 |
ઇન્ટેલ FPGA પ્રોગ્રામેબલ એક્સિલરેશન કાર્ડ N3000 [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા FPGA પ્રોગ્રામેબલ એક્સિલરેશન કાર્ડ, N3000, પ્રોગ્રામેબલ એક્સિલરેશન કાર્ડ N3000, FPGA પ્રોગ્રામેબલ એક્સિલરેશન કાર્ડ N3000, FPGA, IEEE 1588 V2 ટેસ્ટ |
