intel FPGA ਪ੍ਰੋਗਰਾਮੇਬਲ ਐਕਸਲਰੇਸ਼ਨ ਕਾਰਡ N3000 ਯੂਜ਼ਰ ਗਾਈਡ
intel FPGA ਪ੍ਰੋਗਰਾਮੇਬਲ ਐਕਸਲਰੇਸ਼ਨ ਕਾਰਡ N3000

ਸਮੱਗਰੀ ਓਹਲੇ
1 ਜਾਣ-ਪਛਾਣ
2 lperf3 ਟ੍ਰੈਫਿਕ ਟੈਸਟ
3 ਸਿੱਟਾ
4 IEEE 1588 V2 ਟੈਸਟ ਲਈ ਦਸਤਾਵੇਜ਼ ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ
5 ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ
5.1 ਹਵਾਲੇ
6 ਸੰਬੰਧਿਤ ਪੋਸਟਾਂ

ਜਾਣ-ਪਛਾਣ

ਪਿਛੋਕੜ

ਇੱਕ ਵਰਚੁਅਲਾਈਜ਼ਡ ਰੇਡੀਓ ਐਕਸੈਸ ਨੈਟਵਰਕ (vRAN) ਵਿੱਚ Intel FPGA ਪ੍ਰੋਗਰਾਮੇਬਲ ਐਕਸਲਰੇਸ਼ਨ ਕਾਰਡ N3000 ਨੂੰ ਸਾਫਟਵੇਅਰ ਕਾਰਜਾਂ ਨੂੰ ਸਹੀ ਢੰਗ ਨਾਲ ਤਹਿ ਕਰਨ ਲਈ IEEE1588v2 ਨੂੰ ਇੱਕ ਸ਼ੁੱਧਤਾ ਸਮਾਂ ਪ੍ਰੋਟੋਕੋਲ (PTP) ਟੈਲੀਕਾਮ ਸਲੇਵ ਕਲਾਕਸ (T-TSC) ਦੇ ਰੂਪ ਵਿੱਚ ਸਮਰਥਨ ਦੀ ਲੋੜ ਹੈ। Intel® FPGA PAC N710 ਵਿੱਚ Intel ਈਥਰਨੈੱਟ ਕੰਟਰੋਲਰ XL3000 IEEE1588v2 ਸਹਾਇਤਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਹਾਲਾਂਕਿ, FPGA ਡੇਟਾ ਪਾਥ jitter ਨੂੰ ਪੇਸ਼ ਕਰਦਾ ਹੈ ਜੋ PTP ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਦਾ ਹੈ। ਇੱਕ ਪਾਰਦਰਸ਼ੀ ਘੜੀ (T-TC) ਸਰਕਟ ਨੂੰ ਜੋੜਨਾ Intel FPGA PAC N3000 ਨੂੰ ਇਸਦੇ FPGA ਅੰਦਰੂਨੀ ਲੇਟੈਂਸੀ ਲਈ ਮੁਆਵਜ਼ਾ ਦੇਣ ਦੇ ਯੋਗ ਬਣਾਉਂਦਾ ਹੈ ਅਤੇ ਝਟਕੇ ਦੇ ਪ੍ਰਭਾਵਾਂ ਨੂੰ ਘਟਾਉਂਦਾ ਹੈ, ਜੋ T-TSC ਨੂੰ ਗ੍ਰੈਂਡਮਾਸਟਰ ਦੇ ਦਿਨ ਦੇ ਸਮੇਂ (ToD) ਨੂੰ ਕੁਸ਼ਲਤਾ ਨਾਲ ਅਨੁਮਾਨਿਤ ਕਰਨ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ।

ਉਦੇਸ਼

ਇਹ ਟੈਸਟ ਓਪਨ ਰੇਡੀਓ ਐਕਸੈਸ ਨੈੱਟਵਰਕ (O-RAN) ਵਿੱਚ IEEE3000v1588 ਸਲੇਵ ਵਜੋਂ Intel FPGA PAC N2 ਦੀ ਵਰਤੋਂ ਨੂੰ ਪ੍ਰਮਾਣਿਤ ਕਰਦੇ ਹਨ। ਇਹ ਦਸਤਾਵੇਜ਼ ਵਰਣਨ ਕਰਦਾ ਹੈ:

  • ਟੈਸਟ ਸੈੱਟਅੱਪ
  • ਪੁਸ਼ਟੀਕਰਨ ਪ੍ਰਕਿਰਿਆ
  • Intel FPGA PAC N3000 ਦੇ FPGA ਮਾਰਗ ਵਿੱਚ ਪਾਰਦਰਸ਼ੀ ਘੜੀ ਵਿਧੀ ਦਾ ਪ੍ਰਦਰਸ਼ਨ ਮੁਲਾਂਕਣ
  • Intel FPGA PAC N3000 ਦੀ PTP ਕਾਰਗੁਜ਼ਾਰੀ ਪਾਰਦਰਸ਼ੀ ਘੜੀ ਦਾ ਸਮਰਥਨ ਕਰਨ ਵਾਲੀ Intel FPGA PAC N3000 ਦੀ ਕਾਰਗੁਜ਼ਾਰੀ ਹੈ
    ਪਾਰਦਰਸ਼ੀ ਘੜੀ ਦੇ ਬਿਨਾਂ Intel FPGA PAC N3000 ਦੇ ਨਾਲ-ਨਾਲ ਵੱਖ-ਵੱਖ ਟ੍ਰੈਫਿਕ ਸਥਿਤੀਆਂ ਅਤੇ PTP ਸੰਰਚਨਾਵਾਂ ਦੇ ਅਧੀਨ ਇੱਕ ਹੋਰ ਈਥਰਨੈੱਟ ਕਾਰਡ XXV710 ਨਾਲ ਤੁਲਨਾ ਕੀਤੀ ਗਈ ਹੈ।

ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਅਤੇ ਸੀਮਾਵਾਂ

Intel FPGA PAC N3000 IEEE1588v2 ਸਮਰਥਨ ਲਈ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਅਤੇ ਪ੍ਰਮਾਣਿਕਤਾ ਸੀਮਾਵਾਂ ਹੇਠ ਲਿਖੇ ਅਨੁਸਾਰ ਹਨ:

  • ਵਰਤੇ ਗਏ ਸੌਫਟਵੇਅਰ ਸਟੈਕ: ਲੀਨਕਸ PTP ਪ੍ਰੋਜੈਕਟ (PTP4l)
  • ਹੇਠਾਂ ਦਿੱਤੇ ਟੈਲੀਕਾਮ ਪ੍ਰੋ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈfiles:
    •  1588v2 (ਪੂਰਵ-ਨਿਰਧਾਰਤ)
    • ਜੀ .8265.1
    • ਜੀ .8275.1
  • ਦੋ-ਪੜਾਅ PTP ਸਲੇਵ ਘੜੀ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ.

ਇੰਟੇਲ ਕਾਰਪੋਰੇਸ਼ਨ. ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. Intel, Intel ਲੋਗੋ, ਅਤੇ ਹੋਰ Intel ਚਿੰਨ੍ਹ Intel ਕਾਰਪੋਰੇਸ਼ਨ ਜਾਂ ਇਸਦੀਆਂ ਸਹਾਇਕ ਕੰਪਨੀਆਂ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। Intel ਆਪਣੇ FPGA ਅਤੇ ਸੈਮੀਕੰਡਕਟਰ ਉਤਪਾਦਾਂ ਦੇ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ Intel ਦੀ ਸਟੈਂਡਰਡ ਵਾਰੰਟੀ ਦੇ ਅਨੁਸਾਰ ਮੌਜੂਦਾ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਲਈ ਵਾਰੰਟ ਦਿੰਦਾ ਹੈ, ਪਰ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦਾ ਹੈ। ਇੰਟੇਲ ਇੱਥੇ ਵਰਣਿਤ ਕਿਸੇ ਵੀ ਜਾਣਕਾਰੀ, ਉਤਪਾਦ, ਜਾਂ ਸੇਵਾ ਦੀ ਅਰਜ਼ੀ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕੋਈ ਜ਼ਿੰਮੇਵਾਰੀ ਜਾਂ ਜ਼ਿੰਮੇਵਾਰੀ ਨਹੀਂ ਲੈਂਦਾ, ਸਿਵਾਏ ਇੰਟੇਲ ਦੁਆਰਾ ਲਿਖਤੀ ਤੌਰ 'ਤੇ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਸਹਿਮਤ ਹੋਏ। Intel ਗਾਹਕਾਂ ਨੂੰ ਕਿਸੇ ਵੀ ਪ੍ਰਕਾਸ਼ਿਤ ਜਾਣਕਾਰੀ 'ਤੇ ਭਰੋਸਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਉਤਪਾਦਾਂ ਜਾਂ ਸੇਵਾਵਾਂ ਲਈ ਆਰਡਰ ਦੇਣ ਤੋਂ ਪਹਿਲਾਂ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਪ੍ਰਾਪਤ ਕਰਨ ਦੀ ਸਲਾਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ। *ਹੋਰ ਨਾਵਾਂ ਅਤੇ ਬ੍ਰਾਂਡਾਂ 'ਤੇ ਦੂਜਿਆਂ ਦੀ ਸੰਪਤੀ ਵਜੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।

  • ਐਂਡ-ਟੂ-ਐਂਡ ਮਲਟੀਕਾਸਟ ਮੋਡ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ।
  • 128 Hz ਤੱਕ PTP ਸੁਨੇਹਾ ਐਕਸਚੇਂਜ ਬਾਰੰਬਾਰਤਾ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ।
    • ਇਹ ਪ੍ਰਮਾਣਿਕਤਾ ਯੋਜਨਾ ਅਤੇ ਰੁਜ਼ਗਾਰ ਪ੍ਰਾਪਤ ਗ੍ਰੈਂਡਮਾਸਟਰ ਦੀ ਇੱਕ ਸੀਮਾ ਹੈ। PTP ਸੁਨੇਹਿਆਂ ਲਈ 128 ਪੈਕੇਟ ਪ੍ਰਤੀ ਸਕਿੰਟ ਤੋਂ ਵੱਧ PTP ਸੰਰਚਨਾ ਸੰਭਵ ਹੋ ਸਕਦੀ ਹੈ।
  • ਪ੍ਰਮਾਣਿਕਤਾ ਸੈਟਅਪ ਵਿੱਚ ਵਰਤੇ ਗਏ Cisco* Nexus* 93180YC-FX ਸਵਿੱਚ ਦੀਆਂ ਸੀਮਾਵਾਂ ਦੇ ਕਾਰਨ, iperf3 ਟ੍ਰੈਫਿਕ ਸਥਿਤੀਆਂ ਦੇ ਅਧੀਨ ਪ੍ਰਦਰਸ਼ਨ ਨਤੀਜੇ 8 Hz ਦੀ PTP ਸੁਨੇਹਾ ਐਕਸਚੇਂਜ ਦਰ ਦਾ ਹਵਾਲਾ ਦਿੰਦੇ ਹਨ।
  • ਐਨਕੈਪਸੂਲੇਸ਼ਨ ਸਹਾਇਤਾ:
    • L2 (ਕੱਚਾ ਈਥਰਨੈੱਟ) ਅਤੇ L3 (UDP/IPv4/IPv6) ਉੱਤੇ ਆਵਾਜਾਈ
      ਨੋਟ: ਇਸ ਦਸਤਾਵੇਜ਼ ਵਿੱਚ, ਸਾਰੇ ਨਤੀਜੇ ਇੱਕ ਸਿੰਗਲ 25Gbps ਈਥਰਨੈੱਟ ਲਿੰਕ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ।

ਟੂਲ ਅਤੇ ਡਰਾਈਵਰ ਸੰਸਕਰਣ

ਸੰਦ ਸੰਸਕਰਣ
BIOS Intel ਸਰਵਰ ਬੋਰਡ S2600WF 00.01.0013
OS CentOS 7.6
ਕਰਨਲ kernel-rt-3.10.0-693.2.2.rt56.623.el7.src.
ਡਾਟਾ ਪਲੇਨ ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ (DPDK) 18.08
Intel C ਕੰਪਾਈਲਰ 19.0.3
Intel XL710 ਡਰਾਈਵਰ (i40e ਡਰਾਈਵਰ) 2.8.432.9.21
PTP4l 2.0
IxExplorer 8.51.1800.7 EA-ਪੈਚ1
lperf3 3.0.11
ਟ੍ਰੈਫਗੇਨ Netsniff-ng 0.6.6 ਟੂਲਕਿੱਟ

 IXIA ਟਰੈਫਿਕ ਟੈਸਟ

Intel FPGA PAC N3000 ਲਈ PTP ਪ੍ਰਦਰਸ਼ਨ ਮਾਪਦੰਡਾਂ ਦਾ ਪਹਿਲਾ ਸੈੱਟ ਨੈੱਟਵਰਕ ਅਤੇ PTP ਅਨੁਕੂਲਤਾ ਟੈਸਟਿੰਗ ਲਈ ਇੱਕ IXIA* ਹੱਲ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ। IXIA XGS2 ਚੈਸੀ ਬਾਕਸ ਵਿੱਚ ਇੱਕ IXIA 40 PORT NOVUS-R100GE8Q28 ਕਾਰਡ ਅਤੇ IxExplorer ਸ਼ਾਮਲ ਹੈ ਜੋ ਇੱਕ ਸਿੰਗਲ 3000 Gbps ਨੈੱਟ ਕਨੈਕਸ਼ਨ ਉੱਤੇ DUT (Intel FPGA PAC N25) ਨੂੰ ਇੱਕ ਵਰਚੁਅਲ PTP ਗ੍ਰੈਂਡਮਾਸਟਰ ਸਥਾਪਤ ਕਰਨ ਲਈ ਇੱਕ ਗ੍ਰਾਫਿਕਲ ਇੰਟਰਫੇਸ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਹੇਠਾਂ ਦਿੱਤਾ ਬਲਾਕ ਚਿੱਤਰ IXIA-ਅਧਾਰਿਤ ਬੈਂਚਮਾਰਕਾਂ ਲਈ ਨਿਸ਼ਾਨਾ ਟੈਸਟਿੰਗ ਟੌਪੋਲੋਜੀ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਸਾਰੇ ਨਤੀਜੇ ਪ੍ਰਵੇਸ਼ ਟ੍ਰੈਫਿਕ ਟੈਸਟਾਂ ਲਈ IXIA-ਜਨਰੇਟ ਕੀਤੇ ਟ੍ਰੈਫਿਕ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ ਅਤੇ ਈਗ੍ਰੇਸ ਟ੍ਰੈਫਿਕ ਟੈਸਟਾਂ ਲਈ Intel FPGA PAC N3000 ਹੋਸਟ 'ਤੇ ਟ੍ਰੈਫਗੇਨ ਟੂਲ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ, ਜਿੱਥੇ ਪ੍ਰਵੇਸ਼ ਜਾਂ ਨਿਕਾਸੀ ਦਿਸ਼ਾ ਹਮੇਸ਼ਾ DUT (Intel FPGA PAC N3000) ਦੇ ਦ੍ਰਿਸ਼ਟੀਕੋਣ ਤੋਂ ਹੁੰਦੀ ਹੈ। ) ਮੇਜ਼ਬਾਨ। ਦੋਵਾਂ ਮਾਮਲਿਆਂ ਵਿੱਚ, ਔਸਤ ਆਵਾਜਾਈ ਦਰ 24 Gbps ਹੈ। ਇਹ ਟੈਸਟ ਸੈਟਅਪ T-TC ਮਕੈਨਿਜ਼ਮ ਦੇ ਨਾਲ Intel FPGA PAC N3000 ਦੇ PTP ਪ੍ਰਦਰਸ਼ਨ ਦੀ ਇੱਕ ਬੇਸਲਾਈਨ ਵਿਸ਼ੇਸ਼ਤਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ, ਨਾਲ ਹੀ ITU-T G.3000 PTP ਪ੍ਰੋ ਦੇ ਅਧੀਨ ਗੈਰ-TC Intel FPGA PAC N8275.1 ਫੈਕਟਰੀ ਚਿੱਤਰ ਨਾਲ ਤੁਲਨਾ ਕਰਦਾ ਹੈ।file.

IXIA ਵਰਚੁਅਲ ਗ੍ਰੈਂਡਮਾਸਟਰ ਦੇ ਅਧੀਨ Intel FPGA PAC N3000 ਟ੍ਰੈਫਿਕ ਟੈਸਟਾਂ ਲਈ ਟੋਪੋਲੋਜੀ

IXIA ਵਰਚੁਅਲ ਗ੍ਰੈਂਡਮਾਸਟਰ ਦੇ ਅਧੀਨ Intel FPGA PAC N3000 ਟ੍ਰੈਫਿਕ ਟੈਸਟਾਂ ਲਈ ਟੋਪੋਲੋਜੀ

IXIA ਟਰੈਫਿਕ ਟੈਸਟ ਦਾ ਨਤੀਜਾ

ਨਿਮਨਲਿਖਤ ਵਿਸ਼ਲੇਸ਼ਣ ਟੀਸੀ-ਸਮਰਥਿਤ Intel FPGA PAC N3000 ਦੇ PTP ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ ਪ੍ਰਵੇਸ਼ ਅਤੇ ਨਿਕਾਸੀ ਟ੍ਰੈਫਿਕ ਸਥਿਤੀਆਂ ਦੇ ਅਧੀਨ ਕੈਪਚਰ ਕਰਦਾ ਹੈ। ਇਸ ਭਾਗ ਵਿੱਚ, ਪੀਟੀਪੀ ਪ੍ਰੋfile G.8275.1 ਨੂੰ ਸਾਰੇ ਟ੍ਰੈਫਿਕ ਟੈਸਟਾਂ ਅਤੇ ਡਾਟਾ ਇਕੱਤਰ ਕਰਨ ਲਈ ਅਪਣਾਇਆ ਗਿਆ ਹੈ।

ਮਾਸਟਰ ਆਫਸੈੱਟ ਦੀ ਵਿਸ਼ਾਲਤਾ

ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ ਇੰਟੇਲ FPGA PAC N4 ਹੋਸਟ ਦੇ PTP3000l ਸਲੇਵ ਕਲਾਇੰਟ ਦੁਆਰਾ ਪ੍ਰਵੇਸ਼, ਨਿਕਾਸੀ ਅਤੇ ਦੋ-ਦਿਸ਼ਾਵੀ ਟ੍ਰੈਫਿਕ (24.4Gbps ਦੀ ਔਸਤ ਥ੍ਰੁਪੁੱਟ) ਦੇ ਅਧੀਨ ਲੰਘੇ ਸਮੇਂ ਦੇ ਕਾਰਜ ਵਜੋਂ ਦੇਖਿਆ ਗਿਆ ਮਾਸਟਰ ਆਫਸੈੱਟ ਦੀ ਵਿਸ਼ਾਲਤਾ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ।

ਮਾਸਟਰ ਆਫਸੈੱਟ ਦੀ ਵਿਸ਼ਾਲਤਾ

ਮੀਨ ਪਾਥ ਦੇਰੀ (MPD)

ਹੇਠਾਂ ਦਿੱਤਾ ਚਿੱਤਰ ਉਪਰੋਕਤ ਅੰਕੜੇ ਵਾਂਗ ਹੀ ਟੈਸਟ ਲਈ, PTP4 ਸਲੇਵ ਦੁਆਰਾ ਗਿਣਿਆ ਗਿਆ ਹੈ, ਜੋ ਕਿ ਇੱਕ ਨੈੱਟਵਰਕ ਇੰਟਰਫੇਸ ਕਾਰਡ ਦੇ ਤੌਰ 'ਤੇ Intel FPGA PAC N3000 ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ, ਮਤਲਬ ਮਾਰਗ ਦੇਰੀ ਦਿਖਾਉਂਦਾ ਹੈ। ਤਿੰਨ ਟਰੈਫਿਕ ਟੈਸਟਾਂ ਵਿੱਚੋਂ ਹਰੇਕ ਦੀ ਕੁੱਲ ਮਿਆਦ ਘੱਟੋ-ਘੱਟ 16 ਘੰਟੇ ਹੈ।

ਮੀਨ ਪਾਥ ਦੇਰੀ (MPD)

ਹੇਠ ਦਿੱਤੀ ਸਾਰਣੀ ਤਿੰਨ ਟ੍ਰੈਫਿਕ ਟੈਸਟਾਂ ਦੇ ਅੰਕੜਿਆਂ ਦੇ ਵਿਸ਼ਲੇਸ਼ਣ ਨੂੰ ਸੂਚੀਬੱਧ ਕਰਦੀ ਹੈ। ਚੈਨਲ ਦੀ ਸਮਰੱਥਾ ਦੇ ਨੇੜੇ ਇੱਕ ਟ੍ਰੈਫਿਕ ਲੋਡ ਦੇ ਤਹਿਤ, PTP4l ਸਲੇਵ ਜੋ ਕਿ Intel FPGA PAC N3000 ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ, ਸਾਰੇ ਟ੍ਰੈਫਿਕ ਟੈਸਟਾਂ ਲਈ 53 ns ਦੇ ਅੰਦਰ IXIA ਦੇ ਵਰਚੁਅਲ ਗ੍ਰੈਂਡਮਾਸਟਰ ਨੂੰ ਆਪਣਾ ਪੜਾਅ ਆਫਸੈੱਟ ਰੱਖਦਾ ਹੈ। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਮਾਸਟਰ ਆਫਸੈੱਟ ਮੈਗਨੀਟਿਊਡ ਦਾ ਸਟੈਂਡਰਡ ਡਿਵੀਏਸ਼ਨ 5 ns ਤੋਂ ਘੱਟ ਹੈ।

PTP ਪ੍ਰਦਰਸ਼ਨ 'ਤੇ ਅੰਕੜੇ ਸੰਬੰਧੀ ਵੇਰਵੇ

 G.8275.1 PTP ਪ੍ਰੋfile ਇਨਗ੍ਰੇਸ ਟ੍ਰੈਫਿਕ (24Gbps) ਨਿਕਾਸੀ ਆਵਾਜਾਈ (24Gbps) ਦੋ-ਦਿਸ਼ਾਵੀ ਆਵਾਜਾਈ (24Gbps)
RMS 6.35 ਐਨ.ਐਸ 8.4 ਐਨ.ਐਸ 9.2 ਐਨ.ਐਸ
StdDev (abs (ਅਧਿਕਤਮ) ਆਫਸੈੱਟ ਦਾ) 3.68 ਐਨ.ਐਸ 3.78 ਐਨ.ਐਸ 4.5 ਐਨ.ਐਸ
StdDev (MPD ਦਾ) 1.78 ਐਨ.ਐਸ 2.1 ਐਨ.ਐਸ 2.38 ਐਨ.ਐਸ
ਅਧਿਕਤਮ ਆਫਸੈੱਟ 36 ਐਨ.ਐਸ 33 ਐਨ.ਐਸ 53 ਐਨ.ਐਸ

 

ਹੇਠਾਂ ਦਿੱਤੇ ਅੰਕੜੇ ਵੱਖ-ਵੱਖ PTP ਇਨਕੈਪਸੂਲੇਸ਼ਨਾਂ ਲਈ 16-ਘੰਟੇ ਲੰਬੇ 24 Gbps ਦੋ-ਦਿਸ਼ਾਵੀ ਟ੍ਰੈਫਿਕ ਟੈਸਟ ਦੇ ਅਧੀਨ, ਮਾਸਟਰ ਆਫਸੈੱਟ ਦੀ ਤੀਬਰਤਾ ਅਤੇ ਮੱਧ ਮਾਰਗ ਦੇਰੀ (MPD) ਨੂੰ ਦਰਸਾਉਂਦੇ ਹਨ। ਇਹਨਾਂ ਅੰਕੜਿਆਂ ਵਿੱਚ ਖੱਬਾ ਗ੍ਰਾਫ਼ IPv4/UDP ਇਨਕੈਪਸੂਲੇਸ਼ਨ ਦੇ ਤਹਿਤ PTP ਬੈਂਚਮਾਰਕ ਦਾ ਹਵਾਲਾ ਦਿੰਦੇ ਹਨ, ਜਦੋਂ ਕਿ ਸੱਜੇ ਗ੍ਰਾਫ਼ਾਂ ਦਾ PTP ਮੈਸੇਜਿੰਗ ਐਨਕੈਪਸੂਲੇਸ਼ਨ L2 (ਕੱਚਾ ਈਥਰਨੈੱਟ) ਵਿੱਚ ਹੈ। PTP4l ਸਲੇਵ ਪ੍ਰਦਰਸ਼ਨ ਕਾਫ਼ੀ ਸਮਾਨ ਹੈ, ਸਭ ਤੋਂ ਖਰਾਬ-ਕੇਸ ਮਾਸਟਰ ਆਫਸੈੱਟ ਦੀ ਤੀਬਰਤਾ IPv53/UDP ਅਤੇ L45 ਇਨਕੈਪਸੂਲੇਸ਼ਨ ਲਈ ਕ੍ਰਮਵਾਰ 4 ns ਅਤੇ 2 ns ਹੈ। IPv4.49/UDP ਅਤੇ L4.55 ਇਨਕੈਪਸੂਲੇਸ਼ਨ ਲਈ ਮੈਗਨੀਟਿਊਡ ਆਫਸੈੱਟ ਦਾ ਸਟੈਂਡਰਡ ਡਿਵੀਏਸ਼ਨ ਕ੍ਰਮਵਾਰ 4 ns ਅਤੇ 2 ns ਹੈ।

ਮਾਸਟਰ ਆਫਸੈੱਟ ਦੀ ਵਿਸ਼ਾਲਤਾ

ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ 24 Gbps ਦੋ-ਦਿਸ਼ਾਵੀ ਆਵਾਜਾਈ, IPv4 (ਖੱਬੇ) ਅਤੇ L2 (ਸੱਜੇ) ਇਨਕੈਪਸੂਲੇਸ਼ਨ, G8275.1 ਪ੍ਰੋ ਦੇ ਅਧੀਨ ਮਾਸਟਰ ਆਫਸੈੱਟ ਦੀ ਤੀਬਰਤਾ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈfile.
ਮਾਸਟਰ ਆਫਸੈੱਟ ਦੀ ਵਿਸ਼ਾਲਤਾ

ਮੀਨ ਪਾਥ ਦੇਰੀ (MPD)

ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ 3000 Gbps ਦੋ-ਦਿਸ਼ਾਵੀ ਟ੍ਰੈਫਿਕ, IPv4 (ਖੱਬੇ) ਅਤੇ L24 (ਸੱਜੇ) ਇਨਕੈਪਸੂਲੇਸ਼ਨ, G4 ਪ੍ਰੋ ਦੇ ਅਧੀਨ Intel FPGA PAC N2 ਹੋਸਟ PTP8275.1l ਸਲੇਵ ਦੇ ਮੱਧ ਮਾਰਗ ਦੇਰੀ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ।file.
ਮੀਨ ਪਾਥ ਦੇਰੀ (MPD)

MPD ਦੇ ਸੰਪੂਰਨ ਮੁੱਲ PTP ਇਕਸਾਰਤਾ ਦਾ ਸਪੱਸ਼ਟ ਸੰਕੇਤ ਨਹੀਂ ਹਨ, ਕਿਉਂਕਿ ਇਹ ਲੰਬਾਈ ਦੀਆਂ ਕੇਬਲਾਂ, ਡੇਟਾ ਪਾਥ ਲੇਟੈਂਸੀ ਅਤੇ ਇਸ ਤਰ੍ਹਾਂ ਦੇ ਹੋਰ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ; ਹਾਲਾਂਕਿ, ਘੱਟ MPD ਭਿੰਨਤਾਵਾਂ (ਕ੍ਰਮਵਾਰ IPv2.381 ਅਤੇ L2.377 ਕੇਸ ਲਈ 4 ns ਅਤੇ 2 ns) ਨੂੰ ਦੇਖਦੇ ਹੋਏ ਇਹ ਸਪੱਸ਼ਟ ਹੋ ਜਾਂਦਾ ਹੈ ਕਿ PTP MPD ਗਣਨਾ ਦੋਵਾਂ ਇਨਕੈਪਸੂਲੇਸ਼ਨਾਂ ਵਿੱਚ ਲਗਾਤਾਰ ਸਹੀ ਹੈ। ਇਹ ਦੋਵੇਂ ਇਨਕੈਪਸੂਲੇਸ਼ਨ ਮੋਡਾਂ ਵਿੱਚ PTP ਪ੍ਰਦਰਸ਼ਨ ਦੀ ਇਕਸਾਰਤਾ ਦੀ ਪੁਸ਼ਟੀ ਕਰਦਾ ਹੈ। L2 ਗ੍ਰਾਫ (ਉਪਰੋਕਤ ਚਿੱਤਰ ਵਿੱਚ, ਸੱਜਾ ਗ੍ਰਾਫ) ਵਿੱਚ ਗਣਨਾ ਕੀਤੇ MPD ਵਿੱਚ ਪੱਧਰ ਦੀ ਤਬਦੀਲੀ ਲਾਗੂ ਕੀਤੇ ਟ੍ਰੈਫਿਕ ਦੇ ਵਾਧੇ ਵਾਲੇ ਪ੍ਰਭਾਵ ਦੇ ਕਾਰਨ ਹੈ। ਸਭ ਤੋਂ ਪਹਿਲਾਂ, ਚੈਨਲ ਨਿਸ਼ਕਿਰਿਆ ਹੈ (MPD rms 55.3 ns ਹੈ), ਫਿਰ ਪ੍ਰਵੇਸ਼ ਟ੍ਰੈਫਿਕ ਲਾਗੂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ (ਦੂਜਾ ਵਾਧਾ ਪੜਾਅ, MPD rms 85.44 ns ਹੈ), ਇਸਦੇ ਬਾਅਦ ਸਮਕਾਲੀ ਨਿਕਾਸੀ ਟ੍ਰੈਫਿਕ, ਨਤੀਜੇ ਵਜੋਂ 108.98 ns ਦਾ ਗਣਿਤ MPD ਹੁੰਦਾ ਹੈ। ਹੇਠਾਂ ਦਿੱਤੇ ਅੰਕੜੇ ਮਾਸਟਰ ਆਫਸੈੱਟ ਦੀ ਤੀਬਰਤਾ ਅਤੇ ਟੀ-ਟੀਸੀ ਵਿਧੀ ਦੇ ਨਾਲ ਇੰਟੇਲ FPGA PAC N4 ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ PTP3000l ਸਲੇਵ, ਅਤੇ ਨਾਲ ਹੀ TC ਤੋਂ ਬਿਨਾਂ Intel FPGA PACN3000 ਦੀ ਵਰਤੋਂ ਕਰਨ ਵਾਲੇ PTP3000l ਸਲੇਵ ਦੋਵਾਂ 'ਤੇ ਲਾਗੂ ਕੀਤੇ ਗਏ ਦੋ-ਦਿਸ਼ਾਵੀ ਟ੍ਰੈਫਿਕ ਟੈਸਟ ਦੇ ਗਣਿਤ MPD ਨੂੰ ਓਵਰਲੇ ਕਰਦੇ ਹਨ। ਕਾਰਜਕੁਸ਼ਲਤਾ. T-TC Intel FPGA PAC N3000 ਟੈਸਟ (ਸੰਤਰੀ) ਸਮਾਂ ਜ਼ੀਰੋ ਤੋਂ ਸ਼ੁਰੂ ਹੁੰਦੇ ਹਨ, ਜਦੋਂ ਕਿ PTP ਟੈਸਟ ਜੋ ਗੈਰ-TC Intel FPGA PAC N2300 (ਨੀਲਾ) ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ, ਲਗਭਗ T = XNUMX ਸਕਿੰਟਾਂ ਤੋਂ ਸ਼ੁਰੂ ਹੁੰਦਾ ਹੈ।

ਮਾਸਟਰ ਆਫਸੈੱਟ ਦੀ ਵਿਸ਼ਾਲਤਾ

ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ ਟੀਟੀਸੀ ਸਹਾਇਤਾ ਦੇ ਨਾਲ ਅਤੇ ਬਿਨਾਂ, G.24 ਪ੍ਰੋ.file.
ਮਾਸਟਰ ਆਫਸੈੱਟ ਦੀ ਵਿਸ਼ਾਲਤਾ

ਉਪਰੋਕਤ ਚਿੱਤਰ ਵਿੱਚ, ਟਰੈਫਿਕ ਦੇ ਅਧੀਨ TC- ਸਮਰਥਿਤ Intel FPGA PAC N3000 ਦਾ PTP ਪ੍ਰਦਰਸ਼ਨ ਪਹਿਲੇ 3000 ਸਕਿੰਟਾਂ ਲਈ ਗੈਰ-TC Intel FPGA PAC N2300 ਦੇ ਸਮਾਨ ਹੈ। Intel FPGA PAC N3000 ਵਿੱਚ T-TC ਵਿਧੀ ਦੀ ਪ੍ਰਭਾਵਸ਼ੀਲਤਾ ਨੂੰ ਟੈਸਟ ਦੇ ਹਿੱਸੇ (2300ਵੇਂ ਸਕਿੰਟ ਤੋਂ ਬਾਅਦ) ਵਿੱਚ ਉਜਾਗਰ ਕੀਤਾ ਗਿਆ ਹੈ ਜਿੱਥੇ ਦੋਵਾਂ ਕਾਰਡਾਂ ਦੇ ਇੰਟਰਫੇਸਾਂ 'ਤੇ ਬਰਾਬਰ ਟ੍ਰੈਫਿਕ ਲੋਡ ਲਾਗੂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਇਸੇ ਤਰ੍ਹਾਂ ਹੇਠਾਂ ਦਿੱਤੇ ਚਿੱਤਰ ਵਿੱਚ, ਚੈਨਲ 'ਤੇ ਟ੍ਰੈਫਿਕ ਨੂੰ ਲਾਗੂ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਬਾਅਦ ਵਿੱਚ MPD ਗਣਨਾਵਾਂ ਨੂੰ ਦੇਖਿਆ ਜਾਂਦਾ ਹੈ। T-TC ਵਿਧੀ ਦੀ ਪ੍ਰਭਾਵਸ਼ੀਲਤਾ ਨੂੰ ਪੈਕਟਾਂ ਦੇ ਨਿਵਾਸ ਸਮੇਂ ਲਈ ਮੁਆਵਜ਼ਾ ਦੇਣ ਵਿੱਚ ਉਜਾਗਰ ਕੀਤਾ ਗਿਆ ਹੈ ਜੋ ਕਿ 25G ਅਤੇ 40G MACs ਦੇ ਵਿਚਕਾਰ FPGA ਮਾਰਗ ਦੁਆਰਾ ਪੈਕੇਟ ਦੀ ਲੇਟੈਂਸੀ ਹੈ।

ਮੀਨ ਪਾਥ ਦੇਰੀ (MPD)

ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ ਟੀ-ਟੀਸੀ ਸਹਾਇਤਾ ਦੇ ਨਾਲ ਅਤੇ ਬਿਨਾਂ, G.3000 ਪ੍ਰੋ, ਇਨਗਰੇਸ ਟ੍ਰੈਫਿਕ (4 Gbps) ਦੇ ਅਧੀਨ Intel FPGA PAC N24 ਹੋਸਟ PTP8275.1l ਸਲੇਵ ਦੇ ਮੱਧ ਮਾਰਗ ਦੇਰੀ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ।file.
ਮੀਨ ਪਾਥ ਦੇਰੀ (MPD)

ਇਹ ਅੰਕੜੇ PTP4l ਸਲੇਵ ਦੇ ਸਰਵੋ ਐਲਗੋਰਿਦਮ ਨੂੰ ਦਰਸਾਉਂਦੇ ਹਨ, ਟੀਸੀ ਦੇ ਨਿਵਾਸ ਸਮੇਂ ਦੇ ਸੁਧਾਰ ਦੇ ਕਾਰਨ, ਅਸੀਂ ਔਸਤ ਮਾਰਗ ਦੇਰੀ ਗਣਨਾ ਵਿੱਚ ਛੋਟੇ ਅੰਤਰ ਦੇਖਦੇ ਹਾਂ. ਇਸ ਲਈ, ਮਾਸਟਰ ਔਫਸੈੱਟ ਅਨੁਮਾਨ 'ਤੇ ਦੇਰੀ ਦੇ ਉਤਰਾਅ-ਚੜ੍ਹਾਅ ਦਾ ਪ੍ਰਭਾਵ ਘੱਟ ਜਾਂਦਾ ਹੈ। ਨਿਮਨਲਿਖਤ ਸਾਰਣੀ PTP ਪ੍ਰਦਰਸ਼ਨ 'ਤੇ ਅੰਕੜਾ ਵਿਸ਼ਲੇਸ਼ਣ ਨੂੰ ਸੂਚੀਬੱਧ ਕਰਦੀ ਹੈ, ਜਿਸ ਵਿੱਚ RMS ਅਤੇ ਮਾਸਟਰ ਆਫਸੈੱਟ ਦਾ ਸਟੈਂਡਰਡ ਡਿਵੀਏਸ਼ਨ, ਮਤਲਬ ਮਾਰਗ ਦੇਰੀ ਦਾ ਮਿਆਰੀ ਵਿਵਹਾਰ, ਅਤੇ ਨਾਲ ਹੀ T- ਦੇ ਨਾਲ ਅਤੇ ਬਿਨਾਂ Intel FPGA PAC N3000 ਲਈ ਸਭ ਤੋਂ ਮਾੜੇ-ਕੇਸ ਮਾਸਟਰ ਆਫਸੈੱਟ ਸ਼ਾਮਲ ਹਨ। TC ਸਹਿਯੋਗ।

ਪ੍ਰਵੇਸ਼ ਟ੍ਰੈਫਿਕ ਦੇ ਤਹਿਤ PTP ਪ੍ਰਦਰਸ਼ਨ 'ਤੇ ਅੰਕੜਾ ਵੇਰਵੇ

ਇਨਗ੍ਰੇਸ ਟ੍ਰੈਫਿਕ (24Gbps) G.8275.1 PTP ਪ੍ਰੋfile Intel FPGA PAC N3000 T- TC ਦੇ ਨਾਲ ਟੀ-ਟੀਸੀ ਤੋਂ ਬਿਨਾਂ Intel FPGA PAC N3000
RMS 6.34 ਐਨ.ਐਸ 40.5 ਐਨ.ਐਸ
StdDev (abs (ਅਧਿਕਤਮ) ਆਫਸੈੱਟ ਦਾ) 3.65 ਐਨ.ਐਸ 15.5 ਐਨ.ਐਸ
StdDev (MPD ਦਾ) 1.79 ਐਨ.ਐਸ 18.1 ਐਨ.ਐਸ
ਅਧਿਕਤਮ ਆਫਸੈੱਟ 34 ਐਨ.ਐਸ 143 ਐਨ.ਐਸ

TC-ਸਮਰਥਿਤ Intel FPGA PAC N3000 ਦੀ ਗੈਰ-TC ਸੰਸਕਰਣ ਨਾਲ ਸਿੱਧੀ ਤੁਲਨਾ
ਦਿਖਾਉਂਦਾ ਹੈ ਕਿ PTP ਪ੍ਰਦਰਸ਼ਨ ਕਿਸੇ ਵੀ ਅੰਕੜੇ ਦੇ ਸਬੰਧ ਵਿੱਚ 4x ਤੋਂ 6x ਘੱਟ ਹੈ
ਮੈਟ੍ਰਿਕਸ (ਸਭ ਤੋਂ ਮਾੜੀ ਸਥਿਤੀ, RMS ਜਾਂ ਮਾਸਟਰ ਆਫਸੈੱਟ ਦਾ ਮਿਆਰੀ ਵਿਵਹਾਰ)। ਸਭ ਤੋਂ ਭੈੜਾ-ਮਾਮਲਾ
T-TC Intel FPGA PAC N8275.1 ਦੀ G.3000 PTP ਸੰਰਚਨਾ ਲਈ ਮਾਸਟਰ ਆਫਸੈੱਟ 34 ਹੈ
ਚੈਨਲ ਬੈਂਡਵਿਡਥ (24.4Gbps) ਦੀ ਸੀਮਾ 'ਤੇ ਪ੍ਰਵੇਸ਼ ਟ੍ਰੈਫਿਕ ਸਥਿਤੀਆਂ ਦੇ ਅਧੀਨ ns.

lperf3 ਟ੍ਰੈਫਿਕ ਟੈਸਟ

ਇਹ ਭਾਗ Intel FPGA PAC N3 ਦੇ PTP ਪ੍ਰਦਰਸ਼ਨ ਦਾ ਹੋਰ ਮੁਲਾਂਕਣ ਕਰਨ ਲਈ iperf3000 ਟ੍ਰੈਫਿਕ ਬੈਂਚਮਾਰਕਿੰਗ ਟੈਸਟ ਦਾ ਵਰਣਨ ਕਰਦਾ ਹੈ। iperf3 ਟੂਲ ਦੀ ਵਰਤੋਂ ਸਰਗਰਮ ਟ੍ਰੈਫਿਕ ਸਥਿਤੀਆਂ ਦੀ ਨਕਲ ਕਰਨ ਲਈ ਕੀਤੀ ਗਈ ਹੈ। iperf3 ਟ੍ਰੈਫਿਕ ਮਾਪਦੰਡਾਂ ਦੀ ਨੈੱਟਵਰਕ ਟੋਪੋਲੋਜੀ, ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ ਵਿੱਚ ਦਿਖਾਈ ਗਈ ਹੈ, ਵਿੱਚ ਦੋ ਸਰਵਰਾਂ ਦਾ ਕੁਨੈਕਸ਼ਨ ਸ਼ਾਮਲ ਹੈ, ਹਰੇਕ DUT ਕਾਰਡ (Intel FPGA PAC N3000 ਅਤੇ XXV710) ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ, Cisco Nexus 93180YC FX ਸਵਿੱਚ ਨਾਲ। ਸਿਸਕੋ ਸਵਿੱਚ ਦੋ ਡੀਯੂਟੀ ਪੀਟੀਪੀ ਸਲੇਵ ਅਤੇ ਕੈਲਨੇਕਸ ਪੈਰਾਗਨ-ਐਨਈਓ ਗ੍ਰੈਂਡਮਾਸਟਰ ਵਿਚਕਾਰ ਇੱਕ ਸੀਮਾ ਘੜੀ (ਟੀ-ਬੀਸੀ) ਵਜੋਂ ਕੰਮ ਕਰਦਾ ਹੈ।

Intel FPGA PAC N3000 lperf3 ਟ੍ਰੈਫਿਕ ਟੈਸਟ ਲਈ ਨੈੱਟਵਰਕ ਟੋਪੋਲੋਜੀ

Intel FPGA PAC N3000 lperf3 ਟ੍ਰੈਫਿਕ ਟੈਸਟ ਲਈ ਨੈੱਟਵਰਕ ਟੋਪੋਲੋਜੀ

ਹਰੇਕ DUT ਮੇਜ਼ਬਾਨ 'ਤੇ PTP4l ਆਉਟਪੁੱਟ ਸੈੱਟਅੱਪ (Intel FPGA PAC N3000 ਅਤੇ XXV710) ਵਿੱਚ ਹਰੇਕ ਸਲੇਵ ਡਿਵਾਈਸ ਲਈ PTP ਪ੍ਰਦਰਸ਼ਨ ਦਾ ਡਾਟਾ ਮਾਪ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। iperf3 ਟ੍ਰੈਫਿਕ ਟੈਸਟ ਲਈ, ਹੇਠਾਂ ਦਿੱਤੀਆਂ ਸ਼ਰਤਾਂ ਅਤੇ ਸੰਰਚਨਾ ਸਾਰੇ ਗ੍ਰਾਫਾਂ ਅਤੇ ਪ੍ਰਦਰਸ਼ਨ ਵਿਸ਼ਲੇਸ਼ਣ 'ਤੇ ਲਾਗੂ ਹੁੰਦੀਆਂ ਹਨ:

  • ਟ੍ਰੈਫਿਕ ਦੀ 17 Gbps ਏਕੀਕ੍ਰਿਤ ਬੈਂਡਵਿਡਥ (TCP ਅਤੇ UDP ਦੋਵੇਂ), ਜਾਂ ਤਾਂ ਬਾਹਰ ਨਿਕਲਣ ਜਾਂ ਪ੍ਰਵੇਸ਼ ਕਰਨ ਜਾਂ Intel FPGA PAC N3000 ਲਈ ਦੋ-ਦਿਸ਼ਾਵੀ।
  • Cisco Nexus 4YC-FX ਸਵਿੱਚ 'ਤੇ ਸੰਰਚਨਾ ਸੀਮਾ ਦੇ ਕਾਰਨ, PTP ਪੈਕੇਟਾਂ ਦਾ IPv93180 ਐਨਕੈਪਸੂਲੇਸ਼ਨ।
  • Cisco Nexus 8YC-FX ਸਵਿੱਚ 'ਤੇ ਸੰਰਚਨਾ ਸੀਮਾ ਦੇ ਕਾਰਨ, PTP ਸੁਨੇਹਾ ਐਕਸਚੇਂਜ ਦਰ 93180 ਪੈਕੇਟ/ਸੈਕਿੰਡ ਤੱਕ ਸੀਮਿਤ ਹੈ।

perf3 ਟ੍ਰੈਫਿਕ ਟੈਸਟ ਦਾ ਨਤੀਜਾ

ਨਿਮਨਲਿਖਤ ਵਿਸ਼ਲੇਸ਼ਣ Intel FPGA PAC N3000 ਅਤੇ XXV710 ਕਾਰਡ ਦੇ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ ਕੈਪਚਰ ਕਰਦਾ ਹੈ, ਦੋਵੇਂ ਇੱਕੋ ਸਮੇਂ ਟੀ-ਬੀਸੀ ਸਿਸਕੋ ਸਵਿੱਚ ਦੁਆਰਾ ਪੀਟੀਪੀ ਸਲੇਵਜ਼ (ਟੀ-ਟੀਐਸਸੀ) ਕੈਲਨੇਕਸ ਪੈਰਾਗਨ NEO ਗ੍ਰੈਂਡਮਾਸਟਰ ਦੇ ਇੱਕ ਨੈਟਵਰਕ ਇੰਟਰਫੇਸ ਕਾਰਡ ਵਜੋਂ ਕੰਮ ਕਰਦੇ ਹਨ।

ਹੇਠਾਂ ਦਿੱਤੇ ਅੰਕੜੇ T-TC ਅਤੇ XXV3000 ਕਾਰਡ ਦੇ ਨਾਲ Intel FPGA PAC N710 ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਤਿੰਨ ਵੱਖ-ਵੱਖ ਟ੍ਰੈਫਿਕ ਟੈਸਟਾਂ ਲਈ ਸਮੇਂ ਦੇ ਨਾਲ ਮਾਸਟਰ ਆਫਸੈੱਟ ਅਤੇ MPD ਦੀ ਵਿਸ਼ਾਲਤਾ ਨੂੰ ਦਰਸਾਉਂਦੇ ਹਨ। ਦੋਵਾਂ ਕਾਰਡਾਂ ਵਿੱਚ, ਦੋ-ਦਿਸ਼ਾਵੀ ਆਵਾਜਾਈ ਦਾ PTP4l ਪ੍ਰਦਰਸ਼ਨ 'ਤੇ ਸਭ ਤੋਂ ਵੱਡਾ ਪ੍ਰਭਾਵ ਹੈ। ਟ੍ਰੈਫਿਕ ਟੈਸਟ ਦੀ ਮਿਆਦ 10 ਘੰਟੇ ਲੰਬੀ ਹੈ। ਨਿਮਨਲਿਖਤ ਅੰਕੜਿਆਂ ਵਿੱਚ, ਗ੍ਰਾਫ ਦੀ ਪੂਛ ਸਮੇਂ 'ਤੇ ਇੱਕ ਬਿੰਦੂ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕਰਦੀ ਹੈ ਜਿੱਥੇ ਆਵਾਜਾਈ ਰੁਕ ਜਾਂਦੀ ਹੈ ਅਤੇ PTP ਮਾਸਟਰ ਆਫਸੈੱਟ ਦੀ ਤੀਬਰਤਾ ਨਿਸ਼ਕਿਰਿਆ ਚੈਨਲ ਦੇ ਕਾਰਨ, ਇਸਦੇ ਹੇਠਲੇ ਪੱਧਰਾਂ 'ਤੇ ਚਲੀ ਜਾਂਦੀ ਹੈ।

Intel FPGA PAC N3000 ਲਈ ਮਾਸਟਰ ਆਫਸੈੱਟ ਦੀ ਵਿਸ਼ਾਲਤਾ

ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ T TC ਦੇ ਨਾਲ Intel FPGA PAC N3000 ਲਈ ਇਨਗਰੇਸ, ਇਗਰੈਸ ਅਤੇ ਦੋ-ਦਿਸ਼ਾਵੀ iperf3 ਟ੍ਰੈਫਿਕ ਦੇ ਨਾਲ ਮੱਧ ਮਾਰਗ ਦੇਰੀ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ।
Intel FPGA PAC N3000 ਲਈ ਮਾਸਟਰ ਆਫਸੈੱਟ ਦੀ ਵਿਸ਼ਾਲਤਾ

Intel FPGA PAC N3000 ਲਈ ਮੀਨ ਪਾਥ ਦੇਰੀ (MPD)

ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ T TC ਦੇ ਨਾਲ Intel FPGA PAC N3000 ਲਈ ਇਨਗਰੇਸ, ਇਗਰੈਸ ਅਤੇ ਦੋ-ਦਿਸ਼ਾਵੀ iperf3 ਟ੍ਰੈਫਿਕ ਦੇ ਨਾਲ ਮੱਧ ਮਾਰਗ ਦੇਰੀ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ।
Intel FPGA PAC N3000 ਲਈ ਮੀਨ ਪਾਥ ਦੇਰੀ (MPD)

XXV710 ਲਈ ਮਾਸਟਰ ਔਫਸੈੱਟ ਦੀ ਤੀਬਰਤਾ

ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ XXV710 ਲਈ, ਪ੍ਰਵੇਸ਼, ਨਿਕਾਸੀ ਅਤੇ ਦੋ-ਦਿਸ਼ਾਵੀ iperf3 ਟ੍ਰੈਫਿਕ ਦੇ ਅਧੀਨ, ਮਾਸਟਰ ਆਫਸੈੱਟ ਦੀ ਵਿਸ਼ਾਲਤਾ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ।
XXV710 ਲਈ ਮਾਸਟਰ ਔਫਸੈੱਟ ਦੀ ਤੀਬਰਤਾ

XXV710 ਲਈ ਮੀਨ ਪਾਥ ਦੇਰੀ (MPD)

ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ XXV710 ਲਈ, ਪ੍ਰਵੇਸ਼, ਨਿਕਾਸੀ ਅਤੇ ਦੋ-ਦਿਸ਼ਾਵੀ iperf3 ਟ੍ਰੈਫਿਕ ਦੇ ਅਧੀਨ, ਲਈ ਔਸਤ ਮਾਰਗ ਦੇਰੀ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ।
XXV710 ਲਈ ਮੀਨ ਪਾਥ ਦੇਰੀ (MPD)

Intel FPGA PAC N3000 PTP ਪ੍ਰਦਰਸ਼ਨ ਦੇ ਸੰਬੰਧ ਵਿੱਚ, ਕਿਸੇ ਵੀ ਟ੍ਰੈਫਿਕ ਸਥਿਤੀ ਦੇ ਅਧੀਨ ਸਭ ਤੋਂ ਖਰਾਬ-ਕੇਸ ਮਾਸਟਰ ਆਫਸੈੱਟ 90 ns ਦੇ ਅੰਦਰ ਹੈ। ਜਦੋਂ ਕਿ ਉਸੇ ਦੋ-ਦਿਸ਼ਾਵੀ ਟ੍ਰੈਫਿਕ ਸਥਿਤੀਆਂ ਦੇ ਅਧੀਨ, Intel FPGA PAC N3000 ਮਾਸਟਰ ਆਫਸੈੱਟ ਦਾ RMS XXV5.6 ਕਾਰਡ ਦੇ ਇੱਕ ਨਾਲੋਂ 710x ਬਿਹਤਰ ਹੈ।

  Intel FPGA PAC N3000 XXV710 ਕਾਰਡ
ਆਵਾਜਾਈ ਵਿੱਚ ਦਾਖਲ ਹੋਣਾ10 ਜੀ ਈਗ੍ਰੇਸ ਟ੍ਰੈਫਿਕ 18 ਜੀ ਦੋ-ਦਿਸ਼ਾਵੀ ਆਵਾਜਾਈ18 ਜੀ ਆਵਾਜਾਈ ਵਿੱਚ ਦਾਖਲ ਹੋਣਾ18 ਜੀ ਈਗ੍ਰੇਸ ਟ੍ਰੈਫਿਕ 10 ਜੀ ਦੋ-ਦਿਸ਼ਾਵੀ ਆਵਾਜਾਈ18 ਜੀ
RMS 27.6 ਐਨ.ਐਸ 14.2 ਐਨ.ਐਸ 27.2 ਐਨ.ਐਸ 93.96 ਐਨ.ਐਸ 164.2 ਐਨ.ਐਸ 154.7 ਐਨ.ਐਸ
StdDev(abs(ਅਧਿਕਤਮ) ਆਫਸੈੱਟ ਦਾ) 9.8 ਐਨ.ਐਸ 8.7 ਐਨ.ਐਸ 14.6 ਐਨ.ਐਸ 61.2 ਐਨ.ਐਸ 123.8 ਐਨ.ਐਸ 100 ਐਨ.ਐਸ
StdDev (MPD ਦਾ) 21.6 ਐਨ.ਐਸ 9.2 ਐਨ.ਐਸ 20.6 ਐਨ.ਐਸ 55.58 ਐਨ.ਐਸ 55.3 ਐਨ.ਐਸ 75.9 ਐਨ.ਐਸ
ਅਧਿਕਤਮ ਆਫਸੈੱਟ 84 ਐਨ.ਐਸ 62 ਐਨ.ਐਸ 90 ਐਨ.ਐਸ 474 ਐਨ.ਐਸ 1,106 ਐਨ.ਐਸ 958 ਐਨ.ਐਸ

ਖਾਸ ਤੌਰ 'ਤੇ, Intel FPGA PAC N3000 ਦੇ ਮਾਸਟਰ ਆਫਸੈੱਟ ਵਿੱਚ ਘੱਟ ਮਿਆਰੀ ਵਿਵਹਾਰ ਹੈ,
XXV5 ਕਾਰਡ ਤੋਂ ਘੱਟੋ-ਘੱਟ 710 ਗੁਣਾ ਘੱਟ, ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ PTP ਲਗਭਗ
ਗ੍ਰੈਂਡਮਾਸਟਰ ਘੜੀ ਵਿੱਚ ਟ੍ਰੈਫਿਕ ਦੇ ਅਧੀਨ ਲੇਟੈਂਸੀ ਜਾਂ ਰੌਲੇ ਦੀ ਭਿੰਨਤਾਵਾਂ ਪ੍ਰਤੀ ਘੱਟ ਸੰਵੇਦਨਸ਼ੀਲ ਹੁੰਦੀ ਹੈ
Intel FPGA PAC N3000.
ਜਦੋਂ ਪੰਨਾ 5 'ਤੇ IXIA ਟਰੈਫਿਕ ਟੈਸਟ ਦੇ ਨਤੀਜੇ ਦੀ ਤੁਲਨਾ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਤਾਂ ਸਭ ਤੋਂ ਮਾੜੇ ਕੇਸ ਦੀ ਤੀਬਰਤਾ
ਇੱਕ T-TC ਸਮਰਥਿਤ Intel FPGA PAC N3000 ਦੇ ਨਾਲ ਮਾਸਟਰ ਆਫਸੈੱਟ ਉੱਚਾ ਦਿਖਾਈ ਦਿੰਦਾ ਹੈ। ਇਸ ਤੋਂ ਇਲਾਵਾ
ਨੈੱਟਵਰਕ ਟੌਪੋਲੋਜੀ ਅਤੇ ਚੈਨਲ ਬੈਂਡਵਿਡਥ ਵਿੱਚ ਅੰਤਰ, ਇਹ ਇੰਟੇਲ ਦੇ ਕਾਰਨ ਹੈ
FPGA PAC N3000 ਨੂੰ ਇੱਕ G.8275.1 PTP ਪ੍ਰੋ ਦੇ ਤਹਿਤ ਕੈਪਚਰ ਕੀਤਾ ਜਾ ਰਿਹਾ ਹੈfile (16 Hz ਸਿੰਕ ਰੇਟ), ਜਦਕਿ
ਇਸ ਕੇਸ ਵਿੱਚ ਸਿੰਕ ਸੁਨੇਹਾ ਦਰ 8 ਪੈਕੇਟ ਪ੍ਰਤੀ ਸਕਿੰਟ 'ਤੇ ਸੀਮਤ ਹੈ।

ਮਾਸਟਰ ਔਫਸੈੱਟ ਤੁਲਨਾ ਦੀ ਵਿਸ਼ਾਲਤਾ

ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ ਦੋ-ਦਿਸ਼ਾਵੀ iperf3 ਟ੍ਰੈਫਿਕ ਦੇ ਅਧੀਨ ਮਾਸਟਰ ਆਫਸੈੱਟ ਤੁਲਨਾ ਦੀ ਵਿਸ਼ਾਲਤਾ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ।

ਮਾਸਟਰ ਔਫਸੈੱਟ ਤੁਲਨਾ ਦੀ ਵਿਸ਼ਾਲਤਾ

ਮੀਨ ਪਾਥ ਦੇਰੀ (MPD) ਤੁਲਨਾ

ਨਿਮਨਲਿਖਤ ਚਿੱਤਰ ਦੋ-ਦਿਸ਼ਾਵੀ iperf3 ਟ੍ਰੈਫਿਕ ਦੇ ਅਧੀਨ ਔਸਤ ਮਾਰਗ ਦੇਰੀ ਦੀ ਤੁਲਨਾ ਦਰਸਾਉਂਦਾ ਹੈ।
ਮੀਨ ਪਾਥ ਦੇਰੀ (MPD) ਤੁਲਨਾ

Intel FPGA PAC N3000 ਦੀ ਉੱਤਮ PTP ਕਾਰਗੁਜ਼ਾਰੀ, XXV710 ਕਾਰਡ ਦੀ ਤੁਲਨਾ ਵਿੱਚ, XXV710 ਅਤੇ Intel FPGA PAC N3000 ਲਈ ਹਰੇਕ ਨਿਸ਼ਾਨੇ ਵਾਲੇ ਟ੍ਰੈਫਿਕ ਟੈਸਟ ਵਿੱਚ, ਗਣਨਾ ਕੀਤੇ ਮੱਧ ਮਾਰਗ ਦੇਰੀ (MPD) ਦੇ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਉੱਚ ਵਿਵਹਾਰ ਦੁਆਰਾ ਵੀ ਸਮਰਥਤ ਹੈ। ਸਾਬਕਾample bidirectional iperf3 ਟ੍ਰੈਫਿਕ. ਹਰੇਕ MPD ਕੇਸ ਵਿੱਚ ਔਸਤ ਮੁੱਲ ਨੂੰ ਅਣਡਿੱਠ ਕਰੋ, ਜੋ ਕਿ ਕਈ ਕਾਰਨਾਂ ਕਰਕੇ ਵੱਖਰਾ ਹੋ ਸਕਦਾ ਹੈ, ਜਿਵੇਂ ਕਿ ਵੱਖ-ਵੱਖ ਈਥਰਨੈੱਟ ਕੇਬਲਾਂ ਅਤੇ ਵੱਖ-ਵੱਖ ਕੋਰ ਲੇਟੈਂਸੀ। XXV710 ਕਾਰਡ ਦੇ ਮੁੱਲਾਂ ਵਿੱਚ ਦੇਖਿਆ ਗਿਆ ਅਸਮਾਨਤਾ ਅਤੇ ਸਪਾਈਕ Intel FPGA PAC N3000 ਵਿੱਚ ਮੌਜੂਦ ਨਹੀਂ ਹਨ।

ਲਗਾਤਾਰ 8 ਮਾਸਟਰ ਔਫਸੈੱਟ ਤੁਲਨਾ ਦਾ RMS

ਲਗਾਤਾਰ 8 ਮਾਸਟਰ ਔਫਸੈੱਟ ਤੁਲਨਾ ਦਾ RMS

ਸਿੱਟਾ

QSFP28 (25G MAC) ਅਤੇ Intel XL710 (40G MAC) ਦੇ ਵਿਚਕਾਰ FPGA ਡਾਟਾ ਮਾਰਗ ਇੱਕ ਵੇਰੀਏਬਲ ਪੈਕੇਟ ਲੇਟੈਂਸੀ ਜੋੜਦਾ ਹੈ ਜੋ PTP ਸਲੇਵ ਦੀ ਲਗਭਗ ਸ਼ੁੱਧਤਾ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਦਾ ਹੈ। Intel FPGA PAC N3000 ਦੇ FPGA ਸਾਫਟ ਲੌਜਿਕ ਵਿੱਚ ਪਾਰਦਰਸ਼ੀ ਘੜੀ (T-TC) ਸਹਿਯੋਗ ਨੂੰ ਜੋੜਨਾ ਇਸ ਪੈਕੇਟ ਦੀ ਲੇਟੈਂਸੀ ਦਾ ਮੁਆਵਜ਼ਾ ਇਸ ਦੇ ਨਿਵਾਸ ਸਮੇਂ ਨੂੰ ਇਨਕੈਪਸਲੇਟਡ PTP ਸੁਨੇਹਿਆਂ ਦੇ ਸੁਧਾਰ ਖੇਤਰ ਵਿੱਚ ਜੋੜ ਕੇ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਨਤੀਜੇ ਇਸ ਗੱਲ ਦੀ ਪੁਸ਼ਟੀ ਕਰਦੇ ਹਨ ਕਿ T-TC ਵਿਧੀ PTP4l ਸਲੇਵ ਦੀ ਸ਼ੁੱਧਤਾ ਦੀ ਕਾਰਗੁਜ਼ਾਰੀ ਵਿੱਚ ਸੁਧਾਰ ਕਰਦੀ ਹੈ।

ਨਾਲ ਹੀ, ਪੰਨਾ 5 'ਤੇ IXIA ਟਰੈਫਿਕ ਟੈਸਟ ਨਤੀਜਾ ਦਿਖਾਉਂਦਾ ਹੈ ਕਿ FPGA ਡੇਟਾ ਮਾਰਗ ਵਿੱਚ T-TC ਸਮਰਥਨ T-TC ਸਹਾਇਤਾ ਤੋਂ ਬਿਨਾਂ Intel FPGA PAC N4 ਦੇ ਮੁਕਾਬਲੇ PTP ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ ਘੱਟੋ-ਘੱਟ 3000x ਵਧਾਉਂਦਾ ਹੈ। T-TC ਦੇ ਨਾਲ Intel FPGA PAC N3000 ਚੈਨਲ ਸਮਰੱਥਾ (53 Gbps) ਦੀ ਸੀਮਾ 'ਤੇ ਪ੍ਰਵੇਸ਼, ਨਿਕਾਸੀ ਜਾਂ ਦੋ-ਦਿਸ਼ਾਵੀ ਟ੍ਰੈਫਿਕ ਲੋਡ ਦੇ ਅਧੀਨ 25 ns ਦਾ ਸਭ ਤੋਂ ਖਰਾਬ-ਕੇਸ ਮਾਸਟਰ ਆਫਸੈੱਟ ਪੇਸ਼ ਕਰਦਾ ਹੈ। ਇਸ ਲਈ, T-TC ਸਮਰਥਨ ਦੇ ਨਾਲ, Intel FPGA PAC N3000 PTP ਪ੍ਰਦਰਸ਼ਨ ਵਧੇਰੇ ਸਹੀ ਅਤੇ ਰੌਲੇ ਦੀ ਭਿੰਨਤਾਵਾਂ ਲਈ ਘੱਟ ਸੰਭਾਵਿਤ ਹੈ।

ਪੰਨਾ 3 'ਤੇ lperf10 ਟ੍ਰੈਫਿਕ ਟੈਸਟ ਵਿੱਚ, T-TC ਸਮਰਥਿਤ Intel FPGA PAC N3000 ਦੇ PTP ਪ੍ਰਦਰਸ਼ਨ ਦੀ ਤੁਲਨਾ XXV710 ਕਾਰਡ ਨਾਲ ਕੀਤੀ ਗਈ ਹੈ। ਇਸ ਟੈਸਟ ਨੇ ਦੋਨਾਂ ਸਲੇਵ ਘੜੀਆਂ ਲਈ ਪ੍ਰਵੇਸ਼ ਜਾਂ ਨਿਕਾਸੀ ਟ੍ਰੈਫਿਕ ਦੇ ਅਧੀਨ PTP4l ਡੇਟਾ ਕੈਪਚਰ ਕੀਤਾ ਜੋ ਕਿ Intel FPGA PAC N3000 ਅਤੇ XXV710 ਕਾਰਡ ਦੇ ਦੋ ਮੇਜ਼ਬਾਨਾਂ ਵਿਚਕਾਰ ਬਦਲਿਆ ਜਾਂਦਾ ਹੈ। Intel FPGA PAC N3000 ਵਿੱਚ ਦੇਖਿਆ ਗਿਆ ਸਭ ਤੋਂ ਮਾੜਾ ਮਾਸਟਰ ਆਫਸੈੱਟ XXV5 ਕਾਰਡ ਤੋਂ ਘੱਟੋ-ਘੱਟ 710x ਘੱਟ ਹੈ। ਨਾਲ ਹੀ, ਕੈਪਚਰ ਕੀਤੇ ਆਫਸੈੱਟਾਂ ਦਾ ਮਿਆਰੀ ਵਿਵਹਾਰ ਇਹ ਵੀ ਸਾਬਤ ਕਰਦਾ ਹੈ ਕਿ Intel FPGA PAC N3000 ਦਾ T-TC ਸਮਰਥਨ ਗ੍ਰੈਂਡਮਾਸਟਰ ਦੀ ਘੜੀ ਦੇ ਨਿਰਵਿਘਨ ਅਨੁਮਾਨ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ।

Intel FPGA PAC N3000 ਦੇ PTP ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ ਹੋਰ ਪ੍ਰਮਾਣਿਤ ਕਰਨ ਲਈ, ਸੰਭਾਵੀ ਟੈਸਟ ਵਿਕਲਪਾਂ ਵਿੱਚ ਸ਼ਾਮਲ ਹਨ:

  • ਵੱਖ-ਵੱਖ PTP ਪ੍ਰੋ ਦੇ ਅਧੀਨ ਪ੍ਰਮਾਣਿਕਤਾfiles ਅਤੇ ਇੱਕ ਤੋਂ ਵੱਧ ਈਥਰਨੈੱਟ ਲਿੰਕਾਂ ਲਈ ਸੁਨੇਹਾ ਦਰਾਂ।
  • ਇੱਕ ਵਧੇਰੇ ਉੱਨਤ ਸਵਿੱਚ ਦੇ ਨਾਲ ਪੰਨਾ 3 'ਤੇ lperf10 ਟ੍ਰੈਫਿਕ ਟੈਸਟ ਦਾ ਮੁਲਾਂਕਣ ਜੋ ਉੱਚ PTP ਸੰਦੇਸ਼ ਦਰਾਂ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈ।
  • G.8273.2 ਅਨੁਕੂਲਤਾ ਟੈਸਟਿੰਗ ਦੇ ਤਹਿਤ T-SC ਕਾਰਜਕੁਸ਼ਲਤਾ ਅਤੇ ਇਸਦੇ PTP ਸਮੇਂ ਦੀ ਸ਼ੁੱਧਤਾ ਦਾ ਮੁਲਾਂਕਣ।

IEEE 1588 V2 ਟੈਸਟ ਲਈ ਦਸਤਾਵੇਜ਼ ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ

 

ਦਸਤਾਵੇਜ਼ ਸੰਸਕਰਣ ਤਬਦੀਲੀਆਂ
2020.05.30 ਸ਼ੁਰੂਆਤੀ ਰੀਲੀਜ਼।

 

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

intel FPGA ਪ੍ਰੋਗਰਾਮੇਬਲ ਐਕਸਲਰੇਸ਼ਨ ਕਾਰਡ N3000 [pdf] ਯੂਜ਼ਰ ਗਾਈਡ
FPGA ਪ੍ਰੋਗਰਾਮੇਬਲ ਐਕਸਲਰੇਸ਼ਨ ਕਾਰਡ, N3000, ਪ੍ਰੋਗਰਾਮੇਬਲ ਐਕਸਲਰੇਸ਼ਨ ਕਾਰਡ N3000, FPGA ਪ੍ਰੋਗਰਾਮੇਬਲ ਐਕਸਲਰੇਸ਼ਨ ਕਾਰਡ N3000, FPGA, IEEE 1588 V2 ਟੈਸਟ

ਹਵਾਲੇ

ਸੰਬੰਧਿਤ ਪੋਸਟਾਂ

ਇੱਕ ਟਿੱਪਣੀ ਛੱਡੋ

ਤੁਹਾਡਾ ਈਮੇਲ ਪਤਾ ਪ੍ਰਕਾਸ਼ਿਤ ਨਹੀਂ ਕੀਤਾ ਜਾਵੇਗਾ। ਲੋੜੀਂਦੇ ਖੇਤਰਾਂ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕੀਤਾ ਗਿਆ ਹੈ *