Uporabniški priročnik za programabilno pospeševalno kartico intel FPGA N3000

Uvod

Ozadje

Intel FPGA Programmable Acceleration Card N3000 v virtualiziranem radijskem dostopovnem omrežju (vRAN) zahteva podporo za IEEE1588v2 kot Precision Time Protocol (PTP) Telecom Slave Clocks (T-TSC) za ustrezno načrtovanje opravil programske opreme. Krmilnik Intel Ethernet XL710 v Intel® FPGA PAC N3000 zagotavlja podporo IEEE1588v2. Vendar podatkovna pot FPGA povzroča tresenje, ki vpliva na zmogljivost PTP. Dodajanje vezja transparentne ure (T-TC) omogoča, da Intel FPGA PAC N3000 kompenzira svojo notranjo zakasnitev FPGA in ublaži učinke tresenja, kar omogoča T-TSC, da učinkovito približa Grandmaster's Time of Day (ToD).

Cilj

Ti testi potrjujejo uporabo Intel FPGA PAC N3000 kot podrejene enote IEEE1588v2 v omrežju odprtega radijskega dostopa (O-RAN). Ta dokument opisuje:

• Testna nastavitev
• Postopek preverjanja
• Ocena zmogljivosti preglednega mehanizma ure v poti FPGA Intel FPGA PAC N3000
• Zmogljivost PTP Intel FPGA PAC N3000 Zmogljivost Intel FPGA PAC N3000, ki podpira pregledno uro, je
  v primerjavi z Intel FPGA PAC N3000 brez pregledne ure kot tudi z drugo ethernetno kartico XXV710 v različnih prometnih razmerah in konfiguracijah PTP.

Lastnosti in omejitve

Funkcije in omejitve preverjanja za podporo Intel FPGA PAC N3000 IEEE1588v2 so naslednje:

• Uporabljen sklad programske opreme: projekt Linux PTP (PTP4l)
• Podpira naslednje telekomunikacijske profesionalcefiles:
  •  1588v2 (privzeto)
  • G.8265.1
  • G.8275.1
• Podpira dvostopenjsko pomožno uro PTP.

Intel Corporation. Vse pravice pridržane. Intel, logotip Intel in druge znamke Intel so blagovne znamke družbe Intel Corporation ali njenih podružnic. Intel jamči za delovanje svojih izdelkov FPGA in polprevodnikov v skladu s trenutnimi specifikacijami v skladu z Intelovo standardno garancijo, vendar si pridržuje pravico do sprememb katerega koli izdelka in storitve kadar koli brez predhodnega obvestila. Intel ne prevzema nobene odgovornosti ali obveznosti, ki izhaja iz uporabe ali uporabe katere koli informacije, izdelka ali storitve, opisanih tukaj, razen če je Intel izrecno pisno privolil v to. Intelovim strankam svetujemo, da pridobijo najnovejšo različico specifikacij naprave, preden se zanesejo na kakršne koli objavljene informacije in preden oddajo naročila za izdelke ali storitve. *Druga imena in blagovne znamke so lahko last drugih.

• Podpira način multicast od konca do konca.
• Podpira frekvenco izmenjave sporočil PTP do 128 Hz.
  • To je omejitev validacijskega načrta in zaposlenega velemojstra. Možne so lahko konfiguracije PTP, višje od 128 paketov na sekundo za sporočila PTP.
• Zaradi omejitev stikala Cisco* Nexus* 93180YC-FX, uporabljenega pri nastavitvi preverjanja veljavnosti, se rezultati delovanja pod pogoji prometa iperf3 nanašajo na hitrost izmenjave sporočil PTP 8 Hz.
• Podpora za enkapsulacijo:
  • Prenos preko L2 (surovi Ethernet) in L3 (UDP/IPv4/IPv6)
    Opomba: V tem dokumentu vsi rezultati uporabljajo eno samo povezavo Ethernet 25 Gbps.

Orodja in različice gonilnikov

Orodja	Različica
BIOS	Intel Server Board S2600WF 00.01.0013
OS	CentOS 7.6
Jedro	kernel-rt-3.10.0-693.2.2.rt56.623.el7.src.
Komplet za razvoj podatkovne ravnine (DPDK)	18.08
Prevajalnik Intel C	19.0.3
Gonilnik Intel XL710 (gonilnik i40e)	2.8.432.9.21
PTP4l	2.0
IxExplorer	8.51.1800.7 EA-popravek1
lperf3	3.0.11
trafgen	Komplet orodij Netsniff-ng 0.6.6

 IXIA prometni test

Prvi sklop meril uspešnosti PTP za Intel FPGA PAC N3000 uporablja rešitev IXIA* za testiranje skladnosti omrežja in PTP. Ohišje IXIA XGS2 vključuje kartico IXIA 40 PORT NOVUS-R100GE8Q28 in IxExplorer, ki zagotavlja grafični vmesnik za nastavitev virtualnega PTP Grandmasterja na DUT (Intel FPGA PAC N3000) prek ene 25 Gbps neposredne povezave Ethernet. Spodnji blokovni diagram ponazarja topologijo ciljnega testiranja za merila uspešnosti, ki temeljijo na IXIA. Vsi rezultati uporabljajo promet, ki ga ustvari IXIA, za preskuse vhodnega prometa in uporabljajo orodje trafgen na gostitelju Intel FPGA PAC N3000 za preizkuse izhodnega prometa, kjer je vhodna ali izhodna smer vedno z vidika DUT (Intel FPGA PAC N3000 ) gostitelj. V obeh primerih je povprečna hitrost prometa 24 Gbps. Ta preskusna nastavitev zagotavlja osnovno karakterizacijo PTP zmogljivosti Intel FPGA PAC N3000 z omogočenim mehanizmom T-TC, kot tudi primerjavo s tovarniško sliko Intel FPGA PAC N3000, ki ni TC, pod ITU-T G.8275.1 PTP profile.

Topologija za preizkuse prometa Intel FPGA PAC N3000 pod IXIA Virtual Grandmaster

Rezultat prometnega testa IXIA

Naslednja analiza zajema zmogljivost PTP Intel FPGA PAC N3000, ki podpira TC, v pogojih vhodnega in izhodnega prometa. V tem razdelku je PTP profile G.8275.1 je bil sprejet za vse prometne teste in zbiranje podatkov.

Velikost glavnega odmika

Naslednja slika prikazuje velikost glavnega odmika, ki ga opazuje podrejeni odjemalec PTP4l gostitelja Intel FPGA PAC N3000 kot funkcijo pretečenega časa pri vhodnem, izhodnem in dvosmernem prometu (povprečna prepustnost 24.4 Gbps).

Srednja zakasnitev poti (MPD)

Naslednja slika prikazuje povprečno zakasnitev poti, kot jo je izračunal podrejeni PTP4, ki uporablja Intel FPGA PAC N3000 kot omrežno vmesniško kartico, za isti preskus kot zgornja slika. Skupno trajanje vsakega od treh prometnih preizkusov je najmanj 16 ur.

Naslednja tabela navaja statistično analizo treh prometnih testov. Pod prometno obremenitvijo, ki je blizu zmogljivosti kanala, podrejeni PTP4l, ki uporablja Intel FPGA PAC N3000, ohrani svoj fazni zamik glede na navideznega velemojstra IXIA v 53 ns za vse prometne preizkuse. Poleg tega je standardna deviacija velikosti glavnega odmika pod 5 ns.

Statistični podatki o uspešnosti PTP

G.8275.1 PTP Profile	Vhodni promet (24 Gbps)	Izhodni promet (24 Gbps)	Dvosmerni promet (24 Gbps)
RMS	6.35 ns	8.4 ns	9.2 ns
StdDev (abs(max) offset)	3.68 ns	3.78 ns	4.5 ns
StdDev (MPD)	1.78 ns	2.1 ns	2.38 ns
Največji odmik	36 ns	33 ns	53 ns

 

Naslednje številke predstavljajo velikost glavnega odmika in srednje zakasnitve poti (MPD) v 16-urnem dvosmernem prometnem preizkusu 24 Gb/s za različne inkapsulacije PTP. Levi grafi na teh slikah se nanašajo na primerjalne preizkuse PTP pri enkapsulaciji IPv4/UDP, medtem ko je enkapsulacija sporočil PTP desnih grafov v L2 (neobdelani Ethernet). Podrejena zmogljivost PTP4l je precej podobna, magnituda glavnega odmika v najslabšem primeru je 53 ns oziroma 45 ns za enkapsulacijo IPv4/UDP oziroma L2. Standardni odklon odmika magnitude je 4.49 ns oziroma 4.55 ns za inkapsulacijo IPv4/UDP oziroma L2.

Velikost glavnega odmika

Naslednja slika prikazuje velikost glavnega odmika pod dvosmernim prometom 24 Gb/s, enkapsulacijo IPv4 (levo) in L2 (desno), G8275.1 Profile.

Srednja zakasnitev poti (MPD)

Naslednja slika prikazuje povprečno zakasnitev poti podrejenega gostitelja PTP3000l Intel FPGA PAC N4 pod dvosmernim prometom 24 Gb/s, enkapsulacijo IPv4 (levo) in L2 (desno), G8275.1 Profile.

Absolutne vrednosti MPD niso jasen pokazatelj konsistentnosti PTP, saj so odvisne od dolžine kablov, zakasnitve podatkovne poti in tako naprej; vendar je ob pogledu na nizke variacije MPD (2.381 ns oziroma 2.377 ns za primer IPv4 oziroma L2) očitno, da je izračun PTP MPD dosledno natančen v obeh enkapsulacijah. Preverja doslednost zmogljivosti PTP v obeh načinih enkapsulacije. Sprememba stopnje v izračunanem MPD v grafu L2 (na zgornji sliki, desni graf) je posledica povečanega učinka uporabljenega prometa. Najprej je kanal v mirovanju (MPD rms je 55.3 ns), nato se uporabi vhodni promet (drugi inkrementalni korak, MPD rms je 85.44 ns), čemur sledi hkratni izhodni promet, kar ima za posledico izračunano MPD 108.98 ns. Naslednje slike prekrivajo velikost glavnega odmika in izračunano MPD dvosmernega prometnega testa, uporabljenega tako za podrejeno enoto PTP4l, ki uporablja Intel FPGA PAC N3000 z mehanizmom T-TC, kot tudi za drugo, ki uporablja Intel FPGA PACN3000 brez TC funkcionalnost. Preizkusi T-TC Intel FPGA PAC N3000 (oranžni) se začnejo od časa nič, medtem ko se preizkus PTP, ki uporablja ne-TC Intel FPGA PAC N3000 (moder), začne okoli T = 2300 sekund.

Velikost glavnega odmika

Naslednja slika prikazuje velikost glavnega odmika pod vhodnim prometom (24 Gbps), s podporo TTC in brez nje, G.8275.1 Profile.

Na zgornji sliki je zmogljivost PTP Intel FPGA PAC N3000, ki podpira TC, pod prometom podobna Intel FPGA PAC N3000 brez TC v prvih 2300 sekundah. Učinkovitost mehanizma T-TC v Intel FPGA PAC N3000 je poudarjena v segmentu testa (po 2300. sekundi), kjer je enaka prometna obremenitev vmesnikov obeh kartic. Podobno na spodnji sliki so izračuni MPD opazovani pred in po uporabi prometa na kanalu. Učinkovitost mehanizma T-TC je poudarjena pri kompenzaciji zadrževalnega časa paketov, ki je zakasnitev paketa skozi pot FPGA med 25G in 40G MAC.

Srednja zakasnitev poti (MPD)

Naslednja slika prikazuje povprečno zakasnitev poti podrejenega gostitelja PTP3000l Intel FPGA PAC N4 pod vhodnim prometom (24 Gb/s), s podporo T-TC in brez nje, G.8275.1 Profile.

Te številke prikazujejo servo algoritem podrejenega PTP4l, zaradi popravka časa zadrževanja TC vidimo majhne razlike v izračunih povprečne zakasnitve poti. Zato je vpliv nihanj zakasnitve na približek glavnega odmika zmanjšan. Naslednja tabela navaja statistično analizo zmogljivosti PTP, ki vključuje RMS in standardni odklon glavnega odmika, standardni odklon povprečne zakasnitve poti, kot tudi najslabši glavni odmik za Intel FPGA PAC N3000 z in brez T- TC podpora.

Statistični podatki o uspešnosti PTP pri vhodnem prometu

Vhodni promet (24 Gbps) G.8275.1 PTP Profile	Intel FPGA PAC N3000 s T-TC	Intel FPGA PAC N3000 brez T-TC
RMS	6.34 ns	40.5 ns
StdDev (abs(max) offset)	3.65 ns	15.5 ns
StdDev (MPD)	1.79 ns	18.1 ns
Največji odmik	34 ns	143 ns

Neposredna primerjava Intel FPGA PAC N3000, ki podpira TC, z različico brez TC
Kaže, da je zmogljivost PTP 4- do 6-krat nižja glede na katero koli statistiko
metrike (najslabši primer, RMS ali standardni odklon glavnega odmika). V najslabšem primeru
glavni odmik za konfiguracijo PTP G.8275.1 T-TC Intel FPGA PAC N3000 je 34
ns pod pogoji vhodnega prometa na meji pasovne širine kanala (24.4 Gbps).

lperf3 prometni test

Ta razdelek opisuje primerjalno testiranje prometa iperf3 za nadaljnjo oceno zmogljivosti PTP Intel FPGA PAC N3000. Orodje iperf3 je bilo uporabljeno za posnemanje aktivnih prometnih razmer. Omrežna topologija meril uspešnosti prometa iperf3, prikazana na spodnji sliki, vključuje povezavo dveh strežnikov, od katerih vsak uporablja kartico DUT (Intel FPGA PAC N3000 in XXV710), na stikalo Cisco Nexus 93180YC FX. Stikalo Cisco deluje kot mejna ura (T-BC) med dvema podrejenima DUT PTP in Calnex Paragon-NEO Grandmaster.

Topologija omrežja za preizkus prometa Intel FPGA PAC N3000 lperf3

Izhod PTP4l na vsakem od gostiteljev DUT zagotavlja meritve podatkov o zmogljivosti PTP za vsako podrejeno napravo v nastavitvi (Intel FPGA PAC N3000 in XXV710). Za preizkus prometa iperf3 veljajo naslednji pogoji in konfiguracije za vse grafe in analizo zmogljivosti:

• 17 Gb/s skupne pasovne širine prometa (tako TCP kot UDP), izhodnega ali vhodnega ali dvosmernega do Intel FPGA PAC N3000.
• Enkapsulacija IPv4 paketov PTP zaradi konfiguracijske omejitve na stikalu Cisco Nexus 93180YC-FX.
• Hitrost izmenjave sporočil PTP je omejena na 8 paketov/sekundo zaradi omejitve konfiguracije na stikalu Cisco Nexus 93180YC-FX.

perf3 rezultat preizkusa prometa

Naslednja analiza zajema zmogljivost kartice Intel FPGA PAC N3000 in XXV710, ki obe hkrati delujeta kot omrežni vmesniški kartici podrejenih PTP (T-TSC) Calnex Paragon NEO Grandmaster prek stikala T-BC Cisco.

Naslednje slike prikazujejo velikost glavnega odmika in MPD skozi čas za tri različne preskuse prometa z uporabo Intel FPGA PAC N3000 s kartico T-TC in XXV710. Pri obeh karticah ima dvosmerni promet največji vpliv na zmogljivost PTP4l. Prometni preizkus traja 10 ur. Na naslednjih slikah rep grafa označuje časovno točko, kjer se promet ustavi in ​​se velikost glavnega odmika PTP zniža na nizko raven zaradi nedejavnega kanala.

Magnituda glavnega odmika za Intel FPGA PAC N3000

Naslednja slika prikazuje povprečno zakasnitev poti za Intel FPGA PAC N3000 s T TC pri vhodnem, izstopnem in dvosmernem prometu iperf3.

Srednja zakasnitev poti (MPD) za Intel FPGA PAC N3000

Naslednja slika prikazuje povprečno zakasnitev poti za Intel FPGA PAC N3000 s T TC pri vhodnem, izstopnem in dvosmernem prometu iperf3.

Magnituda glavnega odmika za XXV710

Naslednja slika prikazuje velikost glavnega odmika za XXV710 pri vhodnem, izstopnem in dvosmernem prometu iperf3.

Srednja zakasnitev poti (MPD) za XXV710

Naslednja slika prikazuje povprečno zakasnitev poti za XXV710 pri vhodnem, izhodnem in dvosmernem prometu iperf3.

Kar zadeva zmogljivost Intel FPGA PAC N3000 PTP, je glavni odmik v najslabšem primeru v katerem koli prometnem stanju znotraj 90 ns. Čeprav je v enakih dvosmernih prometnih razmerah RMS glavnega odmika Intel FPGA PAC N3000 5.6-krat boljši od tistega pri kartici XXV710.

	Intel FPGA PAC N3000			XXV710 kartica
	Vhodni promet10G	Izhodni promet 18G	Dvosmerni promet18G	Vhodni promet18G	Izhodni promet 10G	Dvosmerni promet18G
RMS	27.6 ns	14.2 ns	27.2 ns	93.96 ns	164.2 ns	154.7 ns
StdDev(od abs(max) offset)	9.8 ns	8.7 ns	14.6 ns	61.2 ns	123.8 ns	100 ns
StdDev (MPD)	21.6 ns	9.2 ns	20.6 ns	55.58 ns	55.3 ns	75.9 ns
Največji odmik	84 ns	62 ns	90 ns	474 ns	1,106 ns	958 ns

Predvsem glavni odmik Intel FPGA PAC N3000 ima nižji standardni odklon,
vsaj 5x manj kot kartica XXV710, pomeni, da je približek PTP kartice
Ura Grandmaster je manj občutljiva na zakasnitev ali spremembe hrupa med prometom v
Intel FPGA PAC N3000.
V primerjavi z rezultatom prometnega testa IXIA na strani 5 je najslabša velikost
glavni odmik z omogočenim T-TC Intel FPGA PAC N3000 se zdi višji. Poleg tega
razlike v topologiji omrežja in pasovnih širinah kanalov, je to posledica Intel
FPGA PAC N3000 je zajet pod G.8275.1 PTP profile (hitrost sinhronizacije 16 Hz), medtem ko
hitrost sinhroniziranega sporočila je v tem primeru omejena na 8 paketov na sekundo.

Primerjava velikosti glavnega odmika

Naslednja slika prikazuje obseg primerjave glavnega odmika pri dvosmernem prometu iperf3.

Primerjava srednje zakasnitve poti (MPD).

Naslednja slika prikazuje primerjavo srednje zakasnitve poti pri dvosmernem prometu iperf3.

Vrhunska zmogljivost PTP Intel FPGA PAC N3000 v primerjavi s kartico XXV710 je podprta tudi z očitno večjim odstopanjem izračunane srednje zakasnitve poti (MPD) za XXV710 in Intel FPGA PAC N3000 v vsakem od ciljnih preskusov prometa, za nprample dvosmerni promet iperf3. Prezrite srednjo vrednost v vsakem primeru MPD, ki je lahko drugačna zaradi številnih razlogov, kot so različni ethernetni kabli in različna zakasnitev jedra. Opažene razlike in skokovite vrednosti za kartico XXV710 niso prisotne v Intel FPGA PAC N3000.

RMS 8 zaporednih primerjav glavnega odmika

Zaključek

Podatkovna pot FPGA med QSFP28 (25G MAC) in Intel XL710 (40G MAC) dodaja spremenljivo zakasnitev paketa, ki vpliva na natančnost približka podrejenega PTP. Dodajanje podpore Transparent Clock (T-TC) v mehko logiko FPGA Intel FPGA PAC N3000 zagotavlja kompenzacijo te zakasnitve paketa z dodajanjem njegovega časa zadrževanja v korekcijsko polje inkapsuliranih sporočil PTP. Rezultati potrjujejo, da mehanizem T-TC izboljša natančnost podrejene enote PTP4l.

Tudi rezultati preskusa prometa IXIA na strani 5 kažejo, da podpora T-TC v podatkovni poti FPGA poveča zmogljivost PTP za vsaj 4-krat v primerjavi z Intel FPGA PAC N3000 brez podpore T-TC. Intel FPGA PAC N3000 s T-TC predstavlja glavni odmik v najslabšem primeru 53 ns pri vhodnih, izhodnih ali dvosmernih prometnih obremenitvah na meji zmogljivosti kanala (25 Gbps). Zato je s podporo T-TC zmogljivost Intel FPGA PAC N3000 PTP bolj natančna in manj nagnjena k spremembam šuma.

V preizkusu prometa lperf3 na strani 10 se zmogljivost PTP Intel FPGA PAC N3000 z omogočenim T-TC primerja s kartico XXV710. Ta preizkus je zajel podatke PTP4l za obe podrejeni uri pri vhodnem ali izhodnem prometu, ki se izmenjuje med dvema gostiteljema kartice Intel FPGA PAC N3000 in XXV710. Glavni odmik v najslabšem primeru, opažen pri Intel FPGA PAC N3000, je vsaj 5-krat nižji od kartice XXV710. Tudi standardni odklon zajetih odmikov prav tako dokazuje, da podpora T-TC za Intel FPGA PAC N3000 omogoča bolj gladko približevanje velemojstrove ure.

Za nadaljnjo potrditev zmogljivosti PTP Intel FPGA PAC N3000 možne možnosti testiranja vključujejo:

• Validacija pod različnimi PTP profiles in stopnje sporočil za več kot eno povezavo Ethernet.
• Ocena preizkusa prometa lperf3 na strani 10 z naprednejšim stikalom, ki omogoča višje stopnje sporočil PTP.
• Ocena funkcionalnosti T-SC in njegove časovne natančnosti PTP v skladu s testiranjem skladnosti G.8273.2.

Zgodovina revizij dokumenta za test IEEE 1588 V2

 

Dokument Različica	Spremembe
2020.05.30	Začetna izdaja.

 

Dokumenti / Viri

intel FPGA programabilna pospeševalna kartica N3000 [pdf] Uporabniški priročnik FPGA programabilna pospeševalna kartica, N3000, programabilna pospeševalna kartica N3000, FPGA programabilna pospeševalna kartica N3000, FPGA, preizkus IEEE 1588 V2

Reference

• Uporabniški priročnik